CN101527304B - 集成低压低电容tvs器件及其制作方法 - Google Patents
集成低压低电容tvs器件及其制作方法 Download PDFInfo
- Publication number
- CN101527304B CN101527304B CN2008102041763A CN200810204176A CN101527304B CN 101527304 B CN101527304 B CN 101527304B CN 2008102041763 A CN2008102041763 A CN 2008102041763A CN 200810204176 A CN200810204176 A CN 200810204176A CN 101527304 B CN101527304 B CN 101527304B
- Authority
- CN
- China
- Prior art keywords
- low
- diode
- buried regions
- tvs
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明一种集成低压低电容TVS器件及其制造方法,由低电容二极管和低压TVS管串联构成,二极管通过N+隔离墙和P型埋层与TVS管悬浮隔离,TVS管自上而下依次由N+发射区、P+基区、P-基区、N+埋层和N型衬底构成;二极管自上而下依次由P+基区、P-外延层、N+埋层构成;在N型衬底上设置P型埋层作为N+隔离墙与衬底的隔离层,N+隔离墙与二极管N+埋层相连构成二极管N+隔离区,该N+隔离区通过一跨接金属层与TVS管N+发射区电连接,二极管的P+基区上设金属层。优点是:采用新颖的悬浮隔离,实现低电容二极管和TVS的隔离电隔离,从而实现两种器件的硅工艺集成,集成低压低电容TVS器件产品的保护电压为2.8~5V,电容<5pF,应用相当广泛。
Description
技术领域
本发明涉及一种防ESD保护电路中的集成低压低电容TVS器件及其制作方法,尤其涉及一种电容值要求在5pF以内的集成低压低电容TVS器件。
背景技术
低压低电容TVS器件,特别是保护电压小于5V的TVS器件,在集成电路ESD保护领域应用前景极为广泛,
但是随着电路工作频率和带宽的不断升高,要求TVS器件的电容更低。为了降低器件电容,目前最为常见的降容方法是将一个或多个低电容二极管与一个TVS器件串联,来实现单向低电容过压保护器件。
低电容TVS的电容值可以表示为:
可见瞬态抑制二极管(TVS)的电容值主要是由低电容二极管的电容值决定的,因此,为了能够有效地降低TVS电容,二极管结构选择电容值较低的PIN二极管,这种二极管由于中间增加了一层本征层,可以近似为两个突变结电容串联,因此电容值很低,一般电容值可以降低到5pF,甚至可以达到2.5pF。
由于硅集成工艺及成品率的原因,目前一体集成的低压低电容TVS很难制作,一般采用分离器件集成封装的形式,即:TVS和PIN二极管一般通过两套版图和工艺制作,然后再封装在一起,是将分立的二极管和TVS封装在一起实现低电容TVS。这种集成技术存在成本高的缺点,由于两个器件是分开制作的,需要两套光刻掩膜版以及各自的工艺完成,因此封装尺寸会比较大、器件成本较高。并且器件特性还会受到器件之间的连接导线材料性质的影响。
发明内容
本发明所要解决的技术问题在于提供一种集成低压低电容TVS器件,改变传统TVS器件的集成方式,通过埋层工艺制作的悬浮隔离墙实现低电容二极管和低压TVS管的电隔离,并且将两个器件连接在一起。
本发明所要解决的另一技术问题在于提供上述集成低压低电容TVS器件的制作方法。
本发明解决上述技术问题所采取的技术方案是:一种集成低压低电容TVS器件,由低电容二极管和低压TVS管串联构成,所述的二极管通过N+隔离墙和P型埋层与TVS管悬浮隔离,其中:
所述的TVS管自上而下依次由N+发射区、P+基区、P-基区、N+埋层和N型衬底构成;
所述的二极管自上而下依次由P+基区、P-外延层、N+埋层构成;
在N型衬底上设置P型埋层作为N+隔离墙与衬底的隔离层,N+隔离墙与二极管N+埋层相连构成二极管N+隔离区,该N+隔离区通过一跨接金属层与TVS管N+发射区电连接,二极管的P+基区上设金属层,构成单向低压低电容TVS器件。
为了实现TVS与低电容二极管的电隔离,本发明提出了一种悬浮隔离工艺技术,通过P型埋层,实现了墙与衬底的隔离。
由于工艺中的上反及自掺杂对TVS管基区宽度的影响,TVS管的基区宽度难以控制,为了保证TVS管的有效基区宽度,本发明提出了一种带有N+埋层的五层结构的TVS器件,并选用扩散系数较小的锑元素作为TVS管N+埋层的注入杂质。
在上述方案的基础上,所述的TVS管N+埋层与二极管N+埋层的间距不小于10μm,该间距用于设置悬浮隔离墙和P型埋层。
在上述方案的基础上,为了降低器件的寄生电容,P型埋层采用了两次掺杂工艺,所述的P型埋层环绕N+隔离墙四周设有二层埋层,包括与N型衬底相接的下层P-埋层和上层P+埋层,下层P-埋层的硼元素掺杂浓度低于上层P+埋层的掺杂浓度。
在上述方案的基础上,下层P-埋层为深结轻掺杂,上层P+埋层为浅结重掺杂,P-埋层的低浓度可以有效降低TVS管N+衬底与下层P-埋层的PN结电容;又为了避免寄生NPN管(二极管N+埋层-二极管P+埋层-二极管P-埋层-N型衬底)发生穿通击穿,在P-埋层的窗口上面又制作了高掺杂的P+埋层。这样可以有效提高寄生NPN管的穿通击穿电压,并且保证寄生NPN管的穿通击穿电压大于TVS的保护电压,从而有效避免寄生管对TVS保护电压的影响。所述的P型埋层中,下层P-埋层的硼元素掺杂浓度低于上层P+埋层的掺杂浓度,下层P-埋层的结深为5~10μm,掺杂浓度为5.0E13/cm3~5.0E15/cm3;上层P+埋层的结深为2~5μm,掺杂浓度为1.5E15/cm3~6.0E17/cm3。
在上述方案的基础上,所述的N型衬底背面设有欧姆接触区,以跨接金属层为A端,二极管的环型金属层为B端,欧姆接触区为C端,构成正反向不同电压的TVS器件。
在上述方案的基础上,本发明所述集成低压低电容TVS器件的保护电压为2.8~5V,电容<5pF,在集成电路ESD保护领域有广泛应用前景。
在上述方案的基础上,所述二极管P-外延层的硼元素掺杂浓度为5.0E13/cm3~5.0E15/cm3,结深为4.0~5.6μm;N+埋层的锑元素掺杂浓度为1.0E18/cm3~8.0E19/cm3,结深为1.0~2.5μm。
在上述方案的基础上,所述TVS管P-基区的硼元素掺杂浓度为5.0E13/cm3~5.0E15/cm3,结深为4.0μm~5.6μm,N+埋层的锑元素掺杂峰值浓度为1.0E18/cm3~8.0E19/cm3。
针对上述的集成低压低电容TVS器件的制作方法,包括下述步骤:
第一步:在N型衬底上制作P型埋层,作为隔离墙与衬底的隔离层,先制作下层P-埋层,再在P-埋层的窗口上制作上层P+埋层;
第二步:在P型埋层上制作二极管N+埋层,作为PIN二极管的阴极;并在P型埋层之间制作TVS管N+埋层,二极管N+埋层,TVS管N+埋层与二极管N+埋层的间距不小于10μm;
第三步:在第二步完成的器件上制作P-外延层:采用套偏对准工艺刻出N+隔离墙,在二极管的N+埋层上制作二极管P-外延层,在TVS管N+埋层上制作TVS管P-基区,退火条件下N+隔离墙扩通后与二极管N+埋层对通,形成N+隔离区;
第四步:P-外延层上,在N+隔离墙的外侧制作二极管P+基区,内侧制作TVS管P+基区,然后在该P+基区上制作TVS管发射区;
第五步:溅射形成跨接金属层,跨接在二极管N+隔离区和TVS管的发射区上;在二极管上形成环型金属层;再在TVS管N型衬底背面制作欧姆接触区。
在上述方案的基础上,所述的TVS管P+基区和TVS管P-基区,以及二极管P-外延层、P型埋层中的P-埋层和P+埋层中均掺杂有硼元素;所述的TVS管N+埋层和N型衬底,以及二极管N+埋层中均掺杂有锑元素,掺杂采用注入或扩散掺杂。
作为TVS管与低电容二极管的隔离墙,N+隔离区与二极管N+埋层采用隔离套偏对准工艺,并在适当的退火条件下使N+隔离区与二极管N+埋层形成对通,通过N+隔离区将PIN二极管的阴极引出到器件表面,制作的跨接金属层跨接在了N+隔离区和TVS管发射区阳极上,形成两个器件的电连接,从而从工艺上实现了集成低压低电容TVS器件。
本发明的有益效果是:
本发明采用新颖的隔离方式,区别于一般隔离墙的,并没与N型衬底形成隔离,而是与二极管N+埋层形成了悬浮隔离,利用这种技术,实现低电容二极管和TVS的隔离电隔离,从而实现两种器件的硅工艺集成;集成低压低电容TVS器件产品的保护电压为2.8~5V,电容<5pF,应用相当广泛。
附图说明
图1为实施例1的集成低压低电容TVS器件结构示意图。
图2为实施例1的集成低压低电容TVS器件俯视结构示意图。
图3为实施例1的埋层工艺步骤结构示意图。
图4为实施例1的埋层工艺步骤结构俯视图。
图5为实施例1的PIN二极管纵向掺杂浓度分布图。
图6为实施例1的TVS管纵向掺杂浓度分布图。
图7为实施例1制作P型埋层的结构示意图。
图8为实施例1制作二极管N+埋层的结构示意图。
图9为实施例1制作隔离墙工艺步骤的结构示意图。
图10为实施例1制作TVS管基区、发射区和跨接金属层工艺步骤的结构示意图。
图11为实施例1器件的I-V特性曲线。
图12为实施例1器件的C-V特性曲线。
图13为实施例2的二极管的纵向掺杂浓度分布曲线图。
图14为实施例2的TVS管的纵向掺杂浓度分布曲线图。
图15为实施例2集成低压低电容TVS管的半对数坐标下的电流电压特性曲线图。
图16为实施例3的二极管的纵向掺杂浓度分布曲线图。
图17为实施例3的TVS管的纵向掺杂浓度分布曲线图。
图18为实施例3集成低压低电容TVS管的半对数坐标下的电流电压特性曲线图。
附图中标号说明
20-N型衬底
102-P型埋层 21-P-埋层 22-P+埋层
23-N+埋层 24-二极管P-外延层 25-TVS管N+埋层
26-二极管P+基区 27-二极管金属层 28-跨接金属层
29-TVS管P+基区 30-TVS管发射区 31-欧姆接触区
32-TVS管P-基区
101-TVS管N+埋层与P-基区之间的P-N结
112-AC端口I-V.特性曲线
113-BC端口I-V特性曲线
120-传统TVS管C-V特性曲线
122-集成TVS管C-V特性曲线
具体实施实例
以下结合附图和实施方式对本发明作进一步的详细描述。
请参阅图1为实施例1的集成低压低电容TVS器件结构示意图和图2为实施例1的集成低压低电容TVS器件俯视结构示意图所示,一种集成低压低电容TVS器件,由低电容二极管和低压TVS管串联构成,所述的二极管通过N+隔离墙23-1和P型埋层102与TVS管悬浮隔离,其中:
所述的TVS管自上而下依次由N+发射区30、P+基区29、P-基区32、N+埋层25和N型衬底20构成五层NN+P-P+N+的结构;
所述的二极管自上而下依次由P+基区26、P-外延24层、N+埋层23构成P+P-N+二极管;
在N型衬底20上设置P型埋层102作为N+隔离墙23-1与衬底20的隔离层,N+隔离墙23-1与二极管N+埋层23相连构成二极管N+隔离区,该N+隔离区通过一跨接金属层28与TVS管N+发射区30电连接,二极管的P+基区26上设金属层27,构成单向低压低电容TVS器件。
TVS管N+埋层25与PIN二极管N+埋层23之间的距离应大于10μm。
请参阅图6为实施例1的TVS管纵向浓度分布所示,衬底选择一般掺杂是为了方便埋层制作,N+埋层制作在N型衬底之上,采用扩散系数较小的锑掺杂,锑元素的掺杂浓度为1.0E18/cm3~8.0E19/cm3,这样可以有效的阻止N+埋层25的上反,保证了有效的基区宽度;
请参阅图5为实施例1的二极管浓度分布所示,P-外延层24为近似本征掺杂,硼元素掺杂浓度为5.0E13/cm3~5.0E15/cm3;N+埋层23的锑元素的掺杂浓度为1.0E18/cm3~8.0E19/cm3,由于此二极管的两极具有较高的少子浓度,与一般的二极管相比,具有较低的正向压降,正向压降为0.45V/10uA,二极管较低的正向压降为低压TVS的制作提供了方便。
此结构会有一个寄生NPN管,由二极管N+埋层23、P型埋层102中的P+埋层22、P-埋层21和N型衬底20构成,这种寄生的NPN管会对集成TVS管的特性产生影响(主要是寄生电容和穿通击穿),为了避免这种影响,将器件的P型埋层分为两步制作,首先在N型衬底20上制作低浓度深结下层P-埋层21,结深为5~10μm,掺杂浓度为5.0E13/cm3~7.0E14/cm3;之后在同样的窗口上通过注入或扩散的方式制作高浓度P+埋层22,结深为2~5μm,掺杂浓度为1.5E15/cm3~6.0E17/cm3,P-埋层21可以有效降低寄生电容,而P+埋层22可以提高寄生NPN的穿通电压。
跨接金属层为A端,二极管正面设有环状金属层为B端,TVS管N型衬底背面的欧姆接触区为C端,构成正反向不同电压的TVS器件。A端为TVS管的阳极,B端为TVS管的阴极,C端为低电容二极管的阳极,低电容二极管的阴极通过N+隔离区23-1以及跨接金属层28与TVS管的阳极相连。
请参阅图3为实施例1的埋层工艺步骤结构示意图,图4为实施例1的埋层工艺步骤结构俯视图,图7为实施例1制作P型埋层的结构示意图,图8为实施例1制作二极管N+埋层的结构示意图,图9为实施例1制作隔离墙工艺步骤的结构示意图和图10为实施例1制作TVS管基区、发射区和跨接金属层工艺步骤的结构示意图所示,针对上述的集成低压低电容TVS器件的制作方法,包括下述步骤:
第一步:在N型衬底上制作P型埋层102,其作用是对低电容二极管形成有效的P-N结隔离,P型埋层是一个两层结构,先制作下层P-埋层21,再在P-埋层21的窗口上制作上层P+埋层22;
如图7所示,为了降低寄生电容以及避免二极管正向使用时发生穿通击穿,下层P-埋层21要求结深要深、并且掺杂浓度低,温度选择为1150℃,结深约5~10μm;为了降低寄生NPN管对TVS特性的影响,选择在下层P-埋层21的窗口上再做第二次P型掺杂,即P+埋层22,掺杂方式可以为注入或者扩散形式,掺杂浓度为1.5E15/cm3~6.0E17/cm3,退火温度仍然为1150℃,退火后P+埋层的结深约为3.0μm;
第二步:在P型埋层102上制作二极管N+埋层23以便形成PIN二极管的阴极;并在P型埋层102之间制作TVS管N+埋层25;为了降低工艺制作中TVS管P-基区32与N型衬底20之间的PN结101位置对基区宽度的影响,在TVS管下方也制作了TVS管N+埋层25,并且选择扩散系数较小的锑作为掺杂杂质,其作用可以有效控制TVS二极管的基区宽度,N+埋层25的掺杂浓度高,锑元素掺杂浓度为1.0E18/cm3~8.0E19/cm3,结深较浅,约2.0μm。
第三步:在第二步完成的器件上制作P-外延层:采用套偏对准工艺刻出N+隔离墙23-1,二极管的N+埋层23上制作二极管P-外延层24,即二极管本征层,在TVS管N+埋层25上制作TVS管P-基区32,即TVS管淡基区,掺杂浓度均为5.0E13/cm3~5.0E15/cm3,厚度为4.0~5.6μm,退火条件下N+隔离墙23-1扩通后与二极管N+埋层23对通,形成N+隔离区;
第四步:在P-外延层上,通过注入退火或者扩散的形式在N+隔离墙23-1的外侧24外侧制作二极管P+基区26,作为阳极;在内侧制作TVS管P+基区29,掺杂浓度为5.0E15cm3~1.0E19/cm3,结深0.8μm~2.5μm;然后在该P+基区29上制作TVS管发射区30,发射区掺杂浓度大于3.0E18cm3,结深0.5μm~1μm。
第五步:溅射一层金属形成跨接金属层28,跨接在二极管N+隔离区23-1和TVS管的发射区30上;在二极管上形成环型金属层27,布置在器件的外围;再在TVS管N型衬底20背面形成欧姆接触区31。
请参阅图11为实施例1器件I-V特性曲线所示,图11中的两条曲线112,113分别为AC端口以及BC端口之间的I-V特性曲线,可以看出在输出特性曲线上低压低电容TVS管特性113比低压传统TVS管特性112高出一个低电容二极管的正向压降。
请参阅图12为实施例1器件的C-V特性曲线所示,图12中传统TVS管C-V特性曲线120和集成TVS管C-V特性曲线122的比较可以看出,本发明的集成低压低电容TVS器件能够有效地降低器件的电容值,传统低压TVS管的电容值为21pF,而集成低压低电容TVS管的电容值为3.3pF(测试条件:F=1MHz,Vpin=0V)。
实施例2
集成低压低电容TVS管的制作工艺步骤同实施例1,请参阅图13为实施例2的二极管的纵向掺杂浓度分布曲线图和图14为实施例2的TVS管的纵向掺杂浓度分布曲线图所示,在所示的具体掺杂浓度分布下,实现的TVS穿通击穿电压为2.9V,电容为5pF。
图15为穿通击穿电压为2.9V的,实施例2集成低压低电容TVS管的半对数坐标下的电流电压特性曲线图。
实施例3
集成低压低电容TVS管的制作工艺步骤同实施案例1,请参阅图16为实施例3的二极管的纵向掺杂浓度分布曲线图和图17为实施例3的TVS管的纵向掺杂浓度分布曲线图所示,在所示的具体掺杂浓度分布下,实现的TVS穿通击穿电压为4.5V,电容为5pF。
图15为穿通击穿电压为4.5V的,实施例2集成低压低电容TVS管的半对数坐标下的电流电压特性曲线图。
以上示意性地对本发明及其实施方式进行了描述,该描述没有局限性,附图中所示的也只是本发明的几种实施方式之一。集成低压低电容TVS管工艺制作步骤同实施案例1,各区域掺杂浓度和结深参照表1、表2所给的取值范围,在表1、表2所示的掺杂浓度和结深下,实现的集成低压TVS管的电学特性如表3所示。
表1各区域掺杂浓度范围
层 | 最小浓度 | 最大浓度 |
C<sub>p-</sub>(P-埋层峰值浓度) | 5.0E13/cm<sup>3</sup> | 7.0E14/cm<sup>-3</sup> |
C<sub>p+</sub>(p+埋层峰值浓度) | 1.5E15/cm<sup>3</sup> | 6.0E17/cm<sup>-3</sup> |
C<sub>n+</sub>(N+埋层峰值浓度) | 1E18/cm<sup>3</sup> | 8E19/cm<sup>3</sup> |
C<sub>epi</sub>(外延层掺杂浓度) | 5E13/cm<sup>3</sup> | 5E15/cm<sup>3</sup> |
Cp+(P+基区峰值浓度) | 3.5E15/cm<sup>3</sup> | 3E19/cm<sup>-3</sup> |
C<sub>e</sub>(发射区峰值浓度) | 3.0E18/cm<sup>3</sup> | - |
表2各区域结深范围
层 | 最小值 | 最大值 |
X<sub>jp-</sub>(P-埋层结深) | 5μm | 10μm |
X<sub>jp+</sub>(p+埋层结深) | 2μm | 5μm |
X<sub>jn+</sub>(N+埋层结深) | 1.0μm | 2.5μm |
X<sub>jepi</sub>(外延层厚度) | 4.0μm | 5.6μm |
X<sub>j</sub>p+(P+基区结深) | 0.8μm | 2.5μm |
X<sub>je</sub>(发射区结深) | 0.5μm | - |
表3集成低压低电容TVS管电学特性
如果本领域的技术人员受其启示,在不脱离本发明创造宗旨的情况下,采用其它形式的制作方法,不经创造性的设计出与该设计方案相似的结构,均应属于本发明的保护范围。
Claims (10)
1.一种集成低压低电容TVS器件,由低电容二极管和低压TVS管串联构成,其特征在于,所述的二极管通过N+隔离墙(23-1)和P型埋层(102)与TVS管悬浮隔离,其中:
所述的TVS管自上而下依次由N+发射区(30)、P+基区(29)、P-基区(32)、N+埋层(25)和N型衬底(20)构成;
所述的二极管自上而下依次由P+基区(26)、P-外延(24)、N+埋层(23)构成;
在N型衬底(20)上设置P型埋层(102)作为N+隔离墙(23-1)与衬底(20)的隔离层,N+隔离墙(23-1)与二极管N+埋层(23)相连构成二极管N+隔离区,该N+隔离区通过一跨接金属层(28)与TVS管N+发射区(30)电连接,二极管的P+基区(26)上设金属层(27),构成单向低压低电容TVS器件。
2.根据权利要求1所述的集成低压低电容TVS器件,其特征在于:所述的TVS管N+埋层(25)与二极管的N+埋层(23)的间距不小于10μm。
3.根据权利要求2所述的集成低压低电容TVS器件,其特征在于:所述的P型埋层(102)环绕N+隔离墙(23-1)四周,P型埋层(102)由两层埋层构成,包括与N型衬底(20)相接的下层P-埋层(21)和上层P+埋层(22),下层P-埋层(21)的硼元素掺杂浓度低于上层P+埋层(22)的掺杂浓度。
4.根据权利要求3所述的集成低压低电容TVS器件,其特征在于:所述下层P-埋层(21)的结深为5~10μm,掺杂浓度为5.0×1013/cm3~7.0×1014/cm3;上层P+埋层(22)的结深为2~5μm,掺杂浓度为1.5×1015/cm3~6.0×1017/cm3。
5.根据权利要求4所述的集成低压低电容TVS器件,其特征在于:所述的N型衬底(20)背面设有欧姆接触区(31),以跨接金属层(28)为A端,二极管的环型金属层(27)为B端,欧姆接触区(31)为C端,构成正反向不同电压的TVS器件。
6.根据权利要求5所述的集成低压低电容TVS器件,其特征在于:其保护电压为2.8~5V,电容<5pF。
7.根据权利要求6所述的集成低压低电容TVS器件,其特征在于:所述二极管P-外延层(24)的硼元素掺杂浓度为5.0×1013/cm3~5.0×1015/cm3,结深为4.0~5.6μm;N+埋层(23)的锑元素掺杂浓度为1.0×1018/cm3~8.0×1019/cm3,结深为1.0~2.5μm。
8.根据权利要求6所述的集成低压低电容TVS器件,其特征在于:所述TVS管P-基区(32)的硼元素掺杂浓度为5.0×1013/cm3~5.0×1015/cm3,结深为4.0μm~5.6μm;N+埋层(25)的锑元素掺杂浓度为1.0×1018/cm3~8.0×1019/cm3。
9.针对权利要求1至8之一所述的集成低压低电容TVS器件的制作方法,包括下述步骤:
第一步:在N型衬底(20)上制作P型埋层(102),先制作下层P-埋层(21),再在P-埋层(21)的窗口上制作上层P+埋层(22);
第二步:在P型埋层(102)上制作二极管N+埋层(23),并在P型埋层(102)之间制作TVS管N+埋层(25),二极管N+埋层(23),TVS管N+埋层(25)与二极管的N+埋层(23)的间距不小于10μm;
第三步:在第二步完成的器件上制作P-外延层,采用套偏对准工艺刻出N+隔离墙(23-1),二极管的N+埋层(23)上形成P-外延层(24),在TVS管N+埋层(25)上形成TVS管的P- 基区(32),退火条件下N+隔离墙(23-1)扩通后与二极管N+埋层(23)对通,形成N+隔离区;
第四步:P-外延层上,在N+隔离墙(23-1)的外侧制作二极管P+基区(26),内侧制作TVS管P+基区(29),然后在该P+基区(29)上制作TVS管N+发射区(30);
第五步:形成跨接金属层(28),跨接在二极管N+隔离区和TVS管的发射区上;在二极管上形成环型金属层(27);再在TVS管N型衬底(20)的背面制作欧姆接触区(31)。
10.根据权利要求9所述的集成低压低电容TVS器件的制作方法,其特征在于:所述的TVS管P+基区(29)和TVS管P-基区(32),以及二极管P-外延层(24)、P型埋层中的P-埋层(21)和P+埋层(22)中均掺杂硼元素;所述的TVS管N+埋层(25)和N型衬底(20),以及二极管N+埋层(23)中均掺杂锑元素,掺杂采用离子注入或扩散掺杂。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102041763A CN101527304B (zh) | 2008-12-08 | 2008-12-08 | 集成低压低电容tvs器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102041763A CN101527304B (zh) | 2008-12-08 | 2008-12-08 | 集成低压低电容tvs器件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101527304A CN101527304A (zh) | 2009-09-09 |
CN101527304B true CN101527304B (zh) | 2010-12-15 |
Family
ID=41095080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102041763A Active CN101527304B (zh) | 2008-12-08 | 2008-12-08 | 集成低压低电容tvs器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101527304B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101771042B (zh) * | 2009-12-31 | 2014-03-05 | 上海长园维安微电子有限公司 | 低电容电压可编程tvs器件 |
CN102157516B (zh) * | 2010-12-20 | 2013-01-16 | 杭州士兰集成电路有限公司 | Led保护二极管的结构及其制造方法 |
CN102437156B (zh) * | 2011-12-13 | 2014-02-26 | 杭州士兰集成电路有限公司 | 超低电容瞬态电压抑制器件及其制造方法 |
CN103456797B (zh) * | 2012-06-05 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | Tvs器件及制造方法 |
CN102842579B (zh) * | 2012-09-25 | 2015-02-18 | 杭州士兰集成电路有限公司 | 低漏电的低压二极管芯片及其制备方法 |
CN103208530B (zh) * | 2013-03-11 | 2016-04-27 | 江苏应能微电子有限公司 | 低电容超深沟槽瞬变电压抑制二极管结构 |
CN106486474B (zh) * | 2015-08-31 | 2019-06-04 | 立锜科技股份有限公司 | 瞬时电压抑制元件及其制造方法 |
CN105261616B (zh) * | 2015-09-22 | 2018-05-11 | 矽力杰半导体技术(杭州)有限公司 | 瞬态电压抑制器及其制造方法 |
CN108054164B (zh) * | 2017-12-12 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 瞬态电压抑制器及其制作方法 |
CN109065541B (zh) * | 2018-07-17 | 2021-04-13 | 张辉 | 一种双向瞬态电压抑制器及制备方法 |
CN109037206B (zh) * | 2018-07-24 | 2021-03-05 | 深圳市华安半导体有限公司 | 一种功率器件保护芯片及其制作方法 |
CN110600467A (zh) * | 2019-07-01 | 2019-12-20 | 上海长园维安微电子有限公司 | 一种利用纵向三极管触发表面可控硅结构的tvs器件 |
-
2008
- 2008-12-08 CN CN2008102041763A patent/CN101527304B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101527304A (zh) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101527304B (zh) | 集成低压低电容tvs器件及其制作方法 | |
CN1307723C (zh) | 低电压穿通双向瞬态电压抑制器件以及制作该器件的方法 | |
CN103021958B (zh) | 集成高压器件的方法 | |
CN106449633B (zh) | 瞬态电压抑制器及其制造方法 | |
CN106129058A (zh) | 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法 | |
CN105261616A (zh) | 瞬态电压抑制器及其制造方法 | |
CN101527324B (zh) | 双向低压穿通瞬态电压抑制二极管及其制作方法 | |
CN206022362U (zh) | 沟槽引出的集成型低压双向瞬时电压抑制器 | |
CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
CN103000665A (zh) | 超级结器件及制造方法 | |
WO2006100640B1 (en) | Method of manufacturing a semiconductor device having a buried doped region | |
CN113838937A (zh) | 一种深槽超结mosfet功率器件及其制备方法 | |
CN108198849A (zh) | 一种齐纳二极管及其制造方法 | |
CN104617094B (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
CN102623491B (zh) | Bipolar低压工艺中耐高压器件及其制造方法 | |
CN206301790U (zh) | 一种双向超低电容瞬态电压抑制器 | |
CN103426879A (zh) | 瞬态电压抑制器及其制造方法 | |
KR100971460B1 (ko) | 양방향 브레이크다운 보호기능을 갖는 저전압 과도전압 억압디바이스 및 그 제조방법 | |
CN206727074U (zh) | 高电压正‑本‑负pin二极管 | |
CN103681791B (zh) | Nldmos器件及制造方法 | |
CN103123935A (zh) | Nldmos器件及其制造方法 | |
CN208637420U (zh) | 一种穿通型低电容瞬态电压抑制器 | |
CN103839985A (zh) | 锗硅hbt工艺中的横向寄生pnp器件及制造方法 | |
CN210467836U (zh) | 一种电压可调的双向esd保护器件 | |
CN106816463A (zh) | 一种终端结构、半导体器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Patentee after: Shanghai Wei'an Semiconductor Co., Ltd Address before: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Patentee before: Shanghai Changyuan Wayon Microelectronics Co., Ltd. |