JP2780661B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2780661B2 JP2780661B2 JP7070876A JP7087695A JP2780661B2 JP 2780661 B2 JP2780661 B2 JP 2780661B2 JP 7070876 A JP7070876 A JP 7070876A JP 7087695 A JP7087695 A JP 7087695A JP 2780661 B2 JP2780661 B2 JP 2780661B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- transistor
- layer
- semiconductor substrate
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 22
- 230000015556 catabolic process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に、半導
体装置の静電破壊保護に関する。
体装置の静電破壊保護に関する。
【０００２】
【従来の技術】図６を参照して従来の半導体装置の静電
破壊保護について説明する（参照：特開昭５９−８７８
７３号公報）。なお、図６はＣＭＯＳ集積回路の入力端
子近傍のレイアウトを示す。図６において、入力端子１
はＮ型拡散層よりなる入力抵抗２を介して内部配線層３
に接続されている。なお、２ａ，２ｂは入力端子１と入
力抵抗２との接続及び入力抵抗２と内部配線層３との接
続のためのコンタクトである。
破壊保護について説明する（参照：特開昭５９−８７８
７３号公報）。なお、図６はＣＭＯＳ集積回路の入力端
子近傍のレイアウトを示す。図６において、入力端子１
はＮ型拡散層よりなる入力抵抗２を介して内部配線層３
に接続されている。なお、２ａ，２ｂは入力端子１と入
力抵抗２との接続及び入力抵抗２と内部配線層３との接
続のためのコンタクトである。
【０００３】他方、入力抵抗２から距離ｄだけ離れた場
所に、内部回路用のトランジスタＱ１が形成されてい
る。このトランジスタＱ１は、Ｎ型拡散層よりなるソー
ス領域４及びドレイン領域５、及びこれらの間に設けら
れたゲート電極６よりなる。ここで、ソース領域４は接
地端子７に接地配線層８を介して接続されている。な
お、４ａ、５ａはソース領域４との接続、ドレイン領域
５との接続のためのコンタクトである。また、トランジ
スタＱ１のドレイン領域５は他のトランジスタたとえば
Ｐチャネル型ＭＯＳトランジスタに接続されている。
所に、内部回路用のトランジスタＱ１が形成されてい
る。このトランジスタＱ１は、Ｎ型拡散層よりなるソー
ス領域４及びドレイン領域５、及びこれらの間に設けら
れたゲート電極６よりなる。ここで、ソース領域４は接
地端子７に接地配線層８を介して接続されている。な
お、４ａ、５ａはソース領域４との接続、ドレイン領域
５との接続のためのコンタクトである。また、トランジ
スタＱ１のドレイン領域５は他のトランジスタたとえば
Ｐチャネル型ＭＯＳトランジスタに接続されている。
【０００４】
【発明が解決しようとする課題】図６の半導体装置にお
いては、距離ｄを１００μｍ〜３００μｍとらないと十
分な静電破壊耐量が得られないという課題があった。図
６のVII-VII線断面図である図７を参照すると、接地端
子７に対して入力端子１に負の静電パルスが加わった場
合、入力抵抗２からＰ型半導体基板ＳＵＢに電子が注入
され、この結果、電子は、矢印Ｘ１に示すごとく、拡散
によってトランジスタＱ１のソース領域４に到達する。
この場合、ソース領域４がＬＤＤ構造であれば、電子は
矢印Ｘ２により示す低濃度のＮ-領域にも到達する。こ
の結果、ソース拡散接合部に生じている高電界のため電
子がエネルギーとなりソース拡散層の破壊やゲート酸化
層破壊をひきおこす。
いては、距離ｄを１００μｍ〜３００μｍとらないと十
分な静電破壊耐量が得られないという課題があった。図
６のVII-VII線断面図である図７を参照すると、接地端
子７に対して入力端子１に負の静電パルスが加わった場
合、入力抵抗２からＰ型半導体基板ＳＵＢに電子が注入
され、この結果、電子は、矢印Ｘ１に示すごとく、拡散
によってトランジスタＱ１のソース領域４に到達する。
この場合、ソース領域４がＬＤＤ構造であれば、電子は
矢印Ｘ２により示す低濃度のＮ-領域にも到達する。こ
の結果、ソース拡散接合部に生じている高電界のため電
子がエネルギーとなりソース拡散層の破壊やゲート酸化
層破壊をひきおこす。
【０００５】特に、トランジスタの微細化が進むにつ
れ、ゲート酸化層が薄膜化され、また、ＬＤＤトランジ
スタを使用するためにＮ-領域が存在することで静電破
壊耐量が低下する傾向にある。逆に、距離ｄが大きい
と、電子が正孔と再結合することによってＮ-領域に達
する電子の濃度が低下し静電破壊には到らない。
れ、ゲート酸化層が薄膜化され、また、ＬＤＤトランジ
スタを使用するためにＮ-領域が存在することで静電破
壊耐量が低下する傾向にある。逆に、距離ｄが大きい
と、電子が正孔と再結合することによってＮ-領域に達
する電子の濃度が低下し静電破壊には到らない。
【０００６】このように、図６の半導体装置において
は、距離ｄは基板濃度や不純物プロファイルにも依存す
るが１００μｍ〜３００μｍとらないと十分な静電破壊
耐量が得られない。従って、入力端子１近傍の半径数１
００μｍは内部素子を配置できず、この分の面積が無駄
となり、チップ面積の縮小を阻む原因となっていた。特
に、複雑な機能がＬＳＩに要求され端子数が増加してい
る現在において端子毎にこのようなデッドスペースが存
在することは、チップ面積の縮小に対して非常に不利と
なる。
は、距離ｄは基板濃度や不純物プロファイルにも依存す
るが１００μｍ〜３００μｍとらないと十分な静電破壊
耐量が得られない。従って、入力端子１近傍の半径数１
００μｍは内部素子を配置できず、この分の面積が無駄
となり、チップ面積の縮小を阻む原因となっていた。特
に、複雑な機能がＬＳＩに要求され端子数が増加してい
る現在において端子毎にこのようなデッドスペースが存
在することは、チップ面積の縮小に対して非常に不利と
なる。
【０００７】また、図８に示すごとく、入力抵抗２から
注入される電子を吸収するために接地電位のＮ型ウェル
９を設けることもできる。しかし、この場合でも、大多
数の電子はＰ型半導体基板ＳＵＢ中のＮ型ウェル９より
もさらに深い領域を経てトランジスタＱ１のソース拡散
層４に達するので、効果は小さく、逆に、Ｎ型ウェル９
が面積を占めるためにやはり入力端子周辺はデッドスペ
ースが存在することになる。
注入される電子を吸収するために接地電位のＮ型ウェル
９を設けることもできる。しかし、この場合でも、大多
数の電子はＰ型半導体基板ＳＵＢ中のＮ型ウェル９より
もさらに深い領域を経てトランジスタＱ１のソース拡散
層４に達するので、効果は小さく、逆に、Ｎ型ウェル９
が面積を占めるためにやはり入力端子周辺はデッドスペ
ースが存在することになる。
【０００８】上述のデッドスペースは内部回路の２つの
トランジスタ間においても存在する。すなわち、図９に
示すごとく、ソース領域４、ドレイン領域５及びゲート
電極６よりなるトランジスタＱ１が接地端子７に接地配
線層８を介して接続されており、また、ソース領域
４'、ドレイン領域５'及びゲート電極６'よりなるトラ
ンジスタＱ２が接地端子７'に接地配線層８'を介して接
続されており、これらの間の距離はｄである。この接地
端子７に対して接地端子７'に負電位の静電パルスが印
加された場合、上述の場合と同様に、接地配線層８'に
接続されているトランジスタＱ２のソース拡散層４'か
ら電子が半導体基板ＳＵＢに注入され、これが接地配線
層８に接続されているソース拡散層４まで拡散し、拡散
層やゲート酸化層の破壊をひきおこす。このため、やは
り、距離ｄを十分にたとえば１００μｍ〜３００μｍ確
保しなければならない。
トランジスタ間においても存在する。すなわち、図９に
示すごとく、ソース領域４、ドレイン領域５及びゲート
電極６よりなるトランジスタＱ１が接地端子７に接地配
線層８を介して接続されており、また、ソース領域
４'、ドレイン領域５'及びゲート電極６'よりなるトラ
ンジスタＱ２が接地端子７'に接地配線層８'を介して接
続されており、これらの間の距離はｄである。この接地
端子７に対して接地端子７'に負電位の静電パルスが印
加された場合、上述の場合と同様に、接地配線層８'に
接続されているトランジスタＱ２のソース拡散層４'か
ら電子が半導体基板ＳＵＢに注入され、これが接地配線
層８に接続されているソース拡散層４まで拡散し、拡散
層やゲート酸化層の破壊をひきおこす。このため、やは
り、距離ｄを十分にたとえば１００μｍ〜３００μｍ確
保しなければならない。
【０００９】さらに、上述のデッドスペースは、図１０
に示す内部回路のトランジスタ間においても存在する。
すなわち、接地配線層８に接続されたトランジスタＱ１
と接地配線層８'に接続されたトランジスタＱ３との間
の距離ｄ１、接地配線層８に接続されたトランジスタＱ
４と接地配線層８'に接続されたトランジスタＱ３との
間の距離ｄ２を十分に確保する必要がある。この場合、
どちらの接地配線層８, ８'にも接続されないトランジ
スタＱ２がこれらのトランジスタ間に存在しても距離ｄ
１を十分とらなければならないことには変わりはない。
図１０に示すごとく、接地配線層を分離することは、あ
る回路ブロックで発生したノイズで他の回路ブロックが
誤動作するのを防ぐために必要であり、特に、ＬＳＩの
機能が複雑になるにつれて接地配線層または電源配線層
を多数に分割することが必要となってきている。
に示す内部回路のトランジスタ間においても存在する。
すなわち、接地配線層８に接続されたトランジスタＱ１
と接地配線層８'に接続されたトランジスタＱ３との間
の距離ｄ１、接地配線層８に接続されたトランジスタＱ
４と接地配線層８'に接続されたトランジスタＱ３との
間の距離ｄ２を十分に確保する必要がある。この場合、
どちらの接地配線層８, ８'にも接続されないトランジ
スタＱ２がこれらのトランジスタ間に存在しても距離ｄ
１を十分とらなければならないことには変わりはない。
図１０に示すごとく、接地配線層を分離することは、あ
る回路ブロックで発生したノイズで他の回路ブロックが
誤動作するのを防ぐために必要であり、特に、ＬＳＩの
機能が複雑になるにつれて接地配線層または電源配線層
を多数に分割することが必要となってきている。
【００１０】このように、デッドスペースが内部回路に
おいても多数存在することがチップ面積縮小を妨げる原
因となることは上述と同様である。
おいても多数存在することがチップ面積縮小を妨げる原
因となることは上述と同様である。
【００１１】従って、本発明の目的は、デッドスペース
を回避して静電破壊耐量を向上させることにある。
を回避して静電破壊耐量を向上させることにある。
【００１２】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、第１の外部端子に接続され、半導体基板
上に形成された第１の配線層と、第２の外部端子に接続
され、半導体基板上に形成された第２の配線層と、第１
の配線層に接続され、半導体基板内に形成された第１の
拡散層と、半導体基板内に形成された第２、第３の拡散
層を有するＭＩＳトランジスタとを有する半導体装置に
おいて、第２、第３の拡散層のうち第１の拡散層に近い
方を第２の配線層に接続し、第２の配線層に接続された
第２もしくは第３の拡散層とＭＩＳトランジスタとの距
離を１００μmにより小さくしたものである。
めに本発明は、第１の外部端子に接続され、半導体基板
上に形成された第１の配線層と、第２の外部端子に接続
され、半導体基板上に形成された第２の配線層と、第１
の配線層に接続され、半導体基板内に形成された第１の
拡散層と、半導体基板内に形成された第２、第３の拡散
層を有するＭＩＳトランジスタとを有する半導体装置に
おいて、第２、第３の拡散層のうち第１の拡散層に近い
方を第２の配線層に接続し、第２の配線層に接続された
第２もしくは第３の拡散層とＭＩＳトランジスタとの距
離を１００μmにより小さくしたものである。
【００１３】
【作用】上述の手段によれば、半導体基板への注入拡散
電子はトランジスタのゲート領域に到らず、従って、ト
ランジスタの静電破壊は起こりにくい。
電子はトランジスタのゲート領域に到らず、従って、ト
ランジスタの静電破壊は起こりにくい。
【００１４】
【実施例】図１は本発明に係る半導体装置の第１の実施
例を示すレイアウト図である。図１においては、図６の
トランジスタＱ１と異なり、接地配線層８が接続された
ソース領域４は入力抵抗２側に位置している。また、ト
ランジスタＱ１つまりソース領域４と入力抵抗２との距
離ｄは予め設定された値ｄcr＝１００μｍより小さい値
たとえば２０μｍである。図１のII-II 線断面図である
図２を参照すると、接地端子７に対して入力端子１に負
の静電パルスが印加され、入力抵抗２からＰ型半導体基
板ＳＵＢに電子が注入され、この結果、電子は矢印Ｙ１
に示すごとく、拡散する。この場合、矢印Ｙ２により示
すソース領域４で電子が高電界のため高エネルギーとな
るが、この領域にはゲート酸化層やＬＤＤトランジスタ
のＮ- 拡散層は存在せず、従って、距離ｄが２０μｍと
近いにもかかわらず静電破壊耐量が低下しない。
例を示すレイアウト図である。図１においては、図６の
トランジスタＱ１と異なり、接地配線層８が接続された
ソース領域４は入力抵抗２側に位置している。また、ト
ランジスタＱ１つまりソース領域４と入力抵抗２との距
離ｄは予め設定された値ｄcr＝１００μｍより小さい値
たとえば２０μｍである。図１のII-II 線断面図である
図２を参照すると、接地端子７に対して入力端子１に負
の静電パルスが印加され、入力抵抗２からＰ型半導体基
板ＳＵＢに電子が注入され、この結果、電子は矢印Ｙ１
に示すごとく、拡散する。この場合、矢印Ｙ２により示
すソース領域４で電子が高電界のため高エネルギーとな
るが、この領域にはゲート酸化層やＬＤＤトランジスタ
のＮ- 拡散層は存在せず、従って、距離ｄが２０μｍと
近いにもかかわらず静電破壊耐量が低下しない。
【００１５】図３は図１の変更例を示し、さらに、接地
配線層８に、ソース領域４’、ドレイン領域５’及びド
レイン領域６’よりなるトランジスタＱ２を接地してあ
る。この場合、トランジスタＱ１つまりソース領域４と
入力抵抗２との距離ｄ１は図１の場合と同様に２０μm
であり、他方、トランジスタＱ２つまりソース領域４’
と入力抵抗２との距離ｄ２は１５０μmである。すなわ
ち、距離ｄ２はｄ２cr＝１００μmより大きいので、接
地配線層８はトランジスタＱ２の入力抵抗２に近い側の
拡散層に接続されていない。
配線層８に、ソース領域４’、ドレイン領域５’及びド
レイン領域６’よりなるトランジスタＱ２を接地してあ
る。この場合、トランジスタＱ１つまりソース領域４と
入力抵抗２との距離ｄ１は図１の場合と同様に２０μm
であり、他方、トランジスタＱ２つまりソース領域４’
と入力抵抗２との距離ｄ２は１５０μmである。すなわ
ち、距離ｄ２はｄ２cr＝１００μmより大きいので、接
地配線層８はトランジスタＱ２の入力抵抗２に近い側の
拡散層に接続されていない。
【００１６】なお、値ｄcrは第１の実施例では１００μ
ｍであるが、使用しているゲート酸化層の厚さ、拡散層
の深さ、基板濃度等の条件で変えることができる。実際
は、静電破壊耐量と距離ｄの関係から静電破壊耐量が実
使用上問題ない範囲で値ｄcrを決定することができる。
ｍであるが、使用しているゲート酸化層の厚さ、拡散層
の深さ、基板濃度等の条件で変えることができる。実際
は、静電破壊耐量と距離ｄの関係から静電破壊耐量が実
使用上問題ない範囲で値ｄcrを決定することができる。
【００１７】図４は本発明に係る半導体装置の第２の実
施例を示すレイアウト図である。図４においては、図９
のトランジスタＱ１と異なり、接地配線層８が接続され
たソース領域４はトランジスタＱ２側に位置し、また、
図９のトランジスタＱ２と異なり、接地配線層８'が接
続されたソース領域４'はトランジスタＱ１側に位置し
ている。また、トランジスタＱ１つまりソース領域４と
トランジスタＱ２つまりソース領域４'の距離ｄは予め
設定された値ｄcr＝１００μｍより小さい値たとえば２
０μｍである。このようにして、接地端子７、８の間に
正、負いずれの静電パルスが加わろうとも、図１の場合
と同様に、高電界により高エネルギーとなった電子がゲ
ート酸化層やＮ-拡散層を破壊することはない。
施例を示すレイアウト図である。図４においては、図９
のトランジスタＱ１と異なり、接地配線層８が接続され
たソース領域４はトランジスタＱ２側に位置し、また、
図９のトランジスタＱ２と異なり、接地配線層８'が接
続されたソース領域４'はトランジスタＱ１側に位置し
ている。また、トランジスタＱ１つまりソース領域４と
トランジスタＱ２つまりソース領域４'の距離ｄは予め
設定された値ｄcr＝１００μｍより小さい値たとえば２
０μｍである。このようにして、接地端子７、８の間に
正、負いずれの静電パルスが加わろうとも、図１の場合
と同様に、高電界により高エネルギーとなった電子がゲ
ート酸化層やＮ-拡散層を破壊することはない。
【００１８】図５は本発明に係る半導体装置の第３の実
施例を示すレイアウト図である。図５においては、図１
０の場合と異なり、接地配線層８とトランジスタＱ１、
Ｑ４との接続は接地配線層８'に接続されるトランジス
タＱ３に近い側の拡散層にとられている。また、接地配
線層８'とトランジスタＱ３との接続については、トラ
ンジスタＱ１、Ｑ４の両者に近い側の拡散層と接続でき
るようにゲート電極を２本に分割しトランジスタを梯子
型としている。このとき、トランジスタのトータル幅は
変わらないようにしている。このようにして距離ｄ１及
びｄ２を最小にした場合には設計最小寸法まで縮めても
静電破壊耐量が低下しないようにすることができる。従
来の場合、ｄ１、ｄ２は１００μｍ以上必要であったの
で、トランジスタＱ３を梯子型とすることで大きくなっ
た寸法分（数μｍ）は、距離ｄ１、ｄ２を縮小すること
で十分に相殺される。
施例を示すレイアウト図である。図５においては、図１
０の場合と異なり、接地配線層８とトランジスタＱ１、
Ｑ４との接続は接地配線層８'に接続されるトランジス
タＱ３に近い側の拡散層にとられている。また、接地配
線層８'とトランジスタＱ３との接続については、トラ
ンジスタＱ１、Ｑ４の両者に近い側の拡散層と接続でき
るようにゲート電極を２本に分割しトランジスタを梯子
型としている。このとき、トランジスタのトータル幅は
変わらないようにしている。このようにして距離ｄ１及
びｄ２を最小にした場合には設計最小寸法まで縮めても
静電破壊耐量が低下しないようにすることができる。従
来の場合、ｄ１、ｄ２は１００μｍ以上必要であったの
で、トランジスタＱ３を梯子型とすることで大きくなっ
た寸法分（数μｍ）は、距離ｄ１、ｄ２を縮小すること
で十分に相殺される。
【００１９】
【発明の効果】以上説明したように、静電破壊耐量低下
を防止するために、従来、端子近傍あるいは内部回路領
域内において素子を配置しないデッドスペースを設けて
いたが、本発明によれば、このようなデッドスペースを
回避することができるので、デッドスペース分のチップ
の縮小化が図れる。
を防止するために、従来、端子近傍あるいは内部回路領
域内において素子を配置しないデッドスペースを設けて
いたが、本発明によれば、このようなデッドスペースを
回避することができるので、デッドスペース分のチップ
の縮小化が図れる。
【図１】本発明に係る半導体装置の第１の実施例を示す
レイアウト図である。
レイアウト図である。
【図２】図１のII-II 線断面図である。
【図３】図１の変更例を示すレイアウト図である。
【図４】本発明に係る半導体装置の第２の実施例を示す
レイアウト図である。
レイアウト図である。
【図５】本発明に係る半導体装置の第３の実施例を示す
レイアウト図である。
レイアウト図である。
【図６】従来の半導体装置を示すレイアウト図である。
【図７】図６のVII-VII線断面図である。
【図８】図６の変更例を示すレイアウト図である。
【図９】他の従来の半導体装置を示すレイアウト図であ
る。
る。
【図１０】他の従来の半導体装置を示すレイアウト図で
ある。
ある。
１…入力端子 ２…入力抵抗 ３…内部配線層 ４、４' …ソース領域 ５、５’…ドレイン領域 ６、６’…ゲート電極 ７、７’…接地端子 ８、８’…接地配線層 ９…Ｎウエル Ｑ１、Ｑ２、Ｑ３、Ｑ４…トランジスタ ＳＵＢ…Ｐ型半導体基板
Claims (2)
- 【請求項１】 第１の導電型の半導体基板（ＳＵＢ）
と、 第１の外部端子（１）に接続され、前記半導体基板上に
形成された第１の配線層と、基準電位が印加された 第２の外部端子（７）に接続さ
れ、前記半導体基板上に形成された第２の配線層と、 該第１の配線層に接続され、前記半導体基板内に形成さ
れた前記第１の導電型と反対の第２の導電型の第１の拡
散層（２）と、 前記半導体基板内に形成された前記第２の導電型の第
２、第３の拡散層（４，５）を有し、該第２、第３の拡
散層のうち前記第１の拡散層に近い拡散層が前記第２の
配線層に接続されたＭＩＳトランジスタ（Ｑ１）とを具
備し、前記第２の配線層に接続された前記第２もしくは第３の
拡散層と前記第１の拡散層との距離が１００μmより小
さい 半導体装置。 - 【請求項２】 第１の導電型の半導体基板（ＳＵＢ）
と、 第１の外部端子（７）に接続され、前記半導体基板上に
形成された第１の配線層（８）と、基準電位が印加された 第２の外部端子（７’）に接続さ
れ、前記半導体基板上に形成された第２の配線層
（８’）と、 前記半導体基板内に形成された前記第２の導電型の第
１、第２の拡散層（４，５）を有する第１のＭＩＳトラ
ンジスタ（Ｑ１）と前記半導体基板内に形成された前記
第２の導電型の第３、第４の拡散層（４’，５’）を有
する第２のＭＩＳトランジスタ（Ｑ２）とを具備し、前記第１、第２の拡散層のうち前記第２のＭＩＳトラン
ジスタに近い拡散層は前記第２の配線層に接続され、前
記第３、第４の拡散層のうち前記第１のＭＩＳトランジ
スタに近い拡散層は前記第１の配線層に接続され、 前記第２の配線層が接続された前記第１もしくは第２の
拡散層と前記第１の配線層が接続された第３もしくは第
４の拡散層との距離が１００μmより小さい 半導体装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7070876A JP2780661B2 (ja) | 1995-03-04 | 1995-03-04 | 半導体装置 |
| KR1019960005537A KR100272685B1 (ko) | 1995-03-04 | 1996-03-04 | 정전 방전에 의한 손상을 방지할 수 있는 반도체 장치 |
| US08/896,952 US5869871A (en) | 1995-03-04 | 1997-07-18 | Semiconductor device capable of avoiding damage by ESD |
| US09/159,788 US6081013A (en) | 1995-03-04 | 1998-09-24 | Semiconductor device having a reduced distance between the input resistor and the internal circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7070876A JP2780661B2 (ja) | 1995-03-04 | 1995-03-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08241994A JPH08241994A (ja) | 1996-09-17 |
| JP2780661B2 true JP2780661B2 (ja) | 1998-07-30 |
Family
ID=13444199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7070876A Expired - Fee Related JP2780661B2 (ja) | 1995-03-04 | 1995-03-04 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5869871A (ja) |
| JP (1) | JP2780661B2 (ja) |
| KR (1) | KR100272685B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2780661B2 (ja) * | 1995-03-04 | 1998-07-30 | 日本電気株式会社 | 半導体装置 |
| US6218224B1 (en) * | 1999-03-26 | 2001-04-17 | Advanced Micro Devices, Inc. | Nitride disposable spacer to reduce mask count in CMOS transistor formation |
| KR100653434B1 (ko) * | 2005-04-29 | 2006-12-01 | 영 춘 정 | 2상 무정류자 모터 |
| US8033007B2 (en) * | 2007-05-11 | 2011-10-11 | Sntech, Inc. | Method of making rotor of brushless motor |
| US8299661B2 (en) * | 2007-05-11 | 2012-10-30 | Sntech Inc. | Rotor of brushless motor |
| KR100946719B1 (ko) * | 2007-11-28 | 2010-03-12 | 영 춘 정 | 멀티프로그램이 가능한 가변속 무정류자 모터의 정풍량제어장치 |
| US7795827B2 (en) * | 2008-03-03 | 2010-09-14 | Young-Chun Jeung | Control system for controlling motors for heating, ventilation and air conditioning or pump |
| US20090284201A1 (en) * | 2008-05-15 | 2009-11-19 | Young-Chun Jeung | Motor with magnetic sensors |
| US20100039055A1 (en) * | 2008-08-14 | 2010-02-18 | Young-Chun Jeung | Temperature control of motor |
| US8138710B2 (en) * | 2008-08-14 | 2012-03-20 | Sntech Inc. | Power drive of electric motor |
| US8232755B2 (en) * | 2009-04-02 | 2012-07-31 | Young-Chun Jeung | Motor with circuits for protecting motor from input power outages or surges |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH061833B2 (ja) * | 1982-11-11 | 1994-01-05 | 株式会社東芝 | Ｍｏｓ形半導体装置 |
| JPS6066049U (ja) * | 1983-10-12 | 1985-05-10 | 日本電気株式会社 | Ｃ−ｍｏｓ型電界効果トランジスタ |
| JPH0878624A (ja) * | 1994-08-31 | 1996-03-22 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2638537B2 (ja) * | 1995-01-11 | 1997-08-06 | 日本電気株式会社 | 半導体装置 |
| JP2780661B2 (ja) * | 1995-03-04 | 1998-07-30 | 日本電気株式会社 | 半導体装置 |
-
1995
- 1995-03-04 JP JP7070876A patent/JP2780661B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-04 KR KR1019960005537A patent/KR100272685B1/ko not_active IP Right Cessation
-
1997
- 1997-07-18 US US08/896,952 patent/US5869871A/en not_active Expired - Lifetime
-
1998
- 1998-09-24 US US09/159,788 patent/US6081013A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08241994A (ja) | 1996-09-17 |
| US5869871A (en) | 1999-02-09 |
| KR960036028A (ko) | 1996-10-28 |
| US6081013A (en) | 2000-06-27 |
| KR100272685B1 (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6469354B1 (en) | Semiconductor device having a protective circuit | |
| US9035393B2 (en) | Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration | |
| US7508696B2 (en) | Decoupling capacitor for semiconductor integrated circuit device | |
| US9576947B2 (en) | Semiconductor integrated circuit device | |
| US5838050A (en) | Hexagon CMOS device | |
| US6858885B2 (en) | Semiconductor apparatus and protection circuit | |
| JP4387468B2 (ja) | 静電気保護素子 | |
| KR100431066B1 (ko) | 정전 방전 보호 기능을 가진 반도체 장치 | |
| US20070045770A1 (en) | Integrated circuit incorporating decoupling capacitor under power and ground lines | |
| JP2959528B2 (ja) | 保護回路 | |
| JP5586819B2 (ja) | 半導体装置 | |
| JP2780661B2 (ja) | 半導体装置 | |
| JP5079974B2 (ja) | 半導体装置 | |
| JP3147849B2 (ja) | 半導体集積回路装置の保護回路 | |
| JP2638537B2 (ja) | 半導体装置 | |
| JP3102391B2 (ja) | 半導体集積回路 | |
| US7545618B2 (en) | Semiconductor device | |
| JP3033548B2 (ja) | 半導体装置、静電保護素子及び絶縁破壊防止方法 | |
| US6757148B2 (en) | Electro-static discharge protection device for integrated circuit inputs | |
| US20070012951A1 (en) | Semiconductor device | |
| JP2002009176A (ja) | Ｓｒａｍセル及びそれを内蔵した半導体集積回路 | |
| JP3060311B2 (ja) | 半導体集積回路 | |
| WO2023105679A1 (ja) | Ｅｓｄ保護回路 | |
| JP3535744B2 (ja) | 半導体集積回路 | |
| JP6622352B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |