Gebiet der Erfindung
-
Die Erfindung betrifft einen Schaltkreis zum Schutz vor
elektrostatischer Entladung und insbesondere einen Schaltkreis
zum Schutz vor elektrostatischer Entladung zum Schutz eines
integrierten Schaltkreises in einem Automobil gegenüber einem
Zustand, der als "load dump" bzw. "Lastabfall" bekannt ist.
Hintergrund der Erfindung
-
Die Eingangspins eines integrierten Schaltkreises sind
gegenüber einem von einer elektrostatischen Entladung (ESD)
hervorgerufenen Schaden hochsensitiv. Eine elektrostatische Ladung
kann Überschußpotentiale von Hunderten von Volts erreichen.
Falls eine Ladung in dieser Größenordnung in Kontakt mit einem
Pin bzw. Anschlußstift eines integrierten Schaltkreises (IC)
kommt, tritt eine große Stromflußstoßwelle durch den
integrierten Schaltkreis auf. Obwohl diese Stromflußstoßwelle von
begrenzter Dauer ist, kann sie nichtsdestoweniger das dünne
Gate-Oxid in einer MOS-Einrichtung durchbrechen oder einen
diffundierten PN-Übergang schädigen, falls der Übergang eine
begrenzte Fläche aufweist. In diesem letzteren Fall tritt der
Schaden auf, weil die Stromflußstoßwelle zu einer lokalen
Erhitzung führt, die Metallzwischenverbindungen oder
Legierungsmetall durch die Verbindung zum Schmelzen bringen kann. Wenn
einmal ein IC beschädigt ist, ist es unmöglich, es zu
reparieren.
-
Die EP-A-0 401 410 beschreibt ein Verfahren zum Schutz des
Eingangs eines integrierten Schaltkreises, welcher in einer
integrierten Schaltkreiseinrichtung enthalten ist, vor ESD-
Impulsen relativ kurzer Dauer und Vorübergangsspannungen von
relativ langer Dauer. Gemäß dieses bekannten Verfahrens wird
eine Diode zwischen Erde bzw. Masse und dem Eingang
ange
schlossen, und ein MOSFET wird zwischen den Eingang des
integrierten Schaltkreises und einem Eingangsanschlußstift des
integrierten Schaltkreises angeschlossen. Der MOSFET schützt
die Diode vor Überhitzen, indem er den Strom durch die Diode
während der relativ langen Zeitdauer der Übergangsspannung
begrent. Der MOSFET ist vom Verarmungstyp.
-
In "Radio Fernsehen Elektronik", 42 (1993) Februar, Nr. 2,
Berlin, DE wird ein aktiver Überspannungsschutzschaltkreis
beschrieben, welcher zwei N-Kanal-MOSFETs vom Verarmungstyp
verwendet, die eine Drain-Source-Spannung von maximal 500 V
besitzen.
-
Bei herkömmlichen integrierten Schaltkreisen werden die
Schäden hervorrufenden ESD-Impulse durch die Verwendung von
Schutzschaltkreisen an dem Eingang des integrierten
Schaltkreises verhindert. Diese Schutzschaltkreise sind
typischerweise durch eine oder zwei PN-Dioden mit einer gewissen
ausreichend hohen Fläche gebildet oder alternativ durch einen
Bipolartransistor oder Thyristor. Wenn die Spannung an dem
Eingangsanschluß einen bestimmten spezifizierten Bereich
entweder in positiver oder negativer Polarität überschreitet,
wird eine der Dioden leitend und klemmt die Spannung an dem
Stift an einen sicheren Spannungspegel an. Die Effektivität
des ESD-Schutzes erfordert, daß die Diode nicht hohen Strömen
während des Anlegens von normalen Eingangssignalen an den IC-
Schaltkreis ausgesetzt ist.
-
Fig. 1A stellt einen Ersatzschaltkreis für eine herkömmliche
ESD-Schutzanordnung dar. Der Eingangsanschluß des
Schaltkreises ist an einen Eingangsanschlußstift angeschlossen, und der
Ausgangsanschluß ist an den Innenschaltkreis der integrierten
Schaltkreisvorrichtung angeschlossen. Eine Diode DA besitzt
eine Anode, die an Masse anliegt, und eine Kathode, die als
Leitung 10 die Eingangs- und Ausgangsanschlüsse verbindet.
Eine Diode DB besitzt eine Anode, welche an die Leitung 10
angeschlossen ist, und eine Kathode, die mit der
Spannungsver
sorgung Vcc verbunden ist.
-
Die Arbeitsweise dieses Schaltkreises wird in Fig. 1B
dargestellt, wobei VIN die Spannung an dem Eingangsanschluß und VOUT
die Spannung an dem Ausgangsanschluß ist. Falls VIN die
Versorgungsspannung VCC plus eine an der Diode abfallende Spannung
(in etwa 0,7 V) überschreitet, wird die Diode in
Vorwärtsrichtung gepolt bzw. durchgeschaltet und legt VOUT an diesen
Spannungspegel an. Dies wird durch die Kurve A in Fig. 1A
dargestellt. Dabei wird davon ausgegangen, daß die Vorrichtung
arbeitsfähig ist, wenn die Versorgungsspannung VCC angeschlossen
ist. Falls VCC nicht anliegt, wird die Diode DA bei einem
gewissen Punkt zusammenbrechen und dadurch die Spannung an den
Ausgangsanschluß anklemmen. Dies wird durch die Kurve B in
Fig. 1B dargestellt, wobei BVDA die Durchbruchsspannung der
Diode DA darstellt.
-
Ein negativer Spannungs-Peak an dem Eingangsanschluß wird bei
der Diode DA eine Vorwärtspolung verursachen, wenn die Spannung
unterhalb ungefähr 0,7 Volt abfällt. Dies wird durch die Kurve
C in Fig. 1B gezeigt. Falls der negative Spannungs-Peak bzw.
die Spannungsspitze zwischen einem Anschlußstift, welcher an
VCC angeschlossen ist, und dem Eingangsanschlußstift auftritt,
wird die Diode DB in Umkehrrichtung gepolt und bricht bei ihrer
Durchbruchsspannung BVDB durch, wie durch die Kurve D in
Fig. 1B dargestellt.
-
Im Endergebnis bedeutet dies, daß, vorausgesetzt daß VCC bei
einer positiven Spannung oberhalb Massenpotential
(typischerweise 5 oder 12 V) gehalten wird, eine Eingangsspannung durch
den ESD-Schutzschaltkreis unbeeinträchtigt passieren kann. In
Fig. 1B spiegelt sich dies durch die lineare Beziehung
zwischen VIN und VOUT über den Bereich von 0 V bis VCC wieder. In
diesen Bereich kann die einzige Wirkung des
Schutzschaltkreises darin liegen, daß er etwas kapazitive Last hervorruft.
-
Während eines ESD-Impulses tritt eine schneller Erhitzung in
der Diode auf. Falls die Fläche bzw. der Bereich der Diode zu
klein ist, kann ein bedeutender und möglicherweise
verhängnisvoller Temperaturanstieg erfolgen. Die Zerstörung durch
Erhitzung erfolgt im allgemeinen als Ergebnis der Schmelzung der
Metallisierung oder der Bildung von Legierungsspitzen bzw.
Legierungszacken, welche den Diodenübergang kurzschließen.
Durch Erhöhung der Größe der Diode kann die
Spitzenübergangstemperatur von 200ºC einfach auf 90ºC für einen 2000-V-ESD-
Impuls vermindert werden.
-
Ein ESD-Impuls kann als eine Entladung eines Kondensators,
welche mit einer vorgegebenen Spannung aufgeladen ist,
modelliert werden. Die Entladung erfolgt über einen Widerstand,
dessen Wert abhängig von der besonderen Situation, die durch
das Modell dargestellt werden soll, variiert. Falls die
Entladung beispielsweise ausgehend von einem menschlichen Körper
erfolgt, beträgt der Widerstand in etwa 2000 Ohm. Falls sich
die elektrostatische Aufladung in einer Maschine oder einem
Werkzeug (beispielsweise einem Schraubenzieher) aufbaut,
beträgt der Widerstand im wesentlichen null. Bei Abwesenheit
eines seriellen Widerstands muß in dem Maschinenmodell die
Größe der Entladung unterhalb von 500 V gehalten werden, oder
ein Überstrom wird auftreten. Während dieser Strom durch einen
internen seriellen Widerstand begrenzbar ist, implementieren
alle IC-Prozesse Widerstände entweder durch Diffusion oder
durch einen Bereich, der von einem Oxid umgeben wird. Durch
Diffusion hergestellte Widerstände weisen im allgemeinen
parasitäre Transistoren auf, die die Wirkungsweise der ESD-Diode
beeinträchtigen. Widerstände, welche durch Oxide umgeben sind,
wie beispielsweise denjenigen, die aus Polysilicium
hergestellt werden, haben das Problem einer Überhitzung während der
elektrostatischen Entladung, da die diese umgebenden Oxide
eine geringe thermische Leitfähigkeit aufweisen. Der
Widerstand wird tatsächlich im allgemeinen ausgebrannt, und schützt
eine ESD-Diode.
-
Die maximale Ausgangsspannung eines ESD-Schaltkreises muß
un
terhalb einer zulässigen Spannung der Eingangsstufe des
Schaltkreises, an dem sie angeschlossen ist, bleiben. Falls
die Eingangsstufe mit der Basis eines bipolaren Transistors
verbunden ist, muß beispielsweise VOUT unterhalb der Basis-
Emitter-Durchbruchsspannung geklemmt werden, oder der
Transistor kann durchbrechen, wobei seine Betriebseigenschaften bzw.
seine Wirkungsweise verschlechtert wird. Falls die
Eingangsstufe an das Gate eines MOSFETs angeschlossen ist, sollte VOUT
unterhalb 50% der Oxid-Durchbruchsspannung (ungefähr 4 MV/cm)
bleiben. Für ein beispielsweise 400 Å dickes Gate sollte die
Ausgangsspannung VOUT an etwa 16 V geklemmt bzw. angelegt
werden. Oberhalb dieser Spannung kann eine Abnutzung bzw.
Verschlechterung beobachtet werden. Falls die Spannung über das
Gate-Oxid 8 bis 10 MV/cm überschreitet, wird der MOSFET
dauerhaft geschädigt.
-
Die oben genannten Techniken sind auf der Fähigkeit der
Dioden, die Energie eines ESD-Impulses zu absorbieren, gegründet.
Die Dioden klemmen die Spannung an einen sicheren Pegel und
brennen lediglich deshalb nicht durch, weil die Gesamtenergie
des ESD-Impulses begrenzt ist. Für Impulse längerer Dauer, die
sich einem Gleichspannungszustand annähern, wird eine
Überhitzung und ein Schaden im allgemeinen auftreten. Je höher die
Eingangsspannung ist, desto schneller werden die Dioden sich
überhitzen und sich selbst zerstören. Folglich, während
herkömmliche ESD-Schutzschaltkreise in der Lage sind,
ESD-Impulsen von Tausenden von Volt zu widerstehen, muß die Dauer der
Impulse sehr kurz sein (gemessen in Nanosekunden), oder die
Dioden in den Schutzschaltkreisen werden ausbrennen.
-
In einigen Umgebungen kann ein IC-Schaltkreis bzw. eine IC-
Schaltkreisvorrichtung einer Übergangsspannungsbedingung für
eine längere Zeitdauer ausgesetzt sein. Dies ist insbesondere
bei einem Automobil der Fall, wenn ein Zustand, der als
"Ladungssturz" bzw. "load dump" bekannt ist, auftritt. Ein
Ladungssturz tritt auf, wenn der Wechselstromgenerator bzw. die
Lichtmaschine eine entladene Batterie auflädt, die ein loses
Kabel besitzt. Solange das Kabel angeschlossen ist, erscheint
aus der Sicht der Lichtmaschine die Batterie ein
kurzgeschlossener Schaltkreis zu sein, und die Lichtmaschine liefert einen
großen Strom bzw. Aufladestrom. Falls das Fahrzeug auf eine
Unebenheit trifft und das Kabel löst, wird dieser große Strom
plötzlich abgeschnitten (d. h. es gibt eine hohe Ableitung
dI/dt). Diese abrupte Änderung in dem Strom erzeugt aufgrund
der Induktivität einen großen, von der Lichtmaschine
ausgehenden Spannungsstoß. Die Größe und Dauer dieses Spannungsstoßes
ist hoch genug dafür, daß jede direkt an das Batteriekabel
angeschlossene elektronische Last zerstört wird, solange kein
besonderer Schutz vorgesehen ist. Der Spannungsstoß von einem
Lastabfall kann auf 60 V für Hunderte von Millisekunden
ansteigen.
-
Der Versorgungsanschluß für ein IC muß in der Lage sein, die
Spannungsübergänge, die einen Lastabfall begleiten, zu
überdauern. Darüber hinaus können sogar die Signaleingänge zu den
IC direkt oder indirekt an die Batterieleitung angeschlossen
sein, und diese Eingänge können in gleicher Weise dem
Lastabfallzustand ausgesetzt sein.
-
Eine normale ESD-Spitze und ein Lastabfall sind vergleichend
in den Fig. 2A-2C dargestellt. Die Horizontalachse bei jeder
dieser Figuren ist die Zeit. Wie in Fig. 2A gezeigt, ist ein
ESD-Impuls sehr kurzlebig, kann jedoch eine Größenordnung von
Tausenden von Volt erreichen. Andererseits kann ein Lastabfall
eine Größe von beispielsweise 60 V erreichen, ist jedoch in
seiner Dauer lang. Fig. 2B zeigt die Folge des Anklemmens
eines ESD-Impulses eines Lastabfalles an 15 V mit einer
herkömmlichen Diode. Fig. 2C stellt die Temperatur der Diode dar.
Wie gezeigt ist, hat der ESD-Impuls einen scharfen
Temperaturanstieg auf 200ºC zur Folge, jedoch hindert die kurze Dauer
des Impulses die Temperatur daran, die Diode zu zerstören. Im
Gegensatz dazu veranlaßt der Lastabfall die Temperatur daran,
für eine viel längere Zeitdauer anzusteigen, und wird
schließlich die Diode zerstören.
-
Der Lastabfallzustand bzw. die auftretende Bedingung eines
Lastabfalles stellt daher einzigartige Anforderungen an einen
ESD-Schutzschaltkreis. Falls Dioden derart hergestellt sind,
daß sie während des Lastabfalles (beispielsweise 60 V) nicht
leitend sind, schaffen sie keinen ausreichenden Schutz während
einer elektrostatischen Entladung (da sie es erlauben, daß die
Spannung an dem IC bis 60 V steigt). Andererseits, falls die
Dioden derart hergestellt sind, daß sie bei 15 V durchbrechen,
wobei sie den IC gegenüber ESD schützen, werden sie während
des Lastabfalles ausbrennen.
-
Dementsprechend ist es erforderlich, eine ESD-Struktur zu
schaffen, die die an einem Eingangsanschlußstift anliegende
Spannung an eine gewisse niedrige Spannung (beispielsweise 5
bis 15 Volt) während eines kurzen ESD-Impulses anklemmen, und
die gleichzeitig nicht zu einem Überschußstrom während des
Anlegens von beispielsweise 60 V für eine ausgedehnte
Zeitdauer führt. Eine derartige Struktur bzw. ein derartiger
Schaltkreis wäre als ein Lastabfall-kompatibler
ESD-Schutzschaltkreis für integrierte Schaltkreise, die in einem Automobil
verwendet werden, nützlich.
Zusammenfassung der Erfindung
-
Der Schutzschaltkreis gemäß der Erfindung erfüllt alle diese
Anforderungen. Ein MOSFET des Verarmungstyps ist zwischen dem
Eingangs- und dem Ausgangsanschluß des ESD-Schutzschaltkreises
angeschlossen. Eine Diode ist zwischen Erde bzw. Masse und der
Leitung, welche die Eingangs- und Ausgangsanschlüsse
verbindet, angeschlossen. Im Falle eines Lastabfalles arbeitet der
Verarmungstyp-MOSFET als eine Konstantstromquelle, die den
Stromfluß durch die Diode begrenzt. In dieser Weise wird die
Diode gegenüber großen, lange andauernden Strömen geschützt,
welche sie ausbrennen würden. Beim Anlegen eines herkömmlichen
ESD-Impulses wird die "anti-parallele" Diode innerhalb des
Verarmungstyp-MOSFETs typischerweise durchbrochen und die
geerdete Diode klemmt die Ausgangsspannung an einen akzeptablen
Pegel an.
-
Bei einer bevorzugten Ausführungsform werden zwei
Verarmungstyp-MOSFETs seriell Drain an Drain in die Leitung zwischen dem
Eingangs- und dem Ausgangsanschluß angeschlossen. Die Kathode
der geerdeten Diode wird an den gemeinsamen Übergang des
Drain-Anschlusses an die zwei Verarmungstyp-MOSFETs
angeschlossen. Eine zweite geerdete Diode ist an den
Ausgangsanschluß angeschlossen. Die bevorzugte Ausführungsform schützt
sowohl gegenüber positiven und negativen ESD-Impulsen als auch
gegenüber positiven und negativen Spannungen, die durch einen
Lastabfall hervorgerufen werden.
-
Ein Schutzschaltkreis gemäß dieser Erfindung kann entweder an
einen Signaleingangsanschlußstift oder an einen
Stromzuführanschlußstift angeschlossen werden. Im letzteren Falle kann
der Abschnitt des Schaltkreises, welcher zum Schutz gegenüber
negativen Spannungen dient, weggelassen werden.
Kurze Beschreibung der Zeichnungen
-
Es zeigen:
-
Fig. 1A einen herkömmlichen ESD-Schutzschaltkreis, und Fig. 1B
die Ausgangsspannung als Funktion der Eingangsspannung für den
Schutzschaltkreis;
-
Fig. 2A-2C die Eingangsspannung, die Ausgangsspannung und die
Diodentemperatur für den in Fig. 1 gezeigten Schutzschaltkreis
bei einem vorhandenen ESD-Impuls oder einem Lastabfall;
-
Fig. 3 einen bevorzugten ESD-Schutzschaltkreis gemäß der
Erfindung;
-
Fig. 4A-4C ein Ersatzschaltbild, die Ausgangsspannung als
Funktion der Eingangsspannung, und den an Masse fließenden
Strom als Funktion der Eingangsspannung für den in Fig. 3
ge
zeigten Schaltkreis, wenn die Eingangsspannung weniger als
ungefähr 0,7 V beträgt;
-
Fig. 5 den von dem Eingangsanschluß an den Ausgangsanschluß
des in Fig. 3 gezeigten Schaltkreises fließenden Stroms als
Funktion der Spannungsdifferenz zwischen dem Eingangs- und dem
Ausgangsanschluß;
-
Fig. 6A-6C ein Ersatzschaltbild, die Ausgangsspannung als
Funktion der Eingangsspannung und den an Masse fließenden
Strom als Funktion der Eingangsspannung für den in Fig. 3
gezeigten Schaltkreis, wenn ein Durchbruch bei einer der Dioden
aufgetreten ist und einer der MOSFETs in die Sättigung
gelangt;
-
Fig. 7A-7C ein Ersatzschaltbild, die Ausgangsspannung als
Funktion der Eingangsspannung und den an Masse fließenden
Strom als Funktion der Eingangsspannung für den in Fig. 3
gezeigten Schaltkreis, wenn ein Durchbruch in der anderen Diode
aufgetreten ist;
-
Fig. 8A-8C ein Ersatzschaltbild, die Ausgangsspannung als
Funktion der Eingangsspannung und den an Masse fließenden
Strom als Funktion der Eingangsspannung für den in Fig. 3
gezeigten Schaltkreis, nachdem ein Durchbruch in einer der
antiparallelen Dioden aufgetreten ist;
-
Fig. 9A-9C ein Ersatzschaltbild, die Ausgangsspannung als
Funktion der Eingangsspannung und den an Masse fließenden
Strom als Funktion der Eingangsspannung für den in Fig. 3
gezeigten Schaltkreis bei Vorhandensein eines negativen
Eingangsimpulses, bevor einer der Verarmungstyp-MOSFETs gesättigt
ist;
-
Fig. 10A-10C ein Ersatzschaltbild, die Ausgangsspannung als
Funktion der Eingangsspannung und den an Masse fließenden
Strom als Funktion der Eingangsspannung für den in Fig. 3
ge
zeigten Schaltkreis bei Vorhandensein eines negativen
Eingangsimpulses, nachdem einer der Verarmungstyp-MOSFETs
gesättigt ist;
-
Fig. 11A-11C ein Ersatzschaltbild, die Ausgangsspannung als
Funktion der Eingangsspannung und den an Masse fließenden
Strom als Funktion der Eingangsspannung für den in Fig. 3
gezeigten Schaltkreis bei Vorhandensein eines negativen
Eingangsimpulses, nachdem ein Durchbruch der anti-parallalelen
Diode in einem der Verarmungstyp-MOSFETs aufgetreten ist;
-
Fig. 12A und 12B die Gesamtübergangscharakteristik bzw.
Transfercharakteristik des in Fig. 3 gezeigten Schaltkreises, wobei
die Fig. 12A die Ausgangsspannung als Funktion der
Eingangsspannung und die Fig. 12B den an Masse fließenden Strom als
Funktion der Eingangsspannung darstellt;
-
Fig. 13 repräsentative Werte für mehrere Meßpunkte auf der in
Fig. 12 gezeigten Kurve;
-
Fig. 14 eine Querschnittsansicht eines integrierten
Schaltkreises, welcher den in Fig. 3 dargestellten
ESD-Schutzschaltkreis verkörpert;
-
Fig. 15 eine Draufsicht einer modifizierten Form der in
Fig. 14 gezeigten IC-Ausführungsform;
-
Fig. 16 eine Querschnittsansicht eines Abschnittes des in
Fig. 14 gezeigten ICs, welcher derart modifiziert ist, daß die
Durchbruchsspannung eines der MOSFETs erhöht ist;
-
Fig. 17 eine gemessene Stromspannungs-Übergangscharakteristik
bzw. Kennlinie eines ESD-Schaltkreises gemäß der Erfindung;
-
Fig. 18 eine alternative Ausführungsform gemäß der Erfindung,
bei der das Gate von einem der Verarmungstyp-MOSFETs geerdet
ist;
-
Fig. 18A eine Modifikation der in Fig. 18 gezeigten
Ausführungsform;
-
Fig. 19 eine zweite alternative Ausführungsform gemäß der
Erfindung, bei dem einer der Verarmungstyp-MOSFETs weggelassen
ist;
-
Fig. 20 eine weitere alternative Ausführungsform gemäß der
Erfindung, bei der eine Diode zwischen dem Ausgangsanschluß
und der Versorgungsspannung angeschlossen ist;
-
Fig. 21 eine Anordnung, bei der der in Fig. 3 gezeigte ESD-
Schutzschaltkreis an den Eingangsanschlußstift angeschlossen
ist und der in Fig. 19 gezeigten ESD-Schutzschaltkreis an den
Stromversorgungsanschlußstift einer IC-Vorrichtung
angeschlossen ist;
-
Fig. 22 eine Ausführungsform gemäß der Erfindung, die mit
einem Eingangs-/Ausgangsanschluß verwendet wird;
-
Fig. 23 eine Ausführungsform gemäß der Erfindung in
Kombination mit einem getrennten ESD-Schutzschaltkreis;
-
Fig. 24 eine Querschnittsansicht eines integrierten
Schaltkreises, welcher den getrennten ESD-Schutzschaltkreis von
Fig. 23 verkörpert.
Beschreibung der Erfindung
-
Wie oben beschrieben, basiert ein ESD-Schutzschaltkreis gemäß
der Erfindung auf der Strombegrenzungsfähigkeit eines MOSFETs
vom Verarmungstyp. Ein Verarmungstyp-MOSFET ist ein MOSFET,
der normalerweise angeschaltet bzw. durchgeschaltet ist (d. h.
wenn die Spannung zwischen Gate und Source Vgs gleich 0 V ist).
Um den MOSFET abzuschalten, muß Vgs vermindert werden, bis die
Abschnürspannung bzw. Pinch-off-Spannung erreicht wird. Die
Source- und Körper- bzw. Substratbereiche des MOSFETs werden
typischerweise kurzgeschaltet, und dies führt zu einer
intrinsischen bzw. immanenten Diode an dem PN-Übergang der Substrat-
und Drain-Bereiche, die entgegengesetzt zu dem normalen
Stromfluß in dem Verarmungstyp-MOSFET gerichtet ist. Da diese Diode
parallel zu dem Kanalbereich und entgegengesetzt zu der
Normalrichtung des Stromflusses in dem MOSFET liegt, wird sie oft
als "anti-parallele Diode" bzw. "anti-parallel geschaltete
Diode" bezeichnet.
-
Fig. 3 zeigt eine bevorzugte Ausführungsform gemäß der
Erfindung. Ein ESD-Schutzschaltkreis 30 enthält
Hochspannungs-Verarmungstyp-MOSFETs M&sub1; und M&sub2;, die zwischen einem
Eingangsanschluß 32 und einem Ausgangsanschluß 34 angeschlossen sind.
Wie gezeigt, sind die Drain-Anschlüsse der MOSFETs M&sub1; und M&sub2;
miteinander verbunden, und die Gate-Anschlüsse der MOSFETs M&sub1;
und M&sub2; sind jeweils mit ihren jeweiligen Source-Anschlüssen
verknüpft. Ein Widerstand R&sub1; ist in Serie zu den MOSFETs M&sub1; und
M&sub2; angeschlossen. Die anti-parallelen Dioden bei den
Verarmungstyp-MOSFETs M&sub1; und M&sub2; (oben beschrieben) werden als Dioden
D&sub1; und D&sub2; dargestellt. Die Diode D&sub3; ist zwischen der Masse und
dem gemeinsamen Knoten zwischen den Drain-Anschlüssen der
MOSFETs M&sub1; und M&sub2; angeschlossen, und eine Diode D&sub4; ist zwischen
der Masse und dem Ausgangsanschluß 34 angeschlossen. Die Diode
D&sub4; ist eine herkömmliche Niederspannungs-ESD-Diode, wohingegen
die Diode D&sub3; eine Hochspannungsdiode darstellt. Die
Grundoperation der Vorrichtung verwendet, allgemein gesagt, die
Niederspannungsdiode D&sub4;, um die Ausgangsspannung VOUT unter allen
Umständen zu begrenzen, und verwendet die Verarmungstyp-MOSFETs
M&sub1; und M&sub2;, um den Strom durch die Diode D&sub4; zu begrenzen, und
verwendet die Hochspannungsdiode D&sub3; zur Absorbierung des
Hauptanteils der Energie, welche von den positiven oder negativen
ESD-Impulsen ausgeht. Die MOSFETs M&sub1; und M&sub2; sind derart
ausgelegt, daß bei Lastabfall jeglicher Stromfluß in seiner
Gesamtheit durch wenigstens eine, wenn nicht sogar beide dieser MOS-
FETs fließen muß. Die MOSFETs M&sub1; und M&sub2; können dann dazu
verwendet werden, den Strom auf ein sicheres Niveau während der
Dauer eines Lastabfalls zu begrenzen. Während eines
ESD-Impul
ses verwendet der Schaltkreis 30 einen Lawinendurchbruch bzw.
Lawinendurchschlag oder Vorwärtspolung eines Diodenübergangs,
um die Ausgangsspannung VOUT anzuklemmen. Bei dieser
Betriebsweise arbeitet die Vorrichtung in einer Weise, welche
herkömmlichen ESD-Schutzschaltkreisen ähnlich ist, jedoch mit einigen
bemerkenswerten Vorteilen, wie im weiteren noch beschrieben
werden.
-
Da die MOSFETs M&sub1; und M&sub2; beide Verarmungstyp-MOSFETs sind, sind
sie normalerweise angeschaltet bzw. durchgeschaltet, und ein
Strom fließt durch sie hindurch, sobald eine
Spannungsdifferenz zwischen VIN und VOUT auftritt. Da die anti-parallelen
Dioden D&sub1; und D&sub2; zueinander in Gegenrichtung angeschlossen sind,
fließt niemals zur gleichen Zeit ein Strom durch die Dioden D&sub1;
und D&sub2; in Vorwärtsrichtung hindurch. Wenn der Source/Substrat-
Anschluß des MOSFETs M&sub1; oder M&sub2; in bezug zu seinem
Drain-Anschluß positiv gepolt wird, fließt ein Strom anfänglich durch
den Kanalbereich hindurch, bis die Spannungsdifferenz ungefähr
0,6 V überschreitet. An diesem Punkt beginnt die
anti-parallele Diode (D&sub1; oder D&sub2;) Strom im Nebenschluß um den Kanal herum
zu leiten.
-
In einer Fahrzeugtechnikumgebung sollten die MOSFETs M&sub1; und M&sub2;
auf 60 V bemessen werden, was bedeutet, daß sie eine
Durchbruchsspannung von ungefähr 70 V besitzen würden. Die
Durchbruchsspannung der MOSFETs M&sub1; und M&sub2; bezieht sich auf die
Durchbruchsspannung der anti-parallelen Dioden D&sub1; und D&sub2;. Die
Diode D&sub3; sollte ebenfalls eine Durchbruchsspannung von ungefähr
70 V aufweisen. Da die Gate-Anschlüsse der MOSFETs M&sub1; und M&sub2; an
ihren Source-Anschlüssen verknüpft sind (d. h. Vgs = 0), tritt
die einzige Spannung an diesen Einrichtungen zwischen den
Drain- und Source-Substratanschlüssen auf. Falls die
Einrichtungen in einem DMOS-Prozeß hergestellt werden, führen hohe
Drain-Spannungen nicht zu hohen elektrischen Feldern an den
Gate-Oxiden, und die MOSFETs M&sub1; und M&sub2; sind deshalb nicht einem
ESD-Schaden an ihren eigenen Gate-Elektroden ausgesetzt. Die
Diode D&sub4; ist eine Diode mit einem großen Umfang oder eine Diode
mit einer großen Fläche mit einer niedrigen
Durchbruchsspannung. Die Durchbruchsspannung der Diode D&sub4; muß das maximale
Eingangssignal (beispielsweise VCC) überschreiten, jedoch nicht
stark überschreiten.
-
Die Fig. 4A-4C, 5, 6A-6C, 7A-7C und 8A-8C stellen die
Arbeitsweise des ESD-Schutzschaltkreises 30 während verschiedener
Stufen eines positiven Spannungsübergangs dar. Jede der
Figuren stellt das Verhalten des Schaltkreises 30 innerhalb eines
spezifischen Bereiches von VIN dar. Die Fig. 4A-4C stellen den
Betrieb der Vorrichtung dar, wenn VIN zwischen 0 V und der
Durchbruchsspannung der Diode D&sub4; (BVD4) liegt. In diesem
Bereich sind die Dioden D&sub3; und D&sub4; umgekehrt gepolt und im
wesentlichen nicht-leitend. Wie in dem Ersatzschaltbild von
Fig. 4A gezeigt, arbeitet der MOSFET M&sub1; als ein Widerstand RM1
parallel zu der anti-parallel geschalteten Diode D&sub1;, und der
MOSFET M&sub2; arbeitet als ein Widerstand RM2. Daher, wie in
Fig. 4B gezeigt, ist VOUT eine etwa lineare Funktion von VIN.
Wie in Fig. 4C gezeigt ist, beträgt der Leckstrom an Masse
über die Dioden D&sub3; und D&sub4; annähernd null.
-
Fig. 5 zeigt den Strom ausgehend von dem Eingangsanschluß 32
zu dem Ausgangsanschluß 34 (Ii0) als Funktion des
Spannungsabfalls von dem Eingangsanschluß 32 zu dem Ausgangsanschluß 34
(Vi0). Im Bereich I, bei dem Vi0 weniger als ungefähr 0,7 V
beträgt, weist der Schaltkreis einen seriellen Widerstand auf,
der gleich RM1 + RM2 + R&sub1; ist. Wenn Vi0 0,7 V überschreitet, wird
die Diode D&sub1; leitend und der serielle Widerstand fällt auf RM2
+ R&sub1; ab. Dies wird im Bereich II gezeigt. Wenn Vi0 die
Abschnürspannung bzw. Pinch-off-Spannung des MOSFETs M&sub2; (VP)
erreicht, kommt der MOSFET M&sub2; in die Sättigung und arbeitet als
eine Konstantstromquelle für die Erhöhung der Spannungen
innerhalb des Bereiches III. Solange der MOSFET M&sub2;
unterdimensioniert ist, sollte der Schutzschaltkreis 30 nicht normalerweise
innerhalb des Bereiches III arbeiten.
-
Die Fig. 6A-6C beschreiben die Arbeitsweise des Schaltkreises
30, wenn VIN die Durchbruchsspannung der Diode D&sub4; (BVD4)
überschreitet, jedoch nicht die Durchbruchsspannungen der Dioden
D&sub1;, D&sub2; oder D&sub3; überschreitet. In dieser Situation tritt bei der
Diode D&sub4; ein Lawinendurchbruch auf und klemmt die
Ausgangsspannung an BVD4 an, und der MOSFET M&sub2; wird gesättigt. Dies wird
durch das Ersatzschaltbild von Fig. 6A dargestellt, welches
einen MOSFET M&sub2; als Stromquelle darstellt und einen Stromfluß
in Umkehrrichtung durch die Diode D&sub4; an Masse zeigt. Da die
Diode D&sub3; eine höhere Durchbruchsspannung als die Diode D&sub4;
besitzt, bleibt sie im wesentlichen nicht-leitend. Fig. 6B
zeigt, daß VOUT im wesentlichen konstant bei BVD4 für VIN in dem
Intervall zwischen der Durchbruchsspannung der Diode D&sub4; und der
Durchbruchsspannung der Diode D&sub3; bleibt. Wie aus Fig. 6C
hervorgeht, steigt der durch die Diode D&sub4; an Masse fließende Strom
bis zu dem Sättigungsstrom des MOSFETs M&sub2; rapide an, wenn VIN
die Durchbruchsspannung der Diode D&sub4; passiert. Mit dem durch
die Diode D&sub4; fließenden Strom, welcher auf Isat (M&sub2;) begrenzt
ist, kann dieser Zustand nahezu unendlich beibehalten werden,
ohne daß die Diode D&sub4; ausgebrannt wird. Angenommen, daß die
Durchbruchsspannung der Diode D&sub3; 70 V oder mehr beträgt, könnte
ein Lastabfall von 60 V durch die Vorrichtung 30 ohne
negativen Einfluß auf das IC bewältigt werden.
-
Die Fig. 7A-7C stellen das Verhalten des Schaltkreises 30 dar,
wenn VIN die Durchbruchsspannung der Diode D&sub3; (BVD3)
überschreitet. Dies würde im allgemeinen eher durch einen ESD-Impuls als
durch einen Lastabfall verursacht bzw. hervorgerufen werden.
In dieser Situation wird die Diode D&sub3; durchbrochen und klemmt
die Spannung bei BVD3 mit Ausnahme eines Spannungsanstiegs
infolge des seriellen Widerstands R&sub1; oder einer lokalen Erhitzung
an. Wie in Fig. 7B gezeigt ist, bleibt VOUT im wesentlichen bei
BVD4. Andererseits, wie in Fig. 7C ist, steigt der über die
Diode D&sub3; an Masse fließende Strom rapide an. Der über die Diode
D&sub4; an Masse fließende Strom bleibt auf den Sättigungsstrom des
MOSFETs M&sub2; begrenzt.
-
Die Fig. 8A-8C stellen dar, was passiert, wenn VIN die Summe
der Durchbruchsspannungen der Dioden D&sub2; und D&sub4; (BVD2 + BVD4)
überschreitet. Dies würde wiederum beim Vorhandensein eines
ESD-Impulses auftreten, und wenn dies passiert, sollte die
Diode D&sub3; einen bedeutenden prozentualen Anteil der Energie des
ESD-Impulses absorbiert haben. In dieser Situation wird
nichtsdestotrotz die Diode D&sub2; durchbrochen, und es gibt einen
Anstieg der an der Diode D&sub4; anliegenden Spannung und des durch
die Diode D&sub4; fließenden Stromes.
-
Der Strom durch die Diode D&sub4; (ID4) kann wie folgt angenähert
werden:
-
Falls VIN > > BVD2 + BVD4 ist, dann
-
ID4 = VIN / R&sub1;
-
Für einen 2000 V-Eingang und mit R&sub1; = 2000 Ohm wird dieser
Strom 1 A, ist jedoch von extrem begrenzter Dauer. Das
Hauptziel besteht darin, den Strompfad durch die Diode D&sub3;
attraktiver zu machen, wodurch die Ausgangsspannung VOUT begrenzt wird.
-
Die Fig. 9A-9C, 20A-10C und 11A-11C stellen die Wirkung einer
negativen Spannungsspitze auf den Schutzschaltkreis 30 dar.
Derartige Spitzen können, da sie nicht spezifisch durch einen
Lastabfall hervorgerufen werden, aufgrund periodisch
intermittierend auftretender Lastverbindungen auftreten oder während
eines umgekehrten Batterieanschlusses, und sie können für
einige Tage andauern. Das Ersatzschaltbild für VIN, kleiner als
0 V, jedoch größer als die Abschnürspannung für MOSFET M&sub1; (der
eine negative Polarität aufweist), wird in Fig. 9A
dargestellt. Sobald VIN unterhalb ungefähr -0,7 V abfällt, werden
die Dioden D&sub3; und D&sub4; an- bzw. durchgeschaltet und klemmen die
Ausgangsspannung an. In diesem Bereich arbeitet der MOSFET M&sub1;
als ein Widerstand RM1 und der MOSFET M&sub2; als ein Widerstand RM2,
welcher parallel zu der Diode D&sub2; geschaltet ist. Wie in Fig. 9C
gezeigt ist, fließt der meiste Strom durch die Diode D&sub3;, die
eine niedrigere Widerstandsleitfähigkeit als die Diode D&sub4;
aufweist. In dem MOSFET M&sub2; wird der Strom zwischen dem Kanal und
der Diode D&sub2; aufgeteilt.
-
Wie in den Fig. 10A-10C gezeigt ist, kommt, wenn die
Eingangsspannung unterhalb die (negative) Abschnürspannung des MOSFETs
M&sub1; fällt, der Strom des MOSFETs M&sub1; in die Sättigung, und dieser
wird einer Konstantstromquelle äquivalent. Dies schützt die
zwei Dioden D&sub3; und D&sub4; vor übermäßigem Strom. Dieser Zustand
hält so lange an, wie VIN nicht unterhalb die
Durchbruchsspannung der Diode D&sub1; (BVD1) abfällt. Falls BVD1 derart
ausgewählt ist, daß sie -70 V beträgt, bedeutet dies, daß eine
Spannungsspitze von -60 V (welche manchmal auch als Shaffner-
Impuls bezeichnet wird) für eine längere Zeitdauer oder sogar
unendlich lange ausgehalten werden könnte. Wie in Fig. 10B
gezeigt ist, bleibt VOUT bei -0,7 V, und, wie in Fig. 10C
gezeigt ist, ist der Strom durch die Diode D&sub3; (ID3) weiterhin
höher als der durch die Diode D&sub4; (ID4) fließende Strom, obwohl
beide Ströme im wesentlichen innerhalb dieses Bereichs
konstant bleiben.
-
Die Fig. 11A-11C zeigen die Situation, wenn VIN unterhalb die
Durchbruchsspannung der Diode D&sub1; abfällt. Die Diode D&sub3;
absorbiert die meiste Energie, jedoch wird die Diode D&sub4; zu einem
geringeren Grad leitend. Diese Bedingung bzw. dieser Zustand
würde auftreten beim Vorhandensein einer negativen ESD-Spitze,
die von kurzer Zeitdauer wäre.
-
Die Fig. 12A und 12B stellen die Gesamtübergangscharakteristik
eines ESD-Schutzschaltkreises 30 dar, wobei die Fig. 12A VOUT
als Funktion von VIN und die Fig. 12B den an Masse fließenden
Strom (IIN/GND) als Funktion von VIN zeigt. Es besteht ein
linearer Zusammenhang zwischen VIN und VOUT im Normalbetrieb
(bei
spielsweise von 5 V bis 18 V), und der Strom wird bis zu
Spannungen von ungefähr 70 V in jeder Polarität begrenzt. Der
schnelle Anstieg des an Masse fließenden Stroms oberhalb einer
Spannung von ± 70 V wird benötigt, um die Ausgangsspannung
während ESD-Impulsen mit einer sehr kurzen Zeitdauer zu
klemmen. Die Strombegrenzung, welche zwischen ± 70 V auftritt, ist
für die Fähigkeit des Schaltkreises 30, hohe
Eingangsspannungen, die eine ausgedehntere Zeitdauer aufweisen, wie
beispielsweise ein Lastabfall, zu überdauern, kritisch.
Beispielswerte von VIN sind in Fig. 13 gezeigt, die Fig. 12B
entspricht.
-
Der ESD-Schaltkreis gemäß dieser Erfindung kann entweder in
integrierter oder diskreter Form hergestellt werden. Fig. 14
zeigt eine Querschnittsansicht einer IC-Version, welche eine
N-Epitaxieschicht oberhalb eines P-Substrates als
Ausgangspunkt verwendet. In Fig. 14 enthält der MOSFET M&sub1; einen
P-Substratbereich (PB) 1400, welcher an einen N+-Source-Bereich
1402 über einen P+-Kontaktbereich 1404 kurzgeschlossen ist,
und ein Polysiliciumgate 1406, MOSFET MS enthält einen
P-Körper (PB) Bereich 1408, welcher an einem N+-Source-Bereich
1410 über einen P+-Kontaktbereich 1412 angeschlossen ist, als
auch ein Polysilicium-Gate 1414. Der gemeinsame Drain-Anschluß
der MOSFETs M&sub1; und M&sub2; enthält eine N-vergrabene Schicht (NBL)
1416 und N+-Sinker bzw. Senkbereiche 1418. Eine Diode D&sub3;
enthält einen Übergang zwischen dem P-Substrat und der
N-vergrabenen Schicht 1416 und ist an Masse über einen P+-Bereich 1419
und eine P-vergrabene Schicht (PBL) 1420 angeschlossen. Die
Diode D&sub4; enthält eine P-Wanne 1422 und einen N+-Bereich 1424
und ist an Masse über einen P+-Bereich 1426 angeschlossen.
-
Eine erste Metallschicht bildet Source/Körper-Anschlüsse 1428
und 1430 für die MOSFETs M&sub1; und M&sub2; als auch
Anode/Masse-Anschlüsse 1432 und 1434 für die Dioden D&sub3; und D&sub4; und einen
Kathodenkontakt 1436 für die Diode D&sub4;. Eine zweite Metallschicht
enthält eine Eingangsleitung 1438 und eine Ausgangsleitung
1440, welche den Source/Körper-Kontakt 1430 (MOSFET M&sub2;) und den
Anodenkontakt 1436 (Diode D&sub4;) verknüpft.
-
Fig. 15 zeigt eine Draufsicht einer modifizierten Form der in
Fig. 14 gezeigten Struktur. Zwei ringförmige Vorrichtungen
stellen die Verarmungstyp-MOSFETs M&sub1; und M&sub2; dar, während die
zwischenabgestufte Einrichtung die Klemmdiode D&sub4; darstellt. In
Fig. 15 weist jeder MOSFET ein Feld von DMOS-Zellen (nicht
numeriert) mit integralen Source/Körper-Kurzschlüssen und
aneinanderliegenden Kontakten auf. Der Polysiliciumkontakt,
welcher sich an dem Rand der Zelle befindet, ist mit der
(Source/Körper) ersten Metallschicht metallisiert. Der N+
-Bereich 1418, welcher den Drain-Anschluß für die MOSFETs M&sub1; und
M&sub2; darstellt, ist als achtförmige Figur zu sehen, wobei einer
der MOSFETs M&sub1; und M&sub2; jeweils in einer Schleife der "Acht"
umschlossen liegt. Ein größerer konzentrischer Ring enthält
einen tiefen P+-Bereich 1419. Eine Eingangskontaktfläche 150 ist
an die Eingangsleitung 1438 angeschlossen, und eine
Ausgangskontaktfläche 151 ist mit der Ausgangsleitung 1440 verbunden.
-
Der Strom fließt von der Eingangsleitung 1438 und den Source/-
Körper-Kontakten 1428 zu dem N+-Source-Bereich 1402, über den
Kanal in den MOSFET M&sub1; zu dem Drain (N-vergrabene Schicht 1416,
welche in Fig. 15 nicht erkennbar ist). Der Strom fließt dann
durch die N-vergrabene Schicht 1416 ausgehend von dem MOSFET M&sub1;
zu dem MOSFET M&sub2; durch den Kanalbereich zu dem N-+
Source-Bereich 1410 des MOSFETs M&sub2; und durch die Source/Körper-Kontakte
1430 hin zu der Ausgangsleitung 1440.
-
Die Diode D&sub4; ist als eine Reihe von zwischenabgestuften N+
-Kathodenbereichen 1424 und Metallerdungskontakten 1434 zu sehen.
-
Aus Fig. 15 wird deutlich, daß die Querschnittsansicht von
Fig. 14 nicht entlang einer einzelnen linearen
Querschnittslinie erfolgt. Das MOSFET-Paar und die Diode D&sub4; könnten bei
verschiedenen Positionen in Bezug zueinander auf dem IC
lokalisiert werden.
-
Die Herstellung dieser Vorichtung beginnt mit einem P-Substrat
1442, in dem Bor implantiert wird, um eine P-vergrabene
Schicht 1420 zu bilden, und Antimon oder Arsen wird zur
Bildung einer N-vergrabenen Schicht 1416 implantiert. Eine N-Typ-
Epitaxieschicht 1444 wird dann bis zu einer Dicke von
beispielsweise 0,5 bis 6,0 um aufgewachsen. Ein N+-Sinker bzw. -
Senkbereich 1418 wird dann implantiert und bis zu einer Tiefe
von mehreren Mikrometern getrieben, vorzugsweise derart, daß
er an der N-begrabenen Schicht 1416 anliegt. Der P+-Bereich
1419 wird dann implantiert, und ein Lokaloxidationsprozeß von
Silicium (LOCOS) wird zur Bildung der Feldoxidbereiche, wie
sie in Fig. 14 gezeigt sind, verwendet. Ein Gate-Oxid wird
dann auf der Oberfläche der N-Epitaxieschicht 1444 gebildet,
und das Gate-Oxid wird maskiert und mit Cäsium zur Bildung
einer festen positiven Oxidladung dotiert. Polysilicium-Gates
1406 und 1414 werden dann gebildet und mit Ionen des N-Typs
dotiert.
-
Eine Abdeckungs-N-Typ LDD-Implantierung wird dann in den
aktiven Vorrichtungsbereichen ausgeführt. Diese Implantierung ist
in Fig. 14 nicht dargestellt, weil nachfolgende Diffusionen
diese Implantierung entgegengesetzt dotieren und umwandeln.
Die P+-Körperbereiche 1404 und 1412 werden dann implantiert
und eingetrieben bzw. eindiffundiert. Dann werden die N+
-Bereiche 1402 und 1410 sowie die P+-Bereiche 1404 und 1412
implantiert, und dies wird von einer kurzen
Eintreibungsdiffusion gefolgt.
-
Eine Glasschicht aus Borphosphorsilicat wird dann abgelagert
und unter Verwendung einer Erhitzungsbehandlung eingeebnet.
Die Kontakte werden dann maskiert und geätzt, und die erste
Metallschicht (Aluminiumkupfersilizium) wird abgelagert,
strukturiert und geätzt. Dies führt zur Bildung von
Metallkontakten 1428, 1430, 1432 und 1434, wie in Fig. 14 gezeigt ist.
-
Eine dielektrische Zwischen-(Glas-)Schicht wird dann
abgelagert und eingeebnet. Die Wege für die zweite Metallschicht
werden dann strukturiert und geätzt. Die zweite Metallschicht
(Aluminiumkupfersilizium) wird dann abgelagert und geätzt,
wobei eine Eingangsleitung 1438 und die Ausgangsleitung 1440
gebildet werden. Schließlich wird eine Passivierungsschicht
(die in Fig. 14 nicht gezeigt ist) abgelagert, und
Kontaktberührungsflächen werden maskiert und geöffnet.
-
Der Aufbau und die Herstellung der in Fig. 14 und 15 gezeigten
Vorrichtung wird ferner in den folgenden Anmeldungen
beschrieben:
-
Anmelde-Nr. 07/948,276 vom 21. September 1992,
-
Anmelde-Nr. 08/026,713 vom 5. März 1993,
-
Anmelde-Nr. 08/026,930 vom 5. März 1993,
-
Anmelde-Nr. 08/026,932 vom 5. März 1993,
-
Anmelde-Nr. 08/225,270 vom 8. April 1994,
-
Anmelde-Nr. 08/226,419 vom 11. April 1994 und
-
Anmelde-Nr. [M-2036-6P] vom 17. Oktober 1994, mit dem Titel
"BiCDMOS Process Technology And Structures",
-
die alle hiermit unter Bezugnahme in die Beschreibung
aufgenommen sind.
-
Die Fig. 16 stellt eine Abwandlung bzw. Modifikation der
Struktur in bezug auf die Diode D&sub3; der in Fig. 14 und 15
gezeigten Vorrichtung dar. Eine P-Wanne 160 wird an der
Oberfläche der Vorrichtung ausgebildet und an einen Metallanschluß
161 angeschlossen, welcher geerdet ist. Die N-vergrabene
Schicht wird nach links ausgedehnt, wodurch der Bereich der
Diode D&sub3; bedeutend erhöht wird. Die Verwendung einer
zusätzlichen P-Wanne an dem Übergangsendrand erhöht die
Durchgangsspannung des MOSFETs M&sub1;. Das Gate-Oxid des MOSFETs M&sub1; wird mit
einer positiven Ladung gezeigt (beispielsweise von einer
Cäsium-Implantierung), um den MOSFET M&sub1; als Verarmungstyp-MOSFET
auszugestalten.
-
Die Fig. 17 stellt experimentell ermittelte
Strom-zu-Erdegegenüber Spannung-Kennungslinien der ESD-Schutzvorrichtung
gemäß der Erfindung dar. In der getesteten Vorrichtung betrug
die Durchbruchsspannung der Diode D&sub4; 30 V, wobei dies etwas
höher liegt als normalerweise.
-
Fig. 18 zeigt eine alternative Ausführungsform einer
ESD-Vorrichtung gemäß dieser Erfindung. Die gleich numerierten
Komponenten sind ähnlich zu denjenigen in Fig. 3, jedoch ist der
Gate-Anschluß des Verarmungstyp-MOSFETs M&sub2; geerdet und nicht an
sein Source-Terminal angeschlossen. Der MOSFET M&sub2; arbeitet als
Source-Folger, und die Abschnürung bzw. der Pinch-off tritt
auf, wenn die Spannung an seinem Source-Anschluß einen Pegel
gleich VP oberhalb der Gate-Spannung (Masse) erreicht. An
diesem Punkt wird der MOSFET M&sub2; abgeschaltet bzw. gesperrt, und
daher kann VOUT nicht VP überschreiten. Vorausgesetzt, daß VP
geringer ist als BVD4, wird VOUT eher an VP geklemmt als an BVD4,
und die Diode könnte weggelassen werden. In der Praxis jedoch
ist es wünschenswert, die Diode D&sub4; als Sicherheit
beizubehalten.
-
Fig. 18A zeigt eine modifizierte Version der in Fig. 18
gezeigten Auführungsform. Bei der in Fig. 18A gezeigten Version
ist das Gate des MOSFET M&sub2; an die interne Versorgungsspannung
VCC angeschlossen. Bei niedrigen Werten von VOUT arbeitet der
MOSFET M&sub2; als Source-Folger, und die Abschnürung wird so lange
nicht auftreten, bis VOUT einen Wert VCC + VP erreicht. Der
normale AN-Widerstand des MOSFETs M&sub2; ist viel niedriger als in den
Schaltkreisen, welche in den Fig. 3 und 18 gezeigt wird. Falls
man annimmt, daß die Last eine Kapazität CL enthält, wird die
Zeit zum Aufladen der Lastkapazität CL bedeutend vermindert.
Bei der Eingangsspannung VIN wird sichergestellt, daß sie die
internen Versorgungsspuren unabhängig von der
MOSFET-Schwellenspannung erreicht aufgrund der Anreicherung bzw.
Verstärkung, die durch die Vorspannung des Gates des MOSFETs M&sub2; auf
VCC erfolgt. Falls die Durchbruchsspannung der Diode D&sub4; größer
als VCC ist, wird die Gate-zu-Source-Spannung VGS des MOSFETs M&sub2;
bei einem Lastabfall negativ. Der Eingangsstrom wird dann in
dem in Fig. 3 gezeigten Schaltkreis niedriger sein. Falls die
Durchbruchsspannung der Diode D&sub4; größer ist als ein Wert
VCC
+ VP, wird der Eingangsstrom auf virtuell null vermindert.
-
Fig. 19 zeigt eine zweite alternative Ausführungsform, bei der
der MOSFET M&sub1; weggelassen ist. Der ESD-Schutzschaltkreis 190
schützt gegenüber positiven Spannungsspitzen, indem er einen
MOSFET M&sub2;' als Konstantstromquelle in der oben beschriebenen
Weise verwendet. Das Ersatzschaltbild für diese
Ausführungsform ist zu den in den Fig. 4A, 6A, 7A und 8A gezeigten
Schaltkreisen ähnlich, jedoch ohne den Widerstand RM1 oder die
Diode D&sub1;. Für negative Übergänge basiert diese Ausführungsform
auf der in Durchgangsrichtung gepolten Diode D&sub3;, jedoch wird
der Strom, weil der MOSFET M&sub1; fehlt, nicht begrenzt. Daher
schützt der ESD-Schutzschaltkreis 190 nicht gegenüber
negativen Übergängen von längerer Zeitdauer, wie beispielsweise
einer negativen Eingangsspannung, die durch eine umgekehrte
Batterie in einem Automobil verursacht wird.
-
Die obige Diskussion hat sich schwerpunktmäßig mit positiven
und negativen Spannungspitzen beschäftigt, die an einer
Signaleingangsleitung auftreten. Fig. 20 stellt eine
ESD-Vorrichtung dar, die zu der in Fig. 3 gezeigten ESD-Vorrichtung
ähnlich ist mit der Ausnahme, daß eine Diode D&sub5; zwischen dem
Ausgangsanschluß 34 und der Versorgungsspannung Vcc
angeschlossen ist. Während diese Anordnung bei Spannungspitzen hilft,
die zwischen VCC und dem Signaleingangsanschluß auftreten,
weist sie den möglichen Nachteil auf, daß die Diode D&sub5; in
Durchgangsrichtung bzw. vorwärts gepolt wird, falls die
Spannungsversorgung VCC ausfällt, wobei in diesem Falle VIN
versuchen wird, die danebenliegende IC-Vorrichtung mit Energie zu
versorgen.
-
Eine bessere Lösung für Spannungsspitzen auf der
Versorgungsschiene bzw. Versorgungsleitung ist in Fig. 21 dargestellt,
wobei ein Signaleingangsanschluß einen ESD-Schutzschaltkreis
30 enthält und die Versorgungsstromleitung VCC an eine Batterie
oder andere Energiequelle über einen ESD-Schutzschaltkreis 190
angeschlossen ist. Es wird ferner ein CMOS-Eingangspuffer 200
gezeigt, das einen PMOS-Transistor 201 und einen
NMOS-Transistor 202 aufweist, der das Eingangssignal einer Logik
innerhalb der IC-Vorrichtung zuführt. Diese Anordnung liefert
Schutz gegenüber allen Kombinationen von Spannungsspitzen, die
zwischen der Stromversorgung, Masse und den Signaleingängen
auftreten können. Mit dieser Anordnung wird die
Maximalspannung, welche über dem Gate-Oxid des PMOS-Transistors 201
auftreten kann, auf BVD4 begrenzt.
-
Der Schaltkreis gemäß der Erfindung kann für den Schutz der
Ausgangsanschlüsse und einer Kombination von
Eingangs-/Ausgangs-(I/O-)Anschlüssen als auch für den Schutz von
Eingangsanschlüssen verwendet werden. Fig. 22 stellt den in Fig. 3
gezeigten Schaltkreis angeschlossen an einen I/O-Anschluß 220
dar. Ein Drei-Zustandspuffer (hoch, niedrig und fließend) 221,
welcher durch einen Aktivierungsanschluß 222 gesteuert wird,
reguliert, ob sich der I/O-Anschluß 220 in dem Eingangs- oder
Ausgangsmodus befindet. Die Arbeitsweise des
Schutzschaltkreises, welche in Fig. 22 gezeigt ist, ist dieselbe wie
diejenige, die in Verbindung mit Fig. 3 beschrieben wurde. Zusätzlich
können alle oben beschriebenen Modifikationen auf den in
Fig. 22 dargestellten Schaltkreis angewendet werden.
-
Falls die MOSFETs M&sub1; und M&sub2; in Fig. 22 in geeigneter Weise
ausgelegt werden, um mit dem Strom, welcher durch den Wert des
Widerstands R&sub1; festgelegt bzw. eingestellt wird, handzuhaben,
kann der Schutzschaltkreis auch eine strombegrenzende Funktion
im Falle eines Stromkurzschlusses ausüben. Wie im Falle eines
Lastabfalles ist das dynamische Betriebsverhalten des
Schaltkreises einer einfachen Widerstands-Kurzschluß-Schutzanordnung
überlegen. Der Schaltkreis schützt den Ausgangstreiber auch
vor Überströmen, die durch Kurzschlüsse an die
Versorgungsspannung oberhalb der internen Versorgungsspannung verursacht
werden.
-
Darüber hinaus kann eine zusätzliche Eingangsklemme zum Schutz
vor ESD-Spitzen verwendet werden. Beispielsweise, wie in
Fig. 23 gezeigt ist, werden die Dioden D&sub5; und D&sub6; Rücken an
Rücken zwischen Eingangsanschluß 32 und Masse angeschlossen.
In dieser Anordnung kann der Schutz gegenüber ESD und
Lastabstürzen jeweils unabhängig ausgelegt werden. Dies bietet ein
zusätzliches Maß an Freiheit zur Optimierung des Verhaltens
des Schaltkreises während eines normalen Betriebs und eines
Lastabfalles. Es ist beispielsweise möglich, die Schaltung für
einen spezifischen Lastabfallstrom auszulegen.
-
Die Durchbruchsspannung der Dioden D&sub5; und D&sub6; sollte nicht
größer sein als die Durchbruchsspannung der Dioden D&sub1; und D&sub3;. Wenn
VIN unterhalb der Durchbruchsspannung der Dioden D&sub5; und D&sub6;
liegt, arbeitet der Schaltkreis wie oben beschrieben. Wenn VIN
die Durchbruchsspannung der Diode D&sub5; oder D&sub6; überschreitet,
wird ein Pfad mit niedriger Widerstandsleitfähigkeit zur Masse
über diese Dioden gebildet, welcher VIN auf einen Wert
begrenzt, der durch den seriellen Widerstand der Dioden D&sub5; und D&sub6;
bestimmt wird. Falls VIN noch unterhalb der Durchbruchsspannung
der Dioden D&sub2; und D&sub3; liegt (angenommen VIN > 0), ist der Strom
in dem MOSFET M&sub1; der Sättigungsstrom des MOSFETs M&sub1;. Falls VIN
eine negative Spannung ist, die unterhalb der
Durchbruchsspannung der Diode D&sub1; liegt, ist der Strom des MOSFETs M&sub1; der
Sättigungsstrom des MOSFETs M&sub2; plus einem Strom, welcher durch den
AN-Widerstand der Diode D&sub3; bestimmt wird.
-
Falls die Durchbruchsspannungen der Dioden D&sub2; und D&sub6; gleich
sind und die ESD-Spannung positiv ist, wird die Diode D&sub1;
vorwärts gepolt und die Sperrspannung über die Diode D&sub2; wird durch
die Durchbruchsspannung der Diode D&sub4; reduziert. Aufgrund der
exponentiellen Spannungsabhängigkeit des Lawinendurchbruchs
wird die Stromdichte in der Diode D&sub2; bedeutend geringer als in
den Dioden D&sub5; und D&sub6;. Im Falle gleicher Durchbruchsspannungen
der Dioden D&sub1; und D&sub5; und einer negativen ESD-Spannung wird der
Strom in den MOSFET M&sub1; durch das Flächenverhältnis und
parasitäre Widerstände, welche in dem Schaltkreis vorhanden sind,
begrenzt. Das Hinzufügen eines Widerstands R&sub2; kann bei der
Steuerung der Stromverteilung helfen. In jedem Falle wird der
Haupt-ESD-Strom in die Dioden D&sub5; und D&sub6; fließen, wobei die
MOSFETs M&sub1; und M&sub2; umgangen werden.
-
Die Fig. 24 stellt eine Querschnittsansicht einer
monolithischen Integration der Dioden D&sub5; und D&sub6; dar. Die Anoden der
Dioden D&sub5; und D&sub6;, die als P-Körperbereiche 240 und 241 gezeigt
sind, können in demselben Diffusionsprozeß wie die Drain-zu-
Körper-Dioden der MOSFETs M&sub1; und M&sub2;, welche als
P-Körperbereiche 140, 141, 142 und 143 in Fig. 14 dargestellt sind,
gebildet werden. Dies schafft eine gute Anpassung der jeweiligen
Durchbruchsspannungen der Dioden D&sub1;, D&sub2;, D&sub5; und D&sub6;. Die Diode D&sub3;
muß keine eigenständige Einrichtung sein. Statt dessen kann
ihre Funktion durch die parasitäre Drain-zu-Substrat-Diode der
MOSFETs M&sub1; und M&sub2; übernommen werden.