DE3851475T2

DE3851475T2 - Integrierte Schaltung mit vergrabene Dioden enthaltender Schützvorrichtung sowie zugehöriges Verfahren zur Hertellung.

Info

Publication number: DE3851475T2
Application number: DE3851475T
Authority: DE
Inventors: Richard Henry Lane; William Douglas Mack
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1987-06-23
Filing date: 1988-06-17
Publication date: 1995-04-13
Anticipated expiration: 2008-06-18
Also published as: KR890001188A; EP0296675B1; US4736271A; JPS6433957A; EP0296675A2; KR970004453B1; EP0296675A3; JPH0732233B2; DE3851475D1

Description

Die Erfindung betrifft eine Halbleiteranordnung mit einer integrierten Schaltung mit einer Überspannungsschutzanordnung, wobei die Halbleiteranordnung einen Halbleiterkörper mit einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp und einer darüber lagernden epitaxialen Halbleiterschicht von einem zweiten entgegengesetzten Leitfähigkeitstyp, eine erste Speiseklemme zum Empfangen einer ersten Speisespannung, eine zweite Speiseklemme zum Empfangen einer zweiten größeren Speisespannung als die erste Speisespannung, einen geschützten Integrationsschaltungsbauteil, der in dem mit den Speiseklemmen gekoppelten Halbleiterkörper gebildet ist, und mit einer mit dem geschützten Bauteil gekoppelten Informationsklemme zum Übertragen von Information zwischen dem Bauteil und einer externen Umgebung enthält, wobei die Schutzanordnung eine Diode mit einer Anode und einer Kathode, die mit der ersten Speiseklemme bzw. mit der Informationsklemme gekoppelt sind, oder eine Anode und eine Kathode enthält, die mit der Informationsklemme bzw. mit der zweiten Speiseklemme gekoppelt sind.
Die Schutzanordnung verhindert das Beschädigen eines mit den Klemmen gekoppelten Schaltungsbauteils durch eine zwischen den Klemmen der integrierten Halbleiterschaltung (IC) angelegte Spannung. Die angelegte Spannung kann beispielsweise durch elektrostatische Entladung (ESD) erzeugt werden. Metalloxidhalbleiter- Integrationsschaltungen (MOS-ICs) sind besonders anfällig für Beschädigung durch ESD infolge der Reißanfalligkeit ihrer dünnen Gate-Dielektrik bei mittleren Spannungen. Elektrostatische Entladung bedeutet ebenfalls ein Problem für bipolare integrierte Schaltungen, obschon etwas weniger als im MOS-Fall. Die Basis-Emitterübergänge in bipolaren integrierten Schaltungen sind meist anfällig für Beschädigung durch elektrostatische Entladung. Durch das Reduzieren der Abmessungen bei integrierten Schaltungen werden elektrostatische Entladungen immer interessanter sowohl für bipolare als auch für MOS-integrierte Schaltungen.
Elektrische Entladungen entstehen während der Zusammensetzung, beim Prüfen, beim Übertragen und während der Installation integrierter Schaltungen. Durch eine einzelne Behandlung einer integrierten Schaltung oder durch die Bewegung der integrierten Schaltung erzeugte statische Elektrizität entlädt sich über die integrierte Schaltung, wenn sie über die Schienen eines Versandfahrzeugs oder einer automatischen Versuchsvorrichtung heruntergleitet. Eine Person erzeugt gut 1000 bis 10.000 Volt statischer Elektrizität. Der Quellenwiderstand des menschlichen Körpers lindert teilweise den zerstörenden Effekt dieser hohen Spannung. Nichtsdestoweniger kann die Restspannung stark schädigend sein. Die erzeugte elektrische Entladung, wenn die integrierte Schaltung beim Versandfahrzeug oder beim Versuchsgerät über Schienen heruntergleitet, können ebenfalls nachteilig sein. Demnach wird zur Verhinderung von Beschädigungen durch elektrostatische Entladungen üblicherweise eine Schutzanordnung in die integrierte Schaltung eingebaut.
Zum Auswerten der Anfälligkeit für elektrostatische Entladungen bedient man sich mehrerer Versuchsmodelle. Manzoni beschreibt im Artikel "Electrostatic Discharge Protection in Linear ICs", IEEE Trans. Cons. Elec., August 1985, S. 601 . . . 607 die Hauptmodellen. In Fig. 1 ist eines dieser Ausführungsbeispiele dargestellt, wobei angegeben ist, wie eine den menschlichen Körper nachahmende Schaltung 10 mit einer integrierten Schaltung 12 zusammenarbeitet, die eine Anordnung 14 zum Schützen eines Schaltungsbauteils 16 enthält.
Eine die wirkliche elektrostatische Spannung nachahmende Spannung VE gelangt über einen zweipoligen Schalter 18 an einen Kondensator CHB in der Menschenkörperschaltung 10. Der Kondensator CHB stellt die Menschenkörperkapazität von . . . . . 200 pF dar. Nachdem sich der Kondensator CHB auf VE aufgeladen hat, bewegt sich der Schalter 18 aus seiner Aufladestellung in seine Entladestellung. Der Kondensator CHB entlädt sich über einen Widerstand RHB, der den Menschenkörperwiderstand von 1000 bis 2000 Ohm darstellt, um eine Spannung VG gegen Masse zu erzeugen. Die Spannung VG wird zwischen zwei der von außen her zugänglichen Klemmen (oder Stiften) der IC 12 angelegt.
Weiter enthält die IC 12 die Speiseklemmen TL und TH, die im normalen IC-Leistungsbetrieb geeignete Speisespannungen empfangen, die im weiteren mit "VLL" und "VHH" bezeichnet sind. VHH ist größer als VLL. Der Schutzschaltungsbauteil 16 ist zum Aufnehmen der Betriebsleistung inwendig mit den Klemmen TL und TH verbunden.
Die IC 12 enthält eine Gruppe von Informationsübertragungsklemmen, z. B. für Digitaldaten oder Analogsignale, zwischen dem Bauteil 16 und der externen Umgebung im normalen IC-Leistungsbetrieb. Diese Klemmen werden kategorisch mit Informationsklemmen bezeichnet, um sie von Klemmen TL und TH und möglichen anderen IC-Speisestiften zu unterscheiden. Die über die Informationsklemmen übertragene Information kann Bezugssignale enthalten, die keine Speisespannungen sind. In Fig. 1 ist eine derartige Informationsklemme TN dargestellt. Die Schutzanordnung 14, die zwischen der Klemme TN und dem Bauteil 16 angeschlossen ist, übt wenig Einfluß auf die Informationsübertragung aus, solange die Spannung an der Klemme TN zwischen den Spannungen an den Klemmen TL und TH liegt.
Wenn elektrostatische Entladung zur Folge hat, daß die Spannung zwischen zwei der Klemmen TL, TN und TH eine Größe erreicht, die den Bauteil 16 beschädigen könnte, spricht eine Anordnung 14 an und versucht diese Spannung auf einen zerstörungsfreien Pegel zu beschränken. Der Widerstand RHB ist ein Teil der Operationsdynamik der Schutzaktion, weil er die VE-Entladung des Kondensators CHB abschwächt. In Fig. 1 ist der spezifische Zustand dargestellt, bei dem die Spannung VG zwischen den Klemmen TN und TL angelegt wird.
Die Schutzanordnung 14 ist im Stand der Technik auf viele Weisen implementiert. In Fig. 2 ist eine Implementierung dargestellt, bei der ein Paar von Halbleiterdioden DA und DB in Reihenschaltung zwischen den Klemmen TL und TH verwendet wird. Die DA-Kathode und die DB-Anode sind über einen strombegrenzenden Widerstand Rp gemeinsam mit der Klemme TN gekoppelt. Die Anordnung 14 kann auch weitere Spannungsschutzschaltungen 20 in Verbindung mit der Klemme TN und/oder dem Widerstand Rp enthalten. Siehe Manwni nach obiger Angabe. Siehe weiter Funk, "Susceptibility of semiconductors to electrostatic damage", Elec. Engrg., März 1983, S. 51 . . . 59. Im US-Patent 3 673 428 ist eine integrierte Schaltung eingangs erwähnter Art beschrieben.
Die IC 12 mit der Schutzanordnung 14 und dem zu schützenden Schaltungsbauteil 16 wird aus einem Halbleiterkörper mit einer oberen Fläche hergestellt, auf dem die verschiedenen Schaltungselemente angeordnet sind. In der Anordnung 14 nach Fig. 2 werden die Dioden DA und DB auf herkömmliche Weise als Oberflächendioden ausgebildet. Das bedeutet, daß der PN-Übergang zwischen der Anode und der Kathode jeder Diode DA oder DB an die obere Halbleiterfläche heranreicht.
Ausbildung der Dioden DA und DB als Oberflächendioden ist nachteilig, da die höchsten Diodendotierungskonzentrationen normalerweise in der oberen Halbleiterfläche auftreten. Elektrostatische Entladungsströme durch die Dioden-PN-Knotenpunkte sind dabei stark auf die obere Halbleiterfläche gerichtet. Da das darüber lagernde dielektrische Material Wärme nicht gut dissipiert, versagen die Dioden DA und DB bei unerwünscht niedrigen elektrostatischen Entladungsspannungen. Dies macht der zu schützende Bauteil 16 schadanfällig für aufeinanderfolgende elektrostatische Entladungsimpulse. Das Problem wird ernsthafter, wenn die Schaltungsabmessungen reduziert werden. Um dieses Problem zu beseitigen, wird eine Halbleiteranordnung vorgesehen, in der unter der oberen Fläche in den Halbleiterkörper ein dielektrisches Isoliergebiet eingelassen wird, das sich durch die ganze Halbleiterschicht erstreckt, wodurch erste und zweite aktive Anteile des Halbleiterkörpers voneinander getrennt werden, die Diode ein hochdotiertes erstes vergrabenes Gebiet vom ersten Leitfähigkeitstyp und ein hochdotiertes zweites vergrabenes Gebiet vom zweiten Leitfähigkeitstyp enthält, die unter der oberen Fläche des Halbleiterkörpers liegen, in dem das erste vergrabene Gebiet und das zweite vergrabene Gebiet zusammenkommen und einen pn- Übergang definieren, der ganz unter der oberen Fläche des Körpers liegt, sein Perimeter an das Isoliergebiet grenzt, und ein erstes Verbindungsgebiet vom ersten Leitfähigkeitstyp und ein zweites Verbindungsgebiet vom zweiten Leitfähigkeitstyp sich von der oberen Fläche des Halbleiterkörpers durch die ersten und zweiten aktiven Anteile hindurch herunter unten nach dem ersten vergrabenen Gebiet bzw. dem zweiten vergrabenen Gebiet erstrecken.
Erfindungsgemäß wird in einer Schutzanordnung für eine auf einem Halbleiterkörper hergestellte IC eine oder mehrere Halbleiterdioden verwendet, die pn- Unterflächenübergänge enthalten, um Beschädigungen empfindlicher elektronischer Elemente eines geschützten Schaltungsbauteils, der aus einem Teil des Körpers hergestellt ist, durch hohe Spannungen zu verhindern, wie sie beispielsweise durch elektrische Entladung erzeugt werden. Unter dem Begriff "Unterfläche" sei verstanden, daß diese pn-Übergänge unter der oberen Halbleiterfläche liegen, in der sich die Schaltungselemente befinden. Genauer gesagt, reichen die Ränder von Übergängen nicht an die obere Fläche des Halbleiterkörpers heran. Dieser Schlüsselfaktor ermöglicht es, den Strom durch die Unterflächenübergänge gleichmäßiger über die Übergänge zu verteilen als in der im eingangs erwähnten Stand der Technik erwähnten Schutzanordnung. Der in der vorliegenden Anordnung benutzte Halbleiterkörper ist also viel besser imstande, die Wärme eines elektrostatischen Entladungsimpulses ohne Beschädigung der Schutzanordnung zu senken.
Es sei bemerkt, daß die Verwendung eines in einer Schutzanordnung angebrachten pn-Übergangs, der ganz unter der Oberfläche einer Halbleiteranordnung liegt, an sich aus IBM Technical Disclosure Bulletin 21(1), S. 179 und 180 bekannt ist. In diesem Fall wird jedoch der pn-Übergang zwischen einer hochdotierten vergrabenen n-Schicht und einem niedrig dotierten p-Substrat gebildet. Die Patentanmeldung US-AA 651178 gibt eine Beschreibung der Bildung einander gegenüberliegender Zenerdioden mit einer vergrabenen Schicht zum Vermeiden des Problems des Oberflächendurchschlags.
Eine Informationsklemme der IC ist mit dem Schutzschaltungsbauteil zum Informationsübertragen zwischen dem Bauteil und der externen Umgebung gekoppelt, und die IC enthält weiter eine erste Speiseklemme zum Empfangen einer ersten Speisespannung und eine zweite Speiseklemme zum Empfangen einer zweiten Speisespannung größer als die erste Speisespannung. Die Speiseklemmen werden mit dem Bauteil gekoppelt.
Die Schutzanordnung enthält normalerweise ein Paar von Unterflächendioden, die verhindern sollen, daß eine Spannung zwischen zwei der Klemmen einen Pegel erreicht, der den geschützten Bauteil beschädigt. Eine der Dioden ist mit ihrer Anode und Kathode an die erste Speiseklemme bzw. die Informationsklemme gekoppelt. Die andere ist mit ihrer Anode und Kathode an die Informationsklemme bzw. an die zweite Speiseklemme gekoppelt. Abhängig von der Anwendung können eine oder die andere der Dioden aus der Schutzanordnung ausgelassen werden.
Die Dioden werden aus einem Teil des Halbleiterkörpers hergestellt. Eine unter der oberen Fläche in den Körper eingelassene dielektrische Isoliereinrichtung trennt eine Gruppe aktiver Halbleiteranteile des Körpers seitlich von einer anderen an der oberen Fläche. Die Anode und die Kathode jeder Diode enthalten eine p-Zone bzw. eine n-Zone, die sich von der oberen Fläche nach unten in ein Paar der aktiven Anteile erstrecken, um einen pn-Übergang zu bilden, der ganz unter der oberen Fläche liegt. Wenigstens eine der Zonen für jede Diode erstreckt sich in vertikaler Richtung durch den aktiven Anteil für diese Zone und in das Material des Körpers unter der Isoliereinrichtung. Das ganze Perimeter wenigstens eines der pn-Übergänge grenzt normalerweise an die Isoliereinrichtung.
Die Schutzanordnung wird vorzugsweise mit einem Verfahren für ein vergrabenes Gebiet/eine Epitaxialschicht hergestellt. Der erste Schritt ist das Einführen von n- und p-Dotierungsmitteln in ein Halbleitersubstrat, wobei jedes Dotierungsmittel an zwei getrennten Stellen in das Substrat eindringt. Eine Epitaxialschicht wird dabei auf dem Substrat aufgewachsen, um den Halbleiterkörper zu bilden. Die Isoliereinrichtung wird im Körper geschaffen, und die zwei n- und zwei p-Verbindungsgebiete, die sich von der oberen Fläche erstrecken, werden auf geeignete Weise in den aktiven Halbleiteranteilen für die Dioden verwirklicht. Die erwähnten Dotierungsmittel diffundieren weiter in wenigstens den vorangehenden Schritten in den Halbleiterkörper hinein, um zwei vergrabene n-Gebiete und zwei vergrabene p-Gebiete zu bilden, die jeweils mit den vergrabenen n-Gebieten zusammenkommen, um die Unterflächen-pn- Übergänge für die Dioden zu definieren. Jedes vergrabene Gebiet kommt auch ohmisch mit einem entsprechenden Gebiet der Verbindungsgebiete zusammen.
Die vergrabenen Gebiete und die Verbindungsgebiete werden typisch mit einer Gruppe von Photoresistmasken definiert, die ebenfalls zum Definieren vergrabener Gebiete und Verbindungsgebiete an anderen Stellen in der IC verwendet werden. Die Schutzanordnung ist also ohne Ergänzung von Schritten im Gesamt-IC-Herstellungsverfahren herstellbar.
Die Schutzanordnung nach der Erfindung ist einfach und erfordert nur ein kleines Matrizengebiet. Die Unterflächendioden bieten einen extrem hohen Pegel des elektrostatischen Entladungsschutzes. Auf den Standardwerten von 150 pF und 1500 Ohm für die Kapazität und den Widerstand des menschlichen Körpers verhindert eine einfache Unterflächendiode von 4-mil² (1 mil = 25,4 um), daß 2000 Volt elektrostatischer Entladung einen kleinen Basis-Emitterübergang nach dem Stand der Technik beschädigt, der im ungeschützten Zustand bei 50 . . . 100 Volt versagen würde.
Schutzanordnungen nach dem Stand der Technik bieten weniger Schutz oder nehmen einen größeren Bereich beim selben Schutzpegel ein. Ein Ausführungsbeispiel der erwähnten Anordnung nach dem Stand der Technik, die zwei Oberflächendioden von 8 mil² verwendet, würde den vorgenannten Basis-Emitterübergang einen elektrostatischen Entladungsschutz von nur 500 bis 1000 Volt bieten. Das gleichwertige Ausführungsbeispiel der vorliegenden Anordnung bietet Schutz von 3000 bis 4000 Volt. Ein ganzer Doppelring von Unterflächendioden ermöglicht, daß eine IC mit diesem Basis-Emitterübergang 5000 Volt elektrostatischer Entladung zwischen zwei Stiften bei jeder Polarität aushält. Daher bietet die Erfindung einen großen Vorteil vor dem Stand der Technik.
Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen
Fig. 1 ein Blockschaltbild zur Veranschaulichung, wie eine IC mit einer Schutzanordnung mit einer Schaltung zusammenarbeitet, die vom menschlichen Körper erzeugte elektrostatische Entladung nachahmt,
Fig. 2 ein Blockschaltbild einer IC mit einer Schutzanordnung nach dem Stand der Technik,
Fig. 3 ein Blockschaltbild einer IC, in der eine Schutzanordnung verwendet wird, die mit Unterflächendioden nach der Erfindung gebildet wird,
Fig. 4a und 4b Seitenstrukturschnitte durch Unterflächendioden, die in der Anordnung nach Fig. 3 verwendbar sind,
Fig. 5a und 5b Schaltbilder typischer von der Anordnung nach Fig. 3 geschützter Elemente,
Fig. 6 ein Blockschaltbild einer Abwandlung der IC nach Fig. 3, in der die Schutzanordnung mit weiteren reihengeschalteten Unterflächendioden verwendet wird,
Fig. 7. ein Blockschaltbild einer IC mit getrennt gespeisten Schaltungsbauteile, die die erfindungsgemäße Anordnung schützt,
Fig. 8 ein Blockschaltbild einer erweiterten IC unter Verwendung einer erfindungsgemäßen Schutzanordnung,
Fig. 9 einen Lageplan der IC nach Fig. 8,
Fig. 10 eine Explosiv-Zeichnung eines Teils der Fig. 9,
Fig. 11 einen Seitenstrukturquerschnitt entlang der Ebene 11-11 in Fig. 9 und 10,
Fig. 12a, 12b. 12c, 12d, 12e, 12f und 12g Seitenstrukturquerschnitte zur Darstellung der Schritte in einem Herstellungsverfahren, die zur Struktur nach Fig. 11 führen.
In der Zeichnung und in der Beschreibung der bevorzugten Ausführungsbeispiele werden zum Bezeichnen derselben oder einander stark ähnelnder Elemente dieselben Bezugszeichen verwendet.
In Fig. 3 ist ein allgemeines Ausführungsbeispiel der Schutzanordnung 14 dargestellt, in der Halbleiterdioden mit Unterflächen-pn-Übergängen zum Schützen des Schaltungselements 16 der IC 12 gegen Beschädigung durch elektrostatische Entladungen oder durch andere Hochspannungsüberlastungen verwendet. Diese Dioden werden häufig mit Unterflächendioden bezeichnet, um sie von den oben erwähnten Oberflächendioden zu unterscheiden, deren pn-Übergänge an die obere Halbleiterfläche herankommen, an der die elektronischen Elemente der Bauteile 16 sich befinden.
Die Anordnung 14 nach Fig. 3 enthält Unterflächendioden DL und DH und möglicherweise strombegrenzende Widerstände RA und RB. Die DL-Anode und DL-Kathode werden mit der Speiseklemme TL bzw. mit einem Knotenpunkt 22 verbunden. Die DH-Anode und DH-Kathode werden mit dem Knotenpunkt 22 bzw. mit der Speiseklemme TH verbunden. Die Informationsklemme TN ist direkt mit dem Knotenpunkt 22 oder über den Widerstand RA verbunden, wenn er vorhanden ist. Der Knotenpunkt 22 ist direkt mit dem Bauteil 16 oder über den Widerstand RB verbunden, wenn er verwendet wird. Der Bauteil 16 ist ebenfalls zwischen den Klemmen TL und TH angeschlossen, die niedrige bzw. hohe Speisespannungen VLL und VHH im normalen IC-Leistungsbetrieb empfangen.
Die Anordnung 14 kann weiter eine Unterflächendiode DS enthalten, die als Nebenschluß zwischen den Klemmen TL und TH dient, um eine zwischen ihnen angelegte Spannung daran zu hindern, einen Pegel zu erreichen, die den Bauteil 16 beschädigen könnte. Die DS-Anode und DS-Kathode werden mit den Klemmen TL bzw. TH verbunden. Die weiteren Schaltungselemente in der IC 12 - d. h. die Elemente im Bauteil 16, neben diesen in der Anordnung 14 mit Ausnahme der Diode DS - liefern eine inhärente Nebenschlußmöglichkeit zwischen den Klemmen TL und TH. Die Diode DS ist überflüssig, wenn diese Nebenschlußmöglichkeit groß genug ist.
In Fig. 4a und 4b sind zwei Grundstrukturen zum Implementieren der Unterflächendioden DL, DH und DS dargestellt. In beiden Strukturen besteht der zur Bildung der IC 12 verwendete Halbleiterkörper aus einem niedrig dotierten monokristallinen p-Siliziumsubstrat 24 und einer n-Epitaxialsiliziumschicht 26 auf der oberen Fläche 28 des Substrats 24. Der Leitfähigkeitstyp der Epitaxialschicht 26 ist unwichtig für die Dioden in Fig. 4a und 4b und kann auch vom -Typ sein.
Eine elektrische Isoliereinrichtung 30 ist in den Halbleiterkörper unter der oberen Fläche 32 der Epitaxialschicht 26 eingelassen, um eine Gruppe aktiver Halbleiteranteile des Körpers von einer anderen Gruppe an der oberen Fläche 32 seitlich zu trennen. Vier derartiger aktiver Anteile 34, 36, 38 und 40 sind in Fig. 4a und 4b angegeben. Die Schaltungselemente des Bauteils 16 werden in anderen aktiven Anteilen gebildet. Die Isoliereinrichtung 30 erstreckt sich durch die ganze Schicht 26 und ein wenig in das Substrat 24 hinein. Die Einrichtung 30 besteht aus einem dielektrischen Werkstoff wie Siliziumdioxid, wenigstens wenn die Einrichtung 30 an das monokristalline Silizium des Halbleiterkörpers grenzt.
Insbesondere nach Fig. 4a liegen ein hochdotiertes vergrabenes n-Gebiet 42 und ein hochdotiertes vergrabenes p-Gebiet 44 allgemein an der Schnittstelle 28 unter der oberen Fläche 32. Das n+ Gebiet 42 erstreckt sich insbesondere in den aktiven Anteil 34 hinein. Das p+ Gebiet 44 erstreckt sich zum Teil in den aktiven Anteil 36 hinein. Die vergrabenen Gebiete 42 und 44 kommen unterhalb der Isoliereinrichtung 30 zur Bildung eines pn-Unterflächenübergangs 46 zusammen. Niedrig dotiertes p-Material des Substrats 24 grenzt dabei an die Gebiete 42 und 44 entlang ihrer niedrigeren Flächen.
Ein hochdotiertes n-Verbindungsgebiet 48 und ein hochdotiertes p- Verbindungsgebiet 50 erstrecken sich von der oberen Fläche 32 in aktive Anteile 34 bzw. 36 hinunter nach den vergrabenen Gebieten 42 und 44. Die Kathode für die Unterflächendiode nach Fig. 4a ist die von n+ Gebieten 42 und 48 gebildete n-Zone. Die Anode ist die p-Zone, die aus den p+ Gebieten 44 und 50 besteht.
Weiter nach Fig. 4b liegen hochdotierte vergrabene n- und -Gebiete 52 und 54 allgemein an der Schnittstelle 28 unter der oberen Fläche 32. Das n+ Gebiet 52 erstreckt sich zum Teil in den aktiven Anteil 38 hinein. Das Gebiet 52 erstreckt sich ebenfalls teilweise in den aktiven Anteil 40 im Beispiel nach Fig. 4b hinein. Das p+ Gebiet 54 liegt im Anteil 40 im dargestellten Beispiel und ist durch die Seitenwände der Isoliereinrichtung 30 ganz begrenzt. Auf andere Weise kann sich das p+ Gebiet 54 nach unten unter der unteren Fläche der Einrichtung 30 erstrecken. In beiden Fällen kommen die vergrabenen Gebiete 52 und 54 zusammen, um einen pn-Unterflächenübergang 56 zu bilden, dessen ganzes Perimeter an die Einrichtung 30 grenzt. Daher umgibt das p-Material des Substrats 24 das ganze n+ Gebiet 52 bis zur Einrichtung 30.
Hochdotierte n- und p-Verbindungsgebiete 58 und 60 erstrecken sich von der oberen Fläche 32 in die aktiven Anteile 38 bzw. 40 hinein nach den vergrabenen Gebieten 52 und 54. Die Kathode für die Unterflächendiode nach Fig. 4b ist die n- Zone, die aus den n+ Gebieten 52 und 58 besteht. Die Anode ist die von p+ Gebieten 54 und 60 gebildete p-Zone.
Jedes der Verbindungsgebiete 48, 50, 58 und 60 erstreckt sich üblicherweise nach den Seitenwänden der Isoliereinrichtung 13, obschon dies in Fig. 4a und 4b nicht angegeben ist. Da jede der Anoden und Kathoden in Fig. 4a und 4b als ein Paar im Grunde getrennter Gebiete dargestellt ist, kann jede Anode oder Kathode aus gerade einem einzigen hochdotierten Gebiet bestehen.
Die Dotierungsmittelkonzentrationen im Silizium an beiden Seiten des Übergangs 46 oder 56 sind verhältnismäßig gleich. Die Krümmung der Übergänge 46 und 56 ist viel geringer als die eines typischen Oberflächenübergangs. Daher wird der die Übergänge 46 und 56 durchfließende Strom ganz einheitlich auf sie verteilt.
Die Schwellenspannung VT für jede der Dioden in Fig. 4a und 4b beträgt 0,5 bis 1 Volt. Die Durchschlagspannung VBD für beide Dioden beträgt normalerweise etwa 10 Volt, kann aber auch zum Erfüllen spezifischer Anwendungen maßgeschneidert werden. VBD ist normalerweise größer als die IC-Speisespannung VHH-VLL, so daß die Diode DS (wenn vorhanden) im normalen Betrieb keinen Durchschlag erfährt. Jede Unterflächendiode enthält typisch einen Reihenwiderstand von etwa 2,5 Ohm in der Vorwärtsrichtung und etwa 10 Ohm in der Sperrichtung. Der Anordnungsbereich für jede der Dioden beträgt typisch 4 mil².
Die Dioden DL und DS nach Fig. 3 können mit der Struktur nach Fig. 4a implementiert werden. Das p-Substrat 24 wird üblicherweise mit der Speiseklemme TL verbunden. Da das vergrabene p-Gebiet 44 der Struktur in Fig. 4a ebenfalls direkt mit dem Substrat 24 verbunden ist (d. h. es gibt keinen intervenierenden pn-Übergang), kann normalerweise die Struktur nach Fig. 4a für die Diode DH nicht verwendet werden. Dieser Nachteil wird dadurch verschoben, daß diese Struktur eine niedrigere Kapazität als die nach Fig. 4b hat. Die Dioden DL, DH und DS können alle mit der Struktur nach Fig. 4b implementiert werden.
Die Leitfähigkeitstypen sind in Fig. 4a und 4b umkehrbar. In diesem Fall wird das Substrat 24 (jetzt vom n-Leitfahigkeitstyp) mit der Klemme TH verbunden. Die Struktur der Fig. 4a kann dabei zum Verkörpern der Dioden DH und DS, aber nicht der Diode DL verwendet werden. Die Struktur nach Fig. 4b kann wiederum zum Verkörpern aller Dioden DL, DH und DS verwendet werden. In Anbetracht sowohl des Zustands nach Fig. 4a und 4b als auch des Zustands mit den umgekehrten Leitfähigkeitstypen ist das Ergebnis, daß wenigstens eine der Dioden DL und DH normalerweise mit der Struktur nach Fig. 4b implementiert werden muß.
Wenn die IC 12 elektrostatische Entladung erfährt (oder ein anderes Hochspannungsphänomen), entlädt sich die elektrische Energie über die IC 12 mittels ihrer Klemmen. Im einfachsten Fall erscheint der restliche ESD-Spannungsimpuls zwischen zwei der IC-Klemmen. Fig. 1 ist ein Beispiel davon.
Eine große Spannung, d. h. eine hohe positive Spannung oder eine hohe negative Spannung, zwischen den zwei Klemmen verursacht normalerweise in einer Richtung mehr Schaden als in der anderen. Dies läßt sich anhand der Fig. 5a und 5b erläutern, die typische Eingangs- und Ausgangsabschnitte für den Bauteil 16 darstellen. In Fig. 5a ist die Klemme TN einen über den Basis-Emitterübergang eines npn-Transistors QIN nach der Klemme TL gekoppelter Eingangsstift. Wenn die Spannung VNL an der Klemme TN relativ in bezug auf die Klemme TL einen hohen positiven Wert annimmt, wird der QIN-Basis-Emitterübergang weit aufgesteuert. Der Transistor QIN wird jedoch normalerweise nicht beschädigt. Umgekehrt schlägt der QIN-Basis-Emitterübergang durch, wenn die Spannung VNL einen hohen negativen Wert erreicht. Beim Übergang kann das Silizium schmelzen. Wie in Fig. 5b, in der die Klemme TN ein über einen npn-Transistor QOUT mit der Klemme TH gekoppelter Ausgangsstift ist, ist ein hoher negativer Wert der Spannung VHN an der Klemme TH relativ in bezug auf die an der Klemme TN destruktiver für den Transistor QOUT als ein hoher positiver Wert.
Im Hinblick darauf arbeitet die Schutzanordnung 14 nach Fig. 3 wie folgt. Die Halbleiterdioden DL, DH und DS sind normalerweise gesperrt, ungeachtet ob die IC 12 gespeist wird oder nicht. Angenommen sei, daß die IC 12 nicht gespeist wird. Weiter sei angenommen, daß die Widerstände RA und RB zur Vereinfachung der Beschreibung fortgelassen sind. Es sei bemerkt, daß Einprägen einer Spannung an der Diode DL, DH oder DS, die ihren Durchschlag verursacht und Strom in der Sperrichtung leitet, für die Diode nicht inhärent destruktiv ist.
In jedem der nachstehend beschriebenen Fälle wird eine Spannung (wie die Spannung VG in Fig. 1), die einen Beschädigungspegel erreicht, wenn die Anordnung 14 nicht vorgesehen ist, zwischen zwei der Klemmen TL, TH und TN angelegt, wobei eine der zwei Klemmen an Masse gehalten wird. Die angelegte Spannung sei dabei positiv gegen Masse angenommen.
Wenn die positive Spannung zwischen den Klemmen TL und TN angelegt wird, wobei die Klemme TN an Masse liegt, startet die Spannung VNL eine Bewegung nach einem hohen negativen Wert. Die Diode DL wird in der Durchlaßrichtung aufgesteuert, wenn VNL-VT (etwa -1 Volt) erreicht, um einen primären Leitweg von der Klemme TL nach der Klemme TN zu öffnen. Der ESD-Strom entlädt sich über den Weg, um das Erreichen eines schadhaften negativen Werts von V- zu verhindern. Wenn die Klemme TN ein Eingangsstift ist, schützt sie den QIN-Basis-Emitter in Fig. 5a.
In derselben Zeit ist die Klemme TH normalerweise geöffnet oder nach einer der Klemmen TL und TN kurzgeschlossen. Wenn die Klemme TH nach der Klemme TN kurzgeschlossen ist, bleibt die Diode DH gesperrt. Die Spannung VHL an der Klemme TH in bezug auf die an der Klemme TN fängt eine Bewegung nach einem hohen negativen Wert an. Die Diode DS wird in der Durchlaßrichtung aufgesteuert, wenn VHL zum Öffnen eines anderen primären Leitweges zum Entladen eines größeren ESD-Stroms-VT erreicht. VHL wird auf gleiche Weise gegen Abfall nach einem schadhaften negativen Pegel abgeblockt. Wenn die Klemme TH nach der Klemme TL kurzgeschlossen wird, bleibt die Diode DS gesperrt. VHN fängt eine Bewegung nach einem hohen positiven Wert an. Wenn VHN VBD erreicht (typisch 10 Volt), schlägt die Diode DH durch und wird in der Sperrichtung aufgesteuert, um einen sekundären Leitweg zwischen den Klemmen TH und TN zum Entladen des ESD-Stroms zu öffnen. Wenn die Klemme TH geöffnet ist, so daß ihre Spannung schwebt, arbeiten die Dioden DS und DH zusammen. Wenn VNL -(VT + VBD) erreicht, wird die Diode DS in der Durchlaßrichtung aufgesteuert, während die Diode DH in der Sperrichtung aufgesteuert wird. Hierdurch öffnet sich ein sekundärer ESD-Entladungsweg über die Dioden DS und DH. Wenn die Klemme TN in den letzten zwei Zuständen ein Ausgangsstift ist, kann der Basis-Emitterübergang des Transistors QOUT in Fig. 5b (über den Widerstand RH) aufgesteuert werden, um das Entladen des ESD-Stroms über den Transistor QOUT in einer nicht schadhaften Weise zu fördern.
Gleiche Erscheinungen treten auf, wenn die positive Spannung zwischen den Klemmen TN und TH erscheint, wobei die Klemme TH an Masse liegt. Die Diode DH arbeitet auf die oben für die Diode DLS beschriebene Weise und umgekehrt. Die daraus entstehende Aktion schützt den QOUT-Basis-Emitterübergang in Fig. 5b, wenn die Klemme TN ein Ausgangsstift ist.
Die positive Spannung kann zwischen den Klemmen TL und TH erscheinen, wobei die Klemme TN offen ist. Wenn die Klemme TH an Masse liegt, wird die Diode DS wieder in der Durchlaßrichtung aufgesteuert, wenn VHL zum Öffnen eines primären ESD-Entladungsweges -VT erreicht. Wenn VHL weiter auf -2VT abfällt, werden beide Dioden DH und DL in der Durchlaßrichtung zum Öffnen eines anderen primären Leitweges zwischen den Klemmen TL und TH zum Entladen des ESD-Stroms geöffnet. Wenn die Klemme TL an Masse liegt, treten dieselben Erscheinungen in den umgekehrten Leitrichtungen auf, wenn VHL VBD erreicht und dann 2VBD.
Die übrigen Fälle werden hier kurz erwähnt, da die ablaufenden Erscheinungen beispielhaft sind für das, was bereits beschrieben wurde. Wenn die Hochspannung zwischen den Klemmen TL und TN angelegt wird, wobei die Klemme TL an Masse liegt, wird die Diode DL in der Sperrichtung aufgesteuert. Dasselbe erscheint bei der Diode DH, wenn die hohe Spannung zwischen den Klemmen TH und TN ankommt, wobei die Klemme TN an Masse liegt.
Obige Beschreibung gibt an, daß wie der Transistor QIN in Fig. 5a angeschlossene Transistoren primär von der Diode DL geschützt werden. Die Diode DH bietet sekundären Schutz für den Transistor QIN Die Diode DH kann jedoch andere Eingangselemente im Bauteil 16 schützen. Wenn die Rollen der Dioden DL und DH umgekehrt sind, beziehen sich gleiche Bemerkungen auf wie der Transistor QOUT in Fig. 5b angeschlossene Transistoren und auf andere Ausgangselemente im Bauteil 16. Kurzgefaßt verhindern die Dioden DL und DH das Erreichen eines Werts der zwischen zwei Klemmen TN, TL und TH angelegten Spannung, der den Bauteil 16 beschädigen kann.
Da die Dioden DL und DH normalerweise primäre und sekundäre Schutzrollen spielen, kann eine oder die andere manchmal abhängig davon ausgelassen werden, ob die Klemme TN ein Eingangsstift oder ein Ausgangsstift ist. Dies kann durch Bereichsbegrenzungen und/oder elektrische Einschränkungen erforderlich sein.
Die Anordnung 14 nach Fig. 3 arbeitet im wesentlichen genauso, wenn die IC 12 gespeist wird. Versuche einer externen Leistungsversorgung zum Einprägen der Spannungen VHH und VLL auf die Klemmen TH und TL beeinflussen nicht wesentlich den Betrieb der Dioden DL, DH und DS.
Die (vorhandenen) Widerstände RA und RB arbeiten mit den Dioden DL und DH zusammen, aber beeinflussen ihren Betrieb nicht wesentlich. Der Widerstand RA beschränkt im Grunde den Spitzenstrom nach den Dioden DL und DH, wobei ihre Wirksamkeit verbessert wird. Der Widerstand RB (in Kombination mit dem Widerstand RA) begrenzt den Spitzenstrom nach dem Bauteil 16, um ihn weiter zu schützen.
Eine größere Durchschlagspannung als die Spannung, die mit einer der vorhandenen Unterflächendioden gut erhalten werden kann, kann in einigen Anwendungen wünschenswert sein. Eine derartige Anwendung kann durch den Ersatz der Diode durch eine Gruppe von Unterflächenhalbleiterdioden in Reihenschaltung verwirklicht werden. In Fig. 6 ist ein Beispiel dieser Substitution dargestellt, in der die Unterflächendioden DLX und DLY die Diode DL ersetzen, die Unterflächendioden DHX und DHY die Diode DH ersetzen und die Unterflächendioden DSX und DSY die Diode D&sub5; ersetzen. Jede der Dioden DLX, DLY, DHX, DHY, DSX und DSY in der Schutzanordnung 14 nach Fig. 6 können mit der Struktur nach Fig. 4b implementiert werden. Wenn das Substrat 24 direkt mit der Klemme TL verbunden wird, können nur die Dioden DLX und DSX mit der Struktur nach Fig. 4a verkörpert werden. Die Anordnung 14 in Fig. 6 arbeitet auf oben beschriebene Weise in Fig. 3 mit der Ausnahme, daß die kritischen Schaltspannungen verdoppelt werden.
Die IC 12 ist manchmal in einen Schaltungsanteil, typisch eine Analogschaltung, die durch ein Paar von Speiseklemmen gespeist wird, und in einen anderen Schaltungsanteil verteilt, typisch eine Digitalschaltung, die durch ein anderes Speiseklemmenpaar gespeist wird. Dieser Zustand ist in Fig. 7 dargestellt, in der die Schaltungsbauteile 16 und 16', die durch die Leitungen L1 miteinander verbunden sind, die zwei getrennt gespeiste Schaltungsanteile sind. Für den Bauteil 16' enthält die IC 12 eine Speiseklemme TLL, zum Empfangen einer niedrigen Speisespannung VLL, gleich VLL, eine Speiseklemme THH zum Empfangen einer hohen Speisespannung VHH, gleich VHH und also größer als VLL', und eine Informationsklemme TN'. Die Anordnung 14 enthält Halbleiterdioden DL' und DH', die den Bauteil 16' genauso schützen, wie die Dioden DL und DH den Bauteil 16 schützen. Die Dioden DL' und DH' sind ebenfalls Unterflächendioden, die nach der Darstellung in Fig. 4a und 4b implementiert sind.
Die Schutzanordnung 14 in Fig. 7 enthält weiter ein Paar Kreuzspeisehalbleiterdioden DXL und DXL', die in entgegen-gesetzten Richtungen zwischen den Klemmen TL und TL' verbunden sind. Ein anderes Paar von Kreuzspeisehalbleiterdioden DXH und DXH' sind in entgegengesetzten Richtungen zwischen den Klemmen DH und DH' verbunden. Die Dioden DXL, DXL', DXH und DXH' sind Unterflächendioden nach obiger Beschreibung. Sie arbeiten entsprechend den vorangehenden Einrichtungen zum Schützen der Bauteile 16 und 16' gegen Beschädigungen durch eine Spannung, die zwischen einer der Klemmen TN' TL und TH und einer der Klemmen TN', TL' und TH, angelegt wird.
In Fig. 8 ist eine erweiterte Ausführung der IC 12 dargestellt, in der sie sechs TN-Informationsklemmen mit den Bezeichnungen TN1, TN2 . . . TN6 enthält. Wenn i eine laufnde Ganzzahl ist, wird jede Informationsklemme TNi mit einer Leitung LCi nach dem Bauteil 16 angeschlossen. Für jede Klemme TNi enthält die Anordnung 14 in Fig. 8 ein getrenntes Paar von Unterflächendioden DLi und DHi, die genauso wie die Dioden DL bzw. DH in Fig. 3 angeordnet sind. Eine Leitung LH verbindet die Klemme TL mit den Anoden der Dioden DL1, DL2 . . . DL6. Eine Leitung LH verbindet die Klemme TH mit den Kathoden der Dioden DH1, DH2 . . . DH6. In Fig. 8 sind zwei mögliche Unterflächen-Nebenschlußdioden DS1 und DS2 entsprechend der Diode DS dargestellt.
Die Dioden DL1 bis DL6 und DH1 bis DH6 arbeiten entsprechend obigen Mechanismen zum Abblocken einer zwischen zwei Klemmen TN1 bis TN6 angelegten Spannung, so daß sie keinen Pegel erreichen kann, der für den Bauteil 16 schadhaft ist. Ein Beispiel kann den Betrieb erläutern. Der "schlimmste Fall" entsteht, wenn die Klemmen TL und TH offen sind. Wenn eine potentiell schädigende Spannung zwischen den Klemmen TN1 und TN2 angelegt wird, sind zwei Leitwege zwischen den Klemmen TN1 und TN2 frei zum Dissipieren eines elektrostatischen Entladungsstroms, wenn die Spannungsgröße auf VBD + VT kommt. Einer der Wege führt durch die Dioden DL1 und DL2, von denen eine in Durchlaßrichtung aufgesteuert wird, während die andere in der Sperrichtung aufgesteuert wird. Der andere Weg führt durch die Dioden DH1 und DH2, die auf gleiche Weise arbeiten.
In Fig. 9 ist ein bevorzugter Plan für die IC 12 nach Fig. 8 dargestellt. Das elektrische Verbindungssystem für IC 12 in Fig. 9 wird durch zwei bemusterte Metallschichten gebildet. Die ausgezogenen Linien zwischen den Außengrenzen des Bauteils 16 und der IC 12 geben das obere Metall an. Die punktierten Linien stellen Teile des unteren Metalls dar. Die "X" geben Durchgangsverbindungen zwischen den beiden Metallschichten an. Die gestrichelten Linien geben allgemein die Außengrenzen der Unterflächendioden in der Anordnung 14 an. Die (vorhandenen) Dioden DL1 bis DL6 und DS1 werden mit der allgemeinen Struktur nach Fig. 4a implementiert. Die (vorhandenen) Dioden DH1 bis DH6 und DS2 werden durch die allgemeine Struktur nach Fig. 4b verkörpert.
Die Anordnung 14 in Fig. 9 belegt einen kleinen Gesenkbereich, da die Unterflächendioden in einer wirksamen Konfiguration um die Peripherie der IC 12 angeordnet sind. Die Speiseleitung LL enthält einen Hauptabschnitt, der in der Form einer Viereckring in der Nähe der Außengrenze der IC 12 konfiguriert ist. Die Speiseleitung LH enthält einen Hauptabschnitt, der in der Form eines Viereckrings und konzentrisch im LL-Ring nahe bei der Außengrenze des Bauteils 16 konfiguriert ist. Die Klemmen TN1 bis TN6, TL und TH liegen zwischen den beiden Ringen über dem Halbleiterkörper. Jede Diode DLi liegt zum Teil unter dem LL-Ring. Jede Diode DHi liegt zum Teil unter dem LL-Ring und ist durch Material unter der Klemme TNi von der Diode DLi getrennt.
Es gibt mehrere zusätzliche Vorteile für die Ringstruktur nach Fig. 9. Der Reihenwiderstand im zugeordneten Teil des Verbindungssystems ist ganz niedrig. Dies ergibt einen ausgezeichneten Stift-zu-Stift-ESD-Schutz unabhängig von der Ringlage. Der Entwurf der Bearbeitungsmasken für die Ringstruktur ist einfach. Die Bearbeitungsausbeute ist sehr hoch. Die Struktur wird also insbesondere vorteilhaft als Standard-IC- Formungsblock.
In Fig. 10 ist eine Ansicht eines Anteils des Plans nach Fig. 9 dargestellt, das um die Elemente TN1, TL1 und DH1 herum zentriert ist. In Fig. 11 ist ein Querschnitt durch die Ebene 11-11 in Fig. 9 und 10 dargestellt. Eine mögliche P-Kanalstoppschicht 62 liegt unter der Isoliereinrichtung 30 an der Oberseite des Substrats 24. Siehe Fig. 11. Die Einrichtung 30 besteht aus Siliziumdioxid. Das n+ Verbindungsgebiet 48 nach Fig. 4a wird mit tiefen und untiefen n+ Gebieten 64 und 66 in Fig. 11 gebildet. Das n+ Verbindungsgebiet 58 in Fig. 4b besteht ebenfalls aus tiefen und untiefen n+ Gebieten 68 und 70 in Fig. 11.
Das Verbindungsystem wird mit einer niedrigeren Isolierschicht 72, der niedrigeren Metallschicht, einer Isolierzwischenschicht 74, der oberen Metallschicht und einer oberen Isolierschicht 76 in der Anordnung nach Fig. 10 gebildet. Die Schichten 72 und 74 bestehen hauptsächlich aus Siliziumdioxid. Die Schicht 76 ist mit Siliziumnitrid oder Siliziumdioxid gebildet. Beide Metallschichten bestehen hauptsächlich aus einer Aluminiumlegierung. Die untere Metallschicht ist in die Leitung LH, in einen niedrigeren Viereckanteil 78 und in einen verbindenden Anteil 80 für die Leitung LH verteilt. Die obere Metallschicht ist in die Leitungen LC1 und LL und in einen oberen Viereckanteil 82 verteilt. Die Anteile 78 und 82 bilden die Klemme TN1.
In Fig. 12a bis 12g sind die Schritte in einem Verfahren zum Herstellen der Struktur nach Fig. 11 dargestellt. Herkömmliche Reinigungs- und Photoresistmarkierschritte werden beim Schaffen der verschiedenen Gebiete nach Fig. 11 und 12a bis 12g ausgeführt. Zur Vereinfachung der Beschreibung sind Bezugsziffern für diese Schritte aus der nachstehenden Beschreibung ausgelassen. Halbleiterdotierungsmittel unterscheiden sich von den unten beschriebenen und können in bestimmten der Schritte verwendet werden. Einige der Ionenimplantationen können auf andere Weise mit Diffusionstechniken ausgeführt werden. Die an verschiedenen Stellen im Verfahren herrschenden hohen Temperaturen bewirken wiederherzustellende Implantierungsgitterschäden und die zu aktivierenden implantierten Proben neben der Auslösung der Dotierungsdiffusionen insbesondere nach der Beschreibung unten.
Der Ausgangspunkt ist das Substrat 24, wie es in Fig. 11a dargestellt ist. Das Substrat 24 hat einen spezifischen Widerstand von 2 bis 20 Ohm/cm.
In das Substrat 24 wird durch seine obere Fläche 28 hindurch Antimon selektiv implantiert, um getrennte hochdotierte n-Gebiete 82 und 84 zu erhalten. Siehe Fig. 12b. Die Antimonimplantation wird mit (einer Dosis von) 2·10¹&sup5; Ionen/cm² an Sb&spplus; bei (einer Energie von) 50 Kiloelektronvolt (keV) ausgeführt.
Das Substrat 24 wird in einer nicht oxidierenden Umgebung wenigstens 60 Minuten auf 1100ºC oder darüber geglüht. Dies verursacht, daß das Antimon in implantierten Gebieten 82 und 84 viel weiter in das Substrat 24 hineindiffundiert wird, um entsprechende vergrabene n-Anteile 86 und 88 an der Oberfläche 28 zu bilden, wie in Fig. 12c dargestellt. Das Glühen erfolgt vorzugsweise 75 Minuten auf 1200ºC.
Jetzt wird Bor selektiv durch die Oberfläche 28 in das Substrat 24 implantiert, um getrennte hochdotierte p-Gebiete 90 und 92 nach Fig. 12d zu bilden. Das p+ Gebiet 90 liegt nahe beim (und kann an ihn anstoßen oder teilweise überlappen) n+ Anteil 86. Das p+ Gebiet 92 ist teilweise oder ganz von dem n+ Gebiet 88 bis zur Oberfläche 28 umgeben. In Fig. 12d ist das letztgenannte Beispiel dargestellt. Die Borimplantation erfolgt mit 2·10¹&sup4; Ionen/cm² an B&spplus; bei 180 keV.
Die n-Epitaxialschicht 26 mit einem spezifischen Widerstand von 0,3 bis 1,0 Ohm/cm wird bis zu einer Dicke von etwa 1,5 um auf der Oberfläche 28 aufgewachsen. Siehe Fig. 12e. Die Epitaxialzüchtung erfolgt 6 Minuten auf 1030ºC. Beim Epitaxialzüchten expandieren die n+ Anteile 86 und 88 etwas, wenn das implantierte Antimon weiter in das Substrat 24 und nach oben in die Epitaxialschicht 26 eindiffundiert wird. Das in die Gebiete 90 und 92 implantierte Bor diffundiert viel weiter in das Silizium hinein auf der in Fig. 12e angegebene Weise, um entsprechende p-Anteile 94 und 96 an der Schnittstelle 28 zu bilden. Der entstehende pn-Übergang zwischen den Anteilen 86 und 96 wird mit der Ziffer 98 bezeichnet.
An der allgemeinen Stelle für die dielektrische Isoliereinrichtung 30 wird eine Rille in die Schicht 26 eingeätzt, wonach eine Kanalstoppborimplantierung in das Silizium hinein am Boden der Rille ausgeführt wird. Teile der Schicht 26 über der Rille und dünne unterliegende Teile des Substrats 24 werden thermisch oxidiert, um die Isoliereinrichtung 30 und aktive Anteile 34, 36, 38 und 40 zu schaffen.
Beim Oxidieren diffundieren die implantierten Proben in vergrabenen Anteilen 86, 88, 94 und 96 weiter in das Substrat 24 und in die Schicht 26 hinein. Das implantierte Bor diffundiert wesentlich mehr als das implantierte Antimon. Die Anteile 86, 94, 98 und 96 werden dabei zum Definieren der pn-Übergänge 46 und 56 in die vergrabenen Gebiete 42, 44, 52 bzw. 54 umgesetzt. Zusätzlich bewegt sich das implantierte Kanalstoppbor etwas an der Spitze des fortschreitenden Siliziumdioxids zum Schaffen des p-Gebiets 62 bei einem Flächenwiderstand von 2000 Ohm/Quadrat.
Die n+ Gebiete 64 und 68, die p+ Gebiete 50 und 60 und die n+ Gebiete 66 und 70 werden durch Implantieren von Leuchtstoff in aktive Anteile 34 und 38, durch Glühen in 60 Minuten auf 1000ºC, durch Implantieren von Bor in aktive Anteile 36 und 40, durch Glühen in 30 Minuten auf 800ºC , durch Implantieren von Arsen in die Anteile 34 und 38 und durch das Glühen in 30 Minuten auf 1000ºC geschaffen. Die Leuchtstoffimplantierung für die Gebiete 64 und 68 erfolgt mit 3·10¹&sup5; Ionen/cm&spplus; an P&spplus; bei 180 keV. Die Borimplantation für die Gebiete 50 und 60 erfolgt mit 1·10¹&sup5; Ionen/cm² an B&spplus; bei 90 keV. Die Arsenimplantation für die Gebiete 66 und 70 erfolgt mit 1·10¹&sup6; Ionen/cm&spplus; an As&spplus; bei 50 keV. Alle Glühvorgänge erfolgen in nicht oxidierenden Umgebungen. In Fig. 12g ist die entstandene Struktur dargestellt.
Das Verbindungssystem wird jetzt entsprechend herkömmlicher Abscheidungs- und Ätzschritte zum Erzeugen der Struktur nach Fig. 11 hergestellt. Dies vervollständigt das grundlegende Gesenkherstellungsverfahren.
Obgleich die Erfindung anhand besonderer Ausführungsbeispiele beschrieben wurde, dient diese Beschreibung lediglich zur Veranschaulichung und soll dicht zum Einschränken des Rahmens der Erfindung angesehen werden. Beispielsweise bezieht sich die Erfindung auf MOS-IC, aber ebenfalls auf bipolare IC. Die Isoliereinrichtung kann mit einer Hülse aus dielektrischem Material gebildet werden, die an Das Material des Halbleiterkörpers anschließt. Anderes Material, typisch polykristallines Silizium, kann zum Ausfüllen der Hülse verwendet werden. Jeder der Ringe in dem bevorzugten Plan kann einen Bruch aufweisen. Die relativen Stellen der Ringe sind umkehrbar.

Claims

1. Halbleiteranordnung mit einer integrierten Schaltung (12) mit einer Überspannungsschutzanordnung (14), wobei die Halbleiteranordnung einen Halbleiterkörper mit einem Halbleitersubstrat (24) von einem ersten Leitfähigkeitstyp und einer darüber lagernden epitaxialen Halbleiterschicht (26) von einem zweiten entgegengesetzten Leitfähigkeitstyp, eine erste Speiseklemme (TL) zum Empfangen einer ersten Speisespannung, eine zweite Speiseklemme (TH) zum Empfangen einer zweiten größeren Speisespannung als die erste Speisespannung, einen geschützten Integrationsschaltungsbauteil (16), der in dem mit den Speiseklemmen (TL, TH) gekoppelten Halbleiterkörper gebildet ist, und mit einer mit dem geschützten Bauteil (16) gekoppelten Informationsklemme (TN) zum Übertragen von Information zwischen dem Bauteil und einer externen Umgebung enthält, wobei die Schutzanordnung (14) eine Diode (D) mit einer Anode und einer Kathode, die mit der ersten Speiseklemme (TL) bzw. mit der Informationsklemme (TN) gekoppelt sind, oder eine Anode und eine Kathode enthält, die mit der Informationsklemme (TN) bzw. mit der zweiten Speiseklemme (TH) gekoppelt sind, worin unter der oberen Fläche (32) in den Halbleiterkörper ein dielektrisches Isoliergebiet (30) eingelassen wird, das sich durch die ganze Halbleiterschicht (26) erstreckt, wodurch erste und zweite aktive Anteile (34, 36, 38, 40) des Halbleiterkörpers voneinander getrennt werden, die Diode (D) ein hochdotiertes erstes vergrabenes Gebiet (44, 54) vom ersten Leitfähigkeitstyp und ein hochdotiertes zweites vergrabenes Gebiet (42, 52) vom zweiten Leitfähigkeitstyp enthält, die unter der oberen Fläche (32) des Halbleiterkörpers liegen, in dem das erste vergrabene Gebiet (44, 54) und das zweite vergrabene Gebiet (42, 52) zusammenkommen und einen pn-Übergang (46, 56) definieren, der ganz unter der oberen Fläche (32) des Körpers liegt, sein Perimeter an das Isoliergebiet (30) grenzt, und ein erstes Verbindungsgebiet (50, 60) vom ersten Leitfähigkeitstyp und ein zweites Verbindungsgebiet (48, 58) vom zweiten Leitfähigkeitstyp sich von der oberen Fläche (32) des Halbleiterkörpers durch die ersten und zweiten aktiven Anteile hindurch nach unten nach dem ersten vergrabenen Gebiet (44, 54) bzw. dem zweiten vergrabenen Gebiet (42, 52) erstrecken.

2. Halbleiteranordnung nach Anspruch 1, worin die ersten und zweiten vergrabenen Gebiete (44, 42, 54, 52) an der Schnittstelle zwischen dem Substrat (24) und der aufliegenden Halbleiterschicht (26) liegen.

3. Halbleiteranordnung nach Anspruch 1 oder 2, worin das vergrabene Gebiet (54) vom ersten Leitfähigkeitstyp vom Substrat (24) durch ein Halbleitergebiet (52) vom zweiten entgegengesetzten Leitfähigkeitstyp getrennt.

4. Halbleiteranordnung nach Anspruch 3, worin die Diode (DH) mit ihrer Anode und ihrer Kathode mit der Informationsklemme (TN) bzw. mit der zweiten Speiseklemme (TH) gekoppelt sind.

5. Halbleiteranordnung nach Anspruch 4, worin die Schutzanordnung (14) eine Zusatzdiode (DL) nach Anspruch 1 mit einer Anode und einer Kathode enthält, die mit der ersten Speiseklemme (Ti) bzw. mit der Informationsklemme (TN) gekoppelt sind.

6. Verfahren zur Bildung einer Halbleiteranordnung, worin ein Dotierungsmittel vom ersten Leitfähigkeitstyp in einen ersten Teil (90, 92) der Oberfläche (28) eines Halbleitersubstrats (24) von einem ersten Leitfähigkeitstyp, ein Dotierungsmittel von einem zweiten entgegengesetzten Leitfähigkeitstyp in einen zweiten Teil (82, 84) der Oberfläche (28) des Halbleitersubstrats neben dem ersten Teil (90, 92) eingeführt werden, eine epitaxiale Halbleiterschicht (26) auf der Oberfläche (28) des Substrats (24) aufgewachsen und mit dem zweiten Leitfähigkeitstyp dotiert wird, ein dielektrisches Isoliergebiet (30) in den Halbleiterkörper unter seiner oberen Flache (32) zwischen den ersten und zweiten Teilen eingelassen ist, sich durch die ganze Halbleiterschicht (26) erstreckt, und derart geschaffen ist, daß es erste und zweite aktive Anteile (36, 40 und 34, 38) des Halbleiterkörpers seitlich voneinander trennt, ein erstes Verbindungsgebiet (50, 60) vom ersten Leitfähigkeitstyp verwirklicht ist, das sich von der oberen Fläche (32) des Halbleiterkörpers durch den ersten aktiven Anteil (36, 40) erstreckt, ein zweites Verbindungsgebiet (64, 68) vom zweiten Leitfähigkeitstyp verwirklicht wird, das sich von der oberen Fläche (32) des Halbleiterkörpers durch den zweiten aktiven Anteil (34, 38) erstreckt, und wobei die Dotierungsmittel dazu angeregt werden, weiter in den Halbleiterkörper einzudiffundieren, um ein erstes hochdotiertes vergrabenes Gebiet (44, 54) vom ersten Leitfähigkeitstyp und ein zweites hochdotiertes vergrabenes Gebiet (42, 52) vom zweiten Leitfähigkeitstyp zu bilden, die zur Bildung eines pn- Übergangs (46, 56) zusammenkommen, der ganz unter der oberen Fläche (32) des Halbleiterkörpers liegt, wobei sein Permiter an das Isoliergebiet (30) grenzt, das erste vergrabene Gebiet (44, 54) mit dem ersten Verbindungsgebiet (50, 60) und das zweite vergrabene Gebiet (42, 52) mit dem zweiten Verbindungsgebiet (64, 68) zusammenkommen.

7. Verfahren nach Anspruch 6, worin das ganze Perimeter des pn-Übergangs (46, 56) an das Isoliergebiet (30) grenzt.

8. Verfahren nach Anspruch 6 oder 7, worin das Dotierungsmittel vom ersten Leitfähigkeitstyp und das Dotierungsmittel vom zweiten Leitfähigkeitstyp beide zur Bildung eines Paares einzelner pn-Übergänge (46, 56) in das Halbleitersubstrat (24) an einem Paar einzelner Stellen eingeführt werden.

9. Verfahren nach Anspruch 6, 7 oder 8, worin die Dotierungsmittel aufeinanderfolgend durch Einführen eines n-Dotierungsmittels (82, 84) in das Substrat (24), durch Glühen des Substrats (24) auf einer hohen Temperatur zum Auslösen der Eindiffundierung des n-Dotierungsmittels in das Substrat (24) zur Bildung eines n- Anteils (86, 88) an der Oberfläche des Substrats (24) und durch Einführen eines p- Dotierungsmittels (90, 92) in das Substrat (24) eingeführt werden.

10. Verfahren nach Anspruch 9, worin das p-Dotierungsmittel in einen Teil (96) des Substrats (24) eingeführt wird, der bis zur Oberfläche des Substrats (24) wenigstens teilweise vom n-Anteil (88) umgeben ist.

11. Verfahren nach Anspruch 9, worin das n-Dotierungsmittel Antimon und das p-Dotierungsmittel Bor ist.