ITMI991387A1

ITMI991387A1 - Struttura circuitale e relativo metodo di inhibit compatibile a massaper circuiti integrati su un substrato svincolato dal potenziale di ma

Info

Publication number: ITMI991387A1
Application number: IT1999MI001387A
Authority: IT
Inventors: Giovanni Galli
Original assignee: St Microelectronics Srl
Priority date: 1999-06-22
Filing date: 1999-06-22
Publication date: 2000-12-22
Also published as: ITMI991387A0; US6388302B1

Description

Titolo: "Struttura circuitale e relativo metodo di Inhibit compatibile a massa per circuiti integrati su un substrato svincolato dal potenziale di massa."

DESCRIZIONE

Campo di applicazione

La presente invenzione riguarda una struttura circuitale di Inhibit compatibile a massa per circuiti integrati su un substrato semiconduttore svincolato dal potenziale di massa, del tipo in cui la struttura è integrata sul medesimo substrato di un associato circuito da inibire ed il substrato è ricoperto da uno strato epitassiale che accoglie i componenti della struttura circuitale di Inhibit.

L’invenzione riguarda anche un metodo per realizzare una funzione di Inhibit compatibile a massa per circuiti integrati su un substrato semiconduttore svincolato dal potenziale di massa.

Più in particolare, l’invenzione riguarda una struttura circuitale per realizzare una funzione di Inhibit riferita a massa in circuiti elettronici integrati su un substrato semiconduttore mantenuto ad un potenziale diverso da quello di massa.

Com’è ben noto, molti circuiti integrati comprendono una circuiteria di Inhibit alla quale è possibile accedere dall’esterno tramite un piedino di Inhibit che può ricevere un segnale in tensione destinato ad attivare una funzione di blocco del circuito integrato da controllare.

Esistono inoltre molti circuiti integrati realizzati su un substrato semiconduttore mantenuto ad un potenziale superiore al potenziale di massa. Un tipico esempio di questo genere di circuiti è rappresentato da alcuni regolatori di tensione aggiustabili che hanno un uscita agganciata direttamente al substrato.

Tali circuiti possono essere alimentati da una tensione di alimentazione inferiore al valore di tensione applicato al piedino di Inhibit

In sostanza, l’ambito della presente invenzione riguarda tutti quei circuiti elettronici integrati dotati di una porzione circuitale di Inhibit ma realizzati su substrati non vincolati a massa.

Si consideri a puro titolo di esempio una scheda elettronica (board) prestampata, sulla quale vengono montati microprocessori, comprendente almeno due linee di alimentazione, una a tensione pari a 3,3 V e un’altra a tensione più elevata. Su questa seconda linea potrebbe essere inserito un segnale di Inhibit destinato ad un piedino del microprocessore.

Arte nota

Un circuito elettronico realizzato su un substrato semiconduttore non vincolato al potenziale di massa ha l’esigenza di essere isolato dal substrato. Più in particolare, poiché i dispositivi elettronici del circuito integrato sono generalmente realizzati in uno strato epitassiale sovrapposto al substrato semiconduttore, si ha l’esigenza di impedire che la giunzione tra substrato e strato epitassiale venga polarizzata in diretta e consenta così il flusso di correnti di perdita verso il substrato.

Questo problema può essere considerato di scarso rilievo quando occorre realizzare resistori, in quanto è sufficiente porre lo strato epitassiale al potenziale più elevato tra quelli disponibili per il circuito integrato.

II problema è però particolarmente sentito in tutti quei casi in cui occorre realizzare componenti attivi, come ad esempio transistori bipolari di tipo NPN per i quali lo strato epitassiale funge da collettore del transistore.

Si pensi anche alla famiglia di circuiti logici TTL (Transistor Transistor Logic) per i quali occorre garantire una compatibilità nei livelli dei segnali ad essi applicati e quindi anche da parte di un ipotetico segnale di Inhibit.

In questo contesto, un ulteriore requisito che la circuiteria di Inhibit deve soddisfare è la possibilità di funzionare anche quando la tensione di alimentazione applicata al circuito da controllare è inferiore alla tensione applicata al piedino di Inhibit.

Nella qui allegata figura 1A viene mostrato un circuito regolatore di tensione, di tipo aggiustabile (adjustable), avente un terminale di uscita OUT che coincide con il substrato di tipo P del regolatore stesso.

La figura 1B mostra invece un regolatore aggiustabile avente un’uscita OUT mantenuta ad una tensione pari a 1,25 V rispetto a massa GND.

Nella figura 1C è mostrato schematicamente un regolatore aggiustabile avente uscita OUT mantenuta ad un valore di tensione fissato da un partitore di tensione e pari a 1,25 V+1,25(R2/R1).

Questi tre esempi di regolatori di tipo noto si basano sul fatto che l'uscita OUT coincide con il substrato di tipo P. In questo modo il valore di tensione d’uscita può variare in un intervallo dato delimitato da un valore minimo nullo, ad esempio in caso di cortocircuito dell’uscita, e da un valore massimo dato dalla tensione di alimentazione meno la minima caduta di tensione del regolatore.

Pertanto, in queste condizioni la giunzione PN tra substrato e strato epitassiale non verrà mai polarizzata in diretta.

Se in un regolatore del tipo illustrato in precedenza fosse associata una circuiteria di Inhibit compatibile a massa, si porrebbe subito il problema di come riferire tale circuiteria al substrato non vincolato a massa. Infatti, una tale circuiteria di Inhibit andrebbe inserita tra l’alimentazione e la massa esterna del circuito integrato, come mostrato in figura 2, a garanzia della compatibilità esterna della funzione di Inhibit.

La circuiteria di Inhibit di figura 2 deve garantire che la giunzione PN tra substrato e strato epitassiale di ogni suo componente non venga mai polarizzata in diretta, anche quando il substrato viene polarizzato ad un valore massimo (Vmax tecn.-drop_min), e supportare una condizione di VINH > VALIM-Le esigenze operative dei moderni circuiti integrati richiederebbero che la circuiteria di Inhibit soddisfi le seguenti specifiche:

Temperatura operativa : da -50°C a 150°C ;

Tensione di alimentazione : da 2.75 V a Vmax tecnologia (ad es. 30V ); Tensione del Substrato P = Vout : da 0 V a Vmax tecn.-drop__min (con Drop_min = VBE VCEsat );

Tensione ON-OFF : ad esempio la fascia TTL compatibile,

VThONmax = 0.8 V ;

VThOFFmin = 2.0 V ;

I_OFF intero Chip < 100 uA;

Tensione piedino di Inhibit massima = 7 V ;

Corrente piedino di Inhibit massima < 30 uA ;

Isteresi minima = 50 mV .

Le soluzioni proposte attualmente dalla tecnica nota per realizzare circuiteria di Inhibit compatibile con le suddette specifiche non riescono a soddisfare l’esigenza di impedire che la giunzione PN Substrato-Epy dei vari componenti possa andare in diretta. Infatti, sul mercato non esistono regolatori aggiustabili aventi una tensione Vout d’uscita agganciata al substrato e dotati di circuiteria di Inhibit integrata sul medesimo semiconduttore.

Il problema tecnico che sta alla base della presente invenzione è quello di escogitare una soluzione circuitale per realizzare una circuiteria di Inhibit riferita a massa, ad esempio TTL compatibile, su un circuito integrato il cui substrato non è vincolato a massa ma ad un potenziale più elevato e la cui alimentazione può essere inferiore alla tensione applicata al piedino di inhibit.

Sommario deH’invenzione

L’idea di soluzione che sta alla base della presente invenzione è quella di prevedere una struttura circuitale integrata che incorpora un riferimento di tensione Vo rispetto a massa con il quale confrontarsi dall'esterno con la tensione VINH di Inhibit per attivare o meno una porzione circuitale di attivazione Inhibit riferita al substrato, al quale è riferita anche la rimanente parte del circuito integrato. La porzione circuitale di Inhibit utilizza allo scopo elementi circuitali per i quali lo strato epitassiale di ogni sacca risulta sempre ad un potenziale superiore o uguale a quello del substrato, e per i quali sia consentita la condizione ViNH > VALIM

In questo modo, viene garantita sia la compatibilità verso massa con una qualunque interfaccia esterna, sia la condizione in cui il substrato venga polarizzato con una tensione di valore massimo pari a VALIM-drop_min , sia condizione di Vinh > VALIM·

Sulla base di tale idea di soluzione il problema tecnico è risolto da una struttura circuitale del tipo precedentemente indicato e definito dalla parte caratterizzante della rivendicazione 1 e seguenti.

Il problema tecnico è risolto altresì da un metodo del tipo indicato e definito dalla rivendicazione 10.

Le caratteristiche ed i vantaggi della struttura circuitale secondo l’invenzione risulteranno dalla descrizione, fatta qui di seguito, di un esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.

Breve descrizione dei disegni

In talli disegni

la figura 1A mostra una vista schematica di un regolatore di tensione aggiustabile realizzato secondo l’arte nota;

le figura 1B ed 1C mostrano rispettive viste schematiche di ulteriori esempi di regolatori realizzati secondo l’arte nota;

la figura 2 mostra una vista schematica di un circuito regolatore integrato associato ad una circuiteria di Inhibit di tipo noto;

la figura 3 mostra una vista schematica di un regolatore di tensione aggiustabile corredato con una circuiteria di Inhibit realizzata secondo la presente invenzione;

la figura 4 mostra un primo esempio di schema circuitale della circuiteria di Inhibit di figura 3;

la figura 5 mostra un secondo esempio di realizzazione di una porzione della struttura circuitale secondo l’invenzione;

la figura 6 mostra il dettaglio di una seconda variante di realizzazione che combina tra loro le soluzioni delle figure 4 e 5;

la figura 7 mostra uno schema circuitale perfezionato della soluzione circuitale di figura 3;

la figura 8 mostra una vista schematica di una variante di realizzazione dello schema di figura 5;

le figure 9, 10 e 11 mostrano rispettive sezioni schematiche, in scala ingrandita, di una porzione di substrato semiconduttore nella quale sono rispettivamente realizzati a titolo di esempio: un transistore bipolare NPN, un transistore bipolare PNP ed un resistore utilizzati negli schemi elettrici della struttura circuitale secondo l'invenzione.

Descrizione dettagliata

Con riferimento a tali figure, ed in particolare all’esempio di figura 3, con 1 è globalmente e schematicamente indicata una struttura circuitale realizzata secondo l’invenzione per consentire un’azione di Inhibit su un circuito 2 da controllare. Il circuito 2 può essere ad esempio un regolatore di tensione aggiustabile ma nulla vieta che possa trattarsi un qualunque altro tipo di circuito integrabile su semiconduttore .

La struttura 1 viene integrata su un substrato 3 semiconduttore sul quale viene integrato anche il circuito 2 formando un dispositivo elettronico 6 integrato avente alcune terminazioni o piedini di contatto.

Un primo piedino 7 è destinato a ricevere una tensione Va di alimentazione, un secondo piedino 8 riceve un segnale INH di attivazione della funzione di Inhibit, un terzo piedino 9 rappresenta un riferimento di tensione GND di massa ed un quarto piedino 10 rappresenta una terminazione di uscita OUT che coincide con il substrato 3 del dispositivo.

Vantaggiosamente, il substrato 3 è di tipo P e non è vincolato al riferimento di tensione GND di massa.

La struttura circuitale 1 comprende internamente un riferimento 5 stabile di tensione Vo ed una porzione circuitale 4 di confronto e attivazione.

Facendo riferimento allo schema circuitale di figura 4, si può apprezzare come il riferimento 5 di tensione possa essere realizzato collegando in serie un generatore di corrente Io ed un resistore Ro tra il piedino 7 di alimentazione ed il piedino 9 di massa GND.

Un transistore Q, ad esempio di tipo bipolare NPN, ha il terminale di base collegato al nodo di interconnessione tra il generatore di corrente Io ed il resistore Ro.

Tale transistore ha il terminale di source collegato verso il piedino 8 di Inhibit tramite una resistenza RI ed il terminale di collettore collegato verso il piedino 7 di alimentazione tramite uno specchio 11 di corrente includente una coppia di transistori Ql, Q2, entrambi di tipo PNP.

Tali transistori Ql, Q2 hanno i terminali di source collegati al piedino 7 di alimentazione ed i terminali di base collegati tra loro. Il transistore Q 1 ha il terminale di base collegato al terminale di collettore che è inoltre collegato al collettore del transistore Q. Sul terminale di collettore del secondo transistore Q2 della coppia Ql, Q2 viene prelevato un valore di corrente specchiata 12.

Un ulteriore transistore Q7 è inserito in configurazione diodo tra il piedino 7 di alimentazione e la sacca Epy della resistenza RI.

La figura 5 mostra una variante di realizzazione della struttura circuitale secondo l’invenzione. Tale variante può essere considerata alternativa a quella illustrata in figura 4 anche se prevede la presenza di una porzione circuitale aggiuntiva. Tuttavia, è bene rimarcare che la porzione circuitale aggiuntiva mostrata in figura 5 è del tutto opzionale e non strettamente necessaria al funzionamento della circuiteria di Inhibit secondo Tinvenzione.

In figura 5 è mostrato un ulteriore specchio 12 di corrente inserito tra il terminale di collettore del transistore Q2 ed il piedino 10 di uscita. Tale specchio di corrente 12 comprende una coppia di transistori Q3, Q4 che ricevono un valore di corrente specchiata 14. In particolare, il transistore Q4 opera come attuatore dell'azione di Inhibit agendo da Sink, come risulterà dal seguito della descrizione

Vantaggiosamente, l’invenzione prevede anche che si possano combinare tra loro le soluzioni delle figure 4 e 5. Nella figura 6 è mostrata ad esempio una seconda variante di realizzazione che prevede, nello schema circuitale di figura 5, la presenza di un quinto transistore Q5 connesso in parallelo al transistore Q2. Tale transistore Q5 estende lo specchio di corrente 11 in un ulteriore ramo che produce una corrente 15 che può essere utilizzata per un'azione combinata di “source” e di “sink” nei confronti del circuito 2 di cui occorre avviare Hnhibit.

Vediamo ora come la struttura secondo l’invenzione consenta l’attuazione di una metodologia di Inhibit nuova ed originale che verrà compresa dalla seguente descrizione funzionale.

Nel seguito, per semplicità di trattazione considereremo trascurabili le correnti di base dei transistori rispetto alle correnti presenti nel circuito.

II generatore di corrente Io con il resistore Ro determinano un riferimento stabile di tensione Vo dato da:

Vo = Io * Ro [V] (1) il confronto tra questo riferimento Vo e la tensione applicata dall'esterno al piedino 8 di inhibit determina una corrente I data da:

la corrente I viene poi specchiata dallo specchio 11 di corrente nella corrente 12 uscente dal collettore del transistore Q2. Se il rapporto di specchio vale 1, allora la corrente 12 corrisponde alla corrente I.

11 transistore Q2 rappresenta l’elemento attuatore che avvia l'azione di spegnimento di uno o più stadi del circuito 2 da controllare che risulta collocato elettricamente tra il piedino 7 di alimentazione ed piedino 10 di uscita che rappresenta il potenziale di substrato.

La presenza o meno della corrente I determina quindi l'azione di spegnimento o accensione :

12 > 0 => Power_Off [A] (3) 12 = 0 => Power_On [A] (4) E’ importante segnalare a questo punto che l’intervento della porzione circuitale 4 avviene su un nodo a bassa corrente del circuito 2 da controllare. Ciò significa che, in prima approssimazione, ponendo 1=0 nella relazione (2) ottengo la tensione di soglia VTH di Inhibit :

[A] (5)

sostituendo il valore di Vo dato dalla relazione (1) si ottiene:

[V] (6)

considerando che il valore di VBE_Q è di circa 0,7 V, ottengo:

[V] (7)

Quindi, fissando la soglia di commutazione al valore desiderato, ad esempio VTH = 1,4 V, che rappresenta il caso tipico per un Inhibit TTL che lavora con VTHmin <= >0,8 V e V-THmax <= >2,0 V e fissando Io = 5μ, in modo da contenere al massimo il consumo, ottengo dalla relazione (7) il valore da assegnare al resistore Ro, nell’esempio 140K.

In definitiva si ha :

VlNH < VTH => Power_Off [V] (8) VINH > VTH => Power_On [V] (9) Il consumo IOF di corrente della porzione circuitale 4 di Inhibit in condizioni di spegnimento (power-off) sarà dato da :

lOF = Io I 12 [A] (10) dalla relazione (2) e dalla relazione (10) ne consegue che:

IOF = Io [(Vo - VBE Q- Vin)/Rl] 12 [A] (11) dalla (11) si può ricavare il valore di RI in modo da limitare il consumo in condizioni di spegnimento. La condizione di massimo consumo si ha quando la tensione VJNH di Inhibit è minima.

Vantaggiosamente, inoltre, per avere una soglia di commutazione stabile in temperatura occorre compensare opportunamente il generatore di corrente I rispetto alle variazioni di temperatura, tenendo conto che generalmente i resistori aumentano la resistività con la temperatura, mentre la Vbe diminuisce con essa (a parità di corrente). Derivando la relazione (6) rispetto alla temperatura si ottiene:

dViNH/dT = Ro dl/dT Io dRo/dT - dVbe/dT [d/d] (12) la compensazione in temperatura della soglia di inhibit si ha ponendo uguale a 0 la relazione (12) :

0 = Ro dl/dT Io dRo/dT - dVbe/dT [d/d] (13) essendo note le derive termiche della caduta di tensione Vbe base -emettitore del transistore Q e della resistenza Ro, la relazione (13) ci indica la dipendenza dalla temperatura T che deve avere il generatore di corrente I perché sia soddisfatta la condizione VINH=0.

Come si ricorderà, nella figura 4 è mostrato il caso di un'azione di power-off determinata dalla corrente 12 uscente (azione di "Source") dalla porzione circuitale 4 di Inhibit.

Nella figura 5 è mostrato invece il caso in cui il power-off e’ determinato dall'azione di una corrente 14 entrante (azione di "Sink") nella porzione circuitale 4 di Inhibit. In questo caso la corrente I è specchiata dallo specchio 12, che è riferito al potenziale di substrato, nella corrente 14.

Pertanto, l'attuatore Q4 agisce da "Sink" e determina il poweroff tramite lo "spegnimento" di uno o più stadi del circuito 2 da controllare.

L’esempio di figura 6 mostra una combinazione delle soluzioni circuitali proposte secondo l’invenzione nelle figure 4 e 5; tale combinazione è adatta nei casi in cui si desidera che il power-off sia determinato dall’azione combinata di una corrente di "Source" e da una corrente di "Sink". Ovviamente, in condizioni di spegnimento, negli esempi delle figure 5 e 6 si aggiungono evidentemente dei rami di "consumo" rispetto alla soluzione di figura 4.

La soluzione circuitale secondo l’invenzione si presta anche ad avere un’isteresi sulla commutazione del segnale di Inhibit. A questo scopo è sufficiente introdurre un generatore Io’ e scindere il resistore Ro in due distinti elementi resistivi Ro’ ed Ro” connessi in serie, come mostrato in Figura 7.

Il generatore Io’ è tale da spegnersi al power-off, determinando cosi’ una differenza nella tensione di soglia tra una commutazione da basso ad alto ed una commutazione da alto a basso della tensione applicata VINH al piedino 8 di inhibit, tale differenza e' proprio l'isteresi VH

[V] (<14>)

La soluzione circuitale secondo l’invenzione è particolarmente poliedrica in quanto consente addirittura di invertire la logica di controllo dell'Inhibit. Per questo scopo è sufficiente introdurre un'inversione del segnale di controllo a valle del sistema stesso, come viene mostrato schematicamente in figura 8. Si può osservare che l’esempio di figure 5 è stato modificato in figura 8 con Γ introduzione di un ulteriore generatore di corrente Io” e di un sesto transistore Q6 collegato tra tale generatore di corrente Io” ed il piedino 10 d’uscita. In questo caso l'azione di power-off e’ determinata dall'accensione del transistore Q6, ovvero

[A] (15)

In questo caso, la soglia di commutazione dell'Inhibit e' determinata dal confronto di due correnti Io” ed 14, come mostrato nella relazione (15), il che è causa di imprecisioni e spread nel valore della soglia stessa.

Vediamo ora come viene rispettata la condizione in cui VINH > <V>ALIM-Se si verifica ad esempio la seguente condizione:

(16)

il circuito si trova in Power-Off, la corrente 1=0 in quanto il transistore Q è in uno stato di spegnimento e le giunzioni B-E dei transistori Q7 e Q sono polarizzate in inversa, evitando l'accensione di un transistore PNP parassita di substrato (Pbase-Nepy-Psubstrato) sul resistore RI. Ciò evita un assorbimento di corrente dal piedino 8 di Inhibit verso il substrato 3 e, inoltre, l’assorbimento di corrente dal piedino 8 di Inhibit verso massa GND.

Le figure da 9 a 11 mostrano rispettive sezioni schematiche di una porzione di substrato semiconduttore nella quale sono realizzati componenti elettronici impiegati nella struttura circuitale secondo Tinvenzione. Le viste schematiche di queste figure evidenziano anche i relativi componenti parassiti che intervengono nelle considerazioni che seguono.

Consideriamo che nell’esempio di applicazione precedentemente descritto risulti:

[V] (17)

condizione necessaria e sufficiente per il non innesco di componenti parassiti è che la generica sacca 14 Nepy sia ad un potenziale maggiore o uguale a quello del substrato 3:

[V] (18)

1 resistori Ro, RI possono essere sottoposti a potenziali inferiori al substrato 3 purché la loro sacca Epy rispetti la condizione (18) onde evitare l’accensione di un transistore 13 parassita PNP (Pbase-Nepy-Psubstrato) visibile in figura 9. Tale condizione e<1 >rispettata sia sul resistere Ro (che ha la proprio sacca Epy posta al piedino 7 di alimentazione), sia sulla resistenza RI (che ha la propria sacca Epy ad una Vbe dall'alimentazione Va tramite il diodo Q7).

La sacca Epy 14 del transistore Q, che coincide con il suo collettore, è ad una Vbe dall'alimentazione Va tramite il transistore Ql, la sacca Epy del diodo Q7, che coincide con il suo collettore, è direttamente collegata all'alimentazione Va.

La sacca Epy dei transistori Q1, Q2, che rappresenta la loro base comune, si trova ad una Vbe dall' alimentazione Va.

L'emettitore dei transistori bipolari NPN può essere portato a potenziali inferiori a quello di substrato senza problemi.

I generatori Io e Io’, Io” sono realizzati tra il potenziale di alimentazione Va e quello Vout di substrato, con uscita a PNP di collettore che può essere portata a potenziali inferiori a quello di substrato senza problemi.

Tutta la rimanente circuiteria che lavora tra il potenziale di alimentazione Va e quello Vout di substrato è implicitamente protetta dall'innesco di parassiti verso il substrato stesso.

In sostanza, la soluzione circuitale secondo l’invenzione risolve il problema tecnico e consegue numerosi vantaggi creando dapprima un riferimento interno di tensione rispetto a massa (garantendo così la compatibilità verso massa con l'interfaccia esterna), e confrontando tale riferimento con una tensione di soglia Inhibit per prendere la decisione se attivare o meno una porzione circuitale di Inhibit riferita al substrato.

L’unico vincolo al quale è sottoposta tale porzione circuitale di Inhibit è quello di utilizzare elementi in cui la loro sacca epitassiale sia ad un potenziale sempre superiore o uguale a quello del substrato, e che sia consentita la condizione VINH > VALIM

Claims

RIVENDICAZIONI 1. Struttura (1) circuitale di Inhibit compatibile a massa per circuiti (2) integrati su un substrato (3) semiconduttore svincolato dal potenziale di massa, del tipo in cui la struttura è integrata sul medesimo substrato (3) di un associato circuito (2) da inibire ed il substrato (3) è ricoperto da uno strato epitassiale (14) che accoglie i componenti della struttura circuitale di Inhibit, caratterizzata dal fatto di comprendere internamente un riferimento (5) stabile di tensione (Vo) ed una porzione circuitale (4) di confronto di tale riferimento con un segnale (VINH) di Inhibit per attivare un blocco del circuito (2) associato al superamento di un predeterminato valore di soglia (VTH) anche in una condizione in cui il potenziale del segnale (Vj JVJJ-J) sia maggiore del potenziale di alimentazione (V^LIM) del circuito (2).
2. Struttura secondo la rivendicazione 1, caratterizzata dal fatto che lo strato epitassiale (14) di ogni sacca risulta sempre ad un potenziale superiore o uguale a quello del substrato (3).
3. Struttura secondo la rivendicazione 1, caratterizzata dal fatto che il potenziale del substrato (3) rispetta la seguente condizione:

dove VBE e VCEsat sono le cadute di tensione base-emettitore e collettore-emettitore di un transistore bipolare.
4. Struttura secondo la rivendicazione 1, caratterizzata dal fatto che detto riferimento (5) è realizzato collegando in serie un generatore di corrente (Io) ed un resistore (Ro) tra un piedino (7) di alimentazione del circuito (2) ed un piedino (9) di massa GND.
5. Struttura secondo la rivendicazione 5, caratterizzata dal fatto di comprendere un transistore (Q) avente il terminale di comando collegato ad un nodo di interconnessione tra detto generatore di corrente (Io) ed il resistore (Ro) ed un primo terminale di conduzione collegato verso un piedino (8), ricevente detto segnale (VINH) di Inhibit, tramite una resistenza (RI) ed un secondo terminale di conduzione collegato verso un piedino (7) di alimentazione tramite uno specchio (11) di corrente a transistori (Ql, Q2), su un terminale di conduzione di tali transistori dello specchio (11) essendo prelevato un valore di corrente di comando della funzione di Inhibit.
6. Struttura secondo la rivendicazione 5, caratterizzata dal fatto di comprendere un secondo specchio (12) di corrente collegato al precedente e ad una terminazione di uscita (10) coincidente con detto substrato (3).
7. Struttura secondo la rivendicazione 4, caratterizzata dal fatto che detto resistore (Ro) è formato da una serie di almeno due resistenze (Ro’, Ro”) e che un ulteriore generatore di corrente (Io<*>) è previsto tra un piedino (7) di alimentazione ed il nodo di collegamento di tale serie di resistenze.
8. Struttura secondo la rivendicazione 1, caratterizzata dal fatto di essere elettricamente inserita tra: un primo piedino (7) è destinato a ricevere una tensione (Va) di alimentazione, un secondo piedino (8) che riceve detto segnale (VINH) di attivazione della funzione di Inhibit, un terzo piedino (9) che rappresenta un riferimento di tensione (GND) di massa ed un quarto piedino (10) rappresenta una terminazione di uscita (OUT) coincidente con il substrato (3) del circuito (2) integrato.
9. Struttura secondo la rivendicazione 5, caratterizzata dal fatto che il substrato (3) rispetta la seguente condizione di potenziale:
10. Metodo per realizzare una funzione di Inhibit compatibile a massa per circuiti (2) integrati su un substrato (3) semiconduttore svincolato dal potenziale di massa, del tipo in cui il circuito (2) da inibire è integrato in un substrato (3) ricoperto da uno strato epitassiale (14), caratterizzato dal fatto di prevedere una struttura (1) circuitale di Inhibit integrata nel medesimo substrato (3) del circuito (2) da inibire ed includente un riferimento di tensione (Vo) ed una porzione circuitale (4) di confronto di tale riferimento con un segnale (Vp\jB) di Inhibit per attivare un blocco di detto circuito (2) associato al superamento di un predeterminato valore di soglia (VTH) anche in una condizione in cui il potenziale del segnale sia maggiore del potenziale di alimentazione (VALIM) del circuito (2).
11. Metodo secondo la rivendicazione 10, caratterizzato dal fatto che il potenziale del segnale (VJINH di Inhibit assume anche valori superiori al potenziale della tensione (VALIM) di alimentazione.
12. Metodo secondo la rivendicazione 10, caratterizzato dal fatto che il substrato (3) rispetta la seguente condizione di potenziale: