JP7481801B2 - 信号発生器のデジタル入力信号を受信するためのデジタル入力回路 - Google Patents

Description

本発明は、信号発生器のデジタル入力信号を受信するためのデジタル入力回路に関し、デジタル入力回路は、入力部であって、該入力部を介して入力信号を入力回路に供給可能であり、入力信号が下限閾値に到達するか、それを下回ると、入力回路は、第１状態をとり、入力信号が上限閾値に到達するか、それを上回ると、入力回路は、第２状態をとる入力部と、第１サブ回路であって、制御回路を備える少なくとも１つの電流安定化要素、および少なくとも１つの電圧安定化要素を有し、少なくとも第２状態において、非理想的電流出力動作を示す第１サブ回路と、第２サブ回路であって、制御回路を備える少なくとも１つの電流安定化要素、および少なくとも１つの電圧安定化要素を有し、少なくとも第２状態において、非理想的電流出力動作を示す第２サブ回路とを含む。

現在この技術において観察されるべき傾向は、装置および装置構成要素の、特に電気および電子装置、ならびに電気および電子装置構成要素の小型化が一層進行していることである。しばしば、この小型化の傾向は、同時に、装置または装置構成要素の機能範囲の拡大を伴う。それによって、たとえば、スイッチング装置においては、または安全装置を装備するための用途のために、特に、自動的に作動する技術装置において設けられるフェイルセーフスイッチング装置においては、異なる信号発生器からのアナログまたはデジタル入力信号を受信するための入力部の数が増加する。これらのアナログまたはデジタル入力信号は、緊急停止ボタン、安全扉、安全マット、両手スイッチ、リミットスイッチ、および他の位置スイッチなどの、たとえば、センサ装置または信号装置から発生する。

デジタル入力信号は２値信号であり、たとえば２つの静電位によって定義することが可能である２つの定義された状態によって特徴付けられる。これらの２値状態は、異なる電圧状態によって特徴づけられ、定義された電圧閾値に達したとき、または下回ったときに第１状態になる。これは、いわゆる低レベル状態である。第２状態は、定義された電圧閾値に到達したとき、またはそれを超えたときである。いわゆる高レベル状態である。

冒頭で挙げたタイプの、少なくとも１つの入力部を備えた信号発生器のデジタル入力信号を受信するためのデジタル入力回路は、技術水準から種々の実施形態において知られている。典型的には、２４Ｖ（ＤＣ）の動作電圧で運転される、電流シンクデジタル入力回路の場合、規格ＥＮ６１１３１－２：２００７に従って３つの異なるタイプ（タイプ１，タイプ２，タイプ３）に区別される。これら３つのタイプのデジタル入力回路は、特に、高レベル、低レベル、および電流消費において区別される。

タイプ１のデジタル入力回路は、せいぜい１５Ｖの入力電圧の場合には、強制的に高レベルを検出せねばならない。実際のところ、この高レベルは、１５Ｖより低い入力電圧の場合にすでに認識されている。タイプ１の入力回路は、さらに、１５Ｖ～３０Ｖの全入力電圧範囲において高レベルを検出せねばならない。電流消費は、２ｍＡ以上の高レベル範囲にあり、１５ｍＡにまで達し得る。タイプ１（同様に以下に挙げたタイプ２および３も）のデジタル入力回路は、さらにまた、３Ｖ～５Ｖの全範囲において低レベルを検出する状態にあらねばならない。実際には、低レベルはすでに、入力電圧が５Ｖより高い場合に認識されている。－３Ｖ～５Ｖに範囲においては、入力電流は、０ｍＡ～１５ｍＡの間にあればよい。入力電圧が、５Ｖ～１５Ｖの間にある場合、０．５ｍＡの電流閾値が関係する。入力電流が、０．５ｍＡ以下である限り、この範囲では、入力は低レベルを検出せねばならない。タイプ１のこのようなデジタル入力回路は、特に、たとえば、プッシュボタンまたはリレー接点などの電気機械切換え装置に利用され、または、３線式センサ装置にも利用される。タイプ１のデジタル入力回路の典型的な利用例は、非常停止切換え装置である。

タイプ２のデジタル入力回路は、たとえば、２線式センサ装置、および運転のために比較的高い休止電流を必要とする半導体センサに適している。１１Ｖ～３０Ｖの間にある高レベル範囲における電流消費は、典型的には６ｍＡ以上であり、３０ｍＡにまで達し得る。

タイプ３のデジタル入力回路は、高い電圧の場合には、タイプ２のデジタル入力回路と比較してより低い電力消費と廃熱とを特徴としており、したがって、タイプ２のデジタル入力回路の場合よりも、より多くのデジタル入力回路を入力モジュールに結合することが可能である。タイプ３のデジタル入力回路は、１１Ｖ～３０Ｖの入力電圧範囲において、高レベルを検出せねばならない。電流消費は、１２Ｖ～３０Ｖなる高レベル範囲においては、典型的には、２ｍＡ以上であり、１５ｍＡまで達し得る。タイプ３のデジタル入力回路は、３Ｖ～５Ｖの入力電圧範囲においては、０ｍＡ～１５ｍＡの許容電流消費の場合、低レベルが検出されねばならない。さらにまた、低レベルは、入力電圧が５Ｖ～１１Ｖにあり、入力電流が１．５ｍＡ以下になる場合、低レベルが認識されなければならない。

上述したように、機能の数を増やしながら同時に小型化する傾向は、より小型の部品の使用に加えて、使用される部品および使用される回路の電力消費を絶えず低減することも必要とする。このことは、特にたとえば、通信装置のセンサ信号または信号の処理のために必要なデジタル入力回路に当てはまる。したがって、これらの場合、第２状態（すなわち、論理高レベル）に対応する入力電圧において入力電流をできる限り低く保つことが、目標でなければならない。これは、特に、最大の入力電圧が発生する領域で特に重要である。通常、最大の電流が流れ、その結果、最大の電力消費が発生するためである。同時に、高レベル範囲の始まりを規定する高い閾値に達した場合に下回ることが許されない最小入力電流への要求があることも多い。

最小消費電力に関する最適なデジタル入力回路は、図１に示されているような、入力電流－入力電圧－特性ラインを示す。この図は、入力電圧Ｕ_ＩＮに依存するデジタル入力回路の入力電流Ｉ_ＩＮの推移を示している。低レベル領域は、Ｕ_ＩＮ≦Ｕ_{Ｌｏｗ，ｍａｘ}によって、およびＩ_ＩＮ≦Ｉ_{Ｌｏｗ，ｍａｘ}によって定義される。高レベル領域は、入力電圧Ｕ_{Ｈｉｇｈ，ｍｉｎ}≦Ｕ_ＩＮ≦Ｕ_{Ｈｉｇｈ，ｍａｘ}、および入力電流Ｉ_ＩＮ＝Ｉ_{Ｈｉｇｈ，ｍｉｎ}によって定義される。低レベル領域と高レベル領域との間には、入力電流Ｉ_{Ｌｏｗ，ｍａｘ}＜Ｉ_ＩＮ＜Ｉ_{Ｈｉｇｈ，ｍｉｎ}が流れる、入力電圧Ｕ_ＩＮ＞Ｕ_{Ｌｏｗ，ｍａｘ}とＵ_ＩＮ＜Ｕ_{Ｈｉｇｈ，ｍｉｎ}との間の遷移領域がある。上述したように、実際の応用では、遷移領域内にある入力電圧において既に高レベル状態と低レベル状態が検出されている。この理想的な特性ラインの本質的な特徴は、デジタル入力回路の高レベル領域において、入力電流が一定Ｉ_ＩＮ＝Ｉ_{Ｈｉｇｈ，ｍｉｎ}であることである。このことは、高レベル領域にある入力電流Ｉ_ＩＮは、理想的なケースでは、入力電圧Ｕ_ＩＮが上昇するにもかかわらず、さらには上昇しないことを意味している。

それに対して図２は、第２状態（高レベル領域）においては、理想的ではない電流消費動作が見られるので、最適ではない消費電力を示す実際のデジタル入力回路の入力電流－入力電圧－特性ラインの推移を示している。入力電圧Ｕ_ＩＮに依存するデジタル入力回路の入力電流Ｉ_ＩＮの推移が再度提供されている。図２に示されている特性ラインは、入力電流Ｉ_ＩＮは、高レベル領域においても、まださらに（多かれ少なかれ強く）上昇するという点において、図１において示されている理想化された特性ラインとは本質的に異なっている。したがって、図２に示されているように、入力電圧Ｕ_ＩＮが増加し続けると、Ｉ_ＩＮ＞Ｉ_{Ｈｉｇｈ，ｍｉｎ}となる。その結果生じる入力電流Ｉ_ＩＮの上昇ΔＩは、入力電圧Ｕ_ＩＮが上昇するにつれて、理想的デジタル入力回路の特性ライン推移における電力消費よりも明らかに高い電力消費上昇をもたらす。

技術水準において、デジタル入力回路の入力電流の安定化のために、図３に示すような回路構成が用いられている。デジタル入力回路１００’の回路構成は、非常にシンプルな構成の電圧調整器を有し、この電圧調整器は、バイポーラトランジスタ（ｎｐｎトランジスタ）Ｔ１’と、ツェナーダイオードＺ１’と、ツェナーダイオードＺ１’のための直列抵抗Ｒ２’を含む。ツェナーダイオードＺ１’によって、電圧制限を達成することが可能である。このように構成された電圧調整器の出力電圧が、良好な安定化を示すためには、ツェナーダイオードＺ１’が、その安定化領域において（すなわち、小さい微分抵抗によって）、または少なくともこの安定化領域近くで稼動されることが必須である。ただし、そのためには、電圧調整器のツェナーダイオードＺ１’の直列抵抗Ｒ２’が、十分に小さく選択されなければならない。このことは、入力電圧が高くなる場合（Ｕ_ｉｎ＞Ｕ_{Ｈｉｇｈ，ｍｉｎ}）、直列抵抗Ｒ２’とツェナーダイオードＺ１’とを流れる電流が、そしてそれと平行して同時に、デジタル入力回路１００’の入力電流も、さらに有意に増加するという欠点を有する。従って、高レベル範囲における電流増加ΔＩは、非常に小さく維持することができない。したがって、入力電圧が増加する場合の電圧調整器の出力電圧の望ましい良好な安定化には、電圧調整器の固有の電力必要量があきらかに増加するということを伴う。

しかしながら、それに対して、直列抵抗Ｒ２’が大きくされると、電圧調整器の出力電圧の安定性が、直列抵抗Ｒ２’が大きくなった分、電圧調整器の出力電圧の安定性が悪くなる。そうすると、出力電圧の安定化のために用いられるツェナーダイオードＺ１’の動作ポイントは、ツェナーダイオードＺ１’の制限領域において非常に速く移動し得る。この領域においては、ツェナーダイオードＺ１’の微分抵抗は、よく知られているように、非常に大きい。これは、電圧調整器の実際の出力電圧が、比較的強く入力電圧Ｕ_ＩＮに依存するだけでなく、利用されたツェナーダイオードＺ１’のタイプにも強く依存しているという短所を有する。これは、少なくとも、入力電圧Ｕ_ＩＮが、Ｕ_ＩＮ＝Ｕ_{Ｈｉｇｈ，ｍｉｎ}である場合、電圧調整器の出力電圧は、高レベル状態の検出のために少なくとも必要な値に到達しないということになり得る。したがって、デジタル入力回路は、入力電圧Ｕ_ＩＮが、Ｕ_ＩＮ＞Ｕ_{Ｈｉｇｈ，ｍｉｎ}である場合に初めて、高レベル状態を検出する、または極端な場合にはそれでも検出しない。

このような構成の入力回路１００’の信頼性の欠如に加えて、入力電圧Ｕ_ＩＮの上昇に伴う入力電流Ｉ_ＩＮの増加は、ツェナーダイオードＺ１’の直列抵抗Ｒ２’が比較的大きくても、無視できないことがしばしばである。この入力電圧Ｕ_ＩＮの上昇に伴う入力電流Ｉ_ＩＮの増加は、限られた消費電力容量の１つのハウジング内にデジタル入力モジュールを形成するために、複数のデジタル入力回路が遮断されねばならない場合に、特に注意すべきである。

技術水準から知られる他のデジタル入力回路の場合、入力電流の安定化は、個々の電流源によって実現される。上述の、回路構成の欠点（すなわち、図２に示されるように、高レベル領域における電流上昇ΔＩ、および信頼性欠如）が、典型的な実際の電流源を用いた場合にも表われる。そのような実施形態の例は、ＥＰ１９０６５３３Ａ１から知られている。そこには、近接スイッチの接続のための、低レベル領域における静止電流の調整のための追加的電流源が使用されている。

可能な限り低い電力消費を有するデジタル入力回路を得るためには、そのデジタル入力回路は、理想的には、図１に示す特性ラインに可能な限り近づく、論理高レベル領域における、その入力電流－入力電圧特性ラインの推移を有するべきである。したがって、実質的に、入力電圧Ｕ_ＩＮが上昇してＵ_ＩＮ＞Ｕ_{Ｈｉｇｈ，ｍｉｎ}である場合の、図２に従った入力電流－入力電圧特性ラインに示された、入力電流ΔＩの増加を、できる限り最小にすることが重要である。さらに、高レベル領域における最小入力電流Ｉ_ＩＮも、少なくとも必要な入力電流Ｉ_{Ｈｉｇｈ，ｍｉｎ}にできる限り近づけることが必要である。さらにまた、デジタル入力回路を、できる限り簡単に、そして安価に実現することを目的である。

本発明は、このように、冒頭で述べたタイプのデジタル入力回路であって、入力信号の高レベルおよび低レベルの高信頼性の検出と、高レベル領域における特に低消費の動作とを可能とし、簡単でかつ低コストで実施されるデジタル入力回路を提供することを課題とする。

この課題に対する解決策は、請求項１の特徴部分の特徴を有する、上述のタイプのデジタル入力回路を提供する。従属請求項は、本発明の有利なさらなる形態に関する。

発明に従ったデジタル入力回路は、第１サブ回路と第２サブ回路とは、少なくとも第２状態において、または少なくとも第２状態の一部において、第１サブ回路の電圧安定化要素を流れる電流が、実質的に第２サブ回路の安定化された電流からなり、第２サブ回路の電圧安定化要素を流れる電流が、実質的に、第１サブ回路の安定化された電流からなり、したがって、第１サブ回路の非理想的電流出力動作と、第２サブ回路の非理想的電流出力動作とが、少なくとも、第２状態において実質的に補償されるように、実施されて相互に接続されることを特徴とする。したがって、発明に従ったデジタル入力回路の回路構成は、少なくとも２つのサブ回路を用いることを特徴とし、該サブ回路は電流源を形成し、該サブ回路は好ましくは、デジタル入力回路の第２状態を規定する高レベル領域において（または、高レベル領域の少なくとも一部において）、少なくとも入力信号のために、第１サブ回路の電圧安定化要素を流れる電流が、実質的に、第２サブ回路の安定化された電流からなり、第２サブ回路の電圧安定化要素を流れる電流が、実質的に第１サブ回路の安定化された電流からなるように、交差して直列に接続される。そうすることによって、第１および第２サブ回路の領域においては、並列な２つの一定の、または実質的に一定の電流が流れることが達成される。この回路構成によって、非常に簡単に、かつ低コストで、高レベル領域によって形成される第２状態の領域における、入力電流－入力電圧－特性ラインが、図１に従った最適な推移となるデジタル入力回路を実現することが可能である。これら２つの制御回路の電流は、第２状態（高レベル領域）においては、それらサブ回路の電流のごく一部をなしているだけである。図２に従った電流上昇ΔＩは、入力電圧Ｕ_ＩＮが、Ｕ_ＩＮ＞Ｕ_{Ｈｉｇｈ，ｍｉｎ} の場合も、ゼロに向かい、したがって、発明に従ったデジタル入力回路の第２状態における電力消費を、好ましい方法で最小限にすることが可能である。発明に従ったデジタル入力回路は、特に、電力消費受容能力が制限された１つのハウジングに格納される複数のデジタル入力回路を含むデジタル入力モジュールにも適している。

好ましい実施形態では、第１サブ回路および第２サブ回路の電圧安定化要素は、第２状態においてその安定化領域において駆動されるツェナーダイオードである。この回路構成によって、第１サブ回路および第２サブ回路のためにツェナーダイオードを利用する場合、両ツェナーダイオードを、それらの安定化領域において、または少なくともその近くで、駆動することを可能とするために、少なくとも、高レベル領域における入力信号のために、両ツェナーダイオードを十分に大きな電流が流れるように、ツェナーダイオードの寸法を非常に容易に選択可能とすることができる。この回路構成における、両サブ回路の電流の（よって全入力電流の）良好な相互安定化は、ツェナーダイオードの電流、その結果ツェナーダイオードの電圧も、安定して維持されるところに基づく。両サブ回路の電流の相互の安定化は、ツェナーダイオードが、安定化領域にあるときに最大である。これは、高レベル領域における入力電流Ｉ_ＩＮの好ましくない公称値の上昇をもたらさずに達成され、これは、安定化領域における、図３に従ったデジタル入力回路１００’、および設けられた電圧調整器のツェナーダイオードＺ１’の場合がそうである。

ツェナーダイオードの代りに、他の電圧安定化要素も原則的には可能であり、たとえば、従来のダイオード、発光ダイオード、または定電圧ダイオード（１つのダイオード、または、直列に接続された複数のダイオード、または、たとえば１以上のツェナーダイオードと直列に接続された複数のダイオード）などがある。図２に従った電流上昇ΔＩの制限は、従来のダイオードで、ツェナーダイオードのように適切に行うことが可能である。通過帯域におけるダイオードの微分抵抗は、降伏電圧に到達した後の安定化領域における多くのダイオードと同じような値を有することが可能だからである。ただし、所与の電流におけるダイオード電圧のばらつきは、ツェナーダイオードの場合よりも一般的に大きい。その結果、電圧安定化要素としてツェナーダイオードが用いられるサブ回路の絶対電流のばらつきは、通常は、より小さくなる。

特に好ましい実施形態においては、デジタル入力回路は、高い抵抗値の抵抗を有することが可能であり、その抵抗を介して、第１サブ回路はグランドと結合され、その抵抗値は、好ましくは、７５０ｋΩ以上であり、特に好ましくは、１ＭΩ以上である。安定化領域において、第１サブ回路と第２サブ回路にツェナーダイオードを駆動させることの利点は、それらの、第１サブ回路および第２サブ回路の電流の、構成要素に依存する許容誤差への影響が最も小さいところにある。これら２つのサブ回路のツェナーダイオードが、それぞれの安定化領域において駆動され、抵抗値ができる限り大きいとき、本実施形態のように、たとえば１ＭΩ以上である場合、電流上昇ΔＩは最小となる。このような抵抗値の高い抵抗は、特に、入力電圧Ｕ_ＩＮが（０Ｖから）上昇した場合、入力部に電流が流れこむことできることを確保する機能を有している。この抵抗は、このように、一種の「始動抵抗」または「開始抵抗」として機能する。具体的には、この抵抗は、「スイッチオン相」においては、第１サブ回路の電流安定化要素の制御回路に、電流が流れ得ることを可能にする。この電流はまた、第１サブ回路が電流を供給し得るための前提条件でもある。この電流は、第２サブ回路の電流安定化要素の制御回路に電流が流れるための前提条件であり、この電流が流れることによって、最終的に第２サブ回路内へと電流が流れることが可能になる。

特に好ましい実施形態においては、第１サブ回路の電流安定化要素は、ベース、エミッタおよびコレクタを有する、バイポーラトランジスタによって、特に、ｐｎｐトランジスタによって構成されることが可能である。これによって、第１サブ回路の電流安定化要素は、比較的簡単にかつ安価に実現することができる。

好ましくは、第２サブ回路の電流安定化要素は、ベース、エミッタおよびコレクタを有する、バイポーラトランジスタによって、特に、ｎｐｎトランジスタによって構成されることが可能である。このような対応によって、第２サブ回路の電流安定化要素は、比較的簡単にかつ安価に実現することができる。

好ましい実施形態においては、これら２つのサブ回路は、第１サブ回路のバイポーラトランジスタのベースが、第２サブ回路のバイポーラトランジスタのコレクタに結合されるように互いに接続されて構成される。

さらなる有利な実施形態においては、これら２つのサブ回路は、第２サブ回路のバイポーラトランジスタのベースが、第１サブ回路のバイポーラトランジスタのコレクタに結合されるように互いに接続されて構成される。

好ましい実施形態においては、デジタル入力回路は、第３サブ回路を有し、該第３サブ回路は、デジタル入力回路の論理状態を検出するように構成され、また、該第３サブ回路は、出力信号を出力部を介して出力できるように、出力部に接続される。さらなる実施形態においては、この第３サブ回路は、別個のデバイスユニットに収容することも可能である。しかしながら、この第３サブ回路は必須ではない。したがって、たとえば、入力信号の論理状態を光学的に表示するために、デジタル入力回路を用いてもよい。この表示は、第２サブ回路に統合されてもよく、ツェナーダイオードは、この目的のために、たとえばＬＥＤと、またはツェナーダイオードに直列に、もしくは通常のダイオードに直列に接続されるＬＥＤと置換えられる。

特に好ましい実施形態においては、第３サブ回路は、入力部を結合するために出力部が設けられた結合要素と、それに並列に接続された閾値要素であって、結合要素に閾値が供給されるように構成され、特に抵抗として実施される閾値要素とを備える。結合要素と閾値要素とを用いて、デジタル入力回路が、第１状態（低レベル領域）にあるか第２状態（高レベル領域）にあるかを調べることが可能である。好ましくは、結合要素は、デジタル入力回路が、第２状態（高レベル領域）にあるときにのみ、導通され、入力部を出力部に結合するように構成することが可能である。特に、結合要素は、光カプラとして構成することが可能であり、入力部を含む、デジタル入力回路の一次側の、出力部を含む二次側からのガルバニック絶縁を達成する。このガルバニック絶縁は、出力部を、またはそこに接続された構成要素を、過電圧の場合に損傷することから、または結果として生じるエラーから保護することができるという利点を有している。好ましくは抵抗として実施される閾値要素は、ここでは、一方では、結合要素の必要なスイッチング閾値を提供し、そして他方では、高レベル領域において、好ましくは、結合要素を構成する光カプラの光ダイオードを流れる電流を、光カプラ特有の値（たとえば、１ｍＡ）に制限する。つまりは、抵抗を流れる電流は、入力回路が、１．５ｍＡの入力電流Ｉ_ＩＮの場合、まだ高状態を検出しないことに貢献している。これは、入力電圧が、５Ｖ～１１Ｖにある限り、規格ＩＥＣ６１１３１－２に従って、ＤＣ２４Ｖ－タイプ３入力部に要求される。

他の実施形態においては、たとえば、結合要素をトランジスタ段として実施することも可能である。これによって、デジタル入力回路は、非絶縁状態の実施形態において作製される。

第１サブ回路および第２サブ回路を適切に構成することによって、入力電流の温度の影響を最小にすることが可能であることが示された。特に好ましい実施形態においては、第１サブ回路および第２サブ回路のツェナーダイオードは、負の温度係数を有する構成とされる。負の温度係数を有するツェナーダイオードが用いられる場合、これらは、トランジスタのベース－エミッタ間電圧の負の温度係数で、少なくとも部分的に相殺することが可能である。換言すると、このことは、両サブ回路の、ツェナーダイオードおよびベース－エミッタ間電圧それぞれの温度に依存する電圧変動が相対的に良好に補償し合うことが可能であることを意味している。

さらに詳しくは、本発明は、信号発生器のデジタル入力信号を受信するためのデジタル入力回路（１００）であって、
入力部（１）であって、該入力部を介して入力信号を前記デジタル入力回路（１００）に供給可能であり、入力信号が下限閾値に到達するか、それを下回ると、前記デジタル入力回路（１００）は、第１状態をとり、入力信号が上限閾値に到達するか、それを上回ると、前記デジタル入力回路（１００）は、第２状態をとる入力部（１）と、
第１サブ回路（３）であって、制御回路（Ａ１）を備える少なくとも１つの電流安定化要素（Ｔ１）、および少なくとも１つの電圧安定化要素を有し、少なくとも第２状態において、非理想的電流出力動作を示す第１サブ回路（３）と、
第２サブ回路（４）であって、制御回路（Ａ２）を備える少なくとも１つの電流安定化要素（Ｔ２）、および少なくとも１つの電圧安定化要素を有し、少なくとも第２状態において、非理想的電流出力動作を示す第２サブ回路（４）とを含む、デジタル入力回路（１００）において、
前記第１サブ回路（３）と前記第２サブ回路（４）とは、少なくとも第２状態において、または少なくとも第２状態の一部において、前記第１サブ回路（３）の前記電圧安定化要素を流れる電流が、実質的に前記第２サブ回路（４）の安定化された電流からなり、前記第２サブ回路（４）の前記電圧安定化要素を流れる電流が、実質的に、前記第１サブ回路（３）の安定化された電流からなり、したがって、前記第１サブ回路（３）の非理想的電流出力動作と、前記第２サブ回路（４）の非理想的電流出力動作とが、少なくとも、第２状態において実質的に補償されるように、相互に接続されることを特徴とするデジタル入力回路（１００）である。

本発明において、前記第１サブ回路（３）および前記第２サブ回路（４）のツェナーダイオード（Ｚ１，Ｚ２）は、第２状態においてその安定化領域において駆動されることを特徴とする。

本発明において、前記デジタル入力回路（１００）は、高い抵抗値の抵抗（Ｒ３）を有し、その抵抗を介して、前記第１サブ回路（３）はグランド（ＧＮＤ１）と結合され、その抵抗値は、好ましくは、７５０ｋΩ以上であり、特に好ましくは、１ＭΩ以上であることを特徴とする。

本発明において、前記第１サブ回路（３）の前記電流安定化要素（Ｔ１）は、ベース、エミッタおよびコレクタを有する、バイポーラトランジスタ（Ｔ１）によって、特にｐｎｐトランジスタによって構成されることを特徴とする。

本発明において、前記第２サブ回路（４）の前記電流安定化要素（Ｔ２）は、ベース、エミッタおよびコレクタを有するバイポーラトランジスタ（Ｔ２）によって、特に、ｎｐｎトランジスタによって構成されることを特徴とする。

本発明において、これら２つのサブ回路（３，４）は、前記第１サブ回路（３）の前記バイポーラトランジスタ（Ｔ１）のベースが、前記第２サブ回路（４）の前記バイポーラトランジスタ（Ｔ２）のコレクタに結合されるように互いに接続されて構成されることを特徴とする。

本発明において、これら２つのサブ回路（３，４）は、前記第２サブ回路（４）のバイポーラトランジスタ（Ｔ２）のベースが、前記第１サブ回路（３）のバイポーラトランジスタ（Ｔ１）のコレクタに結合されるように互いに接続されて構成されることを特徴とする。

本発明において、前記デジタル入力回路（１００）は、第３サブ回路（５）を有し、該第３サブ回路（５）は、前記デジタル入力回路（１００）の論理状態を検出するように構成され、また、該第３サブ回路（５）は、出力信号を出力部（２）を介して出力できるように、出力部（２）に接続されることを特徴とする。

本発明において、前記第３サブ回路（５）は、前記入力部（１）を結合するために出力部（２）が設けられた結合要素（７）と、それに並列に接続された閾値要素であって、前記結合要素（７）に閾値が供給されるように構成され、特に抵抗（Ｒ４）として実施される閾値要素とを備えることを特徴とする。

本発明において、前記第１サブ回路（３）および前記第２サブ回路（４）のツェナーダイオード（Ｚ１，Ｚ２）は、負の温度係数を有することを特徴とする。

ここに記載した回路構造の利点は、特に、
－ シンプルで安価に実現可能であること、
－ ＩＥＣ６１１３１－２（タイプ１，２，３）に従った全タイプのデジタル入力回路１００に適していること、
－ 電流を吸い込み、出力するデジタル入力回路１００に適していること、
－ ガルバニック絶縁の有無に関わらず、デジタル入力回路１００に適していること、
－ 技術装置のフェイルセーフスイッチオフのための安全切換装置に、またはＩ（インプット）／Ｏ（アウトプット）モジュールにおける安全性目的のための利用に適していること、
である。

上述の回路構成を有するデジタル入力回路は、特に個別の部品を用いて実現することができる。あるいは、この回路構成を有するデジタル入力回路は、ＩＣ内の集積回路、特にＡＳＩＣによって実現することもできる。

ここに述べたデジタル入力回路は、それ自体は、非常に低消費というわけではない。実際、電力消費がどの程度であるかは、回路のサイズに依存している。（特に、当然ながら、高レベル領域において）電力消費を最小限にするサイズの決定が可能である。同様に、より大きな、または大きな電力消費をもたらすサイズが選択される可能性もある。タイプ２のデジタル入力回路の場合、規格ＩＥＣ６１１３１－２は、高レベル領域においてＤＣ２４Ｖ入力の場合、たとえば、６ｍＡの最小電流を要求しており、これは、タイプ１またはタイプ３のデジタル入力回路の場合の３倍も大きい。したがって、タイプ２のデジタル入力回路の場合、高レベル領域における電力消費も、タイプ１またはタイプ３のデジタル入力回路の場合の、少なくとも３倍の大きさになる。それでももちろん、タイプ２のデジタル入力回路の場合にも、ここに記載した回路構成によって、電力消費を最小限に抑えることが可能である。

本発明の他の特徴および利点は、添付の図面を参照して好ましい実施形態の以下の説明から明らかになるであろう。

デジタル入力回路の、入力電流－入力電圧特性ラインの理想的な推移を示す。 デジタル入力回路の、入力電流－入力電圧特性ラインの実際の推移を示す。 技術水準に従ったデジタル入力回路を示す。 本発明の好ましい実施例に従って構成されたデジタル入力回路を示す。

図４を参照すると、本発明の好ましい実施例に従って構成されたデジタル入力回路１００の構成について、以下に詳細に説明する。デジタル入力回路１００は、入力部１を備え、該入力部を介してデジタル入力回路１００は、信号発生器に接続可能である。入力回路にデジタル入力信号を供給することが可能である信号発生器は、特に、センサ装置、または信号装置、たとえば、非常停止ボタン、緊急停止ボタン、安全扉、安全マット、両手スイッチ、リミットスイッチ、または位置スイッチなどとすることが可能である。信号装置は、たとえば、非接触で作動することも可能であり、たとえば、ライトカーテンもしくはライトバリアとして実施可能であり、またはこれらを有してもよい。これらの信号発生器によって与えられるデジタル入力信号は２値信号であり、特に２つの静電位によって与えることが可能である２つの規定された状態により特徴付けられる。すでに上で説明したように、これら２つの状態は、異なる電圧レベルによって特徴付けられる。その場合、第１状態は、入力電圧Ｕ_ＩＮが、定義された閾値を下回り、しばしば、低レベル状態とも呼ばれ、第２状態は、入力電圧Ｕ _ＩＮが、定義された閾値を上回り、しばしば高レベル状態とも呼ばれる。低レベル領域は、入力電圧Ｕ_ＩＮが、Ｕ_ＩＮ≦Ｕ_{Ｌｏｗ，ｍａｘ}であり、入力電流Ｉ_ＩＮが、Ｉ_ＩＮ≦Ｉ_{Ｌｏｗ，ｍａｘ}であることを特徴とする。高レベル領域は、入力電圧Ｕ_ＩＮが、Ｕ_{Ｈｉｇｈ，ｍｉｎ}≦Ｕ_ＩＮ≦Ｕ_{Ｈｉｇｈ，ｍａｘ}であり、入力電流Ｕ_ＩＮが、Ｉ_ＩＮ≧Ｉ_{Ｈｉｇｈ，ｍｉｎ}と規定される。

ここに挙げたデジタル入力回路の回路構造は、機能的な観点から、以下でより詳細に説明する３つのサブ回路３，４，５に大別することができる。

デジタル入力回路１００は、入力部フィルタ手段６を含み、該入力部フィルタ手段は、一方において入力部１に結合され、他方で第１サブ回路３に結合される。入力部フィルタ手段６は、抵抗Ｒ１と、その下流に接続されたキャパシタＣ１とを含み、コンデンサＣ１の１つの電極はグランドＧＮＤ１に結合されている。コンデンサＣ１は、入力電圧Ｕ_ＩＮの平滑化に特に役立ち、さらにまたデジタル入力回路１００の電磁両立性をも改善する。たとえば、入力部フィルタ手段６の抵抗Ｒ１は、１．５ｋΩの抵抗値を有することが可能である。

第１サブ回路３は、第１トランジスタＴ１を含み、該第１トランジスタＴ１は、デジタル入力回路１００の第１電流安定化要素を構成し、かつ第１トランジスタＴ１は、駆動回路Ａ１と、デジタル入力回路１００の第１電圧安定化要素を構成する第１ツェナーダイオードＺ１とを有する。第１トランジスタＴ１は、ここに示された実施例においては、ｐｎｐトランジスタとして実施されている。さらに、第１サブ回路３は、抵抗Ｒ２を有し、該抵抗Ｒ２は、第１（ｐｎｐ）トランジスタＴ１と入力部フィルタ手段６との間に設けられ、デジタル入力回路１００の入力部１と結合されている。たとえば、この抵抗Ｒ２は、１．１ｋΩの抵抗値を有することが可能である。この第１サブ回路３は、非理想的な電流消費動作を有している。したがって、第１サブ回路３は、（少なくとも）第２状態（高レベル状態）においては、一定の出力電流を供給するのではなく、入力電圧Ｕ_ＩＮが高くなるにつれてさらに上昇し、結果として入力電流Ｉ_ＩＮの増加を伴うであろう出力電流を供給する。

第２サブ回路４は、第２トランジスタＴ２含み、該第２トランジスタＴ２は、デジタル入力回路１００の第２電流安定化要素を構成し、かつ第２トランジスタＴ２は、駆動回路Ａ２と、デジタル入力回路１００の第２電圧安定化要素を構成する第２ツェナーダイオードＺ２とを有する。また、第２トランジスタＴ２は、ここに示された実施例においては、ｎｐｎトランジスタとして実施されている。さらに、第２サブ回路４は、抵抗Ｒ５を有し、該抵抗Ｒ５は、第２（ｎｐｎ）トランジスタＴ１のエミッタをグランドＧＮＤ１と結合されている。たとえば抵抗Ｒ５は、１．１ｋΩの抵抗値を有することが可能であり、したがって、抵抗Ｒ５は、第１サブ回路３の抵抗Ｒ２のような寸法とされる。第２サブ回路４もまた、非理想的な電流消費動作を有する。第２サブ回路４は、このように（少なくとも）第２状態（高レベル状態）においても、一定の出力電流を供給するのではなく、入力電圧Ｕ_ＩＮが高くなるにつれてさらに上昇し、結果として入力電流Ｉ_ＩＮの増加を伴うであろう出力電流を供給する。

デジタル入力回路１００は、さらに、高い抵抗値の抵抗Ｒ３を有し、該抵抗Ｒ３を介して、第１サブ回路３は、グランドＧＮＤ１と結合されており、その抵抗値は、好ましくは、１ＭΩ以上である。第１サブ回路３をグランドＧＮＤ１と結合しているこの高い抵抗値の抵抗Ｒ３は、好ましい実施例においては、（０Ｖから出発して）、入力電圧Ｕ_ＩＮが高くなる場合に、確実に電流が入力回路１００内に流れることができる機能を有している。このように、抵抗Ｒ３はある意味で、「始動」または「出発抵抗」として作用する。具体的には、この抵抗Ｒ３は、第１トランジスタＴ１の制御回路Ａ１に総じて電流が流れることができることを、この“オンスイッチ相”において可能にする。この電流は、また同様に、第１サブ回路３が、電流を供給することができる（第１サブ回路Ｔ１のコレクタを介して）ための前提条件である。この電流は、また同様に、第２サブ回路４への（第２トランジスタＴ２のコレクタ－エミッタ間パスを介した）電流の流れを最終的に可能にする第２トランジスタＴ２の制御回路Ａ２における電流の流れのための前提条件である。したがって、抵抗Ｒ３は、図４に従った実施例のデジタル入力回路１００を安全に稼動させるために必須である。場合によっては、漏れ電流は、上述の「オンスイッチ相」において、抵抗Ｒ３なしでも、第１トランジスタＴ１の制御回路Ａ１における電流の流れを引き起すが、この電流の流れは、信頼のおけるものではなく、したがって、通常は、実際に役に立つものではない。

第３サブ回路５は、ここに示されているように、デジタル入力回路１００に、入力部１を介して与えられる入力信号の論理状態と、したがって、デジタル入力回路１００の論理状態とを決定するように構成されている。入力回路１００の第３サブ回路５は、出力部２に接続され、該出力部２を介して出力電圧Ｕ_ＯＵＴを出力することが可能である。第３サブ回路５は、第１トランジスタＴ１のコレクタに接続される第１抵抗Ｒ４と、第２抵抗Ｒ６とを備える。第２抵抗Ｒ６は、出力部２と結合される第１接続部と、グランドＧＮＤ２と結合される第２接続部とを含む。さらにまた、第３サブ回路５は、第１サブ回路３、第２サブ回路４、および、第３サブ回路５の抵抗Ｒ４を、抵抗Ｒ６および出力部２から電気絶縁するために、結合要素７を備える。この結合要素７は、ここに示された実施例においては、第１サブ回路３と、第２サブ回路４と、第３サブ回路５の抵抗Ｒ４とを、一方では第３サブ回路５の第２抵抗Ｒ６から、他方では出力部２からガルバニック絶縁（すなわち電気絶縁）するように構成される。したがって、第１サブ回路３、第２サブ回路４、および第３サブ回路５の第１抵抗Ｒ４は、デジタル入力回路１００の一次側に配設され、それに対して、出力部２および第２抵抗Ｒ６は、デジタル入力回路１００の二次側に配設される。

ここに示す実施形態では、一次側から二次側への信号伝送を可能にする結合要素７は、光カプラとして構成され、一次側に発光ダイオード７０、二次側にフォトトランジスタ７１を有している。フォトトランジスタ７１は、周知の方法でエミッタを有しており、エミッタは、抵抗Ｒ６を介してグランドＧＮＤ２と結合され、さらに、デジタル入力回路１００の出力部２に結合されている。

第３サブ回路５の第１抵抗Ｒ４は、この場合、一方では、ここでは光カプラとして構成される結合要素７の必要なスイッチング閾値をもたらし、他方では、光カプラの光ダイオード７０を流れる電流を（高レベル領域において）、光カプラに指定される値（たとえば１ｍＡの電流）に制限する。結局のところ、抵抗Ｒ４を流れる電流は、デジタル入力回路１００が、入力電流Ｉ_ＩＮが１．５ｍＡの場合、まだ高レベル状態を検出しないことに寄与しない。これは、入力電圧が、５Ｖ～１１Ｖである限り、ＤＣ２４Ｖ－タイプ３に関する規格ＩＥＣ６１１３１－２に従って要求される。

入力電圧Ｕ_ＩＮが、低レベル領域（デジタル入力回路１００の第１状態）にあるか、高レベル領域（デジタル入力回路１００の第２状態）にあるかの検出は、結合要素７と、それに対して並列に設けられた抵抗Ｒ４であって、機能的観点から閾値要素を形成する抵抗Ｒ４とによって行われる。抵抗Ｒ４と第２サブ回路４のツェナーダイオードＺ２とは、機能的な観点から、共に分圧器を形成し、ツェナーダイオードＺ２は、電圧基準を提供する。抵抗Ｒ４は、入力電圧Ｕ_ＩＮが、Ｕ_ＩＮ ＝Ｕ_{Ｈｉｇｈ，ｍｉｎ}であるとき、ここでは光カプラとして実施されている結合要素７の光ダイオード７０を流れるだけであるような大きさにされる。たとえば、抵抗Ｒ４は２ｋΩの抵抗値を有することができる。高レベル状態は、遅くともＵ_ＩＮ＝Ｕ_{Ｈｉｇｈ，ｍｉｎ}のときに検出されねばならない。これを保証するためには、したがって、実際には、高レベル状態は、すでにＵ_ＩＮ＜Ｕ_{Ｈｉｇｈ，ｍｉｎ}のときに（すなわち遷移領域において）に検出される。そして、フォトトランジスタ７１のコレクタ－エミッタ間は導通しているので、出力部２においては、第２状態（高レベル状態）を表す、対応する出力信号Ｕ_ＯＵＴを供給することが可能である。そうでなければ、出力部２では、第１状態（低レベル状態）を表す、対応する出力信号Ｕ_ＯＵＴが供給される。

上述のガルバニック絶縁は、出力部２、またはそこに接続された構成要素を、遷移電圧の場合に損傷されること、およびその結果として生じるエラーから保護することが可能である。代わりの実施形態においては、たとえば、ここでは光カプラとして実施されている結合要素７を、トランジスタステージによって置換えることも可能である。この場合、デジタル入力回路１００は、ガルバニック絶縁されない実施形態において構成される。

第１サブ回路３および第２サブ回路４は、２つの電流源であって、（第２サブ回路４は、電流シンクと称することも可能である）、第１サブ回路３の非理想的電流出力動作と、第２サブ回路４の非理想的電流出力動作とが、第２状態において（すなわち高レベル領域において、または高レベル領域の一部において）、互いに少なくとも部分的に補償し合うことができるように構成され、配設されている電流源を形成している。第１サブ回路３と第２サブ回路４とは、互いに直列に接続されている。その場合、トランジスタＴ１の制御回路Ａ１の一部を形成する第１サブ回路３のトランジスタＴ１のベースは、第２サブ回路４のバイポーラトランジスタＴ２のコレクタと結合される。さらにまた、トランジスタＴ２の制御回路Ａ２の一部を構成する第２サブ回路４のバイポーラトランジスタＴ２のベースは、抵抗Ｒ４を介して、第１サブ回路３のバイポーラトランジスタＴ１のコレクタと結合されている。

デジタル入力回路１００が稼動し、高レベル領域において、または少なくとも、高レベル領域の一部において入力信号の受信が行われる場合、電流が、第１サブ回路３から、入力信号Ｕ_ＩＮの論理状態を決定することが可能である第３サブ回路５内に流れる。これら２つのサブ回路３，４の非理想的電流出力動作の補償は、第１ツェナーダイオードＺ１に流れる電流が、実質的に、第２サブ回路４の安定化電流から成り、第２ツェナーダイオードＺ２を流れる電流は、第１サブ回路３の安定化電流からなることによって達成される。これら２つのサブ回路３，４の電流の、したがって入力回路１００の全入力電流の良好な相互安定は、このような回路構成の場合、ツェナーダイオードＺ１，Ｚ２の電流と、それに続いてツェナーダイオードＺ１，Ｚ２の電圧とが安定に維持されることに基づいている。２つのサブ回路３，４の電流の相互の安定化は、ツェナーダイオードＺ１，Ｚ２が、それぞれ安定領域にあるときに最大である。２つの制御回路Ａ１，Ａ２の電流は、第２状態（高レベル領域）においては、２つのサブ回路３，４の電流のごく一部を構成しているだけである。第２サブ回路４のトランジスタＴ２は、低レベル領域において、第１サブ回路３のトランジスタＴ１のベース電流Ｉ_Ｂ，Ｔ１を制御することが可能である。逆に、第１サブ回路３のトランジスタＴ１は、低レベル領域において、第２サブ回路４のトランジスタＴ２のベース電流Ｉ_Ｂ，Ｔ２を制御することが可能である。高レベル領域においては、トランジスタＴ１，Ｔ２は、特に、それぞれ他方のサブ回路３，４のツェナーダイオードＺ１，Ｚ２を流れる電流を制御する。

デジタル入力回路１００の第２状態の特徴である論理高レベルの範囲においては、第１サブ回路３のツェナーダイオードＺ１と、第２サブ回路４のツェナーダイオードＺ２とは、それぞれ、その安定化領域において駆動される。このことは、第１サブ回路３の電流は、この状態においては、実質的に、第２サブ回路４のツェナーダイオードＺ２を流れることを意味している。第１サブ回路３のツェナーダイオードＺ１を流れる電流は、この状態においては、抵抗Ｒ３が、十分に大きく選択されている限り、第２サブ回路４にほぼ完全に流れる。たとえば、抵抗Ｒ３は、抵抗値１ＭΩを有することが可能である。しかしながら、これら２つのサブ回路３，４の電流は、２つのツェナーダイオードＺ１，Ｚ２が、それぞれの安定化領域において駆動される前に、特に、阻止領域から導通領域へのツェナーダイオードＺ１，Ｚ２の遷移においては、それぞれ他方のサブ回路３，４のツェナーダイオードＺ１，Ｚ２をほぼ完全にすでに流れている。第１サブ回路３と第２サブ回路４とを交差させて直列に接続することによって、少なくとも、高レベル領域（デジタル入力回路１００の第１２状態）にある入力信号Ｕ_ＩＮの場合には、第１サブ回路３および第２サブ回路４のツェナーダイオードＺ１，Ｚ２にそれぞれ、それぞれ他方のサブ回路３，４の実質的に一定の電流が流れる。全体として、総入力電流Ｉ_ＩＮは実質的に一定のままである。これにより、高レベル領域における電流上昇ΔＩを、高レベル領域において最小限に抑えることが可能であり、したがって、図１に従った理想的特性ライン推移にほぼ対応する、デジタル入力回路１００の入力電流－入力電圧－特性ラインの推移を維持することが可能である。ここに記載した回路構成では、好ましくは、ゼロに向かう傾向のある、高レベル領域における電流上昇ΔＩの最小化によって、デジタル入力回路１００の電力消費を好ましい方法で最小化することが可能である。

ここで述べられている回路構造の実質的利点は、第１サブ回路３のための、および第２サブ回路４のためのツェナーダイオードＺ１，Ｚ２を適用する場合、それらの寸法は、ツェナーダイオードＺ１，Ｚ２を、安定化領域において、または少なくともそれに近いところで駆動可能とするために、少なくとも、高レベル領域における入力信号Ｕ_ＩＮについては、これらのツェナーダイオードＺ１，Ｚ２を十分に大きな電流が流れるように選択することが可能である点にある。これは、高レベル領域における入力電流Ｉ_ＩＮを不利益となるほどに有意に増加させることなく達成され、たとえば、これは、図３に従ったデジタル入力回路１００’の場合、および、そこに設けられた電圧調整器のツェナーダイオードＺ１’の安定化領域における稼動の場合がそうである。

第１サブ回路３および第２サブ回路４のツェナーダイオードＺ１，Ｚ２の、安定化領域における動作のさらなる利点は、第１サブ回路３および第２サブ回路４の電流の構成要素に依存する公差への影響が最も小さいという点にある。したがって、これらのサブ回路３，４のツェナーダイオードＺ１，Ｚ２が、その安定化領域において稼動され、第１サブ回路３のツェナーダイオードＺ１の直列抵抗Ｒ３ができるだけ大きく（たとえば、上述のように、Ｒ３＝１ＭΩ、またはそれより大）選択されるとき、電流上昇ΔＩは最小となる。これらのツェナーダイオードＺ１，Ｚ２は、たとえば、２．７Ｖの絶縁破壊電圧を有することが可能である。

第１サブ回路３および第２サブ回路４を適切な構成とすることによって、入力電流Ｉ_ＩＮへの温度の影響を最小限に抑えることができる。たとえば、この目的のために、負の温度係数を有するツェナーダイオードＺ１、Ｚ２を用いることが可能であり、したがって、トランジスタＴ１，Ｔ２のベース－エミッタ間電圧の負の温度係数を有するツェナーダイオードＺ１，Ｚ２が、少なくとも部分的に相殺される。換言すれば、これは、ツェナーダイオードＺ１，Ｚ２の温度依存電圧変動と、第１サブ回路３および第２サブ回路４のトランジスタＴ１，Ｔ２のベース－エミッタ間電圧の温度依存電圧変動とを、相対的に良好に補償することが可能であること意味している。

また、代わりに、第１サブ回路３のツェナーダイオードＺ１と第２サブ回路４のツェナーダイオードＺ２とに直列に従来のダイオードを付加することによっても、トランジスタＴ１，Ｔ２のベース－エミッタ間電圧の温度係数の補償を保つことができる。

ここに記載した回路構造の利点は、特に、
－ シンプルで安価に実現可能であること、
－ ＩＥＣ６１１３１－２（タイプ１，２，３）に従った全タイプのデジタル入力回路１００に適していること、
－ 電流を吸い込み、出力するデジタル入力回路１００に適していること、
－ ガルバニック絶縁の有無に関わらず、デジタル入力回路１００に適していること、
－ 技術装置のフェイルセーフスイッチオフのための安全切換装置に、またはＩ（インプット）／Ｏ（アウトプット）モジュールにおける安全性目的のための利用に適していること、
である。

前述の説明では、自由裁量の構成部品を用いたデジタル入力回路１００について説明した。この回路構造を備えるデジタル入力回路１００は、ＩＣ、特にＡＳＩＣ（特定用途向け集積回路）に集積された回路よって実現することも可能である。

さらなる実施形態において、入力信号Ｕ_ＩＮの論理状態を検出するために設けられている第３サブ回路５は、別個のデバイスユニットに格納することも可能である。

Claims (7)

1. 信号発生器のデジタル入力信号を受信するためのデジタル入力回路（１００）であって、
   入力部（１）であって、該入力部を介して入力信号を前記デジタル入力回路（１００）に供給可能であり、入力信号が下限閾値に到達するか、それを下回ると、前記デジタル入力回路（１００）は、第１状態をとり、入力信号が上限閾値に到達するか、それを上回ると、前記デジタル入力回路（１００）は、第２状態をとる入力部（１）と、
   第１サブ回路（３）であって、制御回路（Ａ１）を備え、ベース、エミッタおよびコレクタを有する少なくとも１つのｐｎｐバイポーラトランジスタ（Ｔ１）、および少なくとも１つのツェナーダイオード（Ｚ１）を有し、少なくとも第２状態において、非理想的電流出力動作を示す第１サブ回路（３）と、
   第２サブ回路（４）であって、制御回路（Ａ２）を備え、ベース、エミッタおよびコレクタを有する少なくとも１つのｎｐｎバイポーラトランジスタ（Ｔ２）、および少なくとも１つのツェナーダイオード（Ｚ２）を有し、少なくとも第２状態において、非理想的電流出力動作を示す第２サブ回路（４）と、
   ７５０ｋΩ以上の抵抗値の抵抗（Ｒ３）であって、前記第１サブ回路（３）の前記ｐｎｐバイポーラトランジスタ（Ｔ１）のベースは該抵抗（Ｒ３）を介してグランド（ＧＮＤ１）と結合され、該抵抗（Ｒ３）が該グランド（ＧＮＤ１）と直接結合される、抵抗（Ｒ３）とを含み、
   前記第１サブ回路（３）と前記第２サブ回路（４）とは、少なくとも第２状態において、または少なくとも第２状態の一部において、前記第１サブ回路（３）の前記ツェナーダイオード（Ｚ１）を流れる電流が、実質的に前記第２サブ回路（４）の安定化された電流からなり、前記第２サブ回路（４）の前記ツェナーダイオード（Ｚ２）を流れる電流が、実質的に、前記第１サブ回路（３）の安定化された電流からなり、したがって、前記第１サブ回路（３）の非理想的電流出力動作と、前記第２サブ回路（４）の非理想的電流出力動作とが、少なくとも、第２状態において実質的に補償されるように、相互に接続され、
   前記第１サブ回路（３）のツェナーダイオード（Ｚ１）は、前記ｐｎｐバイポーラトランジスタ（Ｔ１）のベース－エミッタ間に接続され、
   前記第２サブ回路（４）のツェナーダイオード（Ｚ２）は、前記ｎｐｎバイポーラトランジスタ（Ｔ２）のベース－エミッタ間に接続され、
   前記第１サブ回路（３）の前記ｐｎｐバイポーラトランジスタ（Ｔ１）のベースが、前記第２サブ回路（４）の前記ｎｐｎバイポーラトランジスタ（Ｔ２）のコレクタに結合され、
   前記第２サブ回路（４）の前記ｎｐｎバイポーラトランジスタ（Ｔ２）のベースが、前記第１サブ回路（３）のｐｎｐバイポーラトランジスタ（Ｔ１）のコレクタに結合され、
   前記第１サブ回路（３）のツェナーダイオード（Ｚ１）が前記第２サブ回路（４）のｎｐｎバイポーラトランジスタ（Ｔ２）のコレクタに接続され、
   前記第２サブ回路（４）のツェナーダイオード（Ｚ２）が前記ｐｎｐバイポーラトランジスタ（Ｔ１）のコレクタに接続されることを特徴とするデジタル入力回路（１００）。
2. 前記第１サブ回路（３）および前記第２サブ回路（４）のツェナーダイオード（Ｚ１，Ｚ２）は、第２状態においてその安定化領域において駆動されることを特徴とする、請求項１に記載のデジタル入力回路（１００）。
3. 前記抵抗（Ｒ３）の抵抗値は、１ＭΩ以上であることを特徴とする、請求項１または２に記載のデジタル入力回路（１００）。
4. 前記デジタル入力回路（１００）は、第３サブ回路（５）を有し、該第３サブ回路（５）は、前記デジタル入力回路（１００）の論理状態を検出するように構成され、また、該第３サブ回路（５）は、出力信号を出力部（２）を介して出力できるように、出力部（２）に接続されることを特徴とする、請求項１～３のいずれか１項に記載のデジタル入力回路（１００）。
5. 前記第３サブ回路（５）は、前記入力部（１）を結合するための、前記出力部（２）が設けられた結合要素（７）と、それに並列に接続された閾値要素であって、前記結合要素（７）に閾値が供給されるように構成され、抵抗（Ｒ４）として実施される閾値要素とを備えることを特徴とする、請求項４に記載のデジタル入力回路（１００）。
6. 前記第３サブ回路（５）は、前記第１サブ回路（３）の前記ｐｎｐバイポーラトランジスタ（Ｔ１）のコレクタと前記第２サブ回路（４）の前記ｎｐｎバイポーラトランジスタ（Ｔ２）のベースとの間に接続されることを特徴とする、請求項４または５に記載のデジタル入力回路（１００）。
7. 前記第１サブ回路（３）および前記第２サブ回路（４）のツェナーダイオード（Ｚ１，Ｚ２）は、負の温度係数を有することを特徴とする、請求項１～５のいずれか１項に記載のデジタル入力回路（１００）。