KR100275612B1 - 정전 보호 회로 - Google Patents

정전 보호 회로 Download PDF

Info

Publication number
KR100275612B1
KR100275612B1 KR1019980023234A KR19980023234A KR100275612B1 KR 100275612 B1 KR100275612 B1 KR 100275612B1 KR 1019980023234 A KR1019980023234 A KR 1019980023234A KR 19980023234 A KR19980023234 A KR 19980023234A KR 100275612 B1 KR100275612 B1 KR 100275612B1
Authority
KR
South Korea
Prior art keywords
drain
external
terminal
mos transistor
type mos
Prior art date
Application number
KR1019980023234A
Other languages
English (en)
Other versions
KR19990007170A (ko
Inventor
타다시 하루키
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990007170A publication Critical patent/KR19990007170A/ko
Application granted granted Critical
Publication of KR100275612B1 publication Critical patent/KR100275612B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내부 회로의 드레인이 외부 GND 단자에 직접 접속되지 않도록 이 외부 GND 단자와 상기 내부 회로의 드레인사이에 인버터가 접속되어 있다. 결과적으로, 상기 내부 회로의 전송 게이트의 입력이 GND 레벨로 될 때에도, 우물을 통해 p 형 트랜지스터의 드레인으로부터 VDD측으로 전류가 흐르는 것이 방지될 수 있고, n형 트랜지스터의 드레인으로부터 외부 전원 전위 VDD 단자측으로 전자가 유입되는 것이 방지될 수 있다. 따라서, 정전기가 외부 전원 단자 또는 GND 단자에 인가될 때에도 ESD로부터 상기 내부 회로가 보호될 수 있다.

Description

정전 보호 회로
본 발명은 ESD 보호 회로에 관한 것으로, 특히 전원 또는 GND 레벨에 접속되어 있는 전송 게이트 회로의 보호 회로에 관한 것이다.
이 종류의 ESD(electrostatic damage) 보호 회로는 예컨대 일본 특개평 2-1954 호에 설명되어 있는 바와 같이 ESD로부터 내부 회로를 보호하는데 사용되고 있다.
도 1에는 종래 ESD 보호 회로에 대한 일실시예가 예시되어 있다. 도 1을 참조하면, 보호 디바이스인 p형 MOS 트랜지스터(11)의 드레인과 n형 MOS 트랜지스터(12)의 드레인이 외부 단자(10)와 내부 회로(8)를 접속하는 라인에 접속되어 있다. 다이오드를 각각 형성하기 위해서, 상기 p형 MOS 트랜지스터(11)의 소오스와 게이트가 모두 전원 전위 VDD(2)에 접속되어 있고, 상기 n 형 MOS 트랜지스터(12)의 소오스와 게이트는 접지 전위 GND(3)에 접속되어 있다. 상기 내부 회로(8)는 외부 회로(10)에 접속되어 있는 p 형 MOS 트랜지스터(821)와 n 형 MOS 트랜지스터(822)를 가지고 있는 내부 회로(82), 및 p형 MOS 트랜지스터(811)와 n 형 MOS 트랜지스터(812)를 가지고 있는 전송 게이트 회로(81)를 가지고 있다.
외부 접지 전위 GND 단자(1)가 p형 MOS 트랜지스터(4)와 n 형 MOS 트랜지스터(5)로 구성된 보호 회로를 가지고 있다. 이들 트랜지스터(4,5)의 드레인은 상기 외부 단자(1)와 상기 내부 회로(8)를 연결하는 라인에 접속되어 있다. 다이오드를 각각 형성하기 위해서, 상기 p형 MOS 트랜지스터(4)의 소오스와 게이트가 모두 전원 전위 VDD에 접속되어 있고, 상기 n 형 MOS 트랜지스터(5)의 소오스와 게이트는 접지 전위 GND에 접속되어 있다.
상기 p 형 MOS 트랜지스터(11)는 포지티브 고전압의 정전기가 상기 외부 단자(10)에 인가될 때에도 우물을 통해 상기 p 형 MOS 트랜지스터(11)의 드레인으로부터 상기 내부 회로(8)의 전원 VDD측으로 전류가 흐르는 것을 방지하기 위해서 상기 우물이 개방된 구조를 가지고 있다.
또한, 상기 전송 게이트 회로(81)에서 입력 신호를 수신하는 플립 플롭과 같은 회로를 디스에이블시키고자 할 때에는, 상기 전송 게이트 회로(81)의 입력이 마스터 슬라이스(13)에 의해 스위칭되며, 이에 따라 상기 입력이 상기 내부 회로(82)의 출력 신호로부터 분리되어, 상기 p형 MOS 트랜지스터(4)와 상기 p형 MOS 트랜지스터(5)로 구성된 보호 회로를 가지고 있는 외부 접지 전위 GND 단자(1)에 직접 접속된다.
하지만, 도 1에 도시된 종래 기술에 따라, 고전압의 정전기가 상기 내부 회로(82)의 상기 p 형 및 n 형 MOS 트랜지스터(821,822)의 드레인에 직접 인가되므로, 상기 내부 게이트의 전송 게이트(81)가 상기 마스터 슬라이스(13)에 의해 상기 외부 접지 전위 GND측으로 스위칭될 때 ESD가 생긴다는 문제가 있다.
본 발명의 목적은 정전기가 외부 전원 단자 또는 GND 단자에 인가될 때에도 ESD로부터 내부 회로를 보호할 수 있는 ESD 보호 회로를 제공하는데 있다.
도 1은 종래 ESD 보호 회로의 회로도.
도 2는 본 발명의 일실시예에 따른 ESD 보호 회로의 구성을 보인 회로도.
도 3은 본 발명의 다른 실시예에 따른 ESD 보호 회로의 구성을 보인 회로도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 외부 접지 전위 GND 단자 2 : 전원 전위 VDD
3 : 접지 전위 GND
4,61,71,811 : p 형 MOS 트랜지스터 5,62,72,812 : n 형 MOS 트랜지스터
6,7 : 인버터 81 : 전송 게이트
본 발명에 따른 ESD 보호 회로는 입력이 접지 전위 GND를 가져야 할 때 내부 회로의 전송 게이트의 입력이 외부 접지 전위 GND 단자에 직접 접속되지 않도록 구성되어 있다.
특히, 본 발명이 제1양태에 따른 ESD 보호 회로는, 외부 전원 단자 또는 외부 GND 단자와 내부 회로의 드레인사이에 접속되어 있는 하나 또는 복수의 인버터를 구비하고 있고, 이때 상기 드레인은 상기 인버터가 상기 내부 회로의 드레인이 상기 외부 전원 단자 또는 외부 GND 단자에 직접 접속되는 것을 방지할 수 있도록 전원 전위 또는 GND 전위로 되어야 하는 것을 특징으로 하고 있다.
본 발명의 제2양태에 따른 ESD 보호 회로는, 내부 회로의 드레인이 외부 GND 단자에 직접 접속되지 않도록, 상기 외부 GND 단자와 내부 게이트의 드레인사이의 라인에 2단 종속 형태로 삽입된 CMOS 인버터를 구비하고 있는 것을 특징으로 하고 있다.
본 발명의 제3양태에 따른 ESD 보호 회로는, 내부 게이트의 드레인이 외부 전원 단자에 직접 접속되지 않도록 상기 외부 전원 단자와 상기 내부 게이트의 드레인사이의 라인에 CMOS 인버터를 구비하고 있는 것을 특징으로 하고 있다.
본 발명에 따라, 고전압의 정전기가 내부 회로의 드레인에 직접 인가되지 않는 구성이 사용되므로, 정전기가 외부 전원 단자 또는 GND 단자에 인가될 때에도 상기 내부 회로가 보호될 수 있다.
이제, 첨부 도면을 참조하여, 본 발명의 바람직한 실시예에 대해 구체적으로 설명한다.
도 2는 본 발명의 일실시예의 구성을 보인 도면이다. 도 2에 도시된 바와 같이, 보호 소자인 p형 MOS 트랜지스터(4)의 드레인과 n형 MOS 트랜지스터(5)의 드레인이 외부 접지 전위 GND 단자(1)에 접속되어 있는 라인에 접속되어 있다. 상기 p형 MOS 트랜지스터(4)의 소오스와 게이트가 전원 전위 VDD(2)에 접속되어 있고, 상기 n형 MOS 트랜지스터(5)의 소오스와 게이트는 접지 전위 GND(3)에 접속되어 있으며, 이에 따라 상기 p형 트랜지스터(4)와 n형 MOS 트랜지스터(5)에 의해 다이오드가 형성된다. 포지티브 고전압의 정전기가 상기 외부 접지 전위 GND 단자(1)로부터 인가될 때에도, 전류가 상기 p형 MOS 트랜지스터(4)의 드레인으로부터 우물을 통해 내부 회로의 전원 VDD측으로 흐르지 않는 구성을 제공하기 위해서 상기 p형 MOS 트랜지스터(4)의 우물은 전기적으로 개방되어 있다.
또한, 인버터(6)를 형성하고 있는 p형 MOS 트랜지스터(61)의 게이트와 n형 MOS 트랜지스터(62)의 게이트가 상기 외부 접지 전원 GND 단자(1)에 접속된 라인에 접속되어 있고, 상기 인버터(6)의 출력은 인버터(7)를 형성하고 있는 p형 MOS 트랜지스터(71)와 n형 MOS 트랜지스터(72)의 게이트에 접속되어 있다. 상기 인버터(7)의 출력은 상기 접지 전위 GND의 레벨의 신호가 p형 MOS 트랜지스터(811)와 n형 MOS 트랜지스터(812)를 가지고 있는 내부 전송 게이트 회로(81)의 입력측에 공급되도록 내부 전송 게이트 회로(81)에 접속되어 있다.
이러한 구성을 가지고 있는 이 실시예의 ESD 보호 회로에서, 다이오드의 기능을 가지고 있는 상기 p형 MOS 트랜지스터(4)와 n형 MOS 트랜지스터(5)는 종래에서와 마찬가지로 ESD를 줄일 수 있다. 이 실시예에서는, 인버터(6,7)가 외부 접지 전위 GND 단자(1)와 입력이 접지 전위 GND에 있는 전송 게이트 회로(81)사이에 접속되어 있으므로, 상기 외부 접지 전위 GND 단자(1)에 인가된 포지티브 고전압의 정전기가 상기 p형 MOS 트랜지스터(811)의 드레인에 직접 인가되지 않게 된다. 이에 따라, 상기 내부 회로의 전원 VDD측으로 전류가 흐르는 것이 방지된다. 또한, 포지티브 고전압의 정전기가 외부 전원 전위 VDD 단자에 인가되더라도, 상기 n형 MOS 트랜지스터(812)의 드레인으로부터 상기 외부 전원 전위 VDD의 단자측으로 전자가 유입되는 것이 방지될 수 있다.
도 3은 본 발명의 제2실시예의 구성을 보인 도면이다. 도 3에 도시된 바와 같이, 보호 디바이스인 p 형 MOS 트랜지스터(4)의 드레인과 n형 MOS 트랜지스터(5)의 드레인이 외부 전원 전위 VDD 단자(9)에 접속된 라인에 접속되어 있다. 상기 p형 MOS 트랜지스터(4)의 소오스와 게이트는 전원 VDD(2)에 접속되어 있고, 상기 n형 MOS 트랜지스터(5)의 소오스와 게이트는 접지 전위 GND(3)에 접속되어 있으며, 이에 따라 이들 둘이 다이오드를 구성하게 된다. 상기 p형 트랜지스터(4)의 우물은, 포지티브 고전압의 정전기가 상기 외부 전원 전위 VDD 단자(9)로부터 인가될 때에도, 우물을 통해 상기 p형 MOS 트랜지스터(4)의 드레인으로부터 내부 회로의 전원 VDD측으로 전류가 흐르지 않는 구성을 제공하기 위해서 전기적으로 개방되어 있다. 상기 외부 전원 전위 VDD 단자(9)에 접속되어 있는 상기 라인은 인버터(6)를 형성하고 있는 p형 MOS 트랜지스터(1)의 게이트와 n형 MOS 트랜지스터(62)의 게이트에 접속되어 있다. 상기 인버터(6)의 출력은, 상기 접지 전위 GND의 레벨의 신호가 전송 게이트(811,812)의 입력측에 인가될 수 있도록, 내부 회로인 전송 게이트(81)에 접속되어 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 ESD 보호 회로는 내부 회로의 전송 게이트의 입력이 접지 전위 GND가 되어야 하는 경우에 외부 접지 전위 GND 단자에 직접 접속되는 것을 방지하기 위한 수단(도 2 및 도 3의 인버터(6,7))을 가지고 있다.
결과적으로, 상기 내부 회로의 전송 게이트의 입력은 상기 인버터의 출력 신호를 수신하고 고전압의 정전기를 직접 수신하지 않게 된다. 즉, 상기 내부 회로의 전송 게이트의 입력이 상기 GND 레벨로 될 때에도, 상기 우물을 통해 상기 p형 트랜지스터의 드레인으로부터 상기 VDD측으로 전류가 흐르는 것이 방지될 수 있고, 상기 n형 트랜지스터의 드레인으로부터 상기 외부 전원 전위 VDD 단자측으로 전하가 유입되는 것이 방지될 수 있다.

Claims (3)

  1. 외부 전원 단자 또는 외부 GND 단자와 전원 전위 또는 GND 전위로 되어야 하는 내부 회로의 드레인사이에 접속되어 있는 하나 또는 복수의 인버터를 구비하고 있고, 상기 인버터가 상기 내부 회로의 드레인이 상기 외부 전원 단자 또는 상기 외부 GND 단자에 직접 접속되는 것을 방지해 주는 ESD 보호 회로.
  2. 외부 GND 단자와 내부 게이트의 드레인사이의 라인에 2단 종속 형태로 삽입되어 있는 CMOS 인버터를 구비하고 있고, 상기 내부 게이트의 드레인이 상기 외부 GND 단자에 직접 접속되지 않는 ESD 보호 회로.
  3. 외부 전원 단자와 내부 게이트의 드레인사이의 라인에 삽입되어 있는 CMOS 인버터를 구비하고 있고, 상기 내부 게이트의 드레인이 상기 외부 전원 단자에 직접 접속되지 않는 ESD 보호 회로.
KR1019980023234A 1997-06-20 1998-06-20 정전 보호 회로 KR100275612B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-180601 1997-06-20
JP9180601A JP2894328B2 (ja) 1997-06-20 1997-06-20 Esd保護回路

Publications (2)

Publication Number Publication Date
KR19990007170A KR19990007170A (ko) 1999-01-25
KR100275612B1 true KR100275612B1 (ko) 2000-12-15

Family

ID=16086115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023234A KR100275612B1 (ko) 1997-06-20 1998-06-20 정전 보호 회로

Country Status (3)

Country Link
US (1) US6043968A (ko)
JP (1) JP2894328B2 (ko)
KR (1) KR100275612B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
KR100438669B1 (ko) * 2001-12-31 2004-07-03 주식회사 하이닉스반도체 정전기 특성이 향상된 반도체 장치
KR100487947B1 (ko) * 2002-11-22 2005-05-06 삼성전자주식회사 클럭 스퀘어 회로
JP4458814B2 (ja) * 2003-11-05 2010-04-28 三洋電機株式会社 静電破壊保護装置
US7965482B2 (en) 2007-10-10 2011-06-21 Kabushiki Kaisha Toshiba ESD protection circuit and semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659215B2 (ja) * 1988-06-10 1997-09-30 日本電気アイシーマイコンシステム株式会社 マスタスライス型半導体集積回路
JPH0575433A (ja) * 1991-09-17 1993-03-26 Nec Ic Microcomput Syst Ltd 入力バツフア回路
JP2884946B2 (ja) * 1992-09-30 1999-04-19 日本電気株式会社 半導体集積回路装置
US5319252A (en) * 1992-11-05 1994-06-07 Xilinx, Inc. Load programmable output buffer
US5543734A (en) * 1994-08-30 1996-08-06 Intel Corporation Voltage supply isolation buffer
US5576654A (en) * 1995-05-16 1996-11-19 Harris Corporation BIMOS driver circuit and method

Also Published As

Publication number Publication date
US6043968A (en) 2000-03-28
KR19990007170A (ko) 1999-01-25
JP2894328B2 (ja) 1999-05-24
JPH1117117A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
EP0171495B1 (en) Mos transistor circuit with breakdown protection
EP0575062B1 (en) ESD protection of output buffers
JP3566512B2 (ja) 静電気保護回路
US6337787B2 (en) Gate-voltage controlled electrostatic discharge protection circuit
KR900001398B1 (ko) 양방성 입출력 셀
KR100275612B1 (ko) 정전 보호 회로
US6833590B2 (en) Semiconductor device
US6583475B2 (en) Semiconductor device
KR100270949B1 (ko) 극성에 상관없이 내부 회로를 보호하기 위하여 전원 공급 단자들 사이에 적용한 정전기 방지 회로
KR100423846B1 (ko) 반도체 장치의 정전기 보호 회로
US6291964B1 (en) Multiple power source electrostatic discharge protection circuit
US6757148B2 (en) Electro-static discharge protection device for integrated circuit inputs
US4806795A (en) Transfer gate circuit protected from latch up
JP3100137B2 (ja) 半導体集積装置
JP3355651B2 (ja) 静電気保護回路及び半導体装置
JP3455001B2 (ja) 半導体装置
KR200151442Y1 (ko) 집적 회로용 정전기 보호회로
KR100240274B1 (ko) 반도체 메모리소자의 입력보호회로
US5115297A (en) Complementary type semiconductor integrated circuit device
KR100248341B1 (ko) Cmos의 배열방법
JPH0669429A (ja) 半導体回路
KR100557642B1 (ko) 반도체 메모리 장치의 정전기 보호회로
JP2000208639A (ja) 半導体装置
JPS63219153A (ja) 半導体集積回路
KR100199048B1 (ko) 정전기 보호회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee