CN104022111A - 一种具有双向防护能力的静电放电保护结构 - Google Patents

Abstract

一种具有双向防护能力的静电放电保护结构，包括P型衬底，N型阱区、第一P型重掺杂区、第二P型重掺杂区，第一N型重掺杂区、第二N型重掺杂区、第三N型重掺杂区和第四N型重掺杂区，第一场氧化层、第二场氧化层、第三场氧化层、第四场氧化层和栅氧化层，栅多晶硅层，第一金属层，第二金属层，第三金属层，第四金属层，第五金属层，金属层二。本发明结构在正负方向上都具有耐压能力，保证了该结构不会影响内部电路的正常工作，且遇到静电放电脉冲时能够提供正负两个方向的静电放电电流泄放路径，达到静电放电保护的目的，可以用于需要双向静电放电保护的集成电路。

Description

一种具有双向防护能力的静电放电保护结构

技术领域

本发明主要涉及集成电路的静电保护领域，更具体的说涉及一种具有双向防护能力的静电放电保护结构。

背景技术

随着集成电路制造工艺的不断发展，金属氧化物半导体器件的尺寸变得越来越小，进入了纳米的阶段，以提高集成电路的性能和运算速度以及降低芯片的制造成本。随着器件尺寸的不断下降，随之带来一些器件可靠性问题。在芯片和器件的可靠性问题研究方面，静电放电应力带来的危害尤为显著。统计表明，35%以上的集成电路失效都是由静电放电引起的，这使得半导体产业每年有着不小的损失。静电放电所引起的失效或者是直接灾难性的，或者是潜在性的；前者使集成电路不能正常工作，后者会带来失效或寿命问题。因此对静电放电的研究和保护具有十分重要的意义。

现阶段的静电放电防护结构多为单一方向的防护。例如，在集成电路中电源线与地线之间的防护，只需要在它们之间加一个单一方向的静电放电防护结构就可以满足防护要求。但是，在某些集成电路中，设计其电源电压不工作在某一固定的值，电压值会正负的改变，那么普通的静电放电防护结构不仅不能满足这类集成电路的防护要求，有可能还会影响集成电路正常的工作。因此就需要一种能够有双向静电放电防护能力的结构来满足这一设计要求。

本发明就是针对上述问题，提出了一种具有双向防护能力的静电放电保护结构。该结构具有正负两个静电放电保护回路，且具有正负耐压的特性，该结构经过实际的流片实验和后续的测试证明具有双向的静电放电防护能力。

发明内容

本发明提出了一种用于对内部电路提供双向的静电放电防护的具有双向防护能力的静电放电保护结构。

本发明采用如下技术方案：一种具有双向防护能力的静电放电保护结构，包括P型衬底，其特征在于，在P型衬底内设有N型阱区并依次设有第一N型重掺杂区、第一P型重掺杂区、第二N型重掺杂区、第二P型重掺杂区、第三N型重掺杂区及第四N型重掺杂区，并且，第一N型重掺杂区、第一P型重掺杂区及第二N型重掺杂区位于N型阱区内，所述第二P型重掺杂区、第三N型重掺杂区及第四N型重掺杂区位于N型阱区的外部，在P型衬底的表面依次设有第一场氧化层、第二场氧化层、第三场氧化层、第四场氧化层和栅氧化层，并且，第一场氧化层位于第一N型重掺杂区与第一P型重掺杂区之间，第二场氧化层位于第一P型重掺杂区与第二N型重掺杂区之间，第三场氧化层位于第二N型重掺杂区与第二P型重掺杂区之间，第四场氧化层位于第二P型重掺杂区与第三N型重掺杂区之间，栅氧化层位于第三N型重掺杂区与第四N型重掺杂区之间，在栅氧化层的表面上设有多晶硅层，在第一N型重掺杂区、第一P型重掺杂区、第二N型重掺杂区、第二P型重掺杂区、第三N型重掺杂区、第四N型重掺杂区、第一场氧化层、第二场氧化层、第三场氧化层、第四场氧化层和栅多晶硅层上表面设有钝化层，在第一N型重掺杂区连接有第一金属层，在第一P型重掺杂区表面连接有第二金属层，在第二N型重掺杂区表面连接有第三金属层，在第二P型重掺杂区、第三N型重掺杂区和栅多晶硅层表面连接有第四金属层，在第四N型重掺杂区表面连接有第五金属层，所述N型阱区的一个边界位于第三场氧化层下方且与其有部分交叠，所述第四金属层引出外接地，所述第二金属层引出外接被保护电路，所述第一金属层、第三金属层和第五金属层由金属层二相连接，所述P型衬底、第三N型重掺杂区、第四N型重掺杂区、栅氧化层和栅多晶硅层构成用于正向静电放电保护的N型金属氧化物半导体场效应晶体管，所述第一P型重掺杂区、N型阱区和第一N型重掺杂区、第二N型重掺杂区构成用于负向静电放电保护的二极管，所述第四N型重掺杂区与第五金属层相连接处与栅多晶硅层要留有0.5-1μm的距离，以提高该结构对静电放电的保护能力。

与现有技术相比，本发明具有如下优点：

（1）    本发明结构利用所述第四金属层引出外接地，所述第二金属层引出外接被保护电路，当内部电路正常工作在正电压时，第四N型重掺杂区和P型衬底形成的PN结反偏，实现了耐压，保证了本发明结构不会影响内部电路的正常工作。

（2）    本发明结构在所述第二金属层受到静电放电正脉冲冲击时，结合图4可以看出，静电将通过所述第一P型重掺杂区和N型阱区形成的正向PN结传导到第一N型重掺杂区和第二N型重掺杂区，再通过第一金属层和第三金属层传导到金属层二，随后通过金属层二传导到第五金属层和与其相接的第四N型重掺杂区，此时，所述第四N型重掺杂区和P型衬底形成的PN结反偏；随着静电放电脉冲不断增加，该PN结达到雪崩击穿，雪崩产生的空穴电流被所述的第二P型重掺杂区所收集，因为衬底电阻的存在，空穴电流在流经衬底电阻时形成电势差，当所述第三N型重掺杂区与P型衬底形成的PN结达到0.7伏时，第三N型重掺杂区、第四N型重掺杂区和P型衬底形成的寄生NPN晶体管开启提供正向的静电放电电流的泄放路径；图6所示为本发明结构流片测试时正向的传输线脉冲（TLP）曲线，可以看到该结构可以承受的正向静电放电电流达到4安培。

（3）    本发明结构利用所述第四金属层引出外接地，所述第二金属层引出外接被保护电路，内部电路正常工作在负电压时，第一P型重掺杂区和N型阱区形成的PN结反偏，也实现了耐压，保证了本发明结构不会影响内部电路的正常工作。

（4）    本发明结构在所述第二金属层受到静电放电负脉冲冲击时，结合图5可以看出，静电通过第二P型重掺杂区、P型衬底和第四N型重掺杂区形成的正向PN结传导到第五金属层，再通过金属层二传导到第一金属层和第三金属层，随后静电传导到第一N型重掺杂区、第二N型重掺杂区和N型阱区，此时，所述N型阱区与第一P型重掺杂区形成的PN结反偏；随着静电脉冲不断增加，该PN结达到雪崩击穿，直接提供负向的静电放电电流的泄放路径；图7所示为本发明结构流片测试时负向的TLP曲线，可以看到该结构可以承受的负向静电放电电流达到3.3安培。

（5）    本发明结构在正负方向上都具有耐压能力，且遇静电放电脉冲能提供正负静电放电电流泄放路径，有效的保护了内部电路不受损伤；同时，本发明制作工艺可以与现有CMOS工艺兼容，易于制备。 

附图说明

图1本发明一种具有双向防护能力的静电放电保护结构示意图；

图2本发明在静电放电脉冲下电学连接关系图；

图3本发明在静电放电脉冲下等效电路图；

图4本发明在正向脉冲下电流泄放路径；

图5本发明在负向脉冲下电流泄放路径；

图6本发明流片测试时正向的TLP测试曲线；

图7本发明流片测试时负向的TLP测试曲线。

具体实施方式

本发明提出了一种具有双向防护能力的静电放电保护结构。该结构可以用于对集成电路的静电放电保护。通过合理的版图布局和参数调整，可以适用于不同要求的集成电路静电放电的保护。该结构具有正负两个方向的静电放电电流泄放通道，不同于一般的单向静电放电保护结构，可以满足对某些集成电路正负静电放电防护的特殊要求。

结合图1所示，对本发明做详细的说明，一种具有双向防护能力的静电放电保护结构，包括P型衬底1，其特征在于，在P型衬底1内设有N型阱区2并依次设有第一N型重掺杂区21、第一P型重掺杂区20、第二N型重掺杂区19、第二P型重掺杂区18、第三N型重掺杂区17及第四N型重掺杂区15，并且，第一N型重掺杂区21、第一P型重掺杂区20及第二N型重掺杂区19位于N型阱区2内，所述第二P型重掺杂区18、第三N型重掺杂区17及第四N型重掺杂区15位于N型阱区2的外部，在P型衬底1的表面依次设有第一场氧化层5、第二场氧化层7、第三场氧化层9、第四场氧化层11和栅氧化层16，并且，第一场氧化层5位于第一N型重掺杂区21与第一P型重掺杂区20之间，第二场氧化层7位于第一P型重掺杂区20与第二N型重掺杂区19之间，第三场氧化层9位于第二N型重掺杂区19与第二P型重掺杂区18之间，第四场氧化层11位于第二P型重掺杂区18与第三N型重掺杂区17之间，栅氧化层16位于第三N型重掺杂区17与第四N型重掺杂区15之间，在栅氧化层16的表面上设有多晶硅层12，在第一N型重掺杂区21、第一P型重掺杂区20、第二N型重掺杂区19、第二P型重掺杂区18、第三N型重掺杂区17、第四N型重掺杂区15、第一场氧化层5、第二场氧化层7、第三场氧化层9、第四场氧化层11和栅多晶硅层12上表面设有钝化层3，在第一N型重掺杂区21连接有第一金属层4，在第一P型重掺杂区20表面连接有第二金属层6，在第二N型重掺杂区19表面连接有第三金属层8，在第二P型重掺杂区18、第三N型重掺杂区17和栅多晶硅层12表面连接有第四金属层10，在第四N型重掺杂区15表面连接有第五金属层13，所述N型阱区2的一个边界位于第三场氧化层9下方且与其有部分交叠。

结合如图2所示，所述第四金属层10引出外接地，所述第二金属层6引出外接被保护电路，所述第一金属层4、第三金属层8和第五金属层13由金属层二14相连接，所述P型衬底1、第三N型重掺杂区17、第四N型重掺杂区15、栅氧化层16和栅多晶硅层12构成用于正向静电放电保护的N型金属氧化物半导体场效应晶体管，所述第一P型重掺杂区20、N型阱区2和第一N型重掺杂区21、第二N型重掺杂区19构成用于负向静电放电保护的二极管，所述第四N型重掺杂区15与第五金属层13相连接处与离栅多晶硅层12要留有0.5-1μm的距离，以提高该结构对静电放电的保护能力。

所述第二金属层6接被保护电路，所述第四金属层10接地。当所述第二金属层14受到静电放电正脉冲冲击时，结合图4可以看到，静电将通过所述第一P型重掺杂区20和N型阱区2形成的正向PN结传导到第一N型重掺杂区21和第二N型重掺杂区19，再通过第一金属层4和第三金属层8传导到金属层二14，随后通过金属层二14传导到第五金属层13和与其相接的第四N型重掺杂区15，此时，所述第四N型重掺杂区15和P型衬底1形成的PN结反偏；随着静电放电脉冲不断增加，该PN结达到雪崩击穿，雪崩产生的空穴电流被所述的第二P型重掺杂区18所收集，因为衬底电阻的存在，空穴电流在流经衬底电阻时形成电势差，当所述第三N型重掺杂区17与P型衬底1形成的PN结达到0.7伏时，寄生的NPN晶体管开启提供正向的静电放电电流的泄放路径。

当所述第二金属层6受到静电放电负脉冲冲击时，结合图5可以看到，静电通过第二P型重掺杂区18，P型衬底1和第四N型重掺杂区15形成的正向PN结传导到第五金属层13，再通过金属层二14传导到第一金属层4和第三金属层8，随后静电传导到第一N型重掺杂区21，第二N型重掺杂区19和N型阱区2，此时，所述N型阱区2与第一P型重掺杂区20形成的PN结反偏；随着静电脉冲不断增加，该PN结达到雪崩击穿，直接提供负向的静电放电电流的泄放路径。

图3、图4显示了该结构经过流片后的传输线脉冲测试结果，可以看到该结构在正负方向的两个脉冲下都有12伏左右的耐压，可以用于低压集成电路的保护，而且根据传输线脉冲和静电放电测试中人体放电模型的对应关系可得到该结构正负的防护能力都超过了的2千伏，可以有效的保护内部电路。

本发明结构在正负向都有耐压，可以提供正负向的静电放电泄放路径，有效的保护内部的集成电路，达到了对于内部电路双向静电放电防护的要求。

Claims (2)

1.一种具有双向防护能力的静电放电保护结构，包括P型衬底（1），其特征在于，在P型衬底（1）内设有N型阱区（2）并依次设有第一N型重掺杂区（21）、第一P型重掺杂区（20）、第二N型重掺杂区（19）、第二P型重掺杂区（18）、第三N型重掺杂区（17）及第四N型重掺杂区（15），并且，第一N型重掺杂区（21）、第一P型重掺杂区（20）及第二N型重掺杂区（19）位于N型阱区（2）内，所述第二P型重掺杂区（18）、第三N型重掺杂区（17）及第四N型重掺杂区（15）位于N型阱区（2）的外部，在P型衬底（1）的表面依次设有第一场氧化层（5）、第二场氧化层（7）、第三场氧化层（9）、第四场氧化层（11）和栅氧化层（16），并且，第一场氧化层（5）位于第一N型重掺杂区（21）与第一P型重掺杂区（20）之间，第二场氧化层（7）位于第一P型重掺杂区（20）与第二N型重掺杂区（19）之间，第三场氧化层（9）位于第二N型重掺杂区（19）与第二P型重掺杂区（18）之间，第四场氧化层（11）位于第二P型重掺杂区（18）与第三N型重掺杂区（17）之间，栅氧化层（16）位于第三N型重掺杂区（17）与第四N型重掺杂区（15）之间，在栅氧化层（16）的表面上设有多晶硅层（12），在第一N型重掺杂区（21）、第一P型重掺杂区（20）、第二N型重掺杂区（19）、第二P型重掺杂区（18）、第三N型重掺杂区（17）、第四N型重掺杂区（15）、第一场氧化层（5）、第二场氧化层（7）、第三场氧化层（9）、第四场氧化层（11）和栅多晶硅层（12）上表面设有钝化层（3），在第一N型重掺杂区（21）连接有第一金属层（4），在第一P型重掺杂区（20）表面连接有第二金属层（6），在第二N型重掺杂区（19）表面连接有第三金属层（8），在第二P型重掺杂区（18）、第三N型重掺杂区（17）和栅多晶硅层（12）表面连接有第四金属层（10），在第四N型重掺杂区（15）表面连接有第五金属层（13），所述N型阱区（2）的一个边界位于第三场氧化层（9）下方且与其有部分交叠，所述第四金属层（10）引出外接地，所述第二金属层（6）引出外接被保护电路，所述第一金属层（4）、第三金属层（8）和第五金属层（13）由金属层二（14）相连接，所述P型衬底（1）、第三N型重掺杂区（17）、第四N型重掺杂区（15）、栅氧化层（16）和栅多晶硅层（12）构成用于正向静电放电保护的N型金属氧化物半导体场效应晶体管，所述第一P型重掺杂区（20）、N型阱区（2）和第一N型重掺杂区（21）、第二N型重掺杂区（19）构成用于负向静电放电保护的二极管。

2.根据权利要求1所述的一种具有双向防护能力的静电放电保护结构，其特征在于，所述第四N型重掺杂区（15）与第五金属层（13）相连接处与栅多晶硅层（12）要留有0.5-1μm的距离，以提高该结构对静电放电的保护能力。