CN102568402A - 一种电平转换使能控制电路 - Google Patents

Abstract

本发明涉及一种电平转换使能控制电路，它包括依次串联在一外部电源与地之间的第一限流模块和第一MOS管、依次串联在所述外部电源与地之间的第二限流模块和第二MOS管、并联在所述第一MOS管的漏极和源极之间的第一电压钳位模块以及并联在所述第二限流模块两端的且相互串联的第二电压钳位模块和第三限流模块。本发明有效避免了电平转换电路本身MOS管的栅源电压VGS过大的问题，同时电路输出的电压又可以去开启和关闭后面的被控电路，而不会造成其损坏。

Description

一种电平转换使能控制电路

技术领域

本发明涉及集成电路，尤其涉及一种用于基于BCD工艺(在同一芯片上制作双极管bipolar、CMOS和DMOS器件的单片集成工艺)开发的列驱动电路的电平转换使能控制电路。

背景技术

在用于大尺寸TFT-LCD屏的列驱动电路(Source Driver)中，当采用HV(HighVoltage，高压)CMOS工艺开发时，由于该工艺提供的MOS管的阈值电压大、跨导小、导通电阻大，因此，对于大负载应用而言，其输出电路的面积会比较大。为了解决上述问题，业内人士开始利用BCD工艺中的LDMOS器件的跨导大、导通电阻小的特征，基于BCD工艺，开发用于大尺寸TFT-LCD屏的列驱动电路，从而减小输出电路的面积，缩小列驱动电路的面积。

如图1所示，在上述的基于BCD工艺开发的列驱动电路中，通常是采用在MOS管的栅极加控制电压来实现对电路的开闭控制的，即在PMOS管M2’的栅极输入一使能控制信号VCP，在NMOS管M3’的栅极输入一使能控制信号VCN，通过改变使能控制信号VCP、VCN的大小来开闭PMOS管M1’和NMOS管M4’；具体来说，当使能控制信号VCP与模拟地GNDA的电位一致为0时，PMOS管M1’关闭，从而输出信号VPB的电位近似为模拟电源VDDA，同理，当使能控制信号VCN的电位与模拟电源VDDA一致时，NMOS管M4’关闭，使得输出信号VNB的电位近似为模拟地GNDA的电位；使能时，令使能控制信号VCP、VCN的电位分别为模拟电源VDDA和模拟地GNDA的电位，此时，PMOS管M2’和NMOS管M3’被关闭，从而让NMOS管M1’和PMOS管M4正常工作。上述的使能控制信号VCP、VCN由使能控制电路产生。

在高压工艺中，使能控制电路一般通过一个电平转换电路来实现，即将低电源域的逻辑电位变换到高电源域来控制电路的开启和关闭；如图2所示，在这种传统的基于高压工艺的电平转换使能控制电路中，输入信号IN为低电源域的逻辑输入信号，其逻辑高为VDD，逻辑低为GND，输出信号OUT、OUTB分别为高电源域的逻辑输出信号，其中VDD为数字电源，VDDA为模拟电源，GND为数字地，GNDA为模拟地，且数字地GND和模拟地GNDA的电位为0；当输入信号IN＝VDD时，输出信号OUT＝VDDA；输出信号OUTB＝GNDA；当输入信号IN＝GND时，输出信号OUT＝GNDA；输出信号OUTB＝VDDA；由此可知，只要将输出信号OUT、OUTB分别输出给图1中的使能控制信号VCP、VCN，就可以实现对图1中电路的开闭控制，例如当输入信号IN为高时，电路工作在使能状态。

然而，由于高压工艺中器件的栅源(GS)或者栅衬(GB)耐压小(栅氧层比较薄)，因此，上述基于高压工艺的传统电平转换使能控制电路运用在BCD工艺中，就会产生下列问题：

1、电平转换使能控制电路中的MOS管会损坏；

例如在图2中，当输入信号IN为高(即＝VDD)时，PMOS管M4”的栅压为GNDA，此时PMOS管M4”的栅源电压为VDDA，PMOS管M4”会因该栅源电压太高而损坏；当输入信号IN为低(即＝GND)时，同理，NMOS管M3”也会损坏。

2、在非使能(disable)时，由于此时MOS管的栅源电压太高，已经足以击穿栅氧层，因此，电平转换使能控制电路的输出电压也不能直接用于关闭DMOS管。

综上所述，传统的电平转换使能控制电路用在BCD工艺中，主要出现的问题是输入MOS管的栅电压(即输入信号IN)在0和VDDA之间变化会使得MOS管的栅源电压最高达到VDDA，从而造成栅氧击穿，或者栅衬击穿。

发明内容

为了解决上述现有技术存在的问题，本发明旨在提供一种电平转换使能控制电路，以防止栅源击穿，并有效控制在列驱动电路中的后续电路。

本发明所述的一种电平转换使能控制电路，它包括依次串联在一外部电源与地之间的第一限流模块和第一MOS管、依次串联在所述外部电源与地之间的第二限流模块和第二MOS管、并联在所述第一MOS管的漏极和源极之间的第一电压钳位模块以及并联在所述第二限流模块两端的且相互串联的第二电压钳位模块和第三限流模块，其中，所述第一MOS管的栅极接收一使能输入信号，其漏极输出第一使能输出信号；所述第二MOS管的栅极与所述第一MOS管的漏极连接，其源极接地；所述第二电压钳位模块和第三限流模块之间输出第二使能输出信号。

在上述的电平转换使能控制电路中，

所述第一限流模块包括依次串联在所述外部电源与所述第一MOS管的漏极之间的第五MOS管和第三电阻，其中，所述第五MOS管的源极与其衬底连接至所述外部电源连接，其漏极与所述第三电阻连接；

所述第二限流模块包括依次串联在所述外部电源与所述第二MOS管的漏极之间的第六MOS管和第四电阻，其中，所述第六MOS管的源极与其衬底连接至所述外部电源连接，其漏极与所述第四电阻连接；

所述第一电压钳位模块包括依次串联在所述第二MOS管的栅极与地之间的第七至第八MOS管，其中，所述第七MOS管的栅极与漏极连接至所述第二MOS管的栅极，所述第八MOS管的栅极与漏极连接至所述第七MOS管的源极，所述第九MOS管的栅极与漏极连接至所述第八MOS管的源极；

所述第二电压钳位模块包括依次串联的第十至第十二MOS管，其中，所述第十MOS管的源极与其衬底连接至所述外部电源连接，其栅极与漏极连接至所述第十一MOS管的源极，且该第十一MOS管的源极与其衬底连接，其栅极与漏极连接至所述第十二MOS管的源极，且该第十二MOS管的源极与其衬底连接，其栅极与漏极连接；

所述第三限流模块包括串联在所述第十二MOS管的漏极与第二MOS管的漏极的第五电阻，且该第二MOS管的漏极输出所述第二使能输出信号。

在上述的电平转换使能控制电路中，所述控制电路包括依次串联在所述外部电源与地之间的第四MOS管、第二电阻、第三MOS管和第一电阻，其中，所述第四MOS管的源极与其衬底连接至所述外部电源连接，其栅极与漏极相连后与所述第五MOS管的栅极以及所述第六MOS管的栅极连接；所述第三MOS管的栅极接收一电流控制使能信号，其漏极与所述第二电阻连接，其源极与所述第一电阻连接。

在上述的电平转换使能控制电路中，所述第一至第三MOS管和第七至第九MOS管为PMOS管，所述第四至第六MOS管和第十至第十二MOS管为NMOS管。

由于采用了上述的技术解决方案，本发明通过第一、第二电压钳位模块对第一、第二使能输出信号进行电压钳位，从而使MOS管的栅电压受到限制，使其不超过MOS管栅氧击穿电压值，从而避免在使能时造成MOS管的损坏，并在Disable时对控制的栅电压应加以钳制，从而不会对后续的被控管造成损坏。

附图说明

图1是列驱动电路中由使能控制电路控制的电路的结构示意图；

图2是现有的基于高压工艺的电平转换使能控制电路的结构示意图；

图3是本发明的一种电平转换使能控制电路的原理框图；

图4是本发明的一种电平转换使能控制电路的具体实施例的结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施例进行详细说明。

请参阅图3，本发明，即一种电平转换使能控制电路，它包括依次串联在一外部电源VDDA与地GNDA之间的第一限流模块1和第一MOS管M1、依次串联在外部电源VDDA与地GNDA之间的第二限流模块2和第二MOS管M2、并联在第一MOS管M1的漏极和源极之间的第一电压钳位模块4以及并联在第二限流模块两端2的且相互串联的第二电压钳位模块5和第三限流模块3，其中，第一MOS管M1的栅极接收一使能输入信号ENA，其漏极输出第一使能输出信号ENTN；第二MOS管M2的栅极与第一MOS管M1的漏极连接，其源极接地GNDA；第二电压钳位模块5和第三限流模块之间输出第二使能输出信号ENTP。

在上述电路中，设使能输入信号ENA的逻辑高为VDD：

当使能输入信号ENA＝VDD时，第一MOS管M1导通，通过第一限流模块1可以限制该路电流的大小，此时，第一使能输出信号ENTN＝GNDA＝0；此时，与第二MOS管M2的栅级连接的第一电压钳制模块4不工作，从而使得第二MOS管M2关闭，第二使能输出信号ENTP＝VDDA＝0；

当使能输入信号ENA＝GNDA＝0时，第一MOS管M1关闭，第一使能输出信号ENTN通过第一电压钳制模块4被钳制在一个电压值，设为V0，该电压可使第二MOS管M2导通，而不会使其损坏，所以第一使能输出信号ENTN可以控制后面的NMOS管，也不会使被控制的NMOS管损坏；同理，第二使能输出信号ENTP通过第二电压钳位模块5也被钳制在一个电压值，设为VDDA-V1，该电压可以关闭被控电路中的PMOS管，而不会使得PMOS管损坏。

图3中的第一至第三限流模块用于限制其所在支路的电路，它们可以通过电流源实现，也可以通过直接加电阻来实现；第一、第二电压钳位模块4、5可以通过二极管连接或者加电阻等方式实现。

如图4所示，基于上述电平转换使能控制电路的一种具体实施例如下：

第一限流模块1包括依次串联在外部电源VDDA与第一MOS管M1的漏极之间的第五MOS管M5和第三电阻R3，其中，第五MOS管M5的源极与其衬底连接至外部电源VDDA连接，其漏极与第三电阻R3连接；

第二限流模块2包括依次串联在外部电源VDDA与第二MOS管M2的漏极之间的第六MOS管M6和第四电阻R4，其中，第六MOS管M6的源极与其衬底连接至外部电源VDDA连接，其漏极与第四电阻R4连接；

第一电压钳位模块4包括依次串联在第二MOS管M2的栅极与地GNDA之间的第七至第八MOS管M7至M8，其中，第七MOS管M7的栅极与漏极连接至第二MOS管M2的栅极，第八MOS管M8的栅极与漏极连接至第七MOS管M7的源极，第九MOS管M9的栅极与漏极连接至第八MOS管M8的源极；

第二电压钳位模块5包括依次串联的第十至第十二MOS管M10至M12，其中，第十MOS管M10的源极与外部电源VDDA连接，其栅极与漏极连接至第十一MOS管M11的源极，且第十一MOS管M11的源极与其衬底连接，其栅极与漏极连接至第十二MOS管M12的源极，第十二MOS管M12的源极与其衬底连接，其栅极与漏极连接；

第三限流模块3包括串联在第十二MOS管M12的漏极与第二MOS管M2的漏极的第五电阻R5，且该第二MOS管M2的漏极输出第二使能输出信号ENTP。

在本实施例中，控制电路还包括依次串联在外部电源VDDA与地GNDA之间的第四MOS管M4、第二电阻R2、第三MOS管M3和第一电阻R1，其中，第四MOS管M4的源极与其衬底连接至外部电源VDDA连接，其栅极与漏极相连后与第五MOS管M5的栅极以及第六MOS管M6的栅极连接；第三MOS管M3的栅极接收一电流控制使能信号ENABIAS，其漏极与第二电阻R2连接，其源极与第一电阻R1连接。

另外，本实施例中的第一至第三MOS管M1至M3和第七至第九MOS管M7至M9均为PMOS管，第四至第六MOS管M4至M6和第十至第十二MOS管M10至M12均为NMOS管。

在本实施例中，设电流控制使能信号ENABIAS和使能输入信号ENA的逻辑高为VDD：

当电流控制使能信号ENABIAS＝VDD时，偏置电流I产生，且偏置电流I的大小可由公式(1)计算得出：

$I=\frac{V_{\mathrm{ENBIAS}}-V_{\mathrm{GSM}3}}{R1}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}{(V_{\mathrm{GSM}3}-V_{\mathrm{TH}})}^2---\left(1\right)$

式中，V_GSM3为第三MOS管M3的栅源电压，R1为第一电阻R1的电阻值，为第三MOS管M3的宽长比，μ_n为M1管子的电子迁移率，C_ox为单位面积的栅氧层电容，V_TH为第三MOS管M3的阈值电压，V_ENBIAS为电流控制使能信号ENBIAS的电压。

当电流控制使能信号ENABIAS＝GNDA＝0时，不产生偏置电流I，即I＝0。

在产生偏置电流I的情况下：

当使能输入信号ENA＝VDD时，电路使能，此时，第一使能输出信号ENTN＝GNDA＝0，第二使能输出信号ENTP＝VDDA，第一限流模块1限制流过第一MOS管M1的电流；

当使能输入信号ENA＝GNDA＝0时，电路disable，此时，第一使能输出信号ENTN＝3VGS1，式中，3VGS1为第七至第九MOS管M7至M9的栅源电压之和，第二使能输出信号ENTP＝VDDA-3VGS2，式中，3VGS2为第十至第十二MOS管M10至M12的栅源电压之和；第三限流模块3限制流过第二MOS管M2的电流。

本发明具有下列优点：

1、电路中的MOS管不会被击穿损坏；

2、输出的使能信号可以用来控制后面的电路，同时不会对后面的被控管造成损坏，特别在disable时，被控MOS管的栅源电压被钳制在3VGS的电压，通过有效的设置电流可以保证3VGS不会击穿被控MOS管的栅氧层。

综上所述，本发明有效避免了电平转换电路本身MOS管的栅源电压VGS过大的问题，同时电路输出的电压又可以去开启和关闭后面的被控电路，而不会造成其损坏。

以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本发明将以所附权利要求书界定的范围作为本发明的保护范围。

Claims (4)

1.一种电平转换使能控制电路，其特征在于，所述控制电路包括依次串联在一外部电源与地之间的第一限流模块和第一MOS管、依次串联在所述外部电源与地之间的第二限流模块和第二MOS管、并联在所述第一MOS管的漏极和源极之间的第一电压钳位模块以及并联在所述第二限流模块两端的且相互串联的第二电压钳位模块和第三限流模块，其中，所述第一MOS管的栅极接收一使能输入信号，其漏极输出第一使能输出信号；所述第二MOS管的栅极与所述第一MOS管的漏极连接，其源极接地；所述第二电压钳位模块和第三限流模块之间输出第二使能输出信号。

2.根据权利要求1所述的电平转换使能控制电路，其特征在于，

所述第一限流模块包括依次串联在所述外部电源与所述第一MOS管的漏极之间的第五MOS管和第三电阻，其中，所述第五MOS管的源极与其衬底连接至所述外部电源连接，其漏极与所述第三电阻连接；

所述第二限流模块包括依次串联在所述外部电源与所述第二MOS管的漏极之间的第六MOS管和第四电阻，其中，所述第六MOS管的源极与其衬底连接至所述外部电源连接，其漏极与所述第四电阻连接；

所述第一电压钳位模块包括依次串联在所述第二MOS管的栅极与地之间的第七至第八MOS管，其中，所述第七MOS管的栅极与漏极连接至所述第二MOS管的栅极，所述第八MOS管的栅极与漏极连接至所述第七MOS管的源极，所述第九MOS管的栅极与漏极连接至所述第八MOS管的源极；

所述第二电压钳位模块包括依次串联的第十至第十二MOS管，其中，所述第十MOS管的源极与其衬底连接至所述外部电源连接，其栅极与漏极连接至所述第十一MOS管的源极，且该第十一MOS管的源极与其衬底连接，其栅极与漏极连接至所述第十二MOS管的源极，且该第十二MOS管的源极与其衬底连接，其栅极与漏极连接；

所述第三限流模块包括串联在所述第十二MOS管的漏极与第二MOS管的漏极的第五电阻，且该第二MOS管的漏极输出所述第二使能输出信号。

3.根据权利要求2所述的电平转换使能控制电路，其特征在于，所述控制电路包括依次串联在所述外部电源与地之间的第四MOS管、第二电阻、第三MOS管和第一电阻，其中，所述第四MOS管的源极与其衬底连接至所述外部电源连接，其栅极与漏极相连后与所述第五MOS管的栅极以及所述第六MOS管的栅极连接；所述第三MOS管的栅极接收一电流控制使能信号，其漏极与所述第二电阻连接，其源极与所述第一电阻连接。

4.根据权利要求3所述的电平转换使能控制电路，其特征在于，所述第一至第三MOS管和第七至第九MOS管为PMOS管，所述第四至第六MOS管和第十至第十二MOS管为NMOS管。

Images