CN107204774B - 支持多通道输入的冷备份系统高阻态高线性采样保持电路 - Google Patents

支持多通道输入的冷备份系统高阻态高线性采样保持电路 Download PDF

Info

Publication number
CN107204774B
CN107204774B CN201710331473.3A CN201710331473A CN107204774B CN 107204774 B CN107204774 B CN 107204774B CN 201710331473 A CN201710331473 A CN 201710331473A CN 107204774 B CN107204774 B CN 107204774B
Authority
CN
China
Prior art keywords
transistor
pmos
nmos
digital inverter
stage digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710331473.3A
Other languages
English (en)
Other versions
CN107204774A (zh
Inventor
杨平
李大刚
岑远军
张克林
胡达千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hua Microelectronics Technology Co.,Ltd.
Original Assignee
Chengdu Sino Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Sino Microelectronics Technology Co ltd filed Critical Chengdu Sino Microelectronics Technology Co ltd
Priority to CN201710331473.3A priority Critical patent/CN107204774B/zh
Publication of CN107204774A publication Critical patent/CN107204774A/zh
Application granted granted Critical
Publication of CN107204774B publication Critical patent/CN107204774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)

Abstract

支持多通道输入的冷备份系统高阻态高线性采样保持电路，涉及集成电路技术。本发明包括由第一PMOS管和第一NMOS管构成的对管开关模块，其特征在于，包括第一级数字反向器、第二级数字反向器和电源模块，所述第一级数字反向器的输出端与第二级数字反向器的输入端连接与第一参考点，第一参考点与第一PMOS管的栅极连接，第二级数字反向器的输出端与第一NMOS管的栅极连接，第一PMOS管的衬底端与电源模块的输出端连接，第一NMOS管的衬底端接地；所述电源模块包括一个二极管，其正极与系统高电平输入端连接，其负极为输出端。本发明在几乎不增加芯片面积及功耗的条件下，通过更改对管采样开关方案的供电电源，从而将使备机中模拟输入端到地以及模拟通道间均呈高阻态。

Description

支持多通道输入的冷备份系统高阻态高线性采样保持电路
技术领域
本发明涉及集成电路，特别涉及对多路电压信号进行采样保持的多路模数转换类电路。
背景技术
多路模数转换器，可将任意指定通道的输入模拟信号VIN转换为数字信号DOUT输出。
由信号的调制解调理论可知，DOUT通过波形重构，可生成重构模拟信号VOUT，而VOUT＝VIN+(线性转换误差+非线性转换误差)。
因此为使重构模拟信号VOUT最大限度还原输入模拟信号VIN，需将转换误差最小化，通常而言，采样保持电路为模数转换器中非常重要的转换误差引入模块。
由于线性转换误差可通过VOUT波形平移的手段进行有效剔除，故针对采样保持电路的设计重点为降低非线性采样误差。
为提高整机系统的应用可靠性，多通道模数转换器单元在整机中多采用冷备份的方式进行应用，具体应用电路图如图1所示：
经典双通道电压型采样保持电路的冷备份应用结构：
图2所示为经典的双通道冷备份系统中的任意模拟输入端口连接关系图，其中VIN为电压型输入模拟信号，S1、S2为开关控制信号。
针对采样开关而言，目前主流的设计方案共分两种：采用NMOS单管作为采样开关，以及采用NMOS和PMOS对管作为采样开关。上述两种采样开关示意图如图3所示。
在图3所示的开关方案中，由于沟道电荷注入效应，将会在OUT端引入采样误差。
单管方案中，导通时，NMOS管的栅极电压固定为VCC，OUT端引入的采样误差正比于(VCC-VIN)的电压值，因此该采样误差为非线性误差。
对管方案中，由于NMOS管和PMOS管的沟道电荷注入效应方向相反，通过合理设置NMOS管和PMOS管的尺寸，在采样保持时，可有效降低沟道电荷注入效应，因此对管方案的采样非线性误差远远小于单管方案的采样非线性误差。
通过图4中的PMOS管和NMOS管工艺制造结构图，并对比图1的应用环境示意图，可得出备机模块中，NMOS和PMOS的源、漏两级同地的连接关系等效图如图5、图6所示。
由图5和图6可知，冷备份系统中备机的NMOS器件的漏、源两级对地均呈高阻态，PMOS器件的漏、源两级对地均呈低阻态。
由图5和图6还可得出：当VIN1(或VIN2)输入信号电压较高时(例如等于电源电压VCC)，若备机系统的模拟输入端口VIN1和VIN2仅连接NMOS管，由于NMOS管的栅极和衬底电位始终保持GND电位，故两个模拟输入端在仅通过NMOS器件回路时保持开路状态；若备机系统的模拟输入端口VIN1和VIN2连接PMOS管回路，则备机系统的电源电压VCC将会跟随模拟信号变化，且电压幅值等于模拟信号减去二极管导通电压。备机中若模拟输入端口仅连接PMOS时，双通道间等效电路如图7所示。
结合图6和图7可知，当VIN1(或VIN2)电压较高时(例如等于电源电压VCC)，VCC将会大于PMOS管的导通电压，此时PMOS1和PMOS2全部导通，VIN1和VIN2端口呈短路状态。
综上所述，备机系统中，模拟输入端在仅通过NMOS器件回路时，模拟输入对地以及通道间均呈高阻态；模拟输入端在通过PMOS器件回路时，模拟输入对地以及通道间均呈低阻态。
故可得出如下结论：
双通道经典采保结构应用于冷备份模式时，NMOS单管采样开关在备机中模拟输入对地以及模拟输入通道间均呈高阻态，但主机中采样后引入较大的非线性误差；NMOS和PMOS对管采样开关在主机采样后具备较低的非线性误差，但在备机中模拟输入对地以及模拟输入通道间均呈低阻态。
发明内容
本发明所要解决的技术问题是，提供一种冷备份系统高阻态高线性采样保持开关电路能够使备机系统中模拟输入对地以及模拟通道间均呈高阻态，同时保证主机系统采样时引入较低的非线性误差。
本发明解决所述技术问题采用的技术方案是，支持多通道输入的冷备份系统高阻态高线性采样保持电路，包括由第一PMOS管和第一NMOS管构成的对管开关模块，其特征在于，包括第一级数字反向器、第二级数字反向器和电源模块，所述第一级数字反向器的输出端与第二级数字反向器的输入端连接与第一参考点，第一参考点与第一PMOS管的栅极连接，第二级数字反向器的输出端与第一NMOS管的栅极连接，第一PMOS管的衬底端与电源模块的输出端连接，第一NMOS管的衬底端接地；
所述电源模块包括一个二极管，其正极与系统高电平输入端连接，其负极为输出端。
进一步的，所述第一级数字反向器包括第三PMOS管和第三NMOS管，第三PMOS管的漏极与第三NMOS管的漏极连接于第一参考点，第三PMOS管的源极和衬底端与电源模块的输出端连接，第三NMOS管的源极和衬底端接地，第三PMOS管的栅极和第三NMOS管的栅极连接于第一输入点；
所述第二级数字反向器包括包括第四PMOS管和第四NMOS管，第四PMOS管的漏极与第四NMOS管的漏极连接于第二数字反向器的输出端，第四PMOS管的源极和衬底端与电源模块的输出端连接，第四NMOS管的源极和衬底端接地，第四PMOS管的栅极和第四NMOS管的栅极连接于第一参考点。
本发明的有益效果是，在几乎不增加芯片面积及功耗的条件下，通过更改对管采样开关方案的供电电源，从而将使备机中模拟输入端到地以及模拟通道间均呈高阻态。
附图说明
图1为冷备份系统应用图。
图2为双通道经典采样保持电路应用图。
图3为经典采样开关设计方案示意图，其中图3a为单管方案，图3b为对管方案。
图4为PMOS管和NMOS管工艺制造结构图。
图5为备机中NMOS器件的源(漏)级对地等效连接关系示意图。
图6为备机中PMOS器件的源(漏)级对地等效连接关系示意图。
图7为备机中若仅连接PMOS管的双通道间连接关系图。
图8为本发明中的采样开关应用图。
图9为本发明中的采样保持电路的模拟输入端同地端的连接关系示意图。
图10为本发明中双通道模拟输入间PMOS回路应用线路图。
图11为本发明的仿真图。
图12为端口阻抗等效电路图。
图13为IGS同VIN1和VIN2波形仿真图。
图14为IIN1同VIN1和VIN2波形仿真图。
具体实施方式
参见图8，本发明包括由第一PMOS管和第一NMOS管构成的对管开关模块、第一级数字反向器10、第二级数字反向器11和电源模块12，所述第一级数字反向器的输入端接系统自带的电源供电逻辑单元，第一级数字反向器的输出端与第二级数字反向器的输入端连接与第一参考点H1，第一参考点H1与第一PMOS管21的栅极连接，第二级数字反向器11的输出端L1与第一NMOS管22的栅极连接，第一PMOS管21的衬底端与电源模块的输出端连接，第一NMOS管22的衬底端接地；
所述电源模块包括一个二极管，其正极与系统高电平输入端连接，其负极为输出端。
进一步的，所述第一级数字反向器包括第三PMOS管和第三NMOS管，第三PMOS管的漏极与第三NMOS管的漏极连接于第一参考点，第三PMOS管的源极和衬底端与电源模块的输出端连接，第三NMOS管的源极和衬底端接地，第三PMOS管的栅极和第三NMOS管的栅极连接于第一输入点(系统电源供电逻辑单元的输出点)；
所述第二级数字反向器包括包括第四PMOS管和第四NMOS管，第四PMOS管的漏极与第四NMOS管的漏极连接于第二数字反向器的输出端，第四PMOS管的源极和衬底端与电源模块的输出端连接，第四NMOS管的源极和衬底端接地，第四PMOS管的栅极和第四NMOS管的栅极连接于第一参考点。
本发明中的采样开关电路图示意图如图8所示。
本发明中改造电源供电单元包含如下两部分，PMOS和NMOS对管采样单元，至少包含两级数字反向器的控制逻辑单元。其中第一级数字反向器输入端接系统供电逻辑单元输出端(备机中该处为GND电平)，第一级数字反向器输出端接采样开关中PMOS管的栅极，第二级数字反向器输出端接采样开关中NMOS管的栅极。
本发明中，备机系统的模拟输入端到地呈高阻态工作原理为:由图5、图6和图8可知，本发明中的采样保持电路的模拟输入端同地端的连接关系如图9所示。
由图9可知，本发明的采样保持电路，在备机中模拟输入端到地呈高阻态。
本发明中，备机系统的模拟输入间呈高阻态工作原理为：由于在NMOS器件回路中，模拟输入之间呈高阻态，故只需保证本发明中，模拟输入通过PMOS回路仍然呈高阻态即可。将图7的PMOS回路等效电路图带入图8所示的应用环境后，图7的应用电路图如图10所示。
当VIN1和VIN2均保持高电平时(例如均等于系统电源电压VCC)，取VIN1和VIN2两者的较大值定义为VMAX，根据图6的等效图可知，图10中VS电压为VMAX-Vdp(Vdp为二极管正偏压降)，备机系统中电源电压为0，故系统供电逻辑单元的输出全部为GND电平，故H1和H2电压等于VS。因此PMOS1和PMOS2均呈关断状态，故备机中模拟输入端彼此之间呈高阻态。
本发明利用更改对管采样开关方案的供电电源，使NMOS和PMOS对管采样开关在备机中模拟输入端同地以及通道间均呈高阻态，同时确保主机系统采样时引入较低的非线性误差。
仿真验证：
在备机中，设系统地GND为GS，系统电源VCC等效于电阻R(设为1kΩ)同GS的串联，仿真验证图如图11所示，其中M1和M2为PMOS管，M3和M4为NMOS管，设VIN1为0到5V直流扫描电平电压，VIN2为0V固定电平。备机的等效阻抗示意图如图12所示：
由图12可知，模拟输入到地的等效电阻等于VIN1/IGS，模拟通道间等效电阻等于VIN1/(IIN1-IGS)。IGS同VIN1和VIN2波形仿真图如图13所示，IIN1同VIN1和VIN2波形仿真图如图14所示，
由图13、图14可知，IGS最大值≤1nA，IIN1最大值≤2nA，故模拟输入端到地的等效电阻≥5V/1nA＝5GΩ；模拟通道间等效电阻≥5V/(2nA-1nA)＝5GΩ。
综上所述，本发明中的采样保持电路，采用更改对管采样开关方案的供电电源，该结构在几乎不增加任何功耗和芯片面积的情况下，使备机系统中模拟输入对地以及模拟通道间均呈高阻态，同时保证主机系统采样时引入较低的非线性误差。

Claims (1)

1.支持多通道输入的冷备份系统高阻态高线性采样保持电路，包括由第一PMOS管和第一NMOS管构成的对管开关模块，其特征在于，包括第一级数字反向器、第二级数字反向器和电源模块，所述第一级数字反向器的输出端与第二级数字反向器的输入端连接与第一参考点，第一参考点与第一PMOS管的栅极连接，第二级数字反向器的输出端与第一NMOS管的栅极连接，第一PMOS管的衬底端与电源模块的输出端连接，第一NMOS管的衬底端接地；
所述电源模块包括一个二极管，其正极与系统高电平输入端连接，其负极为输出端；
所述第一级数字反向器包括第三PMOS管和第三NMOS管，第三PMOS管的漏极与第三NMOS管的漏极连接于第一参考点，第三PMOS管的源极和衬底端与电源模块的输出端连接，第三NMOS管的源极和衬底端接地，第三PMOS管的栅极和第三NMOS管的栅极连接于第一输入点；
所述第二级数字反向器包括包括第四PMOS管和第四NMOS管，第四PMOS管的漏极与第四NMOS管的漏极连接于第二数字反向器的输出端，第四PMOS管的源极和衬底端与电源模块的输出端连接，第四NMOS管的源极和衬底端接地，第四PMOS管的栅极和第四NMOS管的栅极连接于第一参考点。
CN201710331473.3A 2017-05-11 2017-05-11 支持多通道输入的冷备份系统高阻态高线性采样保持电路 Active CN107204774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710331473.3A CN107204774B (zh) 2017-05-11 2017-05-11 支持多通道输入的冷备份系统高阻态高线性采样保持电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710331473.3A CN107204774B (zh) 2017-05-11 2017-05-11 支持多通道输入的冷备份系统高阻态高线性采样保持电路

Publications (2)

Publication Number Publication Date
CN107204774A CN107204774A (zh) 2017-09-26
CN107204774B true CN107204774B (zh) 2020-11-06

Family

ID=59905660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710331473.3A Active CN107204774B (zh) 2017-05-11 2017-05-11 支持多通道输入的冷备份系统高阻态高线性采样保持电路

Country Status (1)

Country Link
CN (1) CN107204774B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787631B (zh) * 2018-12-19 2020-07-17 西安电子科技大学 一种毫米波模拟采样前端电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235739A (ja) * 1992-02-24 1993-09-10 Oki Electric Ind Co Ltd 出力回路
CN101604867A (zh) * 2009-05-27 2009-12-16 钜泉光电科技（上海）有限公司 一种主电源与后备电源的切换方法和切换电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270981A (zh) * 2011-06-28 2011-12-07 上海宏力半导体制造有限公司 采样开关电路
CN103812472B (zh) * 2014-03-03 2016-06-01 哈尔滨工业大学 抗单粒子瞬态效应的触发器
GB2529686A (en) * 2014-08-29 2016-03-02 Ibm High-speed comparator for analog-to-digital converter
CN104883172A (zh) * 2015-05-26 2015-09-02 周玲 模拟开关电路结构
CN104979804B (zh) * 2015-07-08 2017-09-29 上海灿瑞科技股份有限公司 一种输出过压保护电路
CN106160743B (zh) * 2016-07-06 2019-01-22 电子科技大学 一种用于采样保持电路的栅压自举开关电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235739A (ja) * 1992-02-24 1993-09-10 Oki Electric Ind Co Ltd 出力回路
CN101604867A (zh) * 2009-05-27 2009-12-16 钜泉光电科技（上海）有限公司 一种主电源与后备电源的切换方法和切换电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TFT-LCD周边集成驱动电路的设计;徐杰;《中国优秀硕士学位论文全文数据库信息科技辑》;20040415;第2014年卷(第4期);I135-158 *

Also Published As

Publication number Publication date
CN107204774A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
US7969203B1 (en) Switch-body PMOS switch with switch-body dummies
US8525574B1 (en) Bootstrap switch circuit with over-voltage prevention
US8710897B2 (en) Level shifter and method of using the same
CN102208898B (zh) 差动放大电路
CN1897465B (zh) 具有降低的沟道电导变化的采样和保持电路及其操作方法
KR101569963B1 (ko) 승압 스위치에 대한 시스템 및 방법
CN105187039B (zh) 一种cmos栅压自举开关电路
CN108011624B (zh) 模拟多路复用器
US8698546B1 (en) Switch architecture at low supply voltages
CN107395162B (zh) 箝位电路及箝位电压的方法
CN112953503B (zh) 一种高线性度的栅压自举开关电路
US8723612B2 (en) Trimming circuit for clock source
CN114337709B (zh) 一种差分信号接收器
CN107204774B (zh) 支持多通道输入的冷备份系统高阻态高线性采样保持电路
WO2020147306A1 (zh) 耐压电平转换电路
CN111970004A (zh) 一种不影响器件寿命的自举开关结构
CN101741374B (zh) 无相位失真的电压电平转换器
US20180248551A1 (en) Level shifter for voltage conversion
EP2330741A2 (en) Switch-body PMOS switch with switch-body dummies
US20110148473A1 (en) Switch-body pmos switch with switch-body dummies
US20100117882A1 (en) Semiconductor device
JP6185032B2 (ja) 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
US8305130B2 (en) Clamp circuit using PMOS and NMOS devices
CN116796679A (zh) 一种多电压域cmos io设计
TWI502870B (zh) Voltage conversion device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 2201 and 2301, floor 22-23, building 1, No. 1800, middle section of Yizhou Avenue, high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610041

Patentee after: Chengdu Hua Microelectronics Technology Co.,Ltd.

Address before: 22nd floor, building 1, No. 1800, middle Yizhou Avenue, high tech Zone, Chengdu, Sichuan 610041

Patentee before: CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address