CN104979804B - 一种输出过压保护电路 - Google Patents

Abstract

本发明涉及一种输出过压保护电路，其包括电压检测模块以及迟滞比较器，其中，所述电压检测模块包括：依次串联在所述开关节点与地之间的第一电阻、第二电阻、高压隔离管以及第三电阻，还包括并联在所述第二电阻两端的耦合电容；所述输出过压保护电路还包括一连接在所述电压检测模块与所述迟滞比较器之间的采样保持模块。本发明通过使第一电阻对开关节点的寄生电容抵消第二电阻对地的寄生电容，同时，增加耦合电容抵消高压隔离管的源、漏极对地的寄生电容，从而使检测电压按比例跟随开关节点的电压，实现对升压芯片的开关节点的电压进行迅速检测的目的。

Description

一种输出过压保护电路

技术领域

本发明涉及集成电路开关电源技术领域，尤其涉及一种用于升压型DC-DC集成电路的输出过压保护电路。

背景技术

开关电源以其高效率的优点被广泛应用，开关电源在应用中为防止工作异常导致损坏通常需要多种保护功能，其中过压保护功能是为了防止输出电压过高导致芯片或器件被击穿造成损坏。

图1是典型的升压型DC-DC电路作为LED驱动电路的应用图，过压保护的电压检测通常有两种方法：一是直接对输出电压VOUT进行检测；二是对开关节点SW的电压检测从而间接检测VOUT电压。

对于第一种检测方法，因为升压型DC-DC电路在工作时输出电压VOUT比较稳定，所以对输出电压VOUT进行检测的方法的优点是检测容易，但是对输出电压VOUT的检测需要将该输出电压VOUT反馈回升压芯片内部，而在作为LED驱动的应用中，通常芯片是没有VOUT引脚的，所以为了实现这种检测方法芯片，需要多增加一个管脚，由此增加了芯片的成本。

在第二种检测方法中，需要对开关节点SW的电压进行分压并将该电压送入比较器进行检测。在升压型DC-DC电路中，开关管关断时SW的电压比输出电压VOUT高出一个二极管电压，所以通过对开关节点SW的电压进行分压可以间接检测VOUT电压，采用此种方法的过压保护电路如图2所示。此种方法不需要为升压芯片增加引脚，但开关节点SW的电压波动非常大，而且仅仅在功率管关断时才可以对其进行检测，对于高工作频率高占空比的DC-DC而言，功率管关断时间很短，在很短的关断时间内，开关节点SW的电压会从0上升至很高的电压，分压电阻通常为做在P阱上的多晶硅高阻，多晶硅高阻对地存在寄生电容Cp，这些电容为分布电容，同时，图2中的分压方式使用高压隔离管HVM1，隔离管HVM1的源、漏端对地也有较大的寄生电容，电容分布如图3所示。如图4(a)所示，可以将上述分压电阻R2的分布电容与隔离管HVM1的漏极寄生电容Cpd等效为一个到地的电容CP2，将分压电阻R1的分布电容与隔离管HVM1的源极寄生电容Cps等效为一个到地的寄生电容CP1。隔离管HVM1等效为一个阻值很小的电阻，从而采样点SWS1的相对于SW点的信号为RC响应，R为分压电阻R2的值，C为寄生电容CP1与CP2之和。为了保证分压电路具有较低的功耗，分压电阻R2非常大，通常会达到几百k至几M欧姆，上述电阻与寄生电容会导致检测电压SWS1比SW一定的延迟，且电阻电容值越大，延迟时间越长；而目前的DC-DC电路的发展趋势是开关频率越来越高，且输出过压又通常发生在高占空比的情况下，即此时的检测时间非常短，因此，上述情况会导致检测到的电压值不准确甚至无法检测到开关节点SW的电压的准确值。图4(b)的波形说明了这种情况，由图可见，受寄生效应的影响，实际检测到的电压与所期望的电压相差很大。同时SWS1点的电压变化很快，对比较器的速度要求很高，需要比较器快速反应SWS1点的电压变化，因此增加了电路设计的难度。例如，专利文献CN101212134A中使用二极管反相击穿电压作为检测条件，但其分压电路中同时含有二极管和电阻，因此会导致分压比例不准确，并且该方案中每个开关周期对SW检测，需要快速的比较器，因此对电路要求高。因此这种检测方法的检测难度大，需要快速准确的检测电路以及快速的比较器，否则将无法检测到过压保护(OVP，Over Voltage Protection)状态。

发明内容

为了解决上述现有技术存在的问题，本发明旨在提供一种输出过压保护电路，以消除上述寄生电容的影响，实现对升压型DC-DC集成电路中升压芯片的开关节点的电压进行快速检测的目的，从而准确检测出OVP状态，保护芯片以及器件不受损坏。

本发明所述的一种输出过压保护电路，其包括电压检测模块以及迟滞比较器，其中，所述电压检测模块对部升压芯片的开关节点的电压进行检测，并输出一检测电压，其特征在于，所述电压检测模块包括：依次串联在所述开关节点与地之间的第一电阻、第二电阻、高压隔离管以及第三电阻，还包括并联在所述第二电阻两端的耦合电容，其中：

所述第一电阻的衬底为N阱，且该第一电阻的衬底连接至所述开关节点；

所述第二电阻的衬底为P阱，且该第二电阻的衬底接地；

所述第三电阻的衬底为P阱，且该第三电阻的衬底接地；

所述高压隔离管与所述第三电阻的相连处输出所述检测电压；

所述输出过压保护电路还包括一连接在所述电压检测模块与所述迟滞比较器之间的采样保持模块，其用于对所述检测电压的峰值进行采样保持，并向所述迟滞比较器的正输入端输出一采样保持电压。

在上述的输出过压保护电路中，所述采样保持模块包括：

一反相器，其输入端接收一由所述外部升压芯片提供的控制信号，且该控制信号为所述开关节点处产生的信号经过反相并延迟一预设时间后得到的信号

一传输门，其包括一传输门PMOS管和一传输门NMOS管，其中，所述传输门PMOS管的源极与传输门NMOS管的源极相连并接收所述检测电压，所述传输门PMOS管的漏极与传输门NMOS管的漏极相连并输出所述采样保持电压，所述传输门PMOS管的栅极连接至所述反相器的输入端，所述传输门NMOS管的栅极连接至所述反相器的输出端；以及

一保持电容，其连接在所述传输门NMOS管的漏极与地之间。

在上述的输出过压保护电路中，所述高压隔离管的衬底接地，其漏极与所述第二电阻连接，其源极与所述第三电阻连接，其栅极接收一由所述外部升压芯片提供的使能信号。

在上述的输出过压保护电路中，所述迟滞比较器的负输入端接收一外部输入的基准电压，其输出端输出一过压保护信号。

由于采用了上述的技术解决方案，本发明通过使第一电阻对开关节点的寄生电容抵消第二电阻对地的寄生电容，同时，增加耦合电容抵消高压隔离管的源、漏极对地的寄生电容，从而使检测电压按比例跟随开关节点的电压，实现对升压芯片的开关节点的电压进行迅速检测的目的。同时，本发明采用带有延迟采样功能的采样保持模块，对检测电压的峰值进行采样并保持，从而降低对后续的迟滞比较器的速度要求，使电路简化，并可以降低电路复杂度以及功耗。另外，与现有专利技术(CN101212134A)相比，开关节点SW的电压的分压比例完全由电阻比例决定，因此，分压准确。

附图说明

图1是典型的升压型DC-DC电路作为LED驱动电路的原理图；

图2是现有技术的一种过压保护电路的原理图；

图3是图2所示电路的内部电容分布示意图；

图4(a)是图2所示电路的内部电容的等效示意图；

图4(b)是图2中节点SW、SWS1的电压波形示意图；

图5是本发明一种输出过压保护电路的原理图。

具体实施方式

下面结合附图，给出本发明的较佳实施例，并予以详细描述。

如图5所示，本发明，即一种输出过压保护电路，其包括：电压检测模块1、采样保持模块2以及迟滞比较器CMP1。

具体来说，电压检测模块1包括：依次串联在外部升压芯片的开关节点SW与地之间的第一电阻R1、第二电阻R2、高压隔离管(其具体为一NMOS管)HVM1以及第三电阻R3，还包括并联在第二电阻R2两端的耦合电容C1，其中：

第一电阻R1的衬底为N阱，且其衬底连接至开关节点SW；

第二电阻R2的衬底为P阱，且该衬底接地；

高压隔离管HVM1的衬底接地，其漏极与第二电阻R2连接，其源极与第三电阻R3连接，并输出与开关节点SW处的电压成比例(该比例为R3/(R1+R2+R3)＝1/(1+k)，其中，k＝(R1+R2)/R3)的检测电压SWS1，其栅极接收一使能信号EN，该使能信号EN由升压芯片整体的使能信号提供(即，该高压隔离管HVM1的栅极可与升压芯片的使能端EN连接)，当升压芯片不工作时，使能信号EN为0，此时，高压隔离管HVM1不导通，开关节点SW到地的通路关断，从而防止电流消耗；

第三电阻R3的衬底为P阱，且其衬底接地。

采样保持模块2包括：反相器INV1、传输门TG1以及保持电容C2，其中：反相器INV1的输入端接收一由升压芯片提供的控制信号PG，该控制信号PG为开关节点信号SW经过反相并延迟一定时间后得到的信号(即，该控制信号PG在开关节点信号SW变高并经过一定延迟时间TD后变为0，该延迟是为了保证在传输门TG1导通时，点关节点SW的电压已经完全升高至稳定的电位)，其输出端输出该控制信号PG的反相信号NG；

传输门TG1包括一传输门PMOS管M1和一传输门NMOS管M2，其中，传输门PMOS管M1的源极与传输门NMOS管M2的源极相连至高压隔离管HVM1与第三电阻R3的相连处(即接收检测电压SWS1)，传输门PMOS管M1的漏极与传输门NMOS管M2的漏极相连并输出一采样保持电压SWS2，传输门PMOS管M1的栅极连接至反相器INV1的输入端(即，M1的栅极信号为控制信号PG)，传输门NMOS管M2的栅极连接至反相器INV1的输出端(即，M2的栅极信号为反相信号NG)；

保持电容C2连接在传输门NMOS管M2的漏极与地之间；当控制信号PG为0，传输门TG1导通时，将检测电压SWS1采样至保持电容C2上，当控制信号PG在开关节点信号SW变低时变为1，传输门TG1关断，采样保持电压SWS2由保持电容C2保持。

迟滞比较器CMP1的正输入端接收采样保持电压SWS2，其负输入端接收一基准电压REF(例如为1V)，其输出端输出过压保护信号SW_OVP，迟滞比较器CMP1通过将采样保持电压SWS2与基准电压REF比较，当采样保持电压SWS2超过基准电压REF时，过压保护信号SW_OVP为高，由此即可判定升压芯片OVP。

本发明的工作原理如下：

本发明通过将图2中的分压电阻R2分解为图5中的第一电阻R1和第二电阻R2，并将第一电阻R1做在N阱中，将其阱电位接至开关节点SW，将第二电阻R2做在P阱中，将其阱电位接地。由于在N阱中的电阻阱电位接SW，则其寄生电容为电阻至开关节点SW的电位，在P阱中的电阻阱电位接地，则其寄生电容为电阻至地，因此，通过这种方法，可将传统方法中电阻对地的寄生电容分为两部分，一部分为第一电阻R1对开关节点SW的寄生电容，另一部分为第二电阻R2对地的寄生电容。在实际设计中，通过合理选择第一电阻R1和第二电阻R2的比例，即可使这多晶电阻对地的寄生电容与对开关节点SW的寄生电容相互抵消，从而消除多晶电阻对地的寄生电容的影响。同时，本发明通过增加耦合电容C1，通过其耦合作用，抵消高压隔离管HVM1的源、漏极对地的寄生电容。在实际设计中，通过合理选择耦合电容C1的大小以及高压隔离管HVM1的尺寸，即可使耦合电容C1的耦合效应抵消高压隔离管HVM1的源、漏极对地的寄生电容的影响，综合以上两种方法，可以使检测电压SWS1按比例跟随开关节点SW的电压，从而达到迅速检测的目的。同时，与现有专利相比，本发明还具有对开关节点SW的电压分压比例精准，检测准确的优点。

同时，由于升压芯片内部功率管(即，芯片SW端与GND端之间的功率开关)的开启与开关节点SW的电压从0上升至过压阈值附近都有一定的延迟时间，在该延迟时间之前，开关节点SW的电压没有完全升高，所以上述保持电路传输门的控制信号PG相对功率管开启的延迟时间TD即是用于消除开关节点信号SW相对功率管栅极控制信号的延迟，以保证在对开关节点SW的电压采样时，该电压SW已经完全升高至稳定值。通过上述带有延迟的采样保持模块，可以使采样保持电压SWS2为检测电压SWS1的峰值，该采样保持电压SWS2为一较为稳定的直流电平，从而降低对后续迟滞比较器CMP1的速度要求，简化迟滞比较器CMP1的电路设计并降低电路功耗。

综上所述，本发明在高频率高占空比的情况下仍能准确的检测出开关节点SW的过压情况，同时，本发明的电路仅在升压芯片内部功率管关断时对开关节点SW的电压进行采样，采用采样保持模块将检测电压SWS1的峰值送入迟滞比较器，因此对迟滞比较器的速度要求不高。本发明电路实现简单可靠，可以准确检测出OVP状态，从而保护芯片以及器件不受损坏。

Claims (4)

1.一种输出过压保护电路，其包括电压检测模块以及迟滞比较器，其中，所述电压检测模块对外部升压芯片的开关节点的电压进行检测，并输出一检测电压，其特征在于，所述电压检测模块包括：依次串联在所述开关节点与地之间的第一电阻、第二电阻、高压隔离管以及第三电阻，还包括并联在所述第二电阻两端的耦合电容，其中：

所述第一电阻的衬底为N阱，且该第一电阻的衬底连接至所述开关节点；

所述第二电阻的衬底为P阱，且该第二电阻的衬底接地；

所述第三电阻的衬底为P阱，且该第三电阻的衬底接地；

所述高压隔离管与所述第三电阻的相连处输出所述检测电压；

所述输出过压保护电路还包括一连接在所述电压检测模块与所述迟滞比较器之间的采样保持模块，其用于对所述检测电压的峰值进行采样保持，并向所述迟滞比较器的正输入端输出一采样保持电压。

2.根据权利要求1所述的输出过压保护电路，其特征在于，所述采样保持模块包括：

一反相器，其输入端接收一由所述外部升压芯片提供的控制信号，且该控制信号为所述开关节点处产生的信号经过反相并延迟一预设时间后得到的信号

一传输门，其包括一传输门PMOS管和一传输门NMOS管，其中，所述传输门PMOS管的源极与传输门NMOS管的源极相连并接收所述检测电压，所述传输门PMOS管的漏极与传输门NMOS管的漏极相连并输出所述采样保持电压，所述传输门PMOS管的栅极连接至所述反相器的输入端，所述传输门NMOS管的栅极连接至所述反相器的输出端；以及

一保持电容，其连接在所述传输门NMOS管的漏极与地之间。

3.根据权利要求1或2所述的输出过压保护电路，其特征在于，所述高压隔离管的衬底接地，其漏极与所述第二电阻连接，其源极与所述第三电阻连接，其栅极接收一由所述外部升压芯片提供的使能信号。

4.根据权利要求3所述的输出过压保护电路，其特征在于，所述迟滞比较器的负输入端接收一外部输入的基准电压，其输出端输出一过压保护信号。