CN108011624B - 模拟多路复用器 - Google Patents

模拟多路复用器 Download PDF

Info

Publication number
CN108011624B
CN108011624B CN201711055385.1A CN201711055385A CN108011624B CN 108011624 B CN108011624 B CN 108011624B CN 201711055385 A CN201711055385 A CN 201711055385A CN 108011624 B CN108011624 B CN 108011624B
Authority
CN
China
Prior art keywords
voltage
coupled
input
circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711055385.1A
Other languages
English (en)
Other versions
CN108011624A (zh
Inventor
J·R·戈博尔德
C·S·比尔克
G·莫拉·普绍尔特
C·C·普莱斯
M·C·W·科林
M·M·古玛兰瑟德耶尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Global ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Global ULC filed Critical Analog Devices Global ULC
Publication of CN108011624A publication Critical patent/CN108011624A/zh
Application granted granted Critical
Publication of CN108011624B publication Critical patent/CN108011624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本申请涉及模拟多路复用器。模拟多路复用器可用于对能够具有比上电源电压更高的电压电平的输入电压进行采样。模拟多路复用器包括多个输入开关电路和短接开关电路。多个输入开关电路包括n型或p型横向扩散场效应晶体管(NLDFET或PLDFET)。输入开关电路中的至少一个包括能够对大于多路复用器的上电源电压的输入电压采样的电平移动开关电路。短接开关电路，在多路复用器的输出端，包括电容耦合的栅极驱动电路，并且被配置为在输入电压采样之后将第一差分输出短接到第二差分输出。

Description

模拟多路复用器
技术领域
本发明通常涉及而不是限制于集成电路领域，尤其涉及模拟多路复用器电路。
背景技术
模拟多路复用器包括将多个输入模拟信号通道(例如输入电压)中的所选择的一个切换到单个输出模拟信号通道(例如输出电压)的电路。模拟多路复用器扫描包括多个输入采样电路，每个输入采样电路与相应的一个输入模拟信号通道相关联。
一种类型的开关在Christian Birk等人的美国专利8,604,862中公开。该专利公开了一种具有第一晶体管以接收输入信号的bootstrap开关电路和第二晶体管以提供输出信号。
发明内容
本发明人尤其认识到需要能够对大于电源电压的电压进行采样的模拟多路复用器。本发明通常涉及模拟多路复用器电路，特别是涉及对大于电源电压的电压采样。
模拟多路复用器可用于对能够具有比上电源电压更高的电压电平的输入电压进行采样。模拟多路复用器包括多个输入开关电路。各输入开关电路耦合在相应的输入和第一或第二差分输出中的一个之间。所述多个输入开关电路中的至少一个包括电平移动开关电路，被配置为对能够具有比上电源电压更高的电压电平的输入电压进行采样。短接开关电路耦合在第一和第二差分输出之间。短接开关电路包括电容耦合的栅极驱动电路，并且被配置为在输入电压被采样之后将第一差分输出短接到第二差分输出。
当第一和第二差分输出的每一个上的电压电平未知时，将第一差分输出连接到第二差分输出的短接开关电路可用于模拟多路复用器。短接开关电路包括多个横向扩散场效应晶体管(LDFET)，第一LDFET具有耦合第一电压节点的漏极和耦合第二LDFET的源极的源极。第二LDFET的漏极耦合第二电压节点。栅极驱动电路耦合第一和第二LDFET的栅极。栅极驱动电路包括：电压选择器电路，具有耦合所述第一和第二电压节点的输入；电压降元件，耦合在电压选择器电路的输出和栅极输出之间；控制信号，通过电容耦合栅极输出；和耦合在栅极输出和供电节点之间的电流源。
用于对能够具有比上电源电压更高的电压电平的输入电压进行采样的电平移动开关电路可用于模拟多路复用器。电平移动开关电路包括：耦合输入电压节点和上电源电压的电流电平移动电路。电平移动电路还包括设定输入、复位输入、升高接地和栅极输出。晶体管具有耦合输入电压节点的源极、耦合输出电压节点的漏极和耦合栅极输出的栅极。电压降元件耦合在电动电平移动电路的上电源电压和升高接地之间。第一电流源耦合在升高接地和较低电源电压之间。第一开关耦合在所述设定输入和所述第二电流源之间。第二开关耦合在所述复位输入和所述第二电流源之间，其中所述第二电流源还耦合所述较低电源电压。
一种使用模拟多路复用器的方法，包括对能够具有比上电源电压更高的电压电平的输入电压进行采样。该方法包括在第一输入电压节点和第一差分输出末端之间激活(例如打开)电平移动开关电路。第一输入电压节点包括具有比所述上电源电压更高的电压电平的输入电压。在第二输入电压节点和第二差分输出末端之间激活(例如打开)输入开关电路。在输入电压采样后，将所述第一差分输出末端连接到所述第二差分输出末端。
本节旨在概述本专利申请的主题。本发明不是提供专门的或详尽的解释。包括详细的说明以提供进一步的信息。
附图说明
在不一定按比例绘制的附图中，相同的数字可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可以表示类似组件的不同实例。附图通常以示例但不限制的方式示出在本文中讨论的各种实施例。
图1是例如依照各种实施方案在示例系统中模拟多路复用器的示意图。
图2是例如依照各种实施方案n-横向扩散场效应晶体管(NLDFET)输入开关电路的示意图。
图3是例如依照图2的NLDFET输入开关电路实施方案的驱动电路的示意图。
图4是例如依照各种实施方案p-横向扩散场效应晶体管(PLDFET)输入开关电路的示意图。
图5是例如依照图4的PLDFET输入开关电路实施方案的驱动电路的示意图。
图6是例如依照各种实施方案电平移动输入开关电路的示意图。
图7是例如依照图6的电平移动输入开关电路的电平移动驱动电路的示意图。
图8是例如依照各种实施方案短接开关电路的示意图。
图9是例如依照图8的短接开关电路的栅极驱动电路的示意图。
图10是例如依照图9的驱动电路的自适应电压选择器电路的示意图。
图11是例如依照图8的短接开关电路的开关操作的时序图。
图12是例如依照各种实施方案模拟多路复用器的开关布局的图。
图13是例如依照各种实施方案具有刷新偏置电路的NLDFET和PLDFET输入开关电路的示意图。
图14是例如依照各种实施方案模拟多路复用器操作方法的流程图。
具体实施方式
高压(例如>5V)模拟多路复用器(HVMUX)可以通过在多个差分输入电压之间进行选择来提供切换功能，多个差分输入电压可以在0V和一些最大电压(例如60V)之间变化，并输出采样差分电压。多路复用器可用于各种电压采样场合，例如一堆电池的采样电压。
为了能够对电池堆的所有电压进行采样，多路复用器电源电压应至少与由多路复用器采样的最大电压一样高。然而，当来自串联连接的电池组的顶部电池被采样的最大电压也用作多路复用器的上电源电压(例如VDD)时，会发生问题。顶部电池和多路复用器之间的任何电阻都会导致电阻电压降。该电压降使多路复用器电源电压降低。因此，多路复用器的电源电压最终可能小于被采样的最大电压。使用电平移动开关电路，模拟多路复用器能够采样大于电源电压的电压。
作为操作的一个示例，电动汽车可以具有以串联配置连接的多个5V电池。期望电池控制器电路知道每个电池的状态(例如，充电状态)以及总电池堆电压。多路复用器不是为每个电池采用电压采样电路，而是可以将每个电池作为差分电压进行采样。例如，第一个电池差分电压可能从0V变为5V，第二个电池差分电压可能从5V变为10V，第三个电池差分电压可能会从10V变为15V。整个电池堆将持续下去。在这种应用中，多路复用器可用于选择和采样这些电池差分电压范围之一，并将差分电压输出到另一电路，例如模数转换器(ADC)。ADC将采样的模拟电压转换为该电压的数字表示。数字表示可以用于电池控制器或其他电路。
图1是示例性系统中的模拟多路复用器100的示意图，例如可以包括多路复用器100、ADC 101、多个电池150-155以及一组初级输入开关102。模拟多路复用器可以包括多个输入开关电路120-127、短接开关电路110、差分输出104、106和一组备用输入开关102。
示出了多路复用器100耦合到电池150-155和ADC 101，目的仅仅是说明多路复用器100的一个示例用途。多路复用器100可用于其他实现。图1所示的实施例可以用于对电池差分电压进行采样，并将每个相应的电池差分电压输出到共享ADC，以转换成电池电压的数字表示。
第一组输入开关电路120、122、125、127可以连接在相应的输入电压(例如VIN0、VIN2、VIN10、VIN12)和第一差分输出105之间。第二组输入开关电路121、123、124、126可以耦合在相应的输入电压(例如VIN1、VIN3、VIN9、VIN11)和第二差分输出106之间。
如稍后将更详细地讨论的，多个输入开关电路120-127可以包括至少两种不同类型的输入开关电路：p型或n型输入开关电路和电平移动输入开关电路。所述多个输入开关电路中的至少一个可以是电平移动开关电路，其被配置为对能够具有比上电源电压更高的电压电平的输入电压进行采样。
在实施方案中，ADC 101可以是5V供电装置，因此可能无法处理来自模拟多路复用器100的较高电压(例如60V)。短接开关电路110，耦合在第一差分输出105和第二差分输出106之间，当短接开关电路110被激活，例如在输入电压采样完成之后，可以将第一差分输出105缩短到第二差分输出106。这将差分输出电压传送到ADC 101的输入端。
如随后参照图14的方法所述，短接开关电路110可以在采样输入电压之一和输入开关电路120-127的打开之后被激活以使差分输出105、106短接。在实施方案中，与输入开关电路120-127相比，短接开关电路110可以包括第三种不同类型的开关。
替代输入开关102的组可以耦合到差分输出端105、106，并且可以提供将较低电压耦合到差分输出105、106的一种方式。例如，替代输入开关102的集合可用于采样小于5V的电压。在实施方案中，该替代输入开关102使用与本文中所描述的不同类型的输入开关。
在实施串联连接的多个电池的实施例的实施例中，电平移动输入开关电路可以耦合到串联连接的多个电池中的端电池。因此，电平移动开关电路可以体验多个输入开关电路的最高电压。剩余的输入开关电路中的每一个可以在一对相邻电池之间或在电池堆的最后一个电池处耦合到相应的节点。
各种开关实施例的以下描述涉及金属氧化物半导体场效应晶体管(MOSFET)。然而，“MOS”参考仅仅是为了说明的目的，因为不要求任何实施例使用金属或氧化物。例如，其它实施例可以使用金属以外的其它材料作为导电栅极材料或氧化物作为栅极绝缘材料(例如，氮化物)。
图2是根据各种实施例的n-横向扩散场效应晶体管(NLDFET)输入开关电路的示意图。在实施方案中，这些交换机是NLDMOS交换机。
如图2所示，开关电路可以包括第一晶体管200、第二晶体管201和驱动电路220。晶体管200、201可以是NLDFET(例如NLDMOS晶体管)。晶体管200、201可以将其后门连接到其源，但不限于此。晶体管200、201用二极管230、231示出，以虚线示出，以描绘允许电流从晶体管200、201的源极/后栅极端子流到漏极端子的偏置。具体地，当源晶体管200、201具有比其各自的漏极更高的电位，体二极管230、231(由后栅和漏极形成的PN结)被正向偏置，允许电流从源极/后栅极端子流到漏极端子。
如图2所示，第一晶体管200的漏极可配置为输入端(例如VIN)，第二晶体管201的漏极可配置为输出端(例如VOUT)。晶体管200、201的栅极210可以彼此耦合。类似地，晶体管200、201的源211可以彼此耦合。驱动电路220可以耦合在连接的源211和晶体管200、201的连接的门210之间。具体地，驱动电路220的第一端可耦合到晶体管200、201的栅极210，并且驱动电路220的第二端可耦合到晶体管200、201的源极211。
在图3中更详细地示出的驱动电路220是浮动电压源，其可以被配置为向晶体管200、201提供一个或多个预定(约)恒定的栅极至源极电压Vgs。可以响应于“ON”或“OFF”信号来提供预定的恒定栅极至源极电压Vgs(参见图3)。
为了打开开关电路(例如，激活开关)，由驱动电路220提供的预定的恒定栅极-源极电压Vgs可能足够大以使晶体管200、201接通。具体地，施加的栅极-源极电压Vgs可以允许电流分别从晶体管200、201的源极和源极流到漏极流动。为了关闭开关电路(例如，去激活开关)，由驱动电路220提供的预定的恒定栅极至源极电压Vgs可以低于使晶体管200、201接通的所需值。该栅极-源极电压Vgs可以是低于晶体管200、201的阈值电压的任何值，包括但不限于零电流或负电压。
因此，由驱动电路220施加的第一预定恒定电压Vgsl可以通过驱动电路220来提供开关，并且第二预定的恒定电压Vgs2可以由开关提供。Vgsl可为正电压，Vgs2可为零或负电压。当开关导通或激活时，施加到第一晶体管200的漏极的VIN可提供给第二晶体管201的漏极作为VOUT。当开关断开时，不允许任何信号在晶体管200、201的漏极之间流动(例如，在VIN和VOUT端子之间)。
驱动电路220可以被配置为提供大致等于或超过晶体管200、201所需的电压的第一预定恒定电压Vgsl。第一预定恒定电压Vgsl可以包括两个分量。第一分量可以是开启开关所需的阈值电压。第二组件可以是用于控制开关的各种参数的过驱动电压。过驱动电压可用于控制开关参数，例如晶体管的导通电阻。两个分量可以由驱动电路220相加。
驱动电路220可以被配置为提供小于将晶体管200、201打开所需的电压的第二预定恒定电压Vgs2。驱动电路220可以被配置为改变预定恒定电压Vgs的幅度和符号。因此，驱动电路220可以被配置为提供第二预定恒定电压Vgs2，其为零或负值。提供第二预定恒定电压Vgs2是负的可以提供诸如减少开关泄漏的优点。
如本文所讨论的，由驱动电路220提供的预定的恒定栅极-源极电压Vgs可以在由于温度变化或噪声引起的正常电路操作变化的程度之内大致恒定。也就是说，预定的恒定栅极-源极电压Vgs可以是恒定的，因为它们是DC电压值，而不是AC电压值。此外，例如，预定的恒定栅极-源极电压Vgs被认为不具有响应于“ON”或“OFF”信号的逻辑状态的改变而不具有从第一值Vgsl变化到第二值Vgs2的时变分量。
图3是根据图2的NLDFET输入开关电路实施例的驱动电路220的示意图。图3的驱动电路220仅用于说明其他驱动电路可用于产生用于图2的NLDFET输入开关电路的适当电压。
驱动电路220包括第一电流源301、第二电流源302、第一晶体管310、第二晶体管311和多个二极管320。第一晶体管310可以是NFET，而第二晶体管311可以是PFET。
由“ON”信号控制的第一电流源301耦合在正电源电压VDD和串联耦合的多个二极管320的阳极侧之间。栅极连接210耦合到电流源301和多个二极管320之间的节点。第二晶体管311的源极节点耦合到多个二极管320的阴极侧。第二晶体管311的漏极节点耦合到负电源电压VSS。第二晶体管311的栅极节点耦合到图2的开关的公共源极连接211。
由“OFF”信号控制的第二电流源302耦合在第一晶体管310的负电源电压VSS和源极节点之间。第二电流源302和第一晶体管310之间的公共节点耦合到图2的开关的公共栅极连接210。第一晶体管310的漏极节点耦合到正电源电压VDD。第一晶体管310的栅极节点耦合到图2的开关的公共源极连接211。
在操作中，真正的“ON”信号(例如5V)接通第一电流源301以迫使电流通过二极管320和第二晶体管311。此时，第二电流源302被关闭“OFF“信号(例如0V)。这导致在三个二极管320上的电压降的公共栅极连接210处的电压加上第二晶体管311的栅极-源极电压VGS。该电压打开图2的开关。在实施方案中，该电路可能产生+5V的浮动电压源。其他实施例可使用不同的电压。
当需要关闭图2的开关时，真正的“OFF”信号(例如5V)打开第二电流源302，而第一当前进程301被假的“ON”信号关闭(例如0V)。通过第一晶体管310产生的电流迫使公共栅极连接210到源极电位以下的栅极至源极电压VGS下降(例如，一个二极管电压降)，从而在公共栅极连接210和图2的开关的公共源极连接211之间产生负电压。在实施方案中，该电路可能产生-1V的浮动电压源。其他实施例可使用不同的电压。
图4是根据各种实施例的PLDFET输入开关电路的示意图。在实施方案中，这些开关是PLDMOS开关。
如图4所示，开关电路可以包括第一晶体管400、第二晶体管401和驱动电路420。晶体管400、401可以是PLDFET(例如PLDMOS晶体管)。晶体管400、401可以将其后门连接到其源，但不限于此。晶体管400、401以用虚线示出的二极管430,431示出，以描绘允许电流从晶体管400、401的源/背栅极端子流到漏极端子的偏置。具体地，当源晶体管400、401的电位比其各自的漏极处于更高的电位，体二极管430、431(由后栅和漏极形成的PN结)被正向偏置，允许电流从源极/后栅极端子流到漏极端子。
如图4所示，晶体管400的漏极可配置为输入端(例如VIN)，晶体管401的漏极可配置为输出端(例如VOUT)。晶体管400、401的栅极410可以彼此耦合。类似地，晶体管400、401的源极411可以彼此耦合。驱动电路420可耦合在连接的源411和晶体管400、401的连接的栅极410之间。具体来说，驱动电路420的第一端可耦合到晶体管400、401的栅极410，驱动电路420的第二端可耦合到晶体管400、401的源极411。
在图5中更详细地示出的驱动电路420是浮动电压源，其可以被配置为向晶体管400,401提供一个或多个预定(大致)恒定的栅极至源极电压Vgs。可以响应于“ON”或“OFF”信号来提供预定的恒定栅极-源极电压Vgs(见图5)。
为了打开开关电路，由驱动电路420提供的预定的恒定栅极-源极电压Vgs可能足够大以使晶体管400、401导通。具体地，施加的栅极-源极电压Vgs可以允许电流分别从晶体管400、401的源极和源极流到漏极流动。为了关闭开关电路，由驱动电路420提供的预定的恒定栅极-源极电压Vgs可以低于所需的值，以导通晶体管道400、401。该栅极-源极电压Vgs可以是低于晶体管400、401的阈值电压的任何值，包括但不限于电流或负电压。
因此，第一预定的恒定电压Vgsl可由驱动电路420施加以接通开关，并且第二预定恒定电压Vgs2可由驱动电路420提供以关断开关。Vgsl可以为零或负电压，Vgs2可以是正电压。当开关导通或激活时，施加到晶体管400的漏极的Vin可以作为Vout被提供给晶体管401的漏极。当开关断开时，不允许任何信号在晶体管400、401的漏极之间流动(例如，在VIN和VOUT端子之间)。
驱动电路420可以被配置为提供为负电压的第一预定恒定电压Vgsl。第一预定恒定电压Vgsl可以包括两个分量。第一分量可以是开启开关所需的阈值电压。第二组件可以是用于控制开关的各种参数的过驱动电压。过驱动电压可用于控制开关参数，例如晶体管的导通电阻。两个部件可以由驱动电路420相加。
驱动电路420可以被配置为提供作为正电压的第二预定恒定电压Vgs2。驱动电路420可被配置为改变预定恒定电压Vgs的幅度和符号。产生正向的第二预定恒压Vgs2产生诸如减少开关泄漏的优点。
如本文所讨论的，由驱动电路420提供的预定的恒定栅极-源极电压Vgs可以在由于温度变化或噪声引起的正常电路操作变化的程度之内大致恒定。也就是说，预定的恒定栅极-源极电压Vgs可以是恒定的，因为它们是DC电压值，而不是AC电压值。此外，预定的恒定栅极-源极电压Vgs可以被认为不具有响应于“ON”或“OFF”信号的逻辑状态的改变而不具有从第一值Vgsl变化到第二值Vgs2的时变分量。
图5是根据图4的PLDFET输入开关电路实施例的驱动电路420的示意图。图5的驱动电路420仅用于说明，因为其他驱动电路可用于产生用于图4的PLDFET输入开关电路的操作的适当电压。该电路与图3的驱动电路互补。
驱动电路420包括第一电流源501、第二电流源502、第一晶体管510、第二晶体管511和多个二极管520。第一晶体管510可以是PFET，而第二晶体管511可以是NFET。
由“ON”信号控制的第一电流源501耦合在负电源电压VSS和串联耦合的多个二极管520的阴极侧之间。栅极连接410耦合到电流源501和多个二极管520之间的节点。第二晶体管511的源极节点耦合到多个二极管520的阳极侧。第二晶体管511的漏极节点耦合到正电源电压VDD。第二晶体管511的栅极节点耦合到图4的开关的公共源极连接411。
由“OFF”信号控制的第二电流源502耦合在正电源电压VDD和第一晶体管510的源极节点之间。第二电流源502和第一晶体管510之间的公共节点耦合到图4的开关的公共栅极连接410。第一晶体管510的漏极节点耦合到负电源电压VSS。第一晶体管510的栅极节点耦合到图4的开关的公共源极连接411。
在操作中，真正的“ON”信号(例如5V)打开第一电流源501以迫使电流通过二极管520和第二晶体管511。此时，第二电流源502被关闭“OFF“信号(例如0V)。这导致在三个二极管520之间的电压降的公共栅极连接410处的电压加上第二晶体管511的栅极-源极电压VGS。该电压导通图4的开关。在实施方案中，该电路可能会产生-5V的浮动电压源。其他实施例可使用不同的电压。
当需要关闭图2的开关时，真正的“OFF”信号(例如5V)打开第二电流源502，而第一当前路线501被假的“ON”信号关闭(例如0V)。所产生的通过第一晶体管510的电流迫使公共栅极连接410在源极电位以下的栅极-源极电压VGS下降(例如，一个二极管电压降)，从而在公共栅极连接410和图4的开关的公共源连接411之间产生正电压。在实施方案中，该电路可能产生1V的浮动电压源。其他实施例可使用不同的电压。
图2和4的NLDMOS和PLDMOS输入开关电路分别可以用于对不需要电平移动特征的电压进行采样，以便对大于电源电压的电压进行采样。例如，NLDMOS和PLDMOS输入开关电路可以用作图1的电压VIN0-VIN11的输入开关电路121-127。
图6是根据各种实施例的电平移动输入开关电路的示意图。电平移动输入开关电路包括晶体管601、电流输入电平移位电路602、ON开关610、OFF开关611、第一电流源604、第二电流源605和多个二极管620。在图7中示出了当前输入电平移位电路602的实现，并且随后讨论。
晶体管601耦合在VIN节点(例如，图1的VIN12)和来自开关的VOUT节点之间。晶体管601可以是PLDFET(例如，PLDMOS晶体管)。晶体管601的源极耦合到VIN端子，并且晶体管601的漏极耦合到VOUT。晶体管601的栅极耦合到电流输入电平移位电路602。
多个二极管620耦合在正电源电压VDD和第二电流源605之间。多个二极管620提供可由其它电路元件实现的预定电压降。电流源605也耦合到负电源电压VSS。电流输入电平移位电路602升高接地(LGND)耦合到多个二极管620和第二电流源605的阴极之间的节点。
为了产生特定的电压降，示出了多个二极管620(例如，电压降元件)。其他电路组件可以被替代以获得基本相似的电压降。
ON开关610耦合在当前输入电平移位电路602的RESET端和第一电流源604之间。OFF开关611耦合在当前输入电平移位电路602的SET端和第一电流源604之间。第一电流源604耦合在ON和OFF开关的公共节点与负电源电压VSS之间。
在操作中，激活ON开关610从当前输入电平移位电路602的RESET端抽取电流。从图7的实施例可以看出，晶体管601的栅极节点将被连接到LGND处的电压。LGND电压等于VDD减去三极管电压降。LGND电压导致晶体管导通(例如，电平移动开关电路导通)，并允许VIN节点处的电压(例如，VIN12)通过VOUT节点。
类似地，激活OFF开关611从当前输入电平移位电路602的SET端抽取电流。从图7的实施例可以看出，门节点将被拉高，关闭晶体管601，使得VIN与VOUT隔离。
图7是根据图6的电平移动输入开关电路的电平移动驱动电路602的示意图。电平移动电路602使得VIN电压(例如，VIN12)能够比正电源电压(VDD)大二极管电压降。电平移动电路602的原理图仅用于说明其他电平移动电路可用于实现基本类似的结果。
电平移动驱动电路602包括第一晶体管701、第二晶体管702、第三晶体管703、第四晶体管704、第五晶体管705、第六晶体管706、第七晶体管710、第八晶体管711、第九晶体管712和第十晶体管713。在实施方案中，第一、第二、第三、第四、第七和第八晶体管701-704、710、711是PFET，而第五、第六、第九和第十晶体管705、706、712、713是NFET。其他实施例可以使用其他类型的晶体管。
第一至第四晶体管701-704的源极耦合到正电源电压VDD。第一和第二晶体管701、702的栅极耦合到它们各自的漏极，并且分别耦合到SET和RESET端子。
第三和第四晶体管703、704的栅极分别耦合到第一和第二晶体管701、702的漏极。第三和第四晶体管703、704的漏极分别耦合到第五和第六晶体管705,706的漏极以及第九和第十晶体管712、713的栅极。第五晶体管705的漏极还耦合到第六晶体管706的栅极，第六晶体管706的漏极与第五晶体管705的栅极耦合。第五和第六晶体管705、706的源以及第九和第十晶体管712、713的源耦合到升高接地终端(LGND)。第九和第十晶体管712、713的漏极分别耦合到第七和第八晶体管710、711的漏极。
第七和第八晶体管710,711的源极耦合到VIN端子。第七晶体管710的栅极耦合到第八晶体管711的漏极，而第八晶体管711的栅极耦合到第七晶体管710的漏极。
在操作中，SET端子上的电流导致第一晶体管701导通，导通第三晶体管703，并将第六晶体管706的栅极拉至VDD，使第六晶体管706导通。打开第六晶体管706将第十晶体管713的栅极拉到LGND(其被以三个二极管电压降的总和的电压偏置)，从而关闭第十晶体管713。由于第九晶体管712的栅极处于VDD，所以它被导通，漏极被拉到LGND，其将第八晶体管711的栅极拉到LGND以接通第八晶体管711。接通第八晶体管711将GATE端子拉到VIN电压(关闭图6的PFET 601)。
RESET端子上的电流导致第二晶体管702导通，导通第四晶体管704并将第十晶体管713的栅极拉到VDD，使得GATE端子被拉到LGND(其被偏置在三电平电压降的和之上的电压)。再次参见图6，当GATE端子处于LGND时，PFET 601的栅极处于LGND，导通晶体管601并允许VIN转移到VOUT。
交叉线730、731表示电平移动电路602的正反馈。在RESET端子或SET端子上的电流脉冲将其相应的晶体管电路设置为它们各自的状态(断开或接通)并保持那些状态。
图8是短接开关电路110的示意图，例如依照各种实施方案。如图1所示，短接开关电路110在第一和第二差分输出末端105、106之间提供短接。即使不知道差分输出末端105中的哪一个，该开关也提供短接功能，106处于较高的潜力。
再次参考图1，可以看出，随着电池堆中每个电池150-155的差分电压从电池堆的上到下被采样，较高的电位在第一和第二差分输出105、106之间来回翻转。例如，如果希望测量顶部电池155两端的电压，则顶部开关127导通，使得VIN12连接到第二差分输出106，而下一个开关126向下打开以将VIN11连接到第一个差分输出105。在这种情况下，第二差分输出106耦合到更高的电位。当希望从顶部测量下一个电池154上的电压时，顶部开关127打开，下一个开关126向下关闭，从而将电池154(VIN11)的较高电位耦合到第一差分输出105。从顶部的第三开关125闭合以将电池154(VIN10)的较低电位耦合到第二差分输出106。因此，在电池组150-155中向下测量电池电压，较高的潜力从第二差分输出106翻转到第一差分输出105。即使具有较高电位的输出变化，短接开关电路110也能够将第一和第二差分输出105、106一起缩短。
短接开关电路110包括第一晶体管800和第二晶体管801。在实施方案中，晶体管是NFET(例如，NLDMOS)。为了说明的目的，图1的ADC101的输入电容器130被示出，但不是短接开关电路110的一部分。
第一晶体管800的漏极耦合到第一差分输出末端105。第一和第二晶体管800、801的源极耦合在一起。第二晶体管801的漏极耦合到第二差分输出末端106。两个晶体管800、801的栅极耦合在一起并耦合到栅极驱动电路(见图9)。
当第一或第二差分输出末端电压中的任一个大于正电源电压VDD时，短接开关电路110保持关闭。短接开关电路110在第一或第二差分输出末端105、106处的相对宽范围的共模电压接通。开关110也不在使用任何一个输出端子105、106的电流的同时打开或关闭。由于用于短接开关电路110的基于电容电平移位器的栅极驱动器，当开关导通时，输出端子105、106处的电压保持相对稳定。
在操作中，当晶体管800、801各自的栅极电压(GATE)处于某一正电压时，晶体管800、801导通，导致开关110导通，并将第一差分输出末端105短接到第二差分输出末端106。当晶体管800、801的各自的栅极-源极电压为0V或一些负电压时，晶体管800、801关闭。当开关110断开时，第一差分输出末端105与第二差分输出末端106隔离。栅极电压(GATE)由如图9所示的栅极驱动电路驱动。
图9是栅极驱动电路的示意图，如图8的短接开关电路。为了说明的目的，示出了图9的元件。可以使用其它电路元件来实现基本相似的结果。
电容耦合的栅极驱动电路包括自适应电压选择器电路900，二极管901，电容(例如电容器)902和电流源903。比较器电路900耦合到分别由电压节点VA和VB代表的第一和第二差分输出末端，如图所示。自适应电压选择器电路900的输出耦合到二极管901的阳极。二极管901的阴极耦合到包括栅极输出(到短接开关晶体管800、801的栅极)的节点、电容器902和电流源903。电容器902的另一侧耦合到数字控制电压VDIG(例如，0-5V)。电流源903的另一侧耦合到负电源电压VSS。
所示的二极管901用于在栅极输出处产生特定的电压降。任何其他电路元件(例如，电压降元件)可以替代二极管，在该实施例中以及产生基本相似的电压降的其它电路元件。
图10中示出了自适应电压选择器电路900的电路实施例。自适应电压选择器电路900提供输出VA或VB的最小值的VX的功能。因此，如果VA<VB、VX＝VA；如果VB<VA、VX＝VB。提供基本上相同功能的其他比较器电路可以被实现为自适应电压选择器电路900。
可以参考图11的时序图来说明驱动电路的操作。图11是根据图8的短接开关电路的开关动作的时序图。时序图中所示的任何电压或逻辑电平仅用于说明其他电压。
在运行中，电路关闭时，REFRESH信号为高电平。此时，ON控制信号和VDIG信号均为低电平。在该示例操作中，假设VB小于VA。电流源903使得GATE节点对缓冲版本的VB的二极管电压降低。该电压在图9中表示为VX。因为VGS小于0V，因此GATE电压现在是VB-VDIODE，它关断图8的开关110。
当需要打开开关时，ON控制信号变高，VDIG信号变高，REFRESH信号变低，关闭电流源903。VDIG信号将电容器902充电至VDIG使得GATE现在是VB-VDIODE+5V。开关110的VGS现在是5V-VDIODE，其使开关110接通。
图10是自适应电压选择器电路900的示意图，如图9的驱动电路。电路900包括第一晶体管1000、第二晶体管1002、第三晶体管1003、第一电流源1001和第二电流源1004。在实施方案中，第一晶体管1000是NFET(例如，NLDMOS)，第二和第三晶体管1002、1003是PFET(例如，PLDMOS)。
第一晶体管1000的源极与第一电流源1001之间的节点是电路VX的输出。第一晶体管1000的栅极耦合到第二电流源1004和第二和第三晶体管1002、1003的耦合源极端子之间的节点。第一晶体管1000的漏极耦合到第二电流源1004的另一侧。
第二和第三晶体管1002、1003的漏极在节点处耦合在一起，并且该节点耦合到第一电流源1001的另一侧。第二晶体管的栅极耦合到图8和图9的电路的VB节点。第三晶体管的栅极耦合到图8和图9的电路的VA节点。
在操作中，当VB<VA(VA<VB)时，第二晶体管1002(第三晶体管1003)将来自电极源1004的全部电流从源极节点电压设定为高于VB(或VA)的阈值电压。晶体管1004和电流源1001用作模拟电压跟随器，并且产生电压Vx＝VB(VA)+VTH,p–VTH,n(其中VTH,p和VTH,n分别是PLDMOS和NLDMOS的阈值电压)。
图12是模拟多路复用器的开关布局图，例如依照各种实施方案。与图1的实施例一样，使用十二个电压输入VIN0–VIN12只是为了说明的目的，因为其他实施例可能具有不同数量的输入。
偶数开关(例如，VIN0、VIN02、VIN10、VIN12)耦合到差分输出末端OUTP。奇数开关(例如，VIN01、VIN03、VIN09、VIN11)耦合到差分输出末端OUTM。短接开关电路110耦合在OUTP和OUTM端子之间。
电平移动开关电路127位于开关布局的顶部。该位置是基于模拟多路复用器用于测量电池堆的电压的假设。在这样的实施例中，VIN12将是最高电压，因此将受益于电平移动开关电路127能够对大于电源电压的电压进行采样的能力。
一旦电平移动开关电路127接通，则耦合到差分输出末端OUTP的所有偶数开关将在其各自的节点上看到大于VDD的电压。在这种实施例中，P型开关490(见图4)不应该耦合到OUTP端子。因此，N型开关290(参见图2)被耦合到与电平移动开关电路127相同的输出端子。
VIN11开关是P型开关490，因为VDD附近的电压可能不足以用于N型开关290。用于VIN09、VIN07、VIN03输入的奇数开关可以是N型开关290或P型开关。较低的奇数或偶数开关可以是N型开关290。
可以向上述开关添加刷新偏置方案，以便减小它们各自的接通时间的长度(例如，更快地打开)。NLDFET和PLDFET的栅极浮动。然而，即使在NLDFET和PLDFET中固有的体对二极管二极管，PLDFET的内部节点也可以浮起而不能下降，而NLDFET的内部节点可能会浮起而不能上升。在图1的示例模拟MUX和ADC电路的采样和转换周期期间，典型的输入开关将经历MUX输出瞬变。这些瞬变可以电容耦合到输入开关电路的内部浮动体节点，使得该节点电压随MUX输出变低。因此，当开关导通时，内部节点从比输入电压(例如VIN0-VIN12)低得多的电压开始，导致额外的时间，以便输入电压的采样。
图13是具有刷新偏置电路的NLDFET和PLDFET的示意图，例如依照各种实施方案。用于NLDFET开关290的刷新偏置电路包括电流源1300。用于PLDFET开关490的刷新电路包括电流源1301。在每种情况下，在开关的每个采样周期开始时，电流源可能能够将这些FET女巫的中间节点充电到大约10ns的持续时间内的VIN附近的电压。
在操作中，当NLDFET或PLDFET都导通以对输入电压(VIN)进行采样时，REFRESH信号使电流源1300、1301闭合，以产生约10ns的电流脉冲。通过相应开关的体二极管的相对较短持续时间的额外脉冲电流有助于开关能够将开关的源极节点增加到采样电压。
各种开关实施例的先前描述的实施例可以指使用特定的N型或P型横向扩散场效应晶体管(LDFET)或特定的N型或P型开关。这仅仅是为了说明的目的，因为通过用相反的导电性晶体管或开关来反转所述正和负电源电压的极性可以实现等效的功能。
图14是模拟多路复用器操作的方法的流程图，例如依照各种实施方案。在方框1401中，电平移动开关电路在第一输入电压节点和第一差分输出末端之间被激活(例如，导通)，其中第一输入电压节点包括具有比上电源电压更高的电压电平的输入电压。在框1403中，在第二输入电压节点和第二差分输出末端之间激活输入开关。在框1405中，在输入电压取样之后，第一差分输出末端短接到第二差分输出末端。
在框1407中，该方法可以可选地包括将第一和第二差分输出末端的差分电压转换为数字表示。该方法还可以包括：顺序地激活多个输入开关电路中的不同输入开关电路对，使得第一差分输出末端的电压在第一时间高于第二差分输出末端的电压，第二差分输出末端的电压响应于激活输入开关电路对的不同组合而在第二时间高于第一差分输出末端的电压。
上述详细描述包括对作为详细描述的一部分的附图的参考。附图通过说明的方式示出了可以实施本发明的具体实施例。这些实施例在本文中也称为“示例”。本文件中提及的所有出版物、专利和专利文献均通过引用整体并入本文，如同通过引用单独并入。如果本文件与通过引用并入本文档之间的用途不一致，引用的参考文献应被视为对本文件的补充；对于不可调和的不一致，本文档中的用法控制。
在本文件中，专利文献中常用的术语“一”或“一个”包括一个或多于一个，独立于“至少一个”或“一个或多个”的任何其他实例或用途。在本文件中，术语“或”用于表示非排他性或，例如“A或B”包括“A但不是B”、“B但不是A”、“A和B”，除非另有说明。在所附权利要求中，术语“包括”和“其中”用作各自术语“包括”和“其中”的等同词。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即包括除了在权利要求中的这个术语之后列出的元素的系统、设备、物品或过程仍然是被认为属于该权利要求的范围。此外，在下列权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并不意图对其物体施加数字要求。本文描述的方法示例可以是至少部分地机器或计算机实现的。
上述描述旨在是说明性的而不是限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例，例如通过普通本文提供了摘要，以便读者能够快速确定技术披露的性质。提交的内容是，它不会用于解释或限制技术披露的范围或权利要求。此外，在上述详细描述中，各种特征可以被分组在一起以简化公开内容。这不应被解释为旨在使无声公开的特征对于任何权利要求是必需的。相反，本发明的主题可能在于比特定公开的实施例的所有特征的少。因此，以下权利要求在此并入详细描述中，每个权利要求独立地作为单独的实施方案。本发明的范围应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定。

Claims (19)

1.一种用于对能够具有比模拟多路复用器的上电源电压更高的电压电平的输入电压进行采样的模拟多路复用器，所述多路复用器包括：
多个输入开关电路，各输入开关电路耦合在相应的输入和第一或第二差分输出中一个之间，所述多个输入开关电路中的至少一个包括电平移动开关电路，被配置为对能够具有比所述上电源电压更高的电压电平的输入电压进行采样；和
耦合在第一和第二差分输出之间的短接开关电路，所述短接开关电路包括电容耦合的栅极驱动电路，并且被配置为在对所述输入电压进行采样之后将所述第一差分输出短接到所述第二差分输出。
2.权利要求1所述的模拟多路复用器，其中所述电平移动开关电路包括：
横向扩散场效应晶体管(LDFET)，耦合在相应的开关输入和第一差分输出之间；和
栅极驱动电路，耦合LDFET的栅极并且被配置为产生栅极控制信号，所述栅极驱动电路包括以级联配置耦合在一起并耦合所述上电源电压和相应的开关输入的多个电平移位器电路。
3.权利要求2所述的模拟多路复用器，其中所述多个输入开关电路中的至少一个包括：
第一LDFET，具有耦合第二LDFET的源极节点的源极节点，所述第一和第二LDFET各自具有耦合栅极驱动电路的栅极。
4.权利要求3所述的模拟多路复用器，其中所述多个输入开关电路中的至少一个还包括耦合所述第一和第二LDFET的源极节点的刷新电流源，并且被配置为在电压采样操作期间将电流脉冲产生到源极节点。
5.权利要求1所述的模拟多路复用器，其中所述短接开关电路包括：
第一LDFET，具有耦合第二LDFET的源极节点的源极节点；和
电容耦合的栅极驱动电路，耦合所述第一和第二LDFET的每个的栅极。
6.权利要求1所述的模拟多路复用器，还包括耦合所述第一和第二差分输出的模数转换器采样电路。
7.权利要求1所述的模拟多路复用器，还包括以串联配置耦合在一起的多个电池，其中所述电平移动开关电路耦合串联连接的电池中的端电池，并且每个剩余的输入开关电路在一对相邻电池之间或在多个电池中的最后一个电池处耦合相应的节点。
8.一种用于当第一和第二差分输出的每一个上的电压电平未知时将第一差分输出短接到第二差分输出的开关电路，所述开关电路包括：
多个横向扩散场效应晶体管(LDFET)，第一LDFET具有耦合第一电压节点的漏极和耦合第二LDFET的源极的源极，第二LDFET的漏极耦合第二电压节点；和
耦合第一和第二LDFET的栅极的栅极驱动电路，所述栅极驱动电路包括：
电压选择器电路，具有耦合所述第一和第二电压节点的输入；
电压降元件，耦合在电压选择器电路的输出和栅极输出之间；
控制信号，通过电容耦合栅极输出；和
耦合在栅极输出和供电节点之间的电流源。
9.权利要求8所述的开关电路，其中所述控制信号是具有0至5V范围内的电压的数字控制信号。
10.权利要求8所述的开关电路，其中所述电压降元件包括具有耦合电压选择器电路的输出的阳极和耦合栅极输出的阴极的二极管。
11.权利要求8所述的开关电路，其中所述电压选择器电路被配置为输出第一电压节点上的第一电压或第二电压节点上的第二电压的最低值。
12.一种用于对能够具有比电平移动开关电路的上电源电压更高的电压电平的输入电压进行采样的电平移动开关电路，所述电平移动开关电路包括：
耦合输入电压节点和上电源电压的电流电平移动电路，所述电流电平移动电路还包括设定输入、复位输入、升高接地和栅极输出；
晶体管，具有耦合输入电压节点的源极、耦合输出电压节点的漏极和耦合栅极输出的栅极；
电压降元件，耦合在所述电流电平移动电路的上电源电压和升高接地之间；
耦合在所述升高接地和较低电源电压之间的第一电流源；
第一开关，耦合在所述设定输入和第二电流源之间；和
第二开关，耦合在所述复位输入和所述第二电流源之间，其中所述第二电流源还耦合所述较低电源电压。
13.权利要求12所述的电平移动开关电路，其中所述晶体管是横向扩散场效应晶体管(LDFET)。
14.权利要求12所述的电平移动开关电路，其中所述电压降元件包括以串联配置耦合的多个二极管，其中第一二极管的阳极耦合所述上电源电压，并且第二二极管的阴极耦合所述升高接地。
15.权利要求12所述的电平移动开关电路，其中所述电流电平移动电路被配置为产生响应于所述复位输入上的电流而打开所述晶体管的栅极电压。
16.权利要求12所述的电平移动开关电路，其中所述电流电平移动电路被配置为产生响应于所述设定输入上的电流而关闭所述晶体管的栅极电压。
17.一种用于对能够具有比上电源电压更高的电压电平的输入电压进行采样的方法，该方法包括：
在第一输入电压节点和第一差分输出末端之间激活电平移动开关电路，其中所述第一输入电压节点包括具有比所述上电源电压更高的电压电平的输入电压；
在第二输入电压节点和第二差分输出末端之间激活输入开关电路；和
在输入电压采样后，将所述第一差分输出末端短接到所述第二差分输出末端。
18.权利要求17所述的方法，还包括：
依次激活多个输入开关电路的不同对的输入开关电路，使得在第一时间第一差分输出末端上的电压高于第二差分输出末端上的电压，并且在第二时间响应于激活输入开关电路对的不同组合，第二差分输出末端上的电压高于第一差分输出末端上的电压。
19.权利要求18所述的方法，还包括将第一和第二差分输出末端的差分电压转换为数字表示。
CN201711055385.1A 2016-11-01 2017-11-01 模拟多路复用器 Active CN108011624B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/340,423 2016-11-01
US15/340,423 US10200041B2 (en) 2016-11-01 2016-11-01 Analog multiplexer

Publications (2)

Publication Number Publication Date
CN108011624A CN108011624A (zh) 2018-05-08
CN108011624B true CN108011624B (zh) 2021-09-24

Family

ID=61912162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711055385.1A Active CN108011624B (zh) 2016-11-01 2017-11-01 模拟多路复用器

Country Status (3)

Country Link
US (1) US10200041B2 (zh)
CN (1) CN108011624B (zh)
DE (1) DE102017125439A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088666B2 (en) * 2018-10-11 2021-08-10 Microchip Technology Incorporated Operational amplifier with controllable output modes
US11699995B2 (en) 2020-12-02 2023-07-11 Stmicroelectronics International N.V. Multiplexer with highly linear analog switch
CN112383298B (zh) * 2021-01-18 2021-06-11 灿芯半导体(上海)股份有限公司 一种ddr发送电路
US11650656B1 (en) * 2022-04-20 2023-05-16 Hong Kong Applied Science and Technology Research Institute Company Limited Low-power voltage detector for low-voltage CMOS processes
CN117609144A (zh) * 2024-01-23 2024-02-27 深圳市三旺通信股份有限公司 一种rs485、rs422、rs232三合一的接口复用电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154709A (ja) * 1984-08-27 1986-03-19 Yokogawa Hokushin Electric Corp アナログマルチプレクサ回路
US5235333A (en) * 1992-03-05 1993-08-10 Burr-Brown Corporation Hysteresis-insensitive single-comparator successive approximation analog-to-digital converter
CN101567681A (zh) * 2008-04-25 2009-10-28 恩益禧电子股份有限公司 模拟多路复用器及其选择信号生成方法
CN102265604A (zh) * 2008-12-08 2011-11-30 美商豪威科技股份有限公司 配置为减少反冲扰动的模拟多路复用器
CN102739219A (zh) * 2011-03-29 2012-10-17 英特赛尔美国股份有限公司 带有嵌入式数字定序器的开关多路复用器装置
US8604862B2 (en) * 2009-11-16 2013-12-10 Analog Devices, Inc. Four-quadrant bootstrapped switch circuit
CN203825205U (zh) * 2014-05-11 2014-09-10 中国科学院近代物理研究所 一种可控型多通道电荷读出装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050083108A1 (en) * 2000-11-13 2005-04-21 Sami Kiriaki Analog multiplexers with CMOS control signals
US20040196089A1 (en) * 2003-04-02 2004-10-07 O'donnell John J. Switching device
US8098696B2 (en) * 2009-09-04 2012-01-17 Rosemount Inc. Detection and compensation of multiplexer leakage current
US7952419B1 (en) 2009-11-16 2011-05-31 Analog Devices, Inc. Bootstrapped switch circuit
KR102008358B1 (ko) * 2013-02-25 2019-10-21 온세미컨덕터코리아 주식회사 전압 측정 장치 및 이를 포함하는 배터리 관리 시스템
FR3030155B1 (fr) * 2014-12-12 2017-01-13 Stmicroelectronics (Grenoble 2) Sas Multiplexeur analogique

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154709A (ja) * 1984-08-27 1986-03-19 Yokogawa Hokushin Electric Corp アナログマルチプレクサ回路
US5235333A (en) * 1992-03-05 1993-08-10 Burr-Brown Corporation Hysteresis-insensitive single-comparator successive approximation analog-to-digital converter
CN101567681A (zh) * 2008-04-25 2009-10-28 恩益禧电子股份有限公司 模拟多路复用器及其选择信号生成方法
CN102265604A (zh) * 2008-12-08 2011-11-30 美商豪威科技股份有限公司 配置为减少反冲扰动的模拟多路复用器
US8604862B2 (en) * 2009-11-16 2013-12-10 Analog Devices, Inc. Four-quadrant bootstrapped switch circuit
CN102739219A (zh) * 2011-03-29 2012-10-17 英特赛尔美国股份有限公司 带有嵌入式数字定序器的开关多路复用器装置
CN203825205U (zh) * 2014-05-11 2014-09-10 中国科学院近代物理研究所 一种可控型多通道电荷读出装置

Also Published As

Publication number Publication date
US20180123591A1 (en) 2018-05-03
CN108011624A (zh) 2018-05-08
DE102017125439A1 (de) 2018-05-03
US10200041B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN108011624B (zh) 模拟多路复用器
CN102195637B (zh) 传输门电路及半导体装置
US7554379B2 (en) High-speed, low-power level shifter for mixed signal-level environments
US8525574B1 (en) Bootstrap switch circuit with over-voltage prevention
TWI270251B (en) Level-shifting pass gate
US8130133B2 (en) A/D converter using isolation switches
US7804350B1 (en) Level shifting using cross-coupled cascode transistors
US8786351B2 (en) Level shifter
CN101795129A (zh) 上电复位电路
US7646233B2 (en) Level shifting circuit having junction field effect transistors
CN112073054A (zh) 电平转换器
CN209748522U (zh) 电压电平移位器
EP0689736A1 (en) Semiconductor device
JP4737208B2 (ja) インバータ回路
CN101222225A (zh) 电平移位电路
Munoz et al. Analogue switch for very low-voltage applications
CN101989855B (zh) 电平移位电路
CN105897246B (zh) 用于高电压应用的电压电平移位器
US7737735B2 (en) Output circuit for outputting a signal with a high-voltage amplitude
CN213152036U (zh) 电平移位电路以及集成电路
KR101311358B1 (ko) 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로
CN112994679A (zh) 驱动电路及控制芯片
CN101404499B (zh) 一种基于神经mos管的新型反相器
CN107204774B (zh) 支持多通道输入的冷备份系统高阻态高线性采样保持电路
KR101704507B1 (ko) 고전압 트랜지스터 수가 감소된 cmos 레벨 시프터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Bermuda (UK), Hamilton

Patentee after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK), Hamilton

Patentee before: ANALOG DEVICES GLOBAL

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220112

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Patentee before: Analog Devices Global Unlimited Co.

TR01 Transfer of patent right