CN106301379B - 一种输出光滑的dac单元电路 - Google Patents

一种输出光滑的dac单元电路 Download PDF

Info

Publication number
CN106301379B
CN106301379B CN201610682364.1A CN201610682364A CN106301379B CN 106301379 B CN106301379 B CN 106301379B CN 201610682364 A CN201610682364 A CN 201610682364A CN 106301379 B CN106301379 B CN 106301379B
Authority
CN
China
Prior art keywords
pmos tube
common
source
electrode
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610682364.1A
Other languages
English (en)
Other versions
CN106301379A (zh
Inventor
叶益迭
钱利波
夏银水
施阁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201610682364.1A priority Critical patent/CN106301379B/zh
Publication of CN106301379A publication Critical patent/CN106301379A/zh
Application granted granted Critical
Publication of CN106301379B publication Critical patent/CN106301379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种输出光滑的DAC单元电路，采用了在共源共栅电流源中嵌入开关管的技术，通过开关管将共源共栅电流源拆分为共源部分和共栅部分，利用共栅部分限制在开关瞬间因寄生效应所产生的瞬间大电流，从而避免输出过冲或毛刺等不理想情况；同时在偏置电路中插入一个栅极接地的第二PMOS管，模拟导通的开关管，以抵消开关管的导通压降，保证共源共栅结构对基准电流镜像的准确性；本发明输出光滑的DAC单元电路结构简单，除了为保证双端输出增加了一个共栅结构的PMOS管外，无需额外的辅助电路，且对输入信号和驱动电路没有特殊的时序要求，即可达到很好的抑制输出过冲和毛刺的效果，最终实现开关状态变化瞬间的光滑输出。

Description

一种输出光滑的DAC单元电路
技术领域
本发明涉及数模转换(DAC)领域，具体是一种输出光滑的DAC单元电路。
背景技术
随着集成电路产业的飞速发展和数字处理技术的突飞猛进，数字电路所凸显的高集成度及较强的抗干扰能力，使其在通信、计算机、消费类电子产品等领域占有主导地位。然而，自然界中存在的绝大多数信号都是连续的模拟信号，因此，需要“模拟”与“数字”之间的转换媒介——数字-模拟转换器(DAC)与模拟-数字转换器(ADC)。
快速发展的有线及无线通信、视频信号处理等领域对高速高精度DAC提出了更高的要求，近年来在学术界与工业界都不乏相关研究；另一方面，简单DAC则广泛应用于各种系统的启动、控制等模块中。DAC在不同领域的应用，使其各方面的性能得到全面关注与研究。
电流舵DAC以其出色的性能成为许多应用中的首选，但其性能受到各种因素的影响，提高了设计和应用的难度。其中单元电路在信号转换瞬间输出的不理想，便是电流舵DAC动态特性的一个重要影响因素。这种非理想输出主要包括过冲、毛刺、延时等，主要由单元电路的开关管寄生效应引起。
普通电流舵型DAC单元电路的原理图见图1，电路图见图2。图1和图2中，1为偏置电路、2为共源共栅电流源、3为开关管，RL1和RL2为电流电压转换电阻。
沟道电荷注入效应、信号馈通效应及电路中各节点的电容寄生效应是引起普通电流舵型DAC单元电路输出特性不理想的重要因素。当前，对这方面的研究相对缺乏，应对方法也乏善可陈。目前普遍采用冗余晶体管的方法以应对沟道电荷注入效应和信号馈通效应的影响，但其效果跟冗余晶体管的控制信号密切相关，电路设计的难度和复杂度大大提高；电流舵型DAC单元电路因其对称结构，对于节点的寄生效应有一定的抑制作用，但效果并不十分理想；另有一种加入旁路MOS管的方法，针对节点的寄生效应效果较为理想，但对沟道电荷注入效应和信号馈通效应没有作用，甚至增大了这两种效应的影响，同时旁路MOS管增加了额外功耗。近年来，基本沿用已有方法，几乎没有新的研究。
发明内容
本发明所要解决的技术问题是：针对现有技术的不足，提供一种输出光滑的DAC单元电路，该DAC单元电路能有效抑制沟道电荷注入效应、信号馈通效应及电路中各节点的电容寄生效应所导致的开关切换瞬间输出毛刺和过冲问题，从而实现单元电路在开关瞬间的光滑输出。
本发明解决上述技术问题所采用的技术方案为：一种输出光滑的DAC单元电路，包括偏置电路、共源共栅电流源、开关管、第一电流电压转换电阻和第二电流电压转换电阻，所述的偏置电路包括串联的第一PMOS管、第二PMOS管、第三PMOS管和基准电流源，所述的开关管包括第五PMOS管和第六PMOS管，所述的开关管嵌入所述的共源共栅电流源中将所述的共源共栅电流源拆分为共源部分和共栅部分，所述的共源部分包括第四PMOS管，所述的共栅部分包括第七PMOS管和第八PMOS管；所述的第一PMOS管的源极与所述的第四PMOS管的源极分别接电源；所述的第一PMOS管的栅极和漏极短接，所述的第一PMOS管的栅极与所述的第四PMOS管的栅极相连，所述的第一PMOS管的漏极与所述的第二PMOS管的源极连接形成串联结构；所述的第二PMOS管的栅极接地，所述的第二PMOS管的漏极与所述的第三PMOS管的源极连接形成串联结构；所述的第三PMOS管的栅极和漏极短接，所述的第三PMOS管的栅极分别与所述的第七PMOS管的栅极和所述的第八PMOS管的栅极相连，所述的第三PMOS管的源极与所述的基准电流源的正端连接形成串联结构，所述的基准电流源的负端接地；所述的第四PMOS管的漏极分别与所述的第五PMOS管的源极和所述的第六PMOS管的源极相连；所述的第五PMOS管的栅极连接有第一输入信号，所述的第五PMOS管的漏极与所述的第七PMOS管的源极相连；所述的第六PMOS管的栅极连接有第二输入信号，所述的第六PMOS管的漏极与所述的第八PMOS管的源极相连；所述的第七PMOS管的漏极与所述的第一电流电压转换电阻的一段相连，且所述的第七PMOS管的漏极连接有第一输出端，所述的第一电流电压转换电阻的另一端接地；所述的第八PMOS管的漏极与所述的第二电流电压转换电阻的一段相连，且所述的第八PMOS管的漏极连接有第二输出端，所述的第二电流电压转换电阻的另一端接地。
本发明输出光滑的DAC单元电路中，为保证双端输出，共源共栅电流源的共栅部分包括两个PMOS管，即第七PMOS管和第八PMOS管，并且以第七PMOS管和第八PMOS管的漏极作为DAC单元电路的输出。第一PMOS管的栅极和漏极短接，且第一PMOS管的栅极与第四PMOS管的栅极相连，为共源共栅电流源的共源部分提供偏置电压，使共源部分得到合适的偏置，产生电流；第二PMOS管的源极与第一PMOS管的源极串联，且第二PMOS管的栅极接地，可以抵消开关管上的导通压降，使被偏置的共源共栅电流源更加精准；第三PMOS管的栅极和漏极短接，且第三PMOS管的栅极分别与第七PMOS管的栅极和第八PMOS管的栅极相连，为共源共栅电流源的共栅部分提供偏置电压；第七PMOS管的漏极和第八PMOS管的漏极分别与对地的第一电流电压转换电阻和第二电流电压转换电阻相连，当对应的作为开关管的第五PMOS管和第六PMOS管在输入的第一输入信号与第二输入信号的作用下开启时，会有对应的电流分别流过第一电流电压转换电阻和第二电流电压转换电阻，在第一电流电压转换电阻和第二电流电压转换电阻上分别产生压降，最终实现输入(即数字信号)到输出(即模拟电压信号)的转换，产生电压输出。
与现有技术相比，本发明的优点在于：与普通电流舵型DAC单元电路不同，本发明公开的输出光滑的DAC单元电路，采用了在共源共栅电流源中嵌入开关管的技术，通过开关管将共源共栅电流源拆分为共源部分和共栅部分，利用共栅部分限制在开关瞬间因寄生效应所产生的瞬间大电流，从而避免输出过冲或毛刺等不理想情况；同时在偏置电路中插入一个栅极接地的第二PMOS管，模拟导通的开关管，以抵消开关管的导通压降，保证共源共栅结构对基准电流镜像的准确性。本发明DAC单元电路能够实现输出光滑的原因在于，共源共栅电流源的本质为维持电路中的电流恒定，即有限制电流的能力，因此电荷差经过共源共栅电流源的共栅部分的限流作用，使得输出变得光滑。本发明输出光滑的DAC单元电路结构简单，除了为保证双端输出增加了共栅结构的第七PMOS管和第八PMOS管外，无需额外的辅助电路，且对输入信号和驱动电路没有特殊的时序要求，即可达到很好的抑制输出过冲和毛刺的效果，最终实现开关状态变化瞬间的光滑输出。
附图说明
图1为普通电流舵型DAC单元电路的原理图；
图2为普通电流舵型DAC单元电路的电路图；
图3为本发明输出光滑的DAC单元电路的原理图；
图4为本发明输出光滑的DAC单元电路的电路图。
具体实施方式
以下结合附图实例对本发明作进一步详细描述。
如图3和图4所示的输出光滑的DAC单元电路，包括偏置电路1、共源共栅电流源2、开关管3、第一电流电压转换电阻RL1和第二电流电压转换电阻RL2，偏置电路1包括串联的第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和基准电流源Iref，开关管3包括第五PMOS管MP5和第六PMOS管MP6，开关管3嵌入共源共栅电流源2中将共源共栅电流源2拆分为共源部分21和共栅部分22，共源部分21包括第四PMOS管MP4，共栅部分22包括第七PMOS管MP7和第八PMOS管MP8；第一PMOS管MP1的源极与第四PMOS管MP4的源极分别接电源；第一PMOS管MP1的栅极和漏极短接，第一PMOS管MP1的栅极与第四PMOS管MP4的栅极相连，第一PMOS管MP1的漏极与第二PMOS管MP2的源极连接形成串联结构；第二PMOS管MP2的栅极接地，第二PMOS管MP2的漏极与第三PMOS管MP3的源极连接形成串联结构；第三PMOS管MP3的栅极和漏极短接，第三PMOS管MP3的栅极分别与第七PMOS管MP7的栅极和第八PMOS管MP8的栅极相连，第三PMOS管MP3的源极与基准电流源Iref的正端连接形成串联结构，基准电流源Iref的负端接地；第四PMOS管MP4的漏极分别与第五PMOS管MP5的源极和第六PMOS管MP6的源极相连；第五PMOS管MP5的栅极连接有第一输入信号in，第五PMOS管MP5的漏极与第七PMOS管MP7的源极相连；第六PMOS管MP6的栅极连接有第二输入信号
Figure GDA0004124320840000041
第六PMOS管MP6的漏极与第八PMOS管MP8的源极相连；第七PMOS管MP7的漏极与第一电流电压转换电阻RL1的一段相连，且第七PMOS管MP7的漏极连接有第一输出端out1，第一电流电压转换电阻RL1的另一端接地；第八PMOS管MP8的漏极与第二电流电压转换电阻RL2的一段相连，且第八PMOS管MP8的漏极连接有第二输出端out2，第二电流电压转换电阻RL2的另一端接地。
上述输出光滑的DAC单元电路的工作原理如下：偏置电路1中的第一PMOS管MP1和第三PMOS管MP3分别为第四PMOS管MP4和第七PMOS管MP7及第八PMOS管MP8提供偏置。当第一输入信号in为低电平(即数字信号“0”)，
Figure GDA0004124320840000042
为高电平(即数字信号“1”)时，作为开关管的第五PMOS管MP5开启，第六PMOS管MP6关断，此时第一电流电压转换电阻RL1上有电流流过，为第四PMOS管MP4和第七PMOS管MP7组成的共源共栅电流源2结构通过第一PMOS管MP1和第三PMOS管MP3对基准电流源的按比例镜像电流。而第二PMOS管MP2模拟第五PMOS管MP5导通时的情况，即抵消了第五PMOS管MP5的导通压降，使得镜像电流更为精准。同理，当第二输入信号
Figure GDA0004124320840000043
为低电平(即数字信号“0”)，in为高电平(即数字信号“1”)时，作为开关管的第六PMOS管MP6开启，第五PMOS管MP5关断，此时第二电流电压转换电阻RL2上有电流流过，为第四PMOS管MP4和第八PMOS管MP8组成的共源共栅电流源2结构通过第一PMOS管MP1和第三PMOS管MP3对基准电流源的按比例镜像电流。而第二PMOS管MP2模拟第六PMOS管MP6导通时的情况，即抵消了第六PMOS管MP6的导通压降，使得镜像电流更为精准。
在开关管状态切换(开关管由开到关或由关到开)的瞬间，DAC单位电路中由于寄生效应的存在，如沟道电荷注入效应、信号馈通效应及电路中各节点的电容寄生效应，电流通路中会出现电荷差。在普通的电流舵型DAC单元电路中，这部分电荷差会在开关瞬间形成大电流通过电流电压转换电阻RL1或RL2，从而引起输出的过冲或毛刺。但在本发明的输出光滑的DAC单元电路中，这部分电荷因受到共源共栅电流源的共栅部分22的限流作用，避免了瞬间大电流的形成，因此使输出变得光滑。

Claims (1)

1.一种输出光滑的DAC单元电路，包括偏置电路、共源共栅电流源、开关管、第一电流电压转换电阻和第二电流电压转换电阻，其特征在于：所述的偏置电路包括串联的第一PMOS管、第二PMOS管、第三PMOS管和基准电流源，所述的开关管包括第五PMOS管和第六PMOS管，所述的开关管嵌入所述的共源共栅电流源中将所述的共源共栅电流源拆分为共源部分和共栅部分，所述的共源部分包括第四PMOS管，所述的共栅部分包括第七PMOS管和第八PMOS管；所述的第一PMOS管的源极与所述的第四PMOS管的源极分别接电源；所述的第一PMOS管的栅极和漏极短接，所述的第一PMOS管的栅极与所述的第四PMOS管的栅极相连，所述的第一PMOS管的漏极与所述的第二PMOS管的源极连接形成串联结构；所述的第二PMOS管的栅极接地，所述的第二PMOS管的漏极与所述的第三PMOS管的源极连接形成串联结构；所述的第三PMOS管的栅极和漏极短接，所述的第三PMOS管的栅极分别与所述的第七PMOS管的栅极和所述的第八PMOS管的栅极相连，所述的第三PMOS管的源极与所述的基准电流源的正端连接形成串联结构，所述的基准电流源的负端接地；所述的第四PMOS管的漏极分别与所述的第五PMOS管的源极和所述的第六PMOS管的源极相连；所述的第五PMOS管的栅极连接有第一输入信号，所述的第五PMOS管的漏极与所述的第七PMOS管的源极相连；所述的第六PMOS管的栅极连接有第二输入信号，所述的第六PMOS管的漏极与所述的第八PMOS管的源极相连；所述的第七PMOS管的漏极与所述的第一电流电压转换电阻的一段相连，且所述的第七PMOS管的漏极连接有第一输出端，所述的第一电流电压转换电阻的另一端接地；所述的第八PMOS管的漏极与所述的第二电流电压转换电阻的一段相连，且所述的第八PMOS管的漏极连接有第二输出端，所述的第二电流电压转换电阻的另一端接地。
CN201610682364.1A 2016-08-17 2016-08-17 一种输出光滑的dac单元电路 Active CN106301379B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610682364.1A CN106301379B (zh) 2016-08-17 2016-08-17 一种输出光滑的dac单元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610682364.1A CN106301379B (zh) 2016-08-17 2016-08-17 一种输出光滑的dac单元电路

Publications (2)

Publication Number Publication Date
CN106301379A CN106301379A (zh) 2017-01-04
CN106301379B true CN106301379B (zh) 2023-05-05

Family

ID=57678824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610682364.1A Active CN106301379B (zh) 2016-08-17 2016-08-17 一种输出光滑的dac单元电路

Country Status (1)

Country Link
CN (1) CN106301379B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110138388A (zh) * 2018-02-09 2019-08-16 长沙泰科阳微电子有限公司 一种抗干扰高性能current steering DAC电路
CN112787671B (zh) * 2019-10-23 2024-02-06 华润微集成电路(无锡)有限公司 一种电流舵dac电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611725B2 (ja) * 1993-09-13 1997-05-21 日本電気株式会社 カスコード回路
US5638011A (en) * 1994-04-12 1997-06-10 I.C. Works, Inc. Digital to analog converter (DAC) current source arrangement
US7005896B2 (en) * 2003-09-29 2006-02-28 Via Technologies, Inc. High-speed low-noise charge pump
US7541871B2 (en) * 2007-05-02 2009-06-02 Micron Technology, Inc. Operational transconductance amplifier (OTA)
US20100289936A1 (en) * 2008-01-31 2010-11-18 Hiroshi Kimura Buffer circuit, image sensor chip comprising the same, and image pickup device
JP4991785B2 (ja) * 2009-03-31 2012-08-01 株式会社東芝 半導体集積回路装置
US8723712B1 (en) * 2013-01-16 2014-05-13 Freescale Semiconductor, Inc. Digital to analog converter with current steering source for reduced glitch energy error

Also Published As

Publication number Publication date
CN106301379A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
US9973198B2 (en) Telescopic amplifier with improved common mode settling
CN102931972B (zh) Cmos输入缓冲器
CN110729995B (zh) 一种电平转换电路及电平转换方法
US8610422B2 (en) Dynamic biasing of an amplifier using capacitive driving of internal bias voltages
US7733182B2 (en) Hybrid class AB super follower
CN112953503B (zh) 一种高线性度的栅压自举开关电路
CN102420594B (zh) 一种比较器
CN107395162B (zh) 箝位电路及箝位电压的方法
CN111313852B (zh) 一种驱动放大器及模数转换器
CN111245413A (zh) 一种高速高线性度的栅压自举开关电路
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN104270150A (zh) 应用于流水线模数转换器的高速低功耗基准电压输出缓冲器
CN102045044B (zh) 一种比较器和模数转换器
CN101986570B (zh) 模数转换器及其采样保持电路
CN106301379B (zh) 一种输出光滑的dac单元电路
CN109194330B (zh) 缓冲电路及缓冲器
CN102006072B (zh) 采用分组式t/h开关的低电压低功耗折叠内插模数转换器
US20090079471A1 (en) Low power buffer circuit
CN204376880U (zh) 高速高带宽采样保持电路
CN107204772B (zh) 高线性度高速信号缓冲电路
WO2018120555A1 (zh) 一种相位插值器电路及其提升线性度的方法
CN209265310U (zh) 一种电压缓冲器电路
CN114825878A (zh) 电压比较器及其电流极限控制电路
US10333506B2 (en) High-speed current comparator suitable for nano-power circuit design
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant