CN109787631B - 一种毫米波模拟采样前端电路 - Google Patents
一种毫米波模拟采样前端电路 Download PDFInfo
- Publication number
- CN109787631B CN109787631B CN201811558023.9A CN201811558023A CN109787631B CN 109787631 B CN109787631 B CN 109787631B CN 201811558023 A CN201811558023 A CN 201811558023A CN 109787631 B CN109787631 B CN 109787631B
- Authority
- CN
- China
- Prior art keywords
- nmos transistor
- module
- electrically connected
- differential
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 88
- 238000006243 chemical reaction Methods 0.000 claims abstract description 49
- 239000003990 capacitor Substances 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 14
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 6
- HGCFMGDVMNCLNU-UHFFFAOYSA-N 3-thiophen-2-ylsulfonylpyrazine-2-carbonitrile Chemical compound N=1C=CN=C(C#N)C=1S(=O)(=O)C1=CC=CS1 HGCFMGDVMNCLNU-UHFFFAOYSA-N 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种毫米波模拟采样前端电路，包括多相时钟产生模块、驱动模块、多通道采样保持模块、输入信号保护模块以及电压时间转换模块，其中，所述多相时钟产生模块用于产生单端多相时钟信号，并把所述单端多相时钟信号传输至所述驱动模块；所述驱动模块用于将所述单端多相时钟信号转化为差分多相时钟信号；所述输入信号保护模块用于接收输入信号并对所述采样前端电路进行静电保护；所述多通道采样保持模块用于根据所述差分多相时钟信号对所述输入信号进行交织采样，获取电压信号；所述电压时间转换模块用于将所述电压信号转换为时间信号，并输出。该采样前端电路可以显著地改善采样效果，同时提高采样的精度和线性度。
Description
技术领域
本发明属于数模混合集成电路技术领域，具体涉及一种毫米波模拟采样前端电路。
背景技术
采样保持电路(Sample and Hold Circuit，简称S/H电路)，是一种被广泛用于模拟/数字转换(Analog to Digital Converter，简称ADC)系统中的电路，其作用是采集模拟输入电压在某一时刻的瞬时值，并在其后的一段时间内维持电压值不变，以供模数转换。因此，采样保持电路有两种工作状态：采样状态和保持状态。随着数字信号处理速度的不断提高，对ADC电路提出了越来越苛刻的要求，采样保持电路作为ADC电路的关键模块，设计难度也越来越高。
请参见图1，图1是一种传统的采样保持电路的结构示意图。它由一个开关管M和一个电容C组成。如图1所示，当时钟信号CLK为高电平时，开关M导通，输出电压Vout随输入电压Vin的变化而变化，即，电路的输出信号可以“跟踪”输入信号；而当时钟信号CLK为低电平时，开关M断开，这时，由于电容C具有储存能量的作用，输出电压Vout保持不变。因此该电路把开关M断开瞬间的输入电压值进行了采样，并维持其在开关M断开的整个时间段内保持不变，从而实现了采样保持的功能。
然而传统的采样保持电路存在以下问题：需要在芯片上加入ESD保护电路(静电放电保护电路)以防止静电对芯片造成损伤，而ESD电路会在芯片中引入寄生电容等参数，使采样的时间常数增大，从而恶化采样电路在高频下的性能；只能对单端信号进行采样，不具有差分结构，因此抗噪声性能差；单通道的采样限制了其采样速率。传统的采样电路只能完成低频信号的采样，而在面对毫米波这种高频波时无能为力。
鉴于以上原因，实现一种能够在高频段进行采样，并同时拥有高精度和高线性度的毫米波模拟采样前端电路已成为一种迫切的需求。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种毫米波模拟采样前端电路。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种毫米波模拟采样前端电路，包括多相时钟产生模块、驱动模块、多通道采样保持模块、输入信号保护模块以及电压时间转换模块，其中，
所述多相时钟产生模块用于产生单端多相时钟信号，并把所述单端多相时钟信号传输至所述驱动模块；
所述驱动模块用于将所述单端多相时钟信号转化为差分多相时钟信号；
所述输入信号保护模块用于接收输入信号并对所述采样前端电路进行静电保护；
所述多通道采样保持模块用于根据所述差分多相时钟信号对所述输入信号进行交织采样，获取电压信号；
所述电压时间转换模块用于将所述电压信号转换为时间信号，并输出。
在本发明的一个实施例中，所述多通道采样保持模块包括N个采样通道，其中，每个所述采样通道的信号输入端均连接所述输入信号保护模块，每个所述采样通道的时钟输入端均连接所述驱动模块，每个所述采样通道的信号输出端均连接所述电压时间转换模块。
在本发明的一个实施例中，每个所述采样通道均包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一电容和第二电容，其中，
所述第一NMOS管的源极电连接第一差分信号输出端，所述第一NMOS管的漏极电连接所述第二NMOS管的源极，所述第一NMOS管的栅极电连接第一差分时钟输入端；
所述第二NMOS管的漏极电连接第一差分信号输出端和所述第二NMOS管的源极，所述第二NMOS管的栅极电连接第二差分时钟输入端；
所述第三NMOS管的源极电连接第二差分信号输入端，所述第三NMOS管的漏极电连接在所述第一NMOS管的漏极与所述第二NMOS管的源极之间的节点处，所述第三NMOS管的栅极连接接地端；
所述第四NMOS管的源极电连接接地端，所述第四NMOS管的漏极电连接所述第二NMOS管NM2的漏极，所述第四NMOS管的栅极电连接第一复位端；
所述第五NMOS管的源极电连接第二差分信号输入端，所述第五NMOS管的漏极电连接所述第六NMOS管的源极，所述第五NMOS管的栅极电连接所述第一差分时钟输入端；
所述第六NMOS管的漏极电连接所述第二差分信号输出端和所述第六NMOS管的源极，所述第六NMOS管的栅极电连接所述第二差分时钟输入端；
所述第七NMOS管的源极电连接所述第一差分信号输出端，所述第七NMOS管的漏极电连接在所述第五NMOS管的漏极与所述第六NMOS管的源极之间的节点处，所述第七NMOS管的栅极连接接地端；
所述第八NMOS管的源极电连接接地端，所述第八NMOS管的漏极电连接所述第六NMOS管的漏极，所述第八NMOS管的栅极电连接第二复位端；
所述第一电容的一端电连接接地端，另一端连接所述第二NMOS管的漏极；
所述第二电容的一端电连接接地端，另一端连接所述第六NMOS管的漏极。
在本发明的一个实施例中，电压时间转换模块包括多个转换子模块，其中，
每个所述采样通道上连接有一个所述转换子模块；
所述转换子模块包括第一转换单元和第二转换单元；
所述第一转换单元连接至所述第一差分信号输出端，所述第二转换单元连接至所述第二差分信号输出端。
在本发明的一个实施例中，所述第一转换单元包括第一PMOS管、第二PMOS管和第一电流源，其中，
所述第一PMOS管的源极连接所述第一差分信号输出端，所述第一PMOS管的漏极连接所述第一电流源，所述第一PMOS管的栅极连接所述第一差分时钟输入端；
所述第二PMOS管的源极连接接地端，所述第二PMOS管的漏极连接所述第一电流源，所述第二PMOS管的栅极连接所述第二差分时钟输入端；
所述第一PMOS管的衬底和所述第二PMOS管的衬底均连接电源端。
在本发明的一个实施例中，所述第二转换单元包括第三PMOS管和第四PMOS管，其中，
所述第三PMOS管的源极连接所述第二差分信号输出端，所述第三PMOS管的漏极连接第二电流源，第三PMOS管的栅极连接所述第一差分时钟输入端；
所述第四PMOS管的源极连接接地端，所述第四PMOS管的漏极连接所述第二电流源，所述第四PMOS管的栅极连接所述第二差分时钟输入端；
所述第三PMOS管的衬底和所述第四PMOS管的衬底均连接电源端。
在本发明的一个实施例中，所述输入信号保护模块包括第一电阻、第二电阻，第三电容和第四电容，其中，
所述第三电容的一端连接接地端，另一端连接所述多通道采样保持模块；
所述第四电容的一端连接接地端，另一端连接所述多通道采样保持模块；
所述第一电阻的一端连接接地端，另一端连接至所述第三电容于所述多通道采样保持模块之间的节点处；
所述第二电阻的一端连接接地端，另一端连接至所述第三电容于所述多通道采样保持模块之间的节点处。
与现有技术相比，本发明的有益效果在于：
1、本发明的毫米波模拟采样前端电路设置有输入信号保护模块，通过接入电阻的方法替代了现有技术中位于信号输入端的ESD保护电路，既简化了电路的结构，又使电路的高频性能得到了改善。
2、本发明通过多通道交织采样技术提高了采样频率，利用差分结构实现了对噪声的抑制。
3、本发明增加了电压-时间转换模块，能够将电压信号转化为时间信号，方便信号的后续处理。
4、本发明通过在采样通道中加入辅助的MOS管来改善沟道电荷注入的问题，且增加了复位电路，提高了系统的灵活性。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，其仅仅试图概念地说明此处描述的结构和流程。
附图说明
图1是一种传统的采样保持电路的结构示意图；
图2是本发明实施例提供的一种毫米波模拟采样前端电路的模块图；
图3是本发明实施例所使用的一种多相时钟产生模块的电路示意图；
图4是本发明实施例所使用的一种驱动单元的电路示意图；
图5是本发明实施例提供的一种多通道采样保持模块的结构示意图；
图6是本发明实施例提供的一种采样通道和转换子模块的连接电路图；
图7是本发明实施例提供的一种多通道采样保持模块的工作时序图；
图8是本发明实施例提供的一种电压时间转换电路的电压-时间转换波形图；
图9是本发明实施例提供的一种输入信号保护模块的电路图。
具体实施方式
下面结合具体实施例对本发明内容做进一步描述，但本发明的实施方式不限于此。
请参见图2，图2是本发明实施例提供的一种毫米波模拟采样前端电路的模块图。如图2所示，本实施例的毫米波模拟采样前端电路包括多相时钟产生模块101、驱动模块102、多通道采样保持模块103、输入信号保护模块104以及电压时间转换模块105，其中，多相时钟产生模块101用于产生单端多相时钟信号，并把单端多相时钟信号传输至驱动模块102；驱动模块102用于将单端多相时钟信号转化为差分多相时钟信号；输入信号保护模块104用于接收输入信号并对采样前端电路进行静电保护；多通道采样保持模块103用于根据差分多相时钟信号对输入信号进行交织采样，获取电压信号；电压时间转换模块105用于将电压信号转换为时间信号，并输出。
本实施例的毫米波模拟采样前端电路采用了多通道时域交织的技术来提高采样率，多相时钟产生模块101为多通道采样保持模块103分别提供不同相位的时钟，其中，多相时钟产生模块101由多个TSPC寄存器组成。请参见图3，图3是本发明实施例所使用的一种多相时钟产生模块的电路示意图。如图3所示，本实施例的多相时钟产生模块101包括串联的N个TSPC寄存器，其中，每个TSPC寄存器均产生一个单端且相位不同的时钟信号(如图3中所示的CLK_OUT1，CLK_OUT2，CLK_OUT3，…，CLK_OUTn)，也就是说，该多相时钟产生模块101通过N个TSPC寄存器能够产生N个相位不同的时钟信号。接着，所述时钟信号被传输至驱动模块102，以对每个时钟信号进行差分处理。
在本实施例中，驱动模块102包括N个驱动单元，即，每个TSPC寄存器均连接至一个单独的驱动单元，请参见图4，图4是本发明实施例使用的一种驱动单元的电路示意图。如图所示，所述驱动单元包括第一差分支路1021和第二差分支路1022，其中，第一差分支路1021和第二差分支路1022均包括串联的多个CMOS反相器。例如，在本实施例中，第一差分支路1021和第二差分支路1022均包括串联的五个CMOS反相器。每个CMOS反相器均包括两个MOS管。具体地，沿信号流向，CMOS反相器的尺寸逐级增大，从而实现其驱动能力的逐级提高。如图4所示，在本实施例中，对于第一差分支路1021，沿信号流向上第一个CMOS反相器和第二个CMOS反相器的MOS管尺寸相同，记为M＝1，第三个CMOS反相器的MOS管尺寸比第二个CMOS反相器的MOS管尺寸大一倍，为M＝2；第四个CMOS反相器的MOS管尺寸比第三个CMOS反相器的MOS管尺寸大一倍，为M＝4；第五个CMOS反相器的MOS管尺寸比第四个CMOS反相器的MOS管尺寸大一倍，为M＝8。类似地，第二差分支路1022中的CMOS反相器的具有与第一差分支路1021相同的结构和尺寸布局。如图4所示，假设该驱动单元连接至所述多相时钟产生模块101中的第一个TSPC寄存器，则来自该第一个TSPC寄存器的时钟信号CLK_OUT1通过第一差分支路1021和第二差分支路1022转换成差分的时钟输出信号CLK1和CLK2，由此，驱动模块102主要完成了时钟信号从单端到差分的转化，同时也提高了电路的驱动能力。在本实施例中，时钟输出信号CLK1和CLK2为两个互补的时钟信号，即，当CLK1为高电平时，CLK2为低电平，当CLK1为低电平时，CLK2为高电平。
值得注意的是，多相时钟产生电路和驱动模块是较为成熟的电路结构，在本发明的其他实施例中，也可以使用其他结构的多相时钟产生模块101和驱动模块102，只要能够实现本发明的功能即可，因此在这里不做赘述。
进一步地，请参见图5，图5是本发明实施例提供的一种多通道采样保持模块的结构示意图。多通道采样保持模块103包括N个采样通道1031，其中，每个所述采样通道1031的信号输入端均连接所述输入信号保护模块104，以输入差分的输入信号VINN和VINP；每个所述采样通道的时钟输入端均连接所述驱动模块102，以输入差分的时钟信号CLK1和CLK2；每个所述采样通道的信号输出端均连接所述电压时间转换模块105。
进一步地，请参见图6，图6是本发明实施例提供的一种采样通道和转换子模块的连接电路图。如图6所示，每个采样通道1031均包括第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第一电容C1和第二电容C2，其中，第一NMOS管NM1的源极电连接第一差分信号输出端VINP，第一NMOS管NM1的漏极电连接第二NMOS管NM2的源极，第一NMOS管NM1的栅极电连接第一差分时钟输入端CLK1；第二NMOS管NM2的漏极电连接第一差分信号输出端VOUTP和第二NMOS管NM2的源极，第二NMOS管NM2的栅极电连接第二差分时钟输入端CLK2；第三NMOS管NM3的源极电连接第二差分信号输入端VINN，第三NMOS管NM3的漏极电连接在第一NMOS管NM1的漏极与第二NMOS管NM2的源极之间的节点处，第三NMOS管NM3的栅极连接接地端GND；第四NMOS管NM4的源极电连接接地端GND，第四NMOS管NM4的漏极电连接第二NMOS管NM2的漏极，第四NMOS管NM4的栅极电连接第一复位端RESET_P；第五NMOS管NM5的源极电连接第二差分信号输入端VINN，第五NMOS管NM5的漏极电连接第六NMOS管NM6的源极，第五NMOS管NM5的栅极电连接第一差分时钟输入端CLK1；
第六NMOS管NM6的漏极电连接第二差分信号输出端VOUTN和第六NMOS管NM6的源极，第六NMOS管NM6的栅极电连接第二差分时钟输入端CLK2；第七NMOS管NM7的源极电连接第一差分信号输出端VOUTP，第七NMOS管NM7的漏极电连接在第五NMOS管NM5的漏极与第六NMOS管NM6的源极之间的节点处，第七NMOS管NM7的栅极连接接地端GND；第八NMOS管NM8的源极电连接接地端GND，第八NMOS管NM8的漏极电连接第六NMOS管NM6的漏极，第八NMOS管NM8的栅极电连接第二复位端RESET_N；第一电容C1的一端电连接接地端GND，另一端连接第二NMOS管NM2的漏极；第二电容C2的一端电连接接地端GND，另一端连接第六NMOS管NM6的漏极。
具体地，如图6所示，每个采样通道1031均为一个差分结构的电路，VINP与VINN是差分的输入信号，在来自驱动模块102的每个驱动单元的两路互补的第一差分时钟信号CLK1和第二差分时钟信号CLK2的控制下，该电路将两路差分输入信号分别进行采样和保持，并最终在第一差分信号输出端VOUTP与第二差分信号输出端VOUTN输出。
从图6中可以看出，该电路上下对称，可以看作是由上下两部分电路拼接而成，两部分功能完全相同，即第一NMOS管NM1和第五NMOS管NM5功能相同，第二NMOS管NM2和第六NMOS管NM6功能相同，第三NMOS管NM3和第七NMOS管NM7功能相同，第一电容C1和第二电容C2功能相同，以此类推。因此在下文的分析中，只对由第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第一电容C1组成的上半部分电路进行分析，得到的结论可以直接推广到下半部分电路中。
在上半部分电路中，第一NMOS管NM1与第一电容C1构成传统的采样保持电路结构。当第一差分时钟信号CLK1为高电平时，第一NMOS管NM1导通，输入信号VINP直接传递到输出端；当第一差分时钟信号CLK1为低电平时，第一NMOS管M1关断，输出信号维持电容上的电压值不变，从而实现基础的采样保持功能。
第二NMOS管NM2和第三NMOS管NM3是考虑了采样时的非理想效应做出的改进，在电路中增加第二NMOS管NM2和第三NMOS管NM3可以有效提高采样的精度。具体地，当第一NMOS管NM1处于导通状态时，其沟道中必然存在反型层电荷，如果此时第一NMOS管M1忽然关断，反型层电荷就会通过源端和漏端流出，这种现象就叫做“沟道电荷注入”。如果电路中没有第二NMOS管NM2，其中一部分电荷就会流到电容C1上，这部分电荷的存在就会使得电容的电压值发生变化，从而输出电压也发生变化，影响了采样精度。第二NMOS管NM2的作用就是“吸收”这部分由于“沟道电荷注入”产生的多余电荷。从图中可以看出，第一差分时钟信号CLK1和第二差分时钟信号CLK2是互补的时钟信号，当第一NMOS管NM1关断时第二NMOS管NM2恰好导通，因此只要合理设计第一NMOS管NM1和第二NMOS管NM2的尺寸，就能使得在第一NMOS管NM1关断时，第一NMOS管NM1的沟道电荷恰好流入第二NMOS管NM2，形成第二NMOS管NM2沟道，从而完成了多余电荷的“吸收”。同时，第二NMOS管NM2的源极和漏极短路到一起，相当于一根导线，也不影响电压正常地从第一NMOS管NM1传输到第一电容C1。
此外，第三NMOS管NM3的作用是为了消除在第一NMOS管NM1关断时由于栅漏电容造成的误差。众所周知，NMOS管的栅极和漏极总是不可避免地形成寄生电容。因此，当第一差分时钟信号CLK1为低电平时，第一NMOS管NM1并不能完全关断，其寄生的栅漏电容仍然形成了输入和输出之间的通路，带来了一定的误差。而第三NMOS管NM3的存在就可以消除这种误差。从图6中可以看出，第三NMOS管NM3的栅极始终连接接地端GND，因此在电路的整个工作过程中始终不会导通，它的存在是为了在电路中引入第三NMOS管NM3的栅漏电容来抵消由于第一NMOS管NM1的栅漏电容带来的误差。由于输入信号VINP与VINN是差分信号，因此VINP与VINN通过栅漏电容后在输出端VOUTP造成的影响互相抵消，从而提高了采样的精确度。
值得注意的是，为了进一步提高采样频率，本文引入了多通道交织采样技术。图5是一个多通道交织采样技术的示意图，如图所示，当第一通道进入采样状态时，其余(N-1)个通道处于保持状态，当第一通道采样完成后就切换为保持状态，同时第二通道的采样状态打开，以此类推。N个通道在多相时钟信号的控制下依次工作，轮流对输入信号进行采样，实现了采样率的进一步提高。
请参见图7，图7是本发明实施例提供的一种多通道采样保持模块的工作时序图。从图7中可以看出，根据时钟信号高低电平的不同，多通道采样电路交替完成了采样的过程，采样的结果依次反映到VOUT1～VOUTn上，其中，应该注意的是，每个输出信号VOUT1～VOUTn实际上包括两个差分的输出信号，例如，输出信号VOUT1实际上包括两个差分输出信号VOUTP1和VOUTN1，其他输出信号类似。
进一步地，请再次参照图6，第四NMOS管NM4一端连接接地端GND，另一端接第一差分信号输出端VOUTP。具体地，第四NMOS管NM4可以为该多通道采样保持模块提供复位信号：当RESET_P为低电平时，第四NMOS管NM4关断，不对电路产生任何影响；当RESET_P为高电平时，第四NMOS管NM4导通，输出电压VOUTP被拉低至地电位，完成复位的功能。
此外，整个电路中的所有晶体管的衬底均接到至一个负电压上，这样可以使得漏极和衬底之间的二极管始终保持反偏，不会形成电荷的泄漏，从而提高了采样的精度。
进一步地，继续参见图6，电压时间转换模块105包括多个转换子模块1051，其中，每个采样通道上连接有一个转换子模块1051；转换子模块1051包括第一转换单元和第二转换单元；第一转换单元连接至第一差分信号输出端VOUTP，第二转换单元连接至第二差分信号输出端VOUTN。
进一步地，第一转换单元包括第一PMOS管PM1、第二PMOS管PM2和第一电流源Q1，其中，第一PMOS管PM1的源极连接第一差分信号输出端VOUTP，第一PMOS管PM1的漏极连接第一电流源Q1，第一PMOS管PM1的栅极连接第一差分时钟输入端CLK1；第二PMOS管PM2的源极连接接地端GND，第二PMOS管PM2的漏极连接第一电流源Q1，第二PMOS管PM2的栅极连接第二差分时钟输入端CLK2；第一PMOS管PM1的衬底和第二PMOS管PM2的衬底均连接电源端VDD。
进一步地，第二转换单元包括第三PMOS管PM3和第四PMOS管PM4，其中，第三PMOS管PM3的源极连接第二差分信号输出端VOUTN，第三PMOS管PM3的漏极连接第二电流源Q2，第三PMOS管PM3的栅极连接第一差分时钟输入端CLK1；第四PMOS管PM4的源极连接接地端GND，第四PMOS管PM4的漏极连接第二电流源Q2，第四PMOS管PM4的栅极连接第二差分时钟输入端CLK2；第三PMOS管PM3的衬底和第四PMOS管PM4的衬底均连接电源端VDD。
如图6所示，当NM1导通时PM1断开，PM2导通，电流源的电流会泄放到地，不对VOUTP产生影响；当NM1关断时PM2关断，PM1导通，在恒定电流源的作用下，第一电容C1上的电压会在VOUTP的基础上以一个恒定的斜率上升。同样地，对输出信号VOUTN来说也是如此。
请参见图8，图8是本发明实施例提供的一种电压时间转换电路的电压-时间转换波形图，若VOUTP与VOUTN的共模电压为零，容易得出在一个时钟周期内，二者的波形图。显然，通过电压-时间转换电路，VOUTN与VOUTP的差分信号信号ΔV就被转换为了时间差信号Δt。
一般的芯片在设计时，都会有相应的ESD(静电释放)保护电路，该电路主要用来泄放电流和钳位电压，防止静电对脆弱的内部电路造成损伤。但是，ESD保护电路会引入一定的寄生电容等参数，恶化电路的性能，随着采样电路频率的不断提高，ESD电路引入的寄生参数已经不可忽略。因此，本发明从提升电路的整体性能出发，设计了如下的结构来替代现有技术中位于信号输入端的ESD电路，从而提高了采样的速度和精度。请参见图9，图9是本发明实施例提供的一种输入信号保护模块的电路图。本实施例的输入信号保护模块104包括第一电阻R1、第二电阻R2，第三电容C3和第四电容C4。第三电容C3的一端连接接地端GND，另一端连接多通道采样保持模块103，具体地，在本实施例中，第三电容C3的另一端连接至每个采样通道的第一差分信号输出端VOUTP。第四电容C4的一端连接接地端GND，另一端连接多通道采样保持模块103，具体地，在本实施例中，第四电容C4的另一端连接至每个采样通道的第二差分信号输出端VOUTN。第一电阻R1的一端连接接地端GND，另一端连接至第三电容C3于多通道采样保持模块103之间的节点处；第二电阻R2的一端连接接地端GND，另一端连接至第三电容C4于多通道采样保持模块103之间的节点处。
引入电阻R1和R2一方面可以进行阻抗匹配，使得反射波对信号的影响尽可能变小，另一方面，电阻R1和R2的一端直接接地，在输入端与接地端之间引入了一条低阻路径，可以起到防静电的作用，从而既提升了电路的高频性能，又防止了静电的影响。
综上，本实施例的毫米波模拟采样前端电路设置有输入信号保护模块，通过接入电阻的方法替代了现有技术中位于信号输入端的ESD保护电路，既简化了电路的结构，又使电路的高频性能得到了改善。通过多通道交织采样技术提高了采样频率，利用差分结构实现了对噪声的抑制。增加了电压-时间转换模块，能够将电压信号转化为时间信号，方便信号的后续处理。此外，本实施例通过在采样通道中加入辅助的MOS管来改善沟道电荷注入的问题，且增加了复位电路，提高了系统的灵活性。
本发明实施例的毫米波模拟采样前端电路作为模拟电路和数字电路的接口部分，在仪器仪表、雷达、收发机和其它各式各样的无线通讯设备中都有广泛应用，尤其适合在高频下应用。第五代无线通信技术发展对通信速率和通信质量的要求不断提高，因此可以肯定，本发明实施例提到的毫米波模拟采样前端电路在高频段的无线通信设备中将具有广泛的应用空间。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (5)
1.一种毫米波模拟采样前端电路，其特征在于，包括多相时钟产生模块(101)、驱动模块(102)、多通道采样保持模块(103)、输入信号保护模块(104)以及电压时间转换模块(105)，其中，
所述多相时钟产生模块(101)用于产生单端多相时钟信号，并把所述单端多相时钟信号传输至所述驱动模块(102)；
所述驱动模块(102)用于将所述单端多相时钟信号转化为差分多相时钟信号；
所述输入信号保护模块(104)用于接收输入信号并对所述采样前端电路进行静电保护；
所述多通道采样保持模块(103)用于根据所述差分多相时钟信号对所述输入信号进行交织采样，获取电压信号；
所述电压时间转换模块(105)用于将所述电压信号转换为时间信号，并输出，其中，
所述多通道采样保持模块(103)包括N个采样通道(1031)，其中，每个所述采样通道(1031)的信号输入端均连接所述输入信号保护模块(104)，每个所述采样通道(1031)的时钟输入端均连接所述驱动模块(102)，每个所述采样通道的信号输出端均连接所述电压时间转换模块(105)，
每个所述采样通道(1031)均包括第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)、第四NMOS管(NM4)、第五NMOS管(NM5)、第六NMOS管(NM6)、第七NMOS管(NM7)、第八NMOS管(NM8)、第一电容(C1)和第二电容(C2)，其中，
所述第一NMOS管(NM1)的源极电连接第一差分信号输出端(VINP)，所述第一NMOS管(NM1)的漏极电连接所述第二NMOS管(NM2)的源极，所述第一NMOS管(NM1)的栅极电连接第一差分时钟输入端(CLK1)；
所述第二NMOS管(NM2)的漏极电连接第一差分信号输出端(VOUTP)和所述第二NMOS管(NM2)的源极，所述第二NMOS管(NM2)的栅极电连接第二差分时钟输入端(CLK2)；
所述第三NMOS管(NM3)的源极电连接第二差分信号输入端(VINN)，所述第三NMOS管(NM3)的漏极电连接在所述第一NMOS管(NM1)的漏极与所述第二NMOS管(NM2)的源极之间的节点处，所述第三NMOS管(NM3)的栅极连接接地端(GND)；
所述第四NMOS管(NM4)的源极电连接接地端(GND)，所述第四NMOS管(NM4)的漏极电连接所述第二NMOS管(NM2)的漏极，所述第四NMOS管(NM4)的栅极电连接第一复位端(RESET_P)；
所述第五NMOS管(NM5)的源极电连接第二差分信号输入端(VINN)，所述第五NMOS管(NM5)的漏极电连接所述第六NMOS管(NM6)的源极，所述第五NMOS管(NM5)的栅极电连接所述第一差分时钟输入端(CLK1)；
所述第六NMOS管(NM6)的漏极电连接所述第二差分信号输出端(VOUTN)和所述第六NMOS管(NM6)的源极，所述第六NMOS管(NM6)的栅极电连接所述第二差分时钟输入端(CLK2)；
所述第七NMOS管(NM7)的源极电连接所述第一差分信号输出端(VOUTP)，所述第七NMOS管(NM7)的漏极电连接在所述第五NMOS管(NM5)的漏极与所述第六NMOS管(NM6)的源极之间的节点处，所述第七NMOS管(NM7)的栅极连接接地端(GND)；
所述第八NMOS管(NM8)的源极电连接接地端(GND)，所述第八NMOS管(NM8)的漏极电连接所述第六NMOS管(NM6)的漏极，所述第八NMOS管(NM8)的栅极电连接第二复位端(RESET_N)；
所述第一电容(C1)的一端电连接接地端(GND)，另一端连接所述第二NMOS管(NM2)的漏极；
所述第二电容(C2)的一端电连接接地端(GND)，另一端连接所述第六NMOS管(NM6)的漏极。
2.根据权利要求1所述的毫米波模拟采样前端电路，其特征在于，电压时间转换模块(105)包括多个转换子模块(1051)，其中，
每个所述采样通道(1031)上连接有一个所述转换子模块(1051)；
所述转换子模块(1051)包括第一转换单元和第二转换单元；
所述第一转换单元连接至所述第一差分信号输出端(VOUTP)，所述第二转换单元连接至所述第二差分信号输出端(VOUTN)。
3.根据权利要求2所述的毫米波模拟采样前端电路，其特征在于，所述第一转换单元包括第一PMOS管(PM1)、第二PMOS管(PM2)和第一电流源(Q1)，其中，
所述第一PMOS管(PM1)的源极连接所述第一差分信号输出端(VOUTP)，所述第一PMOS管(PM1)的漏极连接所述第一电流源(Q1)，所述第一PMOS管(PM1)的栅极连接所述第一差分时钟输入端(CLK1)；
所述第二PMOS管(PM2)的源极连接接地端(GND)，所述第二PMOS管(PM2)的漏极连接所述第一电流源(Q1)，所述第二PMOS管(PM2)的栅极连接所述第二差分时钟输入端(CLK2)；
所述第一PMOS管(PM1)的衬底和所述第二PMOS管(PM2)的衬底均连接电源端(VDD)。
4.根据权利要求3所述的毫米波模拟采样前端电路，其特征在于，所述第二转换单元包括第三PMOS管(PM3)和第四PMOS管(PM4)，其中，
所述第三PMOS管(PM3)的源极连接所述第二差分信号输出端(VOUTN)，所述第三PMOS管(PM3)的漏极连接第二电流源(Q2)，第三PMOS管(PM3)的栅极连接所述第一差分时钟输入端(CLK1)；
所述第四PMOS管(PM4)的源极连接接地端(GND)，所述第四PMOS管(PM4)的漏极连接所述第二电流源(Q2)，所述第四PMOS管(PM4)的栅极连接所述第二差分时钟输入端(CLK2)；
所述第三PMOS管(PM3)的衬底和所述第四PMOS管(PM4)的衬底均连接电源端(VDD)。
5.根据权利要求1至4中任一项所述的毫米波模拟采样前端电路，其特征在于，所述输入信号保护模块(104)包括第一电阻(R1)、第二电阻(R2)，第三电容(C3)和第四电容(C4)，其中，
所述第三电容(C3)的一端连接接地端(GND)，另一端连接所述多通道采样保持模块(103)；
所述第四电容(C4)的一端连接接地端(GND)，另一端连接所述多通道采样保持模块(103)；
所述第一电阻(R1)的一端连接接地端(GND)，另一端连接至所述第三电容(C3)于所述多通道采样保持模块(103)之间的节点处；
所述第二电阻(R2)的一端连接接地端(GND)，另一端连接至所述第三电容(C4)于所述多通道采样保持模块(103)之间的节点处。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811558023.9A CN109787631B (zh) | 2018-12-19 | 2018-12-19 | 一种毫米波模拟采样前端电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811558023.9A CN109787631B (zh) | 2018-12-19 | 2018-12-19 | 一种毫米波模拟采样前端电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109787631A CN109787631A (zh) | 2019-05-21 |
| CN109787631B true CN109787631B (zh) | 2020-07-17 |
Family
ID=66497411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811558023.9A Active CN109787631B (zh) | 2018-12-19 | 2018-12-19 | 一种毫米波模拟采样前端电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109787631B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110971233B (zh) * | 2019-11-04 | 2023-06-06 | 西安电子科技大学 | 一种时域交织adc多相时钟产生电路 |
| CN110943726A (zh) * | 2019-12-12 | 2020-03-31 | 西安电子科技大学 | 一种多通道多级并行超高速采样保持电路 |
| CN113625351A (zh) * | 2021-08-17 | 2021-11-09 | 上海亨临光电科技有限公司 | 一种探测器通道电压值反馈方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101562453B (zh) * | 2008-11-27 | 2011-05-18 | 西安电子科技大学 | 一种模拟采样开关及模数转换器 |
| CN102035553A (zh) * | 2010-11-15 | 2011-04-27 | 中兴通讯股份有限公司 | 一种并行模数转化装置及控制模数转换通道偏斜的方法 |
| SG11201400401QA (en) * | 2011-09-06 | 2014-08-28 | Univ Singapore | An analog-to-digital converter for a multi-channel signal acquisition system |
| CN104901699B (zh) * | 2015-06-24 | 2017-12-19 | 中国电子科技集团公司第二十四研究所 | 一种cmos主从式采样保持电路 |
| CN105406867B (zh) * | 2015-12-17 | 2018-11-06 | 成都博思微科技有限公司 | 一种时间交织流水线adc系统及其时序操作方法 |
| CN107204774B (zh) * | 2017-05-11 | 2020-11-06 | 成都华微电子科技有限公司 | 支持多通道输入的冷备份系统高阻态高线性采样保持电路 |
-
2018
- 2018-12-19 CN CN201811558023.9A patent/CN109787631B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109787631A (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109787631B (zh) | 一种毫米波模拟采样前端电路 | |
| US8198921B2 (en) | Dynamic comparator with background offset calibration | |
| US20140104088A1 (en) | Differential switch drive circuit and current steering digital-to-analog converter | |
| US7576675B1 (en) | Return-to-zero current-steering DAC with clock-to-output isolation | |
| CN112953503B (zh) | 一种高线性度的栅压自举开关电路 | |
| CN209787154U (zh) | 一种采样频率可调的模数转换器 | |
| US11405047B2 (en) | Sampling switch circuits | |
| US6992608B2 (en) | Current-steering digital-to-analog converter having a minimum charge injection latch | |
| CN101217278A (zh) | 可抑制采样时钟相位偏差影响的时间交错结构模数转换器 | |
| US6781434B2 (en) | Low charge-dump transistor switch | |
| CN117278009A (zh) | 一种基于多通道的栅压自举开关电路 | |
| US8319551B2 (en) | Method and system for improving limiting amplifier phase noise for low slew-rate input signals | |
| WO2023124941A1 (zh) | 开关电路、多通道采样控制电路、模数转换电路和芯片 | |
| Waltari et al. | A 220-MSample/s CMOS sample-and-hold circuit using double-sampling | |
| CN216981894U (zh) | 开关电路、多通道采样控制电路、模数转换电路和芯片 | |
| CN115940953A (zh) | 一种在模拟域实现cds差值量化操作的sar/ss adc | |
| Lotfi et al. | An UWB 18.5 GS/s Sampling Front-End for a 74 GS/s 5-bit ADC in 22nm FDSOI | |
| Thomas et al. | 128-GS/s 1-to-4 SiGe analog demultiplexer with 36-GHz bandwidth for 6-bit data converters | |
| TWI420496B (zh) | 電壓比較器、包含該電壓比較器之液晶顯示裝置驅動電路及轉態加速方法 | |
| CN114374388A (zh) | 一种两步式建立的自举采样开关电路及集成电路 | |
| CN110579635B (zh) | 一种多通道电压差值的采样电路及其采样方法 | |
| CN111130551A (zh) | 一种基于电感拓频的缓冲器及其采样前端电路 | |
| Li et al. | A 14-Bit 2-GS/s DAC with SFDR> 70dB up to 1-GHz in 65-nm CMOS | |
| Hasan-Sagha et al. | Very high speed and low voltage open-loop dual edge triggered sample and hold circuit in 0.18 μm CMOS technology | |
| Wang et al. | An 8.8-GS/s 8b time-interleaved SAR ADC with 50-dB SFDR using complementary dual-loop-assisted buffers in 28nm CMOS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220711 Address after: Room 015, floor 2, Qujiang culture and business club, No. 292, Yannan Road, Qujiang New District, Xi'an, Shaanxi 710000 Patentee after: Xi'an Xinyi Technology Co.,Ltd. Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an Patentee before: XIDIAN University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240719 Address after: Room 402, No. 1 Cuiying Street, Nansha District, Guangzhou City, Guangdong Province 511455, self compiled Room 002 Patentee after: Guangzhou Xinyi Technology Co.,Ltd. Country or region after: China Address before: Room 015, floor 2, Qujiang culture and business club, No. 292, Yannan Road, Qujiang New District, Xi'an, Shaanxi 710000 Patentee before: Xi'an Xinyi Technology Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |