CN117614423B - 一种高压输入高速电压比较器 - Google Patents
一种高压输入高速电压比较器 Download PDFInfo
- Publication number
- CN117614423B CN117614423B CN202410092204.6A CN202410092204A CN117614423B CN 117614423 B CN117614423 B CN 117614423B CN 202410092204 A CN202410092204 A CN 202410092204A CN 117614423 B CN117614423 B CN 117614423B
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- voltage
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims description 19
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims description 19
- 101150110971 CIN7 gene Proteins 0.000 claims description 7
- 101150110298 INV1 gene Proteins 0.000 claims description 7
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 7
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 claims description 4
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 claims description 4
- 230000004044 response Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004075 alteration Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种高压输入高速电压比较器，涉及电压比较器技术领域，所述高压输入高速电压比较器包括：偏置电路、输入级电路、电流比较电路、电流镜电路、输出钳位保护电路和输出电路；电流比较电路通过输入级电路与偏置电路连接，电流镜电路与输入级电路连接，输入级电路通过输出钳位保护电路与输出电路连接。本发明公开一种高压输入高速电压比较器，通过对输入级架构进行改进，提高输入级电路的输入阻抗，并通过电流比较电路将电压信号转换为电流信号，其响应速度更快，最终实现高压输入信号的快速响应，进行电压比较，具有通用性，且结构简单，易于设计。
Description
技术领域
本发明涉及电压比较器技术领域，具体地，涉及一种高压输入高速电压比较器。
背景技术
对于输入信号为高压信号的电压比较器，常规的解决方案有：
1、采用三极管输入、厚栅氧器件组成的比较器，但此种结构速度慢、功耗大；
2、浮动栅技术，但此种架构需要专门设计电荷泵技术，增加线路复杂度；
3、采用Bipolar、JFET兼容工艺作为输入级，但是此种架构对于工艺要求高、应用范围受限，无法应用到大多数常规BCD工艺中。
可以看到现有高压信号的电压比较器存在有线路复杂、架构工艺要求高、功耗大以及响应速度偏慢的问题，所以，亟需一种对于高压开关电源的高压输入信号比较器能具有很好的通用性，结构简单，易于设计和高速响应。
发明内容
本发明的目的在于克服现有技术的不足，提供一种高压输入高速电压比较器。
本发明的目的是通过以下技术方案来实现的：
高压输入高速电压比较器包括：偏置电路、输入级电路、电流比较电路、电流镜电路、输出钳位保护电路和输出电路；
输入级电路包括晶体管MP7、晶体管MP8、晶体管MP13、晶体管MP14、二极管Z1和二极管Z2，电流比较电路包括晶体管MP9、晶体管MP10、晶体管MP11和晶体管MP12；
电压信号正向输入端VP分别与二极管Z1的正端、晶体管MP7的栅极、晶体管MP8的栅极、晶体管MP9的栅极和晶体管MP10的栅极连接，二极管Z1的负端、晶体管MP7的源极和晶体管MP9的源极用于与偏置电路连接，晶体管MP7的漏极与晶体管MP8 的源极连接，晶体管MP8的漏极用于与电流镜电路连接，晶体管MP9的漏极与晶体管MP10的源极连接；
电压信号负向输入端VN分别与二极管Z2的正端、晶体管MP13的栅极、晶体管MP14的栅极、晶体管MP11的栅极和晶体管MP12的栅极连接，二极管Z2的负端、晶体管MP13的源极和晶体管MP11的源极用于与偏置电路连接，晶体管MP13的漏极与晶体管MP14的源极连接，晶体管MP14的漏极用于与电流镜电路和输出钳位保护电路连接，输出钳位保护电路用于与输出电路连接，晶体管MP11的漏极与晶体管MP12的源极连接，晶体管MP10的漏极与晶体管MP12的漏极连接。
本方案通过晶体管MP7、MP8、MP13、MP14、二极管Z1和二极管Z2组成输入级电路，并通过将高压正端输入信号VP分别与晶体管MP7、MP8、MP9和MP10的栅极连接，高压负端输入信号VN分别与晶体管MP11、MP12、MP13、MP14的栅极连接，起到共栅极提高输入电路阻抗的效果，同时在电路中并联二极管Z1和Z2，当电路正常工作时，二极管处于截止状态，不影响线路正常工作，当输入电压信号为高压或达到其击穿电压时，Z1和Z2迅速由高阻态变为低阻态，给瞬间电流提供低阻抗导通路径，同时把高压钳制在一个安全水平内，从而保护输入级电路的栅极不被击穿。并且晶体管MP9、MP10、MP11和MP12还组成电流比较电路，高压正端输入信号VP与晶体管MP9和MP10的栅极连接，高压负端输入信号VN与晶体管MP11和MP12的栅极连接，为晶体管MP9~MP12栅极提供驱动电流，当电路正常工作时，正端电流信号经VP和二极管Z1到达晶体管MP9的源极，同理负端电流信号到达晶体管MP11的源极，从而将电压信号比较转换为电流信号比较，其响应速度更快。设置偏置电路为输入级电路提供偏置电流，起到提高电路稳定性的效果，设置电流镜电路起到保持电流恒定的效果，设置钳位保护电路来保护输出电路能安全输出信号。
电流比较本发明提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明通过采用的输入级架构，可以实现高压输入信号的快速响应，实现电压比较；对于高压开关电源的高压输入信号比较器具有很好的通用性，结构简单，易于设计。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本发明的一部分，并不构成对本发明实施例的限定；
图1是本发明中高压输入高速电压比较器电路示意图；
图2是本发明中高压输入高速电压比较器的仿真示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在相互不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述范围内的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
实施例一
请参考图1，图1为本发明中高速电压比较器电路示意图，一种高压输入高速电压比较器包括：偏置电路、输入级电路、电流比较电路、电流镜电路、输出钳位保护电路和输出电路；
输入级电路包括晶体管MP7、晶体管MP8、晶体管MP13、晶体管MP14、二极管Z1和二极管Z2，电流比较电路包括晶体管MP9、晶体管MP10、晶体管MP11和晶体管MP12；
电压信号正向输入端VP分别与二极管Z1的正端、晶体管MP7的栅极、晶体管MP8的栅极、晶体管MP9的栅极和晶体管MP10的栅极连接，二极管Z1的负端、晶体管MP7的源极和晶体管MP9的源极用于与偏置电路连接，晶体管MP7的漏极与晶体管MP8 的源极连接，晶体管MP8的漏极用于与电流镜电路连接，晶体管MP9的漏极与晶体管MP10的源极连接；
电压信号负向输入端VN分别与二极管Z2的正端、晶体管MP13的栅极、晶体管MP14的栅极、晶体管MP11的栅极和晶体管MP12的栅极连接，二极管Z2的负端、晶体管MP13的源极和晶体管MP11的源极用于与偏置电路连接，晶体管MP13的漏极与晶体管MP14的源极连接，晶体管MP14的漏极用于与电流镜电路和输出钳位保护电路连接，输出钳位保护电路用于与输出电路连接，晶体管MP11的漏极与晶体管MP12的源极连接，晶体管MP10的漏极与晶体管MP12的漏极连接。
其中，偏置电路包括高压电源VDD1、晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5和晶体管MP6，高压电源VDD1分别与晶体管MP1的源极、晶体管MP3的源极和晶体管MP5的源极连接，晶体管MP1的栅极和晶体管MP2的栅极连接且连接处为第一连接点，晶体管MP3的栅极与晶体管MP4的栅极连接且连接处为第二连接点，晶体管MP5的栅极和晶体管MP6的栅极连接且连接处为第三连接点，第三连接点与第二连接点连接，第二连接点与第一连接点连接，第一连接点与偏置电流IBIAS1的正端连接，偏置电流IBIAS1的负端接地，晶体管MP1的漏极与晶体管MP2的源极连接，晶体管MP2的漏极与偏置电流IBIAS1的正端连接，晶体管MP3的漏极与晶体管MP4的源极连接，晶体管MP4的漏极分别与二极管Z1的负端、晶体管MP7的源极和晶体管MP9的源极，晶体管MP5的漏极与晶体管MP6的源极连接，晶体管MP6的漏极分别与二极管Z2的负端、晶体管MP13的源极和晶体管MP11的源极连接。
其中，偏置电路为输入级电路提供偏置电流，起到提高电路稳定性的效果。
电流镜电路包括晶体管MN1和晶体管MN2，晶体管MP8的漏极分别与晶体管MN1的漏极和晶体管MN2的栅极连接，晶体管MN1的栅极与晶体管MN2的栅极连接，晶体管MP14的漏极与晶体管MN2的漏极连接，晶体管MN1的源极和晶体管MN2的源极均接地。
其中，电流镜电路起到保持电路电流恒定的效果。
输出钳位保护电路包括晶体管MP15，晶体管MP15的源极分别与晶体管MP14的漏极和输出电路连接，晶体管MP15的栅极和漏极均接地。
其中，输出钳位保护电路用于保护输出电路中晶体管MN3的栅极不被击穿。
输出电路包括晶体管MN3、反相器INV1和高压电源VDD2，晶体管MN3的栅极与晶体管MP15的源极连接，晶体管MN3的源极接地，高压电源VDD2与偏置电流IBIAS2的正端连接，偏置电流IBIAS2的负端和晶体管MN3的漏极均与反相器INV1的输入端连接，反相器INV1的输出端与信号输出端VOUT连接。
其中，由于经过电流比较电路得到的信号较为薄弱，因此设置晶体管MN3进行放大，晶体管MN3在放大输出信号的同时也对信号进行了反相，因此最后再设置反相器INV1对信号再一次反相，保证最终输出信号相位与电流比较电路输出信号相位保持一致，而高压电源VDD2提供偏置电流IBIAS2的作用也在于提高电路的稳定性。
二极管Z1和所述二极管Z2均为齐纳二极管。
其中，由于齐纳二极管相较于普通二极管具有更高的击穿电压，可以保护输入级电路的栅极不被击穿。
晶体管MP8和晶体管MP14均为LDMOS晶体管，晶体管MP7和晶体管MP13均为P型MOS管。
其中，LDMOS管在有源区和漏区之间设有一个漂移区，由于漂移区的杂质浓度较低，因此，当LDMOS接高压时，漂移区由于是高电压，相较于普通的MOS管，能够承受更高的电压，相当于提高输入级电路阻抗，进一步保护输入级电路的栅极不被击穿。输入级电路采用PMOS管和LDMOS管组合不仅可以提升阻抗，减少被高电压击穿的风险，而且通过减少高压LDMOS管的应用，减小版图面积，更利于集成。
晶体管MN1、晶体管MN2和晶体管MN3均为N型MOS管。
其中，NMOS管具有其导通电阻小，开关速度响应快的优点。
本发明的具体实施方式如下：请参考图1，将高压信号负向输入端VN作为基准电压，基准电压预设为VM，基准电压VM的值可根据实际需求进行调整，本发明不做具体限定。当高压信号正向输入端VP电压小于VM基准电压时，晶体管MP11和晶体管MP12漏极电位低于源极电位，晶体管MP9和晶体管MP10漏极电位高于源极电位，因此MP6漏极电流等分流至MP11和MP13源极。
此时MN1的漏极电流为：
IDMN1=IDMP4+IDMP6/2；
MN2的漏极电流为：
IDMN2=IDMP6/2；
因此此时MN2栅极电位为高电位，MN2漏极电位为低电位，MN3管关断，信号输出端VOUT输出为低；
当高压信号正向输入端VP电压高于VM基准电压时，MP11和MP12漏极电位高于源极电位，MP9和MP10漏极电位低于源极电位，因此MP14漏极电流等分流至MP7和MP9源极。
此时MN1的漏极电流为：
IDMN1=IDMP4/2；
MP15此时开启，吸收多余电流，保证MN1、MN2组成的电流镜电流相等，同时钳位MN3电位为较低电平，保护MN3栅极不被击穿，此时MN3管开启，VOUT输出为高电平。齐纳二极管保证MP7~MP14的栅极不被击穿，输入级电路采用PMOS管和LDMOS管组合不仅可以提升阻抗，减少被高电压击穿的风险，而且通过减少高压LDMOS管的应用，减小版图面积，更利于集成。电流平衡模块采用输入级镜像的方式实现，相较于电阻充当平衡模块的方式，平衡电路采样更加精确，速度更快。
请参考图2，为本发明中高压输入高速电压比较器的仿真示意图，可以看到VM基准电压预设为20V时，当电压信号正向输入端VP电压低于VM基准电压，信号输出端VOUT输出为低电平，随着电压信号正向输入端VP电压逐渐升高，当电压信号正向输入端VP电压超过VM基准电压时，信号输出端VOUT立即输出为高电平，相较于现有的高压输入电压比较器，其电压比较响应速度更快。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种高压输入高速电压比较器，其特征在于，所述高压输入高速电压比较器包括：偏置电路、输入级电路、电流比较电路、电流镜电路、输出钳位保护电路和输出电路；
所述输入级电路包括晶体管MP7、晶体管MP8、晶体管MP13、晶体管MP14、二极管Z1和二极管Z2，所述电流比较电路包括晶体管MP9、晶体管MP10、晶体管MP11和晶体管MP12；
电压信号正向输入端VP分别与所述二极管Z1的正端、所述晶体管MP7的栅极、所述晶体管MP8的栅极、所述晶体管MP9的栅极和所述晶体管MP10的栅极连接，所述二极管Z1的负端、所述晶体管MP7的源极和所述晶体管MP9的源极用于与所述偏置电路连接，所述晶体管MP7的漏极与所述晶体管MP8 的源极连接，所述晶体管MP8的漏极用于与所述电流镜电路连接，所述晶体管MP9的漏极与所述晶体管MP10的源极连接；
电压信号负向输入端VN分别与所述二极管Z2的正端、所述晶体管MP13的栅极、所述晶体管MP14的栅极、所述晶体管MP11的栅极和所述晶体管MP12的栅极连接，所述二极管Z2的负端、所述晶体管MP13的源极和所述晶体管MP11的源极用于与所述偏置电路连接，所述晶体管MP13的漏极与所述晶体管MP14的源极连接，所述晶体管MP14的漏极用于与所述电流镜电路和所述输出钳位保护电路连接，所述输出钳位保护电路用于与所述输出电路连接，所述晶体管MP11的漏极与所述晶体管MP12的源极连接，所述晶体管MP10的漏极与所述晶体管MP12的漏极连接。
2.根据权利要求1所述的一种高压输入高速电压比较器，其特征在于，所述偏置电路包括高压电源VDD1、晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5和晶体管MP6，所述高压电源VDD1分别与所述晶体管MP1的源极、所述晶体管MP3的源极和所述晶体管MP5的源极连接，所述晶体管MP1的栅极和所述晶体管MP2的栅极连接且连接处为第一连接点，所述晶体管MP3的栅极与所述晶体管MP4的栅极连接且连接处为第二连接点，所述晶体管MP5的栅极和所述晶体管MP6的栅极连接且连接处为第三连接点，所述第三连接点与所述第二连接点连接，所述第二连接点与所述第一连接点连接，所述第一连接点与偏置电流IBIAS1的正端连接，所述偏置电流IBIAS1的负端接地，所述晶体管MP1的漏极与所述晶体管MP2的源极连接，所述晶体管MP2的漏极与所述偏置电流IBIAS1的正端连接，所述晶体管MP3的漏极与所述晶体管MP4的源极连接，所述晶体管MP4的漏极分别与所述二极管Z1的负端、所述晶体管MP7的源极和所述晶体管MP9的源极，所述晶体管MP5的漏极与所述晶体管MP6的源极连接，所述晶体管MP6的漏极分别与所述二极管Z2的负端、所述晶体管MP13的源极和所述晶体管MP11的源极连接。
3.根据权利要求1所述的一种高压输入高速电压比较器，其特征在于，所述电流镜电路包括晶体管MN1和晶体管MN2，所述晶体管MP8的漏极分别与所述晶体管MN1的漏极和所述晶体管MN2的栅极连接，所述晶体管MN1的栅极与所述晶体管MN2的栅极连接，所述晶体管MP14的漏极与所述晶体管MN2的漏极连接，所述晶体管MN1的源极和所述晶体管MN2的源极均接地。
4.根据权利要求3所述的一种高压输入高速电压比较器，其特征在于，所述输出钳位保护电路包括晶体管MP15，所述晶体管MP15的源极分别与所述晶体管MP14的漏极和所述输出电路连接，所述晶体管MP15的栅极和漏极均接地。
5.根据权利要求4所述的一种高压输入高速电压比较器，其特征在于，所述输出电路包括晶体管MN3、反相器INV1和高压电源VDD2，所述晶体管MN3的栅极与所述晶体管MP15的源极连接，所述晶体管MN3的源极接地，所述高压电源VDD2与偏置电流IBIAS2的正端连接，所述偏置电流IBIAS2的负端和所述晶体管MN3的漏极均与所述反相器INV1的输入端连接，所述反相器INV1的输出端与信号输出端VOUT连接。
6.根据权利要求1所述的一种高压输入高速电压比较器，其特征在于，所述二极管Z1和所述二极管Z2均为齐纳二极管。
7.根据权利要求1所述的一种高压输入高速电压比较器，其特征在于，所述晶体管MP8和所述晶体管MP14均为LDMOS晶体管。
8.根据权利要求1所述的一种高压输入高速电压比较器，其特征在于，所述晶体管MP7和所述晶体管MP13均为P型MOS管。
9.根据权利要求5所述的一种高压输入高速电压比较器，其特征在于，所述晶体管MN1、所述晶体管MN2和所述晶体管MN3均为N型MOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410092204.6A CN117614423B (zh) | 2024-01-23 | 2024-01-23 | 一种高压输入高速电压比较器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410092204.6A CN117614423B (zh) | 2024-01-23 | 2024-01-23 | 一种高压输入高速电压比较器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117614423A CN117614423A (zh) | 2024-02-27 |
| CN117614423B true CN117614423B (zh) | 2024-03-29 |
Family
ID=89952069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410092204.6A Active CN117614423B (zh) | 2024-01-23 | 2024-01-23 | 一种高压输入高速电压比较器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117614423B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1707942A (zh) * | 2004-06-09 | 2005-12-14 | 恩益禧电子股份有限公司 | 电压比较器电路 |
| CN112636728A (zh) * | 2020-12-11 | 2021-04-09 | 西南大学 | 一种具有输出级加速功能的电压比较器 |
| CN115529029A (zh) * | 2021-06-25 | 2022-12-27 | 圣邦微电子（北京）股份有限公司 | 电压比较器电路 |
| CN115913187A (zh) * | 2022-12-08 | 2023-04-04 | 上海先积集成电路有限公司 | 一种宽输入电压范围的电压比较器电路 |
| CN116827320A (zh) * | 2023-07-27 | 2023-09-29 | 江苏润石科技有限公司 | 一种快速响应的自适应电源转换电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017079431A (ja) * | 2015-10-21 | 2017-04-27 | 株式会社東芝 | 電圧比較回路 |
-
2024
- 2024-01-23 CN CN202410092204.6A patent/CN117614423B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1707942A (zh) * | 2004-06-09 | 2005-12-14 | 恩益禧电子股份有限公司 | 电压比较器电路 |
| CN112636728A (zh) * | 2020-12-11 | 2021-04-09 | 西南大学 | 一种具有输出级加速功能的电压比较器 |
| CN115529029A (zh) * | 2021-06-25 | 2022-12-27 | 圣邦微电子（北京）股份有限公司 | 电压比较器电路 |
| CN115913187A (zh) * | 2022-12-08 | 2023-04-04 | 上海先积集成电路有限公司 | 一种宽输入电压范围的电压比较器电路 |
| CN116827320A (zh) * | 2023-07-27 | 2023-09-29 | 江苏润石科技有限公司 | 一种快速响应的自适应电源转换电路 |
Non-Patent Citations (1)
| Title |
|---|
| 基于BCD工艺的新型比较器的设计;张永良;吴晓波;赵双龙;严晓浪;;微电子学与计算机;20060720(06);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117614423A (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4698996B2 (ja) | 半導体装置 | |
| US20230188136A1 (en) | Common-mode transient suppression protection circuit for digital isolator | |
| WO2020147306A1 (zh) | 耐压电平转换电路 | |
| CN117614423B (zh) | 一种高压输入高速电压比较器 | |
| CN103269217A (zh) | 输出缓冲器 | |
| CN116827320B (zh) | 一种快速响应的自适应电源转换电路 | |
| CN113922340A (zh) | 一种用于驱动芯片中高侧功率管的短路保护电路 | |
| US8018268B1 (en) | Over-voltage tolerant input circuit | |
| US20230216402A1 (en) | Gate Drive Voltage Regulation Apparatus and Control Method | |
| US20220352883A1 (en) | Bootstrap circuit supporting fast charging and discharging and chip | |
| CN110635797B (zh) | 驱动电路 | |
| CN112764451A (zh) | 一种提高逻辑输入端口耐压的保护电路 | |
| CN111313671B (zh) | 一种集成防过压电路 | |
| TWI555334B (zh) | 具調節功能之緩衝器電路及其調節電路 | |
| CN114610109B (zh) | 一种抗地弹的微电流镜 | |
| US11177650B2 (en) | Overvoltage protection circuit | |
| CN212463179U (zh) | 一种三态输出的关断隔离保护电路 | |
| CN111082788B (zh) | 栅极驱动装置及电子设备 | |
| CN115664356B (zh) | 一种高压输入级差分对管保护电路 | |
| CN220171458U (zh) | 一种低压差线性稳压电路及芯片 | |
| CN114825897B (zh) | 一种自适应死区时间控制电路 | |
| CN115425958B (zh) | 一种用于控制高压模拟开关的栅源电压保持电路 | |
| CN117411472B (zh) | 一种可调阈值电流比较电路 | |
| CN113075441B (zh) | 一种输入电压检测电路及其接口电路 | |
| CN117092398A (zh) | 用于过度电性应力事件的新的电压检测电源钳位电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A High Voltage Input High Speed Voltage Comparator Granted publication date: 20240329 Pledgee: Hangzhou United Rural Commercial Bank Limited by Share Ltd. Lian Zhuang sub branch Pledgor: Hangzhou Xinzheng Microelectronics Co.,Ltd. Registration number: Y2024330000585 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |