CN115425958B - 一种用于控制高压模拟开关的栅源电压保持电路 - Google Patents

Abstract

本发明公开一种用于控制高压模拟开关的栅源电压保持电路，包括偏置电压产生模块、高压模拟开关以及包括导通维持单元、升压电路和关断维持单元的栅源电压保持模块，栅源电压保持模块用于接收偏置电压产生模块产生并输出的第一偏置电压和第二偏置电压，用于接收主控模块输出的第一控制信号和第二控制信号，根据控制信号控制高压模拟开关的通断，并维持高压模拟开关的晶体管的栅源电压稳定；导通维持单元分别与高压模拟开关、升压电路、主控模块及偏置电压产生模块相连；关断维持单元分别与高压模拟开关、主控模块及偏置电压产生模块相连，导通维持单元和关断维持单元分别用于在高压模拟开关导通和关断时维持高压模拟开关的晶体管的栅源电压稳定。

Description

一种用于控制高压模拟开关的栅源电压保持电路

技术领域

本发明涉及电子电路技术领域，尤其涉及一种用于控制高压模拟开关的栅源电压保持电路。

背景技术

可用于电压电流传输的模拟开关被广泛应用于医学超声设备和PCB板的有源测试中，而为了保证模拟开关导通时信号传输的稳定性，需要维持模拟开关中晶体管的栅源电压稳定，而模拟开关中晶体管的源极电压随输入信号变化，需要实现栅极电压的动态跟随才能维持模拟开关中晶体管的栅源电压稳定。

如图1所示，现有技术中，主流的高压模拟开关的MOS管的栅极电压驱动技术大多依赖稳压二极管实现，高压模拟开关的两个MOS管的栅极相连且与稳压二极管的阴极相连，两个MOS管的源极相连且与稳压二极管的阳极相连，但是，稳压二极管的工作特性要求必须有电流通过，这就会带来电流泄露的问题，则传统的依赖稳压二极管实现的高压模拟开关的MOS管的栅极电压驱动技术均不可避免地存在直流电流从数字控制模块通过稳压二极管泄露到高压模拟开关的模拟信号传输路径，导致模拟信号电路和数字控制电路互相干扰，从而导致以下问题：一方面，数字电路的电流注入会影响模拟信号精度；另一方面，当输入模拟信号为高频或模拟信号压摆率过大时，传输的模拟信号将会耦合到数字控制电路，影响甚至损坏耐压较低的数字控制电路，造成设备故障，且高压场景下设备损坏甚至存在潜在的安全风险。此外，由于依赖稳压二极管实现的高压模拟开关的MOS管的栅极电压驱动技术的栅源电压受稳压二极管限制，从而限制了可传输的信号电压动态范围，不能满足PCB有源测试的较大的电压动态范围的测试需求。

发明内容

本发明所要解决的技术问题是提供一种用于控制高压模拟开关的栅源电压保持电路以无需依赖稳压二极管即可进行高压模拟开关的栅极电压驱动并维持高压模拟开关中晶体管的栅源电压稳定，避免模拟信号电路和数字控制电路互相干扰，满足PCB有源测试的较大的电压动态范围的测试需求。

为解决上述技术问题，本发明的目的是通过以下技术方案实现的：提供一种用于控制高压模拟开关的栅源电压保持电路，包括偏置电压产生模块、高压模拟开关及栅源电压保持模块，所述偏置电压产生模块用于产生并输出第一偏置电压和第二偏置电压；所述栅源电压保持模块分别与主控模块、所述偏置电压产生模块及所述高压模拟开关相连，用于接收所述第一偏置电压和所述第二偏置电压，用于接收所述主控模块输出的第一控制信号及第二控制信号，根据所述第一控制信号和所述第二控制信号控制所述高压模拟开关的通断，并维持所述高压模拟开关的晶体管的栅源电压稳定；所述栅源电压保持模块包括导通维持单元、升压电路及关断维持单元，所述导通维持单元分别与所述高压模拟开关、所述升压电路、所述主控模块及所述偏置电压产生模块相连，以在所述高压模拟开关导通时维持所述高压模拟开关的晶体管的栅源电压稳定；所述关断维持单元分别与所述高压模拟开关、所述主控模块及所述偏置电压产生模块相连，以在所述高压模拟开关关断时维持所述高压模拟开关的晶体管的栅源电压稳定。

本发明的有益技术效果在于：本发明一种用于控制高压模拟开关的栅源电压保持电路通过设置偏置电压产生模块以产生并输出第一偏置电压和第二偏置电压至栅源电压保持模块，实现电流模式控制，降低寄生效应影响，避免高压模拟开关在导通或关断操作时产生很大的电压瞬态效应，提高电路的可靠性；所述栅源电压保持模块分别与主控模块、偏置电压产生模块和高压模拟开关相连，以接受偏置电压和控制信号，根据控制信号控制高压模拟开关的通断，并维持高压模拟开关的晶体管的栅源电压稳定，栅源电压保持模块包括用于在高压模拟开关导通时维持高压模拟开关的晶体管的栅源电压稳定的导通维持单元、升压电路和用于在高压模拟开关关断时维持高压模拟开关的晶体管的栅源电压稳定的关断维持单元，无需依赖稳压二极管即可进行高压模拟开关的晶体管的栅极电压驱动并维持高压模拟开关的晶体管的栅源电压稳定，避免数字控制信号和模拟信号的泄露路径的产生，避免模拟信号电路和数字控制电路互相干扰，实现高压模拟开关和数字控制电路之间的隔离，保障模拟信号精度和电路的可靠性，并防止栅源电压受稳压二极管限制，满足PCB有源测试的较大的电压动态范围的测试需求。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为传统的依赖稳压二极管实现的高压模拟开关的MOS管栅极电压驱动技术的电路原理图。

图2为本发明实施例提供的一种用于控制高压模拟开关的栅源电压保持电路的架构示意图。

图3为本发明实施例提供的一种用于控制高压模拟开关的栅源电压保持电路在具体应用时的电路原理图。

图4为本发明实施例提供的一种用于控制高压模拟开关的栅源电压保持电路的偏置电压产生模块的电路原理图。

图5为本发明实施例提供的一种用于控制高压模拟开关的栅源电压保持电路在具体应用时的时序工作状态示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图2所示，图2为本发明实施例提供的一种用于控制高压模拟开关的栅源电压保持电路的架构示意图，所述用于控制高压模拟开关的栅源电压保持电路10与主控模块20相连，以根据主控模块20的控制工作，所述用于控制高压模拟开关的栅源电压保持电路10包括偏置电压产生模块11、高压模拟开关12及栅源电压保持模块13，所述偏置电压产生模块11用于产生并输出第一偏置电压和第二偏置电压；所述栅源电压保持模块13分别与主控模块20、所述偏置电压产生模块11及所述高压模拟开关12相连，用于接收所述第一偏置电压和所述第二偏置电压，用于接收所述主控模块20输出的第一控制信号及第二控制信号，根据所述第一控制信号和所述第二控制信号控制所述高压模拟开关12的通断，并维持所述高压模拟开关12的晶体管的栅源电压稳定；所述栅源电压保持模块13包括导通维持单元131、升压电路132及关断维持单元133，所述导通维持单元131分别与所述高压模拟开关12、所述升压电路132、所述主控模块20及所述偏置电压产生模块11相连，以在所述高压模拟开关12导通时维持所述高压模拟开关12的晶体管的栅源电压稳定；所述关断维持单元133分别与所述高压模拟开关12、所述主控模块20及所述偏置电压产生模块11相连，以在所述高压模拟开关12关断时维持所述高压模拟开关12的晶体管的栅源电压稳定。

其中，所述高压模拟开关12可承受-5V~300V的漏源电压，所述栅源电压保持模块13可保证高压模拟开关12导通时高压模拟开关12的晶体管的栅源电压保持稳定。所述用于控制高压模拟开关的栅源电压保持电路10通过设置偏置电压产生模块11以产生并输出第一偏置电压和第二偏置电压至栅源电压保持模块13，实现电流模式控制，降低寄生效应影响，避免高压模拟开关12在导通或关断操作时产生很大的电压瞬态效应，提高电路的可靠性；所述栅源电压保持模块13分别与主控模块20、偏置电压产生模块11和高压模拟开关12相连，以接受偏置电压和控制信号，根据控制信号控制高压模拟开关12的通断，并维持高压模拟开关12的晶体管的栅源电压稳定，栅源电压保持模块13包括用于在高压模拟开关12导通时维持高压模拟开关12的晶体管的栅源电压稳定的导通维持单元131、升压电路132和用于在高压模拟开关12关断时维持高压模拟开关12的晶体管的栅源电压稳定的关断维持单元133，无需依赖稳压二极管即可进行高压模拟开关12的晶体管的栅极电压驱动并维持高压模拟开关12的晶体管的栅源电压稳定，避免数字控制信号和模拟信号的泄露路径的产生，避免模拟信号电路和数字控制电路互相干扰，实现高压模拟开关12和数字控制电路之间的隔离，保障模拟信号精度和电路的可靠性，并防止栅源电压受稳压二极管限制，满足PCB有源测试的较大的电压动态范围的测试需求。

具体地，在本实施例中，所述偏置电压产生模块11、所述高压模拟开关12和所述栅源电压保持模块13的所有晶体管均为基于SOI工艺的超级结晶体管。MOS管是金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）的简称，则晶体管包括MOS管，MOS管分为NMOS管和PMOS管。即所述用于控制高压模拟开关的栅源电压保持电路10的所有晶体管（包括PMOS管和NMOS管）均为基于SOI工艺的超级结晶体管，其中，超级结晶体管的漏源电压为高耐压，超级结晶体管的栅源电压为低耐压，相较于全高耐压器件，制作工艺的可选范围更广，便于生产制造，同时，在实现相同电路功能的条件下，超级结晶体管的功耗和寄生电容更小，速度性能更高，输出信号的幅度稳定性更好，且内阻低，可以更小的面积实现更低的导通内阻。

结合图3，具体地，在本实施例中，所述高压模拟开关12包括上下对称设置的第七NMOS管MN7和第八NMOS管MN8，以可实现双向传输，所述第七NMOS管MN7的栅极与所述第八NMOS管MN8的栅极相连，形成所述高压模拟开关12的公共栅极CG；所述第七NMOS管MN7的源极与所述第八NMOS管MN8的源极相连，形成所述高压模拟开关12的公共源极CS；所述第七NMOS管MN7和所述第八NMOS管MN8的漏极分别为第一数据传输端SW1和第二数据传输端SW2。其中，第一数据传输端SW1和第二数据传输端SW2均为双向传输数据端，则可为输入亦可为输出，从而可通过第七NMOS管MN7和所述第八NMOS管MN8实现双向传输。高压模拟开关12的晶体管即为第七NMOS管MN7和第八NMOS管MN8，维持高压模拟开关12的晶体管的栅源电压稳定即维持第七NMOS管MN7和第八NMOS管MN8的栅源电压的稳定。

具体地，在本实施例中，所述栅源电压保持模块13还包括有一电容C1，所述电容C1用于维持所述高压模拟开关12的公共栅极CG的电压，所述电容C1的两端分别与负压电源VNN和所述高压模拟开关12的公共栅极CG相连。当然，在一些实际应用场景中，电容C1可借助高压模拟开关12的晶体管的寄生电容实现，则无需特别设计高压电容。

结合图4，具体地，在本实施例中，所述偏置电压产生模块11包括启动电路111、调节电阻R1、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10，所述调节电阻R1的一端及所述启动电路111的第一端口均与低压电源VDD相连，所述第九NMOS管MN9的漏极和栅极以及所述第十一NMOS管MN11的栅极均与所述调节电阻R1的另一端相连，所述第九NMOS管MN9的源极分别与所述启动电路111的第二端口、所述第十NMOS管MN10的漏极和栅极以及所述第十二NMOS管MN12的栅极相连，所述第十NMOS管MN10和第十二NMOS管MN12的源极均与负压电源VNN相连，所述第十二NMOS管MN12的漏极与所述第十一NMOS管MN11的源极相连，所述第十一NMOS管MN11的漏极分别与所述第七PMOS管MP7的漏极和栅极以及所述第十PMOS管MP10的栅极相连，所述第七PMOS管MP7的源极分别与所述第八PMOS管MP8的漏极和栅极以及所述第九PMOS管MP9的栅极相连，所述第八PMOS管MP8和所述第九PMOS管MP9的源极均与高压电源VPP相连，所述第八PMOS管MP8和所述第九PMOS管MP9的栅极相连并作为所述偏置电压产生模块11的第一偏置电压端VA1，所述第九PMOS管MP9的漏极与所述第十PMOS管MP10的源极相连，所述第十PMOS管MP10的漏极分别与所述第十三NMOS管MN13的漏极和栅极相连，所述第十三NMOS管MN13的源极分别与所述第十四NMOS管MN14的栅极和漏极相连，所述第十四NMOS管MN14的栅极作为所述偏置电压产生模块11的第二偏置电压端VA2，所述第十四NMOS管MN14的源极与所述负压电源VNN相连。其中，所述启动电路111用于使得电路在上电时脱离初始简并点，则通过于偏置电压产生模块11设置启动电路111，以利用启动电路111的启动信号防止偏置电压产生模块11陷入初始简并点，且通过设置调节电阻R1可调节偏置电压产生模块11的基准电流。

优选地，所述第七PMOS管MP7、所述第八PMOS管MP8、所述第九PMOS管MP9、所述第十PMOS管MP10、所述第十三NMOS管MN13和所述第十四NMOS管MN14均采用共源共栅电流镜结构，以复制基准电流，用于产生偏置电压。其中，所述第七PMOS管MP7、所述第八PMOS管MP8、所述第九PMOS管MP9和所述第十PMOS管MP10用于产生第一偏置电压，所述第十三NMOS管MN13和所述第十四NMOS管MN14管用于产生第二偏置电压。

具体地，在本实施例中，所述启动电路111包括第十一PMOS管MP11、第十二PMOS管MP12、第十五NMOS管MN15和第十六NMOS管MN16，所述第十一PMOS管MP11的源极和所述第十六NMOS管MN16的漏极均与所述低压电源VNN相连，所述第十一PMOS管MP11的栅极和漏极均与所述第十二PMOS管MP12的源极相连，所述第十六NMOS管MN16的源极为所述启动电路111的第二端口，以与所述第九NMOS管MN9的源极相连，所述第十六NMOS管MN16的栅极分别与所述第十二PMOS管MP12的栅极和漏极以及所述第十五NMOS管MN15的栅极和漏极相连，所述第十五NMOS管MN15的源极与所述负压电源VNN相连。

继续参照图3，具体地，在本实施例中，所述导通维持单元131包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6及第一NMOS管MN1，所述第一PMOS管MP1和所述第二PMOS管MP2均为电流镜，所述第一PMOS管MP1和所述第二PMOS管MP2的源极均与高压电源VPP相连，所述第一PMOS管MP1和所述第二PMOS管MP2的栅极均与所述偏置电压产生模块11的第一偏置电压端VA1相连，所述第一PMOS管MP1的漏极与所述第三PMOS管MP3的源极相连，所述第二PMOS管MP2的漏极与所述第四PMOS管MP4的源极相连，所述第三PMOS管MP3和所述第四PMOS管MP4的栅极均与所述主控模块20的第一控制信号端CTRL1相连，所述第一NMOS管MN1的栅极分别与所述第三PMOS管MP3的漏极和所述升压电路132的第一端口相连，所述第一NMOS管MN1的漏极与所述第四PMOS管MP4的漏极相连，所述第一NMOS管MN1和所述第五PMOS管MP5的源极均与所述高压模拟开关12的公共栅极CG相连，所述第五PMOS管MP5的漏极与负压电源VNN相连，所述第五PMOS管MP5的栅极与所述升压电路132的第二端口相连，所述第六PMOS管MP6的栅极与所述高压模拟开关12的公共源极CS相连，所述第六PMOS管MP6的漏极与所述负压电源VNN相连，所述第六PMOS管MP6的源极与所述升压电路132的第三端口相连。其中，偏置电压产生模块11产生并输出的第一偏置电压和第二偏置电压均用于为所述栅源电压保持模块13的电流镜提供偏置电压，实现电流模式控制，降低寄生效应的影响。主控模块20的第一控制信号端CTRL1用于传输第一控制信号，第三PMOS管MP3和第四PMOS管MP4受第一控制信号控制，第一控制信号通过控制第三PMOS管MP3和第四PMOS管MP4的导通和关断以控制是否将第一PMOS管MP1和第二PMOS管MP2接入电路进行工作。第六PMOS管MP6和第一PMOS管MP1实现源极跟随，使得第六PMOS管MP6的源极电压约等于高压模拟开关12的公共栅极CG的电压与第五PMOS管MP5自身的PMOS管阈值电压之和，即第六PMOS管MP6的源极电压约等于高压模拟开关12的公共栅极CG的电压加上第五PMOS管MP5完全导通时的自身的PMOS管阈值电压。第一NMOS管MN1和第三PMOS管MP3组成推挽结构，使得第一NMOS管MN1和第三PMOS管MP3的工作状态相反，即两者之间每次只有一个晶体管导通。当高压模拟开关12的晶体管的栅源电压处于对应的上下门限值之间时，推挽结构中没有电流留过，不会产生静态功耗，则通过推挽结构可实现高压模拟开关12的晶体管的栅极电压的驱动，从而实现电路的低功耗设计指标。升压电路132只需用于驱动推挽结构，所需电流低，从而实现以较低功耗在高压模拟开关12的导通状态下保持栅源电压的稳定。优选地，所述第一PMOS管MP1的宽长比与第三PMOS管MP3的宽长比的比值为1:3，即第三PMOS管MP3的宽长比为第一PMOS管MP1的宽长比的3倍。

具体地，所述升压电路132包括五个串联的二极管，分别为第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4和第五二极管D5，所述第五二极管D5的阳极为所述升压电路132的第一端口，以连接于所述第一NMOS管MN1的栅极和所述第三PMOS管MP3的漏极之间，所述第五二极管D5的阴极与所述第四二极管D4的阳极相连，所述第四二极管D4的阴极与所述第三二极管D3的阳极相连，所述第五PMOS管MP5的栅极连接于所述第四二极管D4的阴极与所述第三二极管D3的阳极之间，所述第三二极管D3的阴极与所述第二二极管D2的阳极相连，所述第二二极管D2的阴极与所述第一二极管D1的阳极相连，所述第一二极管D1的阴极为所述升压电路132的第三端口，以与所述第六PMOS管MP6的源极相连。

具体地，在本实施例中，所述关断维持单元133包括第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6，所述第五NMOS管MN5和所述第六NMOS管MN6均为电流镜，所述第五NMOS管MN5和所述第六NMOS管MN6的源极均与负压电源VNN相连，所述第五NMOS管MN5和所述第六NMOS管MN6的栅极均与所述偏置电压产生模块11的第二偏置电压端VA2相连，所述第五NMOS管MN5的漏极与所述第三NMOS管MN3的源极相连，所述第六NMOS管MN6的漏极与所述第四NMOS管MN4的源极相连，所述第三NMOS管MN3和所述第四NMOS管MN4的栅极均与所述主控模块20的第二控制信号端CTRL2相连，所述第三NMOS管MN3的漏极与所述高压模拟开关12的公共源极CS相连，所述第四NMOS管MN4的漏极与所述高压模拟开关12的公共栅极CG相连。主控模块20的第二控制信号端CTRL2用于传输第二控制信号，第三NMOS管MN3和第四NMOS管MN4受第二控制信号控制，第二控制信号通过控制第三NMOS管MN3和第四NMOS管MN4的导通和关断以控制是否将所述第五NMOS管MN5和所述第六NMOS管MN6接入电路进行工作。

其中，升压电路132、第六PMOS管MP6和第一PMOS管MP1组成的源极跟随结构以及第一NMOS管MN1和第三PMOS管MP3组成的推挽结构共同实现了在高压模拟开关12的导通状态下维持高压模拟开关12的晶体管的栅源电压稳定。当第一控制信号端CTRL1传输的第一控制信号和第二控制信号端CTRL2传输的第二控制信号均为逻辑低电平时，第一PMOS管MP1和第二PMOS管MP2工作，第五NMOS管MN5和所述第六NMOS管MN6不工作，此时，高压模拟开关12导通，高压模拟开关12的公共源极CS的电位随输入信号变化，通过源极跟随结构使得第六PMOS管MP6的源极电压等于高压模拟开关12的公共栅极CG的电压与第五PMOS管MP5自身的PMOS管阈值电压之和，再通过升压电路132进行升压，使得第三二极管D3的阳极处的电压V1为高压模拟开关12的公共栅极CG的电压与第五PMOS管MP5自身的PMOS管阈值电压以及第一二极管D1、第二二极管D2和第三二极管D3的三个二极管的正向导通压降之和，而第五二极管D5的阳极处的电压V2则为高压模拟开关12的公共栅极CG的电压与第五PMOS管MP5自身的PMOS管阈值电压以及第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4和第五二极管D5的五个二极管的正向导通压降之和。当公共栅极CG的电压小于第五二极管D5的阳极处的电压V2减去第一NMOS管MN1自身的NMOS管阈值电压后的电压值，则第一NMOS管MN1对电容C1充电，使得公共栅极CG的电压上升至第五二极管D5的阳极处的电压V2减去第一NMOS管MN1自身的NMOS管阈值电压后的电压值；当公共栅极CG的电压大于第三二极管D3的阳极处的电压V1加上第五PMOS管MP5自身的PMOS管阈值电压后的电压值，第五PMOS管MP5导通，产生放电路径，驱使电容C1可通过第五PMOS管MP5放电，使得公共栅极CG的电压下降至第三二极管D3的阳极处的电压V1加上第五PMOS管MP5自身的PMOS管阈值电压后的电压值。基于上述设计，可使得高压模拟开关12的晶体管的栅源电压动态维持在第三二极管D3的阳极处的电压V1加上第五PMOS管MP5自身的PMOS管阈值电压后的电压值和第五二极管D5的阳极处的电压V2减去第一NMOS管MN1自身的NMOS管阈值电压后的电压值之间，根据晶体管的导通特性，即根据晶体管的栅源电压大于完全导通阈值后其导通内阻就不再随栅源电压改变而发生明显变化的特性，则只需要调整第三二极管D3的阳极处的电压V1，使得第三二极管D3的阳极处的电压V1加上第五PMOS管MP5自身的PMOS管阈值电压后的电压值大于完全导通阈值，就可以实现高压模拟开关12的晶体管（即第七NMOS管MN7和第八NMOS管MN8）的稳定导通。同时，调整第五二极管D5的阳极处的电压V2，使得第五二极管D5的阳极处的电压V2减去第一NMOS管MN1自身的NMOS管阈值电压后的电压值小于高压模拟开关12的晶体管（即第七NMOS管MN7和第八NMOS管MN8）的栅源电压的安全上限，保证电路的可靠性。完全导通阈值是指完全导通状态的PMOS管或NMOS管的阈值电压。

关断维持单元133实现了在高压模拟开关12的关断状态下维持高压模拟开关12的晶体管的栅源电压稳定。当第一控制信号端CTRL1传输的第一控制信号和第二控制信号端CTRL2传输的第二控制信号均为逻辑高电平时，第一PMOS管MP1和第二PMOS管MP2不工作，第五NMOS管MN5和所述第六NMOS管MN6工作，此时，高压模拟开关12关断，高压模拟开关12的公共栅极CG和公共源极GS分别通过第六NMOS管MN6和第五NMOS管MN5放电，使得高压模拟开关12的公共栅极CG和公共源极GS的电压均被拉低至与负压电源VNN相等，使得栅源电压降低至0V，实现高压模拟开关12的关断，确保了高压模拟开关12关断时的隔离性能。第六NMOS管MN6的宽长比大于第五NMOS管MN5的宽长比，以使公共栅极CG的电压的下降速度比公共源极CS的电压下降速度快，使得高压模拟开关12的栅源电压在放电过程中更快地降低至导通阈值之下。第六NMOS管MN6的宽长比和第五NMOS管MN5的宽长比的比值可为4:3。

结合图5，图5展示了用于控制高压模拟开关的栅源电压保持电路在具体应用时的时序工作状态示意图，其中，当第一控制信号端CTRL1输出的第一控制信号为逻辑高电平时，第一控制信号对应的电压值与高压电源VPP的电压值相等；当第一控制信号端CTRL1输出的第一控制信号为逻辑低电平时，第一控制信号对应的电压值为高压电源VPP与5V电压相减后的差值；当第二控制信号端CTRL2输出的第二控制信号为逻辑高电平时，第二控制信号对应的电压值与地端的电压值相等；当第二控制信号端CTRL2输出的第二控制信号为逻辑低电平时，第二控制信号对应的电压值与负压电源VNN的电压值相等。优选地，高压电源VPP为300V电源，负压电源VNN为-5V电源，低压电源VDD为5V电源。

综上所述，本发明一种用于控制高压模拟开关的栅源电压保持电路通过设置偏置电压产生模块以产生并输出第一偏置电压和第二偏置电压至栅源电压保持模块，实现电流模式控制，降低寄生效应影响，避免高压模拟开关在导通或关断操作时产生很大的电压瞬态效应，提高电路的可靠性；所述栅源电压保持模块分别与主控模块、偏置电压产生模块和高压模拟开关相连，以接受偏置电压和控制信号，根据控制信号控制高压模拟开关的通断，并维持高压模拟开关的晶体管的栅源电压稳定，栅源电压保持模块包括用于在高压模拟开关导通时维持高压模拟开关的晶体管的栅源电压稳定的导通维持单元、升压电路和用于在高压模拟开关关断时维持高压模拟开关的晶体管的栅源电压稳定的关断维持单元，无需依赖稳压二极管即可进行高压模拟开关的栅极电压驱动并维持高压模拟开关的晶体管的栅源电压稳定，避免数字控制信号和模拟信号的泄露路径的产生，避免模拟信号电路和数字控制电路互相干扰，实现高压模拟开关和数字控制电路之间的隔离，保障模拟信号精度和电路的可靠性，并防止栅源电压受稳压二极管限制，满足PCB有源测试的较大的电压动态范围的测试需求。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种用于控制高压模拟开关的栅源电压保持电路，其特征在于，包括偏置电压产生模块、高压模拟开关及栅源电压保持模块，所述偏置电压产生模块用于产生并输出第一偏置电压和第二偏置电压；所述栅源电压保持模块分别与主控模块、所述偏置电压产生模块及所述高压模拟开关相连，用于接收所述第一偏置电压和所述第二偏置电压，用于接收所述主控模块输出的第一控制信号及第二控制信号，根据所述第一控制信号和所述第二控制信号控制所述高压模拟开关的通断，并维持所述高压模拟开关的晶体管的栅源电压稳定；所述栅源电压保持模块包括导通维持单元、升压电路及关断维持单元，所述导通维持单元分别与所述高压模拟开关、所述升压电路、所述主控模块及所述偏置电压产生模块相连，以在所述高压模拟开关导通时维持所述高压模拟开关的晶体管的栅源电压稳定；所述关断维持单元分别与所述高压模拟开关、所述主控模块及所述偏置电压产生模块相连，以在所述高压模拟开关关断时维持所述高压模拟开关的晶体管的栅源电压稳定；

所述导通维持单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管及第一NMOS管，所述第一PMOS管和所述第二PMOS管均为电流镜，所述第一PMOS管和所述第二PMOS管的源极均与高压电源相连，所述第一PMOS管和所述第二PMOS管的栅极均与所述偏置电压产生模块的第一偏置电压端相连，所述第一PMOS管的漏极与所述第三PMOS管的源极相连，所述第二PMOS管的漏极与所述第四PMOS管的源极相连，所述第三PMOS管和所述第四PMOS管的栅极均与所述主控模块的第一控制信号端相连，所述第一NMOS管的栅极分别与所述第三PMOS管的漏极和所述升压电路的第一端口相连，所述第一NMOS管的漏极与所述第四PMOS管的漏极相连，所述第一NMOS管和所述第五PMOS管的源极均与所述高压模拟开关的公共栅极相连，所述第五PMOS管的漏极与负压电源相连，所述第五PMOS管的栅极与所述升压电路的第二端口相连，所述第六PMOS管的栅极与所述高压模拟开关的公共源极相连，所述第六PMOS管的漏极与所述负压电源相连，所述第六PMOS管的源极与所述升压电路的第三端口相连；

所述升压电路包括五个串联的二极管，分别为第一二极管、第二二极管、第三二极管、第四二极管和第五二极管，所述第五二极管的阳极为所述升压电路的第一端口，以连接于所述第一NMOS管的栅极和所述第三PMOS管的漏极之间，所述第五二极管的阴极与所述第四二极管的阳极相连，所述第四二极管的阴极与所述第三二极管的阳极相连，所述第五PMOS管的栅极连接于所述第四二极管的阴极与所述第三二极管的阳极之间，所述第三二极管的阴极与所述第二二极管的阳极相连，所述第二二极管的阴极与所述第一二极管的阳极相连，所述第一二极管的阴极为所述升压电路的第三端口，以与所述第六PMOS管的源极相连；

所述关断维持单元包括第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第五NMOS管和所述第六NMOS管均为电流镜，所述第五NMOS管和所述第六NMOS管的源极均与负压电源相连，所述第五NMOS管和所述第六NMOS管的栅极均与所述偏置电压产生模块的第二偏置电压端相连，所述第五NMOS管的漏极与所述第三NMOS管的源极相连，所述第六NMOS管的漏极与所述第四NMOS管的源极相连，所述第三NMOS管和所述第四NMOS管的栅极均与所述主控模块的第二控制信号端相连，所述第三NMOS管的漏极与所述高压模拟开关的公共源极相连，所述第四NMOS管的漏极与所述高压模拟开关的公共栅极相连。

2.根据权利要求1所述的用于控制高压模拟开关的栅源电压保持电路，其特征在于，所述高压模拟开关包括上下对称设置的第七NMOS管和第八NMOS管，所述第七NMOS管的栅极与所述第八NMOS管的栅极相连，形成所述高压模拟开关的公共栅极；所述第七NMOS管的源极与所述第八NMOS管的源极相连，形成所述高压模拟开关的公共源极；所述第七NMOS管和所述第八NMOS管的漏极分别为第一数据传输端和第二数据传输端。

3.根据权利要求2所述的用于控制高压模拟开关的栅源电压保持电路，其特征在于，所述栅源电压保持模块还包括有一电容，所述电容用于维持所述高压模拟开关的公共栅极的电压，所述电容的两端分别与负压电源和所述高压模拟开关的公共栅极相连。

4.根据权利要求1所述的用于控制高压模拟开关的栅源电压保持电路，其特征在于，所述偏置电压产生模块包括启动电路、调节电阻、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第七PMOS管、第八PMOS管、第九PMOS管和第十PMOS管，所述调节电阻的一端及所述启动电路的第一端口均与低压电源相连，所述第九NMOS管的漏极和栅极以及所述第十一NMOS管的栅极均与所述调节电阻的另一端相连，所述第九NMOS管的源极分别与所述启动电路的第二端口、所述第十NMOS管的漏极和栅极以及所述第十二NMOS管的栅极相连，所述第十NMOS管和第十二NMOS管的源极均与负压电源相连，所述第十二NMOS管的漏极与所述第十一NMOS管的源极相连，所述第十一NMOS管的漏极分别与所述第七PMOS管的漏极和栅极以及所述第十PMOS管的栅极相连，所述第七PMOS管的源极分别与所述第八PMOS管的漏极和栅极以及所述第九PMOS管的栅极相连，所述第八PMOS管和所述第九PMOS管的源极均与高压电源相连，所述第八PMOS管和所述第九PMOS管的栅极相连并作为所述偏置电压产生模块的第一偏置电压端，所述第九PMOS管的漏极与所述第十PMOS管的源极相连，所述第十PMOS管的漏极分别与所述第十三NMOS管的漏极和栅极相连，所述第十三NMOS管的源极分别与所述第十四NMOS管的栅极和漏极相连，所述第十四NMOS管的栅极作为所述偏置电压产生模块的第二偏置电压端，所述第十四NMOS管的源极与所述负压电源相连。

5.根据权利要求4所述的用于控制高压模拟开关的栅源电压保持电路，其特征在于，所述第七PMOS管、所述第八PMOS管、所述第九PMOS管、所述第十PMOS管、所述第十三NMOS管和所述第十四NMOS管均采用共源共栅电流镜结构。

6.根据权利要求4所述的用于控制高压模拟开关的栅源电压保持电路，其特征在于，所述启动电路包括第十一PMOS管、第十二PMOS管、第十五NMOS管和第十六NMOS管，所述第十一PMOS管的源极和所述第十六NMOS管的漏极均与所述低压电源相连，所述第十一PMOS管的栅极和漏极均与所述第十二PMOS管的源极相连，所述第十六NMOS管的源极为所述启动电路的第二端口，以与所述第九NMOS管的源极相连，所述第十六NMOS管的栅极分别与所述第十二PMOS管的栅极和漏极以及所述第十五NMOS管的栅极和漏极相连，所述第十五NMOS管的源极与所述负压电源相连。

7.根据权利要求1所述的用于控制高压模拟开关的栅源电压保持电路，其特征在于，所述偏置电压产生模块、所述高压模拟开关和所述栅源电压保持模块的所有晶体管均为基于SOI工艺的超级结晶体管。

Images