CN115276635A - 一种高压芯片的使能输出控制电路 - Google Patents

一种高压芯片的使能输出控制电路 Download PDF

Info

Publication number
CN115276635A
CN115276635A CN202210816307.3A CN202210816307A CN115276635A CN 115276635 A CN115276635 A CN 115276635A CN 202210816307 A CN202210816307 A CN 202210816307A CN 115276635 A CN115276635 A CN 115276635A
Authority
CN
China
Prior art keywords
output
tube
voltage
turn
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210816307.3A
Other languages
English (en)
Inventor
崔先宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202210816307.3A priority Critical patent/CN115276635A/zh
Publication of CN115276635A publication Critical patent/CN115276635A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated

Landscapes

  • Logic Circuits (AREA)

Abstract

一种高压芯片的使能输出控制电路，其特征在于：所述电路包括偏置单元、关断单元和输出单元；其中，所述偏置单元提供第一低压电源和第二低压电源以对所述关断单元进行供电，所述第一低压电源还基于所述使能输出实现调节；所述关断单元基于开关控制信号实现对所述输出单元的导通和关断控制，并在导通状态下，基于所述第二低压电源的状态实现输出控制。本发明方法简单，结果准确，充分隔绝了输出电路对关断状态下芯片中其他电路的干扰，同时能够应用在极低的电源电压下，并防止关断状态下的功率流失。

Description

一种高压芯片的使能输出控制电路
技术领域
本发明涉及集成电路领域，更具体的，涉及一种高压芯片的使能输出控制电路。
背景技术
目前，大多数的高压芯片在处于关断状态下，仍然能够通过使能端(EN，enable)的状态实现芯片的低压输出。
为了实现关断状态下的芯片的使能控制输出方式，现有技术中通常采用偏置电路来在电源电压较低的情况下，对输出控制电路提供电源供应，同时输出控制电路能够基于使能信号的状态实现对输出功率管的导通或关断的控制，从而实现有效的输出。
然而，现有技术中仍然存在一定的问题。例如，为了确保输出控制电路的正常工作，电源电压不能够降低得很低，通常需要保持电源电压在1.8V左右。另外，实现使能信号控制逻辑的逻辑单元也存在最低器件电压的要求，这也进一步导致电源电压不能过低。
针对上述问题，本发明提供了一种高压芯片的使能输出控制电路。
发明内容
为解决现有技术中存在的不足，本发明的目的在于，提供一种高压芯片的使能输出控制电路，该电路采用偏置单元实现对关断单元和输出单元的电能供应，并通过使能信号控制输出单元中功率管的导通和关断状态，实现了低压运行状态下使能信号对输出的控制。
本发明采用如下的技术方案。
一种高压芯片的使能输出控制电路，电路包括偏置单元、关断单元和输出单元；其中，偏置单元提供第一低压电源和第二低压电源以对关断单元进行供电，第一低压电源还基于使能输出实现调节；关断单元基于开关控制信号实现对输出单元的导通和关断控制，并在导通状态下，基于第二低压电源的状态实现输出控制。
优选的，偏置单元包括控流电阻、镜像MOS管、第一稳压管和第二稳压管；其中，控流电阻一端与电源电压连接，另一端与镜像MOS管连接，实现对镜像MOS管的电流控制；镜像MOS管分别实现第一低压电源端和第二低压电源端，并分别与第一稳压管和第二稳压管的负端连接；第二稳压管的正端接地。
优选的，偏置单元还包括使能控制管；使能控制管的栅极接入使能输出，漏极与第一低压电源端连接，源极接地。
优选的，关断单元包括第一关断支路和第二关断支路；输出单元中包括第一输出功率管和第二输出功率管；第一关断支路对第一输出功率管的导通和关断状态进行控制，第二关断支路对第二输出功率管的导通和关断状态进行控制。
优选的，第一关断支路中包括关断PMOS管Mp4、关断NMOS管Mn4、使能控制PMOS管Mp5和使能控制NMOS管子Mn5；其中，关断PMOS管Mp4、关断NMOS管Mn4的栅极均与开关控制信号连接；使能控制管Mp5、使能控制NMOS管子Mn5的栅极与第一低压电源端连接；Mp4的源极与第二低压电源端连接，漏极与使能控制管Mp5的源极连接；使能控制管Mp5的漏极分别与关断NMOS管Mn4和Mn5的漏极、输出单元中第一输出功率管的栅极连接；NMOS管Mn4和Mn5的源极接地。
优选的，当开关控制信号为高电平时，Mp4关断，Mn4导通，第一输出功率管栅极为低电平状态，从而使得第一输出功率管截止；当开关控制信号为低电平时，Mp4导通，Mn4关断，第一输出功率管栅极受到Mp5和Mn5的控制，实现第一输出功率管的导通或关断。
优选的，当开关控制信号为低电平时，若使能输出为高电平，则第一低压电源为低电平，第一输出功率管栅极为高电平状态，从而使得第一输出功率管导通；当开关控制信号为低电平时，若使能输出为低电平，则第一低压电源为高电平，第一输出功率管栅极为低电平状态，从而使得第一输出功率管截止。
优选的，第二关断支路为反相器；反相器的器件电压端与第二低压电源连接，输入端与开关控制信号连接，输出端与第二输出功率管连接。
优选的，当开关控制信号为高电平时，反相器的输出端为低电平，第二输出功率管截止；当开关控制信号为低电平时，反相器的输出端为高电平，第二输出功率管导通。
优选的，最小电源电压的取值为1V。
本发明的有益效果在于，与现有技术相比，本发明中的一种高压芯片的使能输出控制电路，该电路采用偏置单元实现对关断单元和输出单元的电能供应，并通过使能信号控制输出单元中功率管的导通和关断状态，实现了低压运行状态下使能信号对输出的控制。本发明方法简单，结果准确，充分隔绝了输出电路对关断状态下芯片中其他电路的干扰，同时能够应用在极低的电源电压下，并防止关断状态下的功率流失。
附图说明
图1为现有技术中的一种高压芯片的使能输出控制电路的结构示意图；
图2为本发明中一种高压芯片的使能输出控制电路的结构示意图。
具体实施方式
下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。
图1为现有技术中的一种高压芯片的使能输出控制电路的结构示意图。如图1所示，现有技术中通常采用的使能输出控制电路中包括偏置单元、关断单元和输出单元。偏置单元根据电阻R2获得电源电压生成的镜像电流，并通过MOS管Mn8、Mn9、Mp6和Mp7实现镜像输出。由于稳压二极管D3的作用，该电流生成了MOS管Mn10相应的栅极电压Vg2。
在栅极电压Vg2的控制下，Mn10导通，并随之生成了低于其栅极电压大约Mn10的栅源极电压差大小的INT_VDD3电压。该电压能够确保关断单元中逻辑模块Logic、反相器、逻辑门等元件的正常工作。同时反向接入的稳压二极管D4也接入至电路中，能够与D3一同实现对电压Vg2和电压INT_VDD3的限制，防止该电压超过稳压二极管的反向导通电压，该电压通常为-5.5V。由于限制了该电压的大小，从而使得关断单元不会工作在高电压状态下，使得器件发生损坏。
由于逻辑模块实际上是基于使能信号EN实现对逻辑单元的控制的，因此当电源电压Vdd足够使得逻辑模块等正常工作时，稳压二极管也不会被反向导通时，使能端的输出信号EN会经过逻辑单元后生成两个控制信号，即图1中的信号net2和net3。
其中，信号net3直接用来控制输出单元中的MOS管Mn12，调节其导通和关断状态，而此时net2经过反相器后，与net3信号共同输入至与非门、非门后作为另一个输出功率管Mn11的栅极控制电压。
需要说明的是，在现有技术中的电路里，INT_VDD电压的大小实际上不止受到Mn10管和电源电压Vdd的限制，还受到使能信号的限制。由于逻辑单元在正常工作过程中，需要接收使能信号，并对使能信号的高低电平进行判断。当使能信号的高电平位于1V左右时，逻辑单元为了对使能信号的状态进行判定，其器件电压INT_VDD3就需要保持在更高的幅度范围上，再增加Mn10管的栅漏电压差后，电源电压则会更高，例如1.8V左右。
为了进一步降低芯片高压关断状态下的电源电压，节省芯片的功率消耗，本发明提供了一种新的使能输出控制电路。
图2为本发明中一种高压芯片的使能输出控制电路的结构示意图。如图2所示，本发明第一方面，涉及一种高压芯片的使能输出控制电路，电路包括偏置单元、关断单元和输出单元；其中，偏置单元提供第一低压电源和第二低压电源以对关断单元进行供电，第一低压电源还基于使能输出实现调节；关断单元基于开关控制信号实现对输出单元的导通和关断控制，并在导通状态下，基于第二低压电源的状态实现输出控制。
可以理解的是，本发明中，采用第一低压电源来对关断单元中的相关逻辑元件进行控制。与此同时，电路还将使能信号的控制迁移到与稳压二极管正负两端并联，从而确保第二低压电源，也就是图中所示的INT_VDD2的大小无需在考虑到使能信号的高低，因而较大程度上降低了对电源电压VDD的需求。
这里的开关控制信号，也就是图2中的SW-EN信号，可以是根据偏置单元的状态获得的一个电压信号。该信号能够在低压部分电路的工作状态尚未完全建立时处于低电平状态，而在低压部分电路的基本功能建立好后翻转为高电平。因此，如果偏置单元尚未稳定，则关断单元不会处于工作状态。而如果偏置单元稳定输出，则关断单元也能够通过这一个开关控制信号的控制而进入工作状态，并为输出单元提供有效的输出。
优选的，偏置单元包括控流电阻、镜像MOS管、第一稳压管和第二稳压管；其中，控流电阻一端与电源电压连接，另一端与镜像MOS管连接，实现对镜像MOS管的电流控制；镜像MOS管分别实现第一低压电源端和第二低压电源端，并分别与第一稳压管和第二稳压管的负端连接；第二稳压管的正端接地。
本发明中，为了确保第二低压电源不受到使能信号的约束，涉及的镜像MOS管的输出端包括两个输出，分别为第一低压电源端和第二低压电源端。其中第一低压电源端与使能信号连接，第二低压电源端则作为关断单元中相关逻辑元件的高器件电压。另外，需要说明的是，两个低压电源端分别与两个稳压管反向连接，从而保证芯片在高压运行过程中能够反向击穿这两个稳压管，从而实现关断单元和输出单元的屏蔽。
优选的，偏置单元还包括使能控制管；使能控制管的栅极接入使能输出，漏极与第一低压电源端连接，源极接地。
可以理解的是，使能信号可以通过使能控制管接入到偏置单元中，从而调节偏置单元中第一低压电源的输出与屏蔽。
具体来说，当使能信号为低电平时，使能控制管无法导通，因此，第一低压电源INT_VDD1能够根据偏置单元的输出而输出，并对于关断单元产生相应的影响。而当使能信号为高电平时，使能控制管导通，从而将第一低压电源INT_VDD1拉低到地电平，此时，后端电路受到第一低压电源INT_VDD1的影响实现不同的输出控制。
优选的，关断单元包括第一关断支路和第二关断支路；输出单元中包括第一输出功率管和第二输出功率管；第一关断支路对第一输出功率管的导通和关断状态进行控制，第二关断支路对第二输出功率管的导通和关断状态进行控制。
可以理解的是，关断单元包括第一关断支路和第二关断支路，每个关断支路都对输出单元中的一个功率管进行控制，以使得输出单元中能够综合两个功率管的状态提供更为准确的输出。
优选的，第一关断支路中包括关断PMOS管Mp4、关断NMOS管Mn4、使能控制PMOS管Mp5和使能控制NMOS管子Mn5；其中，关断PMOS管Mp4、关断NMOS管Mn4的栅极均与开关控制信号连接；使能控制管Mp5、使能控制NMOS管子Mn5的栅极与第一低压电源端连接；Mp4的源极与第二低压电源端连接，漏极与使能控制管Mp5的源极连接；使能控制管Mp5的漏极分别与关断NMOS管Mn4和Mn5的漏极、输出单元中第一输出功率管的栅极连接；NMOS管Mn4和Mn5的源极接地。
可以理解的是，本发明中的第一关断支路中的多个MOS管分别受到第一第一电源INT_VDD1和开关控制信号的控制来实现导通和关断，从而控制了net1电路点上的电压发生不同的变化。
优选的，当开关控制信号为高电平时，Mp4关断，Mn4导通，第一输出功率管栅极为低电平状态，从而使得第一输出功率管截止；当开关控制信号为低电平时，Mp4导通，Mn4关断，第一输出功率管栅极受到Mp5和Mn5的控制，实现第一输出功率管的导通或关断。
可以理解的是，本发明中的开关控制信号为高电平时，其能够控制栅极接入该信号的Mp4管和Mn4管的状态。当Mp4关断，Mn4导通时，net1的电压被降低，从而net1无法将Mn7管导通，第一输出功率管Mn7应当处于关断状态下。
另外，如果开关控制信号转为低电平，则Mp4导通，Mn4关断，此时net1点的电压受到Mp5和Mn5的状态控制。
优选的，当开关控制信号为低电平时，若使能输出为高电平，则第一低压电源为低电平，第一输出功率管栅极为高电平状态，从而使得第一输出功率管导通；当开关控制信号为低电平时，若使能输出为低电平，则第一低压电源为高电平，第一输出功率管栅极为低电平状态，从而使得第一输出功率管截止。
可以理解的是，本发明中当开关控制信号为低电平时，若受到使能输出的影响第一低压电源实现为低电平状态在，则Mp5将会导通，Mn5将会关断，此时net1在此作用下实现为高电平，从而实现Mn7的导通。
在开关控制信号同样为高时，如果使能信号发生了翻转，则相应的Mn7也会翻转为截止状态。在此电路的作用下，如果开关控制信号为低，则Mn7就会随着使能信号的变化而变化，从而有效的提供使能控制的输出。
本发明中第一输出功率管和第二输出功率管所输出的电压，也就是图2中的OUT，可以直接或间接的作为输出信号对于外部电路提供相应的控制。
优选的，第二关断支路为反相器；反相器的器件电压端与第二低压电源连接，输入端与开关控制信号连接，输出端与第二输出功率管连接。
本发明第二部分，可以通过反相器来实现对于第二输出功率管Mn6的控制。反相器的输入端直接与开关控制信号连接，因此开关控制信号反向后直接影响Mn6的状态。
优选的，当开关控制信号为高电平时，反相器的输出端为低电平，第二输出功率管截止；当开关控制信号为低电平时，反相器的输出端为高电平，第二输出功率管导通。
另外，反相器的器件电压是由第一低压电源实现的，而由于开关控制信号的电平范围较低，因此也能够在第一低压电源处于1V左右时实现对其的反向。
优选的，最小电源电压的取值为
minVdd＝maX(Vsd-Mp3+Vsg-Mp4+Vsg-Mp5+Vsg-Mn4，Vsd-Mp3+Vsg-Mp4+Vsg-Mp5+Vsg-Mn5，Vsd-Mp3+Vinv1)
其中，Vsd-Mp3为Mp3管的源漏极电压，Vsg-Mp4、Vsg-Mp5、Vsg-Mn4、Vsg-Mn5分别为Mp4、Mp5、Mn4、Mn5管的源栅导通电压，Vinv1为反相器的最小器件电压。通常来说，由于Mp5、Mn4、Mn5管的尺寸，以及反相器中相关元件的尺寸均较小，可以忽略不记。因此，上述公式可以化简为minVdd＝Vsd-Mp3+Vsg-Mp4。本发明一实施例中，当电源电压在1V的低压状态工作时，就能够充分的实现偏置单元、关断单元和输出单元的正常工作了。
可以理解的是，本发明中可以采用的最小低压电源实际上由反相器和Mp4、Mp5、Mn4和Mn5的导通压降决定。由于Mp3在提供镜像电流导通时，压降可以忽略不记，因此，本发明中电源电压基本与第二低压电源的电压相等。
可见，采用本发明中的电路，电源电压降低至1V左右时，仍然能够确保使能信号控制下的有效输出。因此，这一电路有效的降低了电源电压的范围，确保了高压芯片在高压关断时的最小用能，在确保输出的前提下将芯片功率降到最小。
本发明的有益效果在于，与现有技术相比，本发明中的一种高压芯片的使能输出控制电路，该电路采用偏置单元实现对关断单元和输出单元的电能供应，并通过使能信号控制输出单元中功率管的导通和关断状态，实现了低压运行状态下使能信号对输出的控制。本发明方法简单，结果准确，充分隔绝了输出电路对关断状态下芯片中其他电路的干扰，同时能够应用在极低的电源电压下，并防止关断状态下的功率流失。
本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (10)

1.一种高压芯片的使能输出控制电路，其特征在于：
所述电路包括偏置单元、关断单元和输出单元；其中，
所述偏置单元提供第一低压电源和第二低压电源以对所述关断单元进行供电，所述第一低压电源还基于所述使能输出实现调节；
所述关断单元基于开关控制信号实现对所述输出单元的导通和关断控制，并在导通状态下，基于所述第二低压电源的状态实现输出控制。
2.根据权利要求1中所述的一种高压芯片的使能输出控制电路，其特征在于：
所述偏置单元包括控流电阻、镜像MOS管、第一稳压管和第二稳压管；其中，
所述控流电阻一端与电源电压连接，另一端与镜像MOS管连接，实现对镜像MOS管的电流控制；
所述镜像MOS管分别实现第一低压电源端和第二低压电源端，并分别与第一稳压管和第二稳压管的负端连接；
所述第二稳压管的正端接地。
3.根据权利要求2中所述的一种高压芯片的使能输出控制电路，其特征在于：
所述偏置单元还包括使能控制管；
所述使能控制管的栅极接入使能输出，漏极与所述第一低压电源端连接，源极接地。
4.根据权利要求3中所述的一种高压芯片的使能输出控制电路，其特征在于：
所述关断单元包括第一关断支路和第二关断支路；
所述输出单元中包括第一输出功率管和第二输出功率管；
所述第一关断支路对所述第一输出功率管的导通和关断状态进行控制，所述第二关断支路对所述第二输出功率管的导通和关断状态进行控制。
5.根据权利要求4中所述的一种高压芯片的使能输出控制电路，其特征在于：
所述第一关断支路中包括关断PMOS管Mp4、关断NMOS管Mn4、使能控制PMOS管Mp5和使能控制NMOS管子Mn5；
其中，所述关断PMOS管Mp4、关断NMOS管Mn4的栅极均与所述开关控制信号连接；
所述使能控制管Mp5、使能控制NMOS管子Mn5的栅极与所述第一低压电源端连接；
所述Mp4的源极与所述第二低压电源端连接，漏极与所述使能控制管Mp5的源极连接；
所述使能控制管Mp5的漏极分别与所述关断NMOS管Mn4和Mn5的漏极、所述输出单元中第一输出功率管的栅极连接；
所述NMOS管Mn4和Mn5的源极接地。
6.根据权利要求5中所述的一种高压芯片的使能输出控制电路，其特征在于：
当所述开关控制信号为高电平时，Mp4关断，Mn4导通，所述第一输出功率管栅极为低电平状态，从而使得所述第一输出功率管截止；
当所述开关控制信号为低电平时，Mp4导通，Mn4关断，所述第一输出功率管栅极受到Mp5和Mn5的控制，实现所述第一输出功率管的导通或关断。
7.根据权利要求6中所述的一种高压芯片的使能输出控制电路，其特征在于：
当所述开关控制信号为低电平时，若所述使能输出为高电平，则所述第一低压电源为低电平，所述第一输出功率管栅极为高电平状态，从而使得所述第一输出功率管导通；
当所述开关控制信号为低电平时，若所述使能输出为低电平，则所述第一低压电源为高电平，所述第一输出功率管栅极为低电平状态，从而使得所述第一输出功率管截止。
8.根据权利要求4中所述的一种高压芯片的使能输出控制电路，其特征在于：
所述第二关断支路为反相器；
所述反相器的器件电压端与所述第二低压电源连接，输入端与所述开关控制信号连接，输出端与所述第二输出功率管连接。
9.根据权利要求8中所述的一种高压芯片的使能输出控制电路，其特征在于：
当所述开关控制信号为高电平时，所述反相器的输出端为低电平，所述第二输出功率管截止；
当所述开关控制信号为低电平时，所述反相器的输出端为高电平，所述第二输出功率管导通。
10.根据权利要求5或8中所述的一种高压芯片的使能输出控制电路，其特征在于：
最小电源电压的取值为1V。
CN202210816307.3A 2022-07-12 2022-07-12 一种高压芯片的使能输出控制电路 Pending CN115276635A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210816307.3A CN115276635A (zh) 2022-07-12 2022-07-12 一种高压芯片的使能输出控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210816307.3A CN115276635A (zh) 2022-07-12 2022-07-12 一种高压芯片的使能输出控制电路

Publications (1)

Publication Number Publication Date
CN115276635A true CN115276635A (zh) 2022-11-01

Family

ID=83765869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210816307.3A Pending CN115276635A (zh) 2022-07-12 2022-07-12 一种高压芯片的使能输出控制电路

Country Status (1)

Country Link
CN (1) CN115276635A (zh)

Similar Documents

Publication Publication Date Title
EP2241009B1 (en) Low-swing cmos input circuit
EP1929390A1 (en) Semiconductor integrated circuit having current leakage reduction scheme
US20110068758A1 (en) Regulated circuits and operational amplifier circuits
CN109327218B (zh) 一种电平移位电路和集成电路芯片
CN107846759B (zh) 一种led驱动芯片
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
CN112671393A (zh) 电平转换电路
CN103269217A (zh) 输出缓冲器
JP3652793B2 (ja) 半導体装置の電圧変換回路
CN115913202B (zh) 一种用于高压电路的快速上电保护电路
CN108829174B (zh) 线性稳压器电路
US8207784B2 (en) Method and apparatus for MOSFET drain-source leakage reduction
CN106533410B (zh) 一种栅极驱动电路
CN115276635A (zh) 一种高压芯片的使能输出控制电路
CN111835195B (zh) 自适应电源电压调节电路
CN115987262A (zh) 一种低压模拟开关电路
CN110501548B (zh) 一种用于mcu的微功耗低电压检测电路
CN109144158B (zh) 集成电路芯片的静态电流供给电路
CN115411697A (zh) 一种欠压保护装置
CN112667019A (zh) 一种运用于ldo的省电省面积的软启动电路
CN111506144A (zh) 一种应用于ldo中的低功耗方法
CN107086863B (zh) 用于功率开关的驱动电路
CN116736924B (zh) 一种宽输入范围低功耗的稳压源电路和电子设备
CN117277783B (zh) 一种应用于ac-dc电源驱动芯片启动电路的ldo电路
CN211830562U (zh) 一种电源管理芯片的使能电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination