CN207182280U - 一种恒跨导全摆幅运算放大器 - Google Patents
一种恒跨导全摆幅运算放大器 Download PDFInfo
- Publication number
- CN207182280U CN207182280U CN201721021027.4U CN201721021027U CN207182280U CN 207182280 U CN207182280 U CN 207182280U CN 201721021027 U CN201721021027 U CN 201721021027U CN 207182280 U CN207182280 U CN 207182280U
- Authority
- CN
- China
- Prior art keywords
- pmos
- nmos tube
- nmos
- source
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型涉及一种恒跨导全摆幅运算放大器，包括依次相连接的轨到轨输入级、增益级和输出级，轨到轨输入级包括互补的PMOS差分对和NMOS差分对、PMOS差分对和NMOS差分对的尾电流源、NMOS差分对的负载电路；增益级包括自偏置共源共栅电流镜，PMOS差分对和NMOS差分对的PMOS管和NMOS管的源极连接自偏置共源共栅电流镜，输出级包括共源极连接的第一PMOS管和第一NMOS管、米勒补偿，第一PMOS管和第一NMOS管的栅极连接自偏置共源共栅电流镜，米勒补偿采用米勒补偿电容和补偿电阻串联实现。本运算放大器能够有效保证输入级跨导在全电压工作范围内的恒定，整个电路结构的稳定性好，也扩宽了运放的工作电压范围，可用于低压应用，同时也提高了运放的共模抑制比。
Description
技术领域
本发明涉及集成电路设计领域，具体地说是涉及一种运算放大器，尤其涉及一种轨到轨折叠共源共栅的横跨导全摆幅运算放大器。
背景技术
传统的轨到轨运算放大器采用互补的PMOS和NMOS差分对作为输入级，其结构如图1所示，其中，M2和M3为PMOS差分输入对，M1和M4为NMOS差分输入对。这样，在较低的输入电压范围内，PMOS差分输入对工作，NMOS差分对关断；在较高的输入电压范围内，NMOS差分输入对工作，PMOS差分对关断；只有在中间的输入电压范围时，NMOS、PMOS差分对同时工作。从而，得到总的共模输入范围为全摆幅VSS＜VCM＜VDD。
然而，由于这种结构的轨到轨运算放大器的输入级有三种工作状态：PMOS或NMOS单独工作和同时工作，因此，跨导存在不恒定的问题。这就使得单位增益带宽发生较大变化时会对频率补偿带来困难。如图2所示为输入级等效跨导随共模输入电压变化的曲线，从图中可以看出跨导在整个范围内最大变化了2倍，这对共模抑制比和稳定性的影响是相当大的。
发明内容
本发明的目的在于提供一种恒跨导全摆幅运算放大器，该运算放大器的整体结构设计巧妙，通过对运算放大器的输入级电路结构进行改进，保证了全摆幅运算放大器的输入级跨导在全电源电压工作范围内的恒定，整个电路结构的稳定性好，并且最大的输出摆幅接近于全电源电压范围0-VDD。
为了实现上述目的，本发明采用的技术方案为，一种恒跨导全摆幅运算放大器，包括依次相连接的轨到轨输入级、增益级和输出级，所述轨到轨输入级包括互补的PMOS差分对和NMOS差分对、PMOS差分对和NMOS差分对的尾电流源、NMOS差分对的负载电路，所述PMOS差分对采用两个共源极连接的PMOS管实现，其中一个PMOS管的栅极引出作为运算放大器的同相输入端，另一个PMOS管的栅极引出作为运算放大器的反相输入端，所述NMOS差分对采用两个共源极连接的NMOS管实现，其中一个NMOS管的栅极引出作为运算放大器的同相输入端，另一个NMOS管的栅极引出作为运算放大器的反相输入端，所述PMOS差分对的尾电流源连接PMOS差分对的PMOS管的源极和电源电压VDD，所述NMOS差分对的尾电流源连接NMOS差分对的NMOS管的源极和地，所述PMOS差分对的尾电流源和NMOS差分对的尾电流源通过比例电流镜相连接，所述NMOS差分对的负载电路连接NMOS差分对的漏极和电源电压VDD；所述增益级包括自偏置共源共栅电流镜，所述NMOS差分对的NMOS管的漏极连接自偏置共源共栅电流镜，自偏置共源共栅电流镜连接电源电压VDD，所述输出级包括共源极连接的第一PMOS管和第一NMOS管、米勒补偿，所述第一PMOS管的栅极连接偏置电压Vb，第一NMOS管的栅极连接增益级的输出，所述米勒补偿采用米勒补偿电容和补偿电阻串联实现，两个补偿电阻分别连接自偏置共源共栅电流镜的两端，米勒补偿电容连接第一PMOS管和第一NMOS管的漏极，所述第一PMOS管和第一NMOS管的漏极引出作为运算放大器的输出端，第一PMOS管的源极连接电源电压VDD，第一NMOS管的源极接地。
作为本发明的一种改进，所述PMOS差分对的尾电流源采用第二PMOS管，所述NMOS差分对的尾电流源采用第二NMOS管，在PMOS差分对和NMOS差分对的尾电流源之间设置有电流抽取复制电路，所述电流抽取复制电路包括第三PMOS管、调控电阻、由第三NMOS管和第四NMOS管组成的电流镜，所述第三PMOS管的源极连接第二PMOS管的漏极，第三PMOS管的漏极连接调控电阻的一端，调控电阻的另一端连接第三NMOS管的漏极和栅极，第三NMOS管的源极接地，第四NMOS管的源极接地，第三NMOS管的栅极连接第四PMOS管的栅极，所述第二PMOS管的漏极连接PMOS差分对的PMOS管的源极，第二PMOS管的源极连接电源电压VDD，第二PMOS管的栅极连接偏置电压Vb，第二NMOS管的源极接地，第二NMOS管的漏极连接NMOS差分对的NMOS管的源极。
作为本发明的一种改进，所述NMOS差分对的负载电路包括第四PMOS管、第五PMOS管和第六PMOS管，所述第五PMOS管和第六PMOS管作为NMOS差分对的负载，所述第四PMOS管为第五PMOS管和第六PMOS管提供偏置，所述第四至第六PMOS管的源极连接电源电压VDD，第四PMOS管的栅极连接第五PMOS管的栅极，第五PMOS管的栅极连接第六PMOS管的栅极，第四PMOS管的栅极连接第四NMOS管的漏极，第五PMOS管和第六PMOS管的漏极连接NMOS差分对的NMOS管的漏极。
作为本发明的一种改进，所述第三PMOS管的栅极上连接有第一偏置电压提供电路，所述第一偏置电压提供电路包括第七PMOS管和第八PMOS管，所述第七PMOS管的源极连接电源电压VDD，第七PMOS管的栅极连接第八PMOS管的栅极，第七PMOS管的漏极连接第八PMOS管的源极，第八PMOS管的栅极连接第三PMOS管的栅极。
作为本发明的一种改进，所述增益级还包括自偏置共源共栅电流源，所述自偏置共源共栅电流镜包括第九PMOS管、第十PMOS管、第十一PMOS管、第九NMOS管、第十NMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管，所述自偏置共源共栅电流源包括第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、所述第九PMOS管、第十PMOS管、第十二PMOS管、第十三PMOS管的源极连接电源电压VDD，第九PMOS管、第十二PMOS管、第十四PMOS管的栅极连接偏置电压Vb，第九PMOS管的漏极连接第九NMOS管的漏极，第十PMOS管的漏极连接第十一PMOS管的源极，第十一PMOS管的漏极连接第十NMOS管的漏极，第十PMOS管的栅极连接第十一PMOS管的漏极，第十二PMOS管的漏极连接第十三PMOS管的源极，第十四PMOS管的漏极连接第十五PMOS管的源极，第十一PMOS管的栅极连接第十三PMOS管和第十五PMOS管的栅极，第十五PMOS管的漏极连接第一NMOS管的栅极，第五NMOS管和第六NMOS管的栅极相连，第七NMOS管和第八NMOS管的栅极相连，第九NMOS管和第十NMOS管的栅极相连，第五NMOS管的源极连接第七NMOS管的漏极，第六NMOS管的源极连接第八NMOS管的漏极，第七NMOS管和第八NMOS管以及第九NMOS管和第十NMOS管的源极接地；第十二PMOS管和第十四PMOS管的漏极分别连接NMOS差分对的NMOS管的漏极，第五NMOS管和第六NMOS管的源极连接PMOS差分对的PMOS管的漏极。
作为本发明的一种改进，所述自偏置共源共栅电流镜上连接有第二偏置电压提供电路，所述有第二偏置电压提供电路包括第十一NMOS管，所述第十一NMOS管的栅极连接第九NMOS管和第十NMOS管的栅极，第十一NMOS管的漏极连接第八PMOS管的漏极，第十一NMOS管的源极接地。
作为本发明的一种改进，所述米勒补偿的数量为2个，包括第一米勒补偿电容、第一补偿电阻、第二米勒补偿电容和第二补偿电阻，所述第一米勒补偿电容与第一补偿电阻串联，所述第二米勒补偿电容和第二补偿电阻串联，第一补偿电阻连接电源电压VDD，第二补偿电阻连接第十五PMOS管的漏极，第一米勒补偿电容和第二米勒补偿电容连接第一PMOS管和第一NMOS管的漏极。
相对于现有技术，本发明所提出的恒跨导全摆幅运算放大器的电路结构由轨到轨输入级、共源共栅的增益级和输出级组成，在轨到轨输入级中依靠互补的PMOS和NMOS差分对来实现共模输入范围的全摆幅0-VDD，对于中间增益级则采用自偏置共源共栅电流镜作为负载，这样比传统的共源共栅运算放大器的工作范围多了两倍的过驱动电压VON(该过驱动电压为栅源电压VGS与阈值电压VT的差值)，在输出级采用共源级连接的PMOS管和NMOS管以及由米勒补偿电容和补偿电阻串联组成的米勒补偿实现，可使得整个电路结构达到良好的稳定性和最大的输出摆幅接近于全电源电压范围0-VDD，有效扩宽了运算放大器的工作电压范围，使其可用于低压应用场合。另外，在本运算放大器的轨到轨输入级还采用第二PMOS管作为PMOS差分对的尾电流源以及采用第二NMOS管作为NMOS差分对的尾电流源，在当共模输入电平VCM增长到一定程度时，将第二PMOS管打开，让第二PMOS管从外部引入的基准电流源Iref抽取电流并在电流抽取复制电路的调控作用下复制到第二NMOS管，使得PMOS差分对和NMOS差分对无论是单独工作还是同时工作，两者的尾电流的和恒定，从而使得输入级的等效跨导恒定，有效提高了运算放大器的共模抑制比。
附图说明
图1为传统的轨到轨运算放大器的结构图。
图2为传统的轨到轨运算放大器的输入级等效跨导随共模输入电压变化的曲线图。
图3为本发明的横跨导全摆幅运算放大器的电路结构图。
图4为本发明的横跨导全摆幅运算放大器的输入级简化电路图。
图5为本发明的横跨导全摆幅运算放大器在全工作范围内恒定的跨导随共模输入电压变化的曲线图。
具体实施方式
为了加深对本发明的理解和认识，下面结合附图对本发明作进一步描述和介绍。
如图3和4所示，一种恒跨导全摆幅运算放大器，包括依次相连接的轨到轨输入级、增益级和输出级，所述轨到轨输入级包括互补的PMOS差分对和NMOS差分对、PMOS差分对和NMOS差分对的尾电流源、NMOS差分对的负载电路，所述PMOS差分对采用两个共源极连接的PMOS管M5和M6实现，其中PMOS管M5的栅极引出作为运算放大器的同相输入端，PMOS管M6的栅极引出作为运算放大器的反相输入端，所述NMOS差分对采用两个共源极连接的NMOS管M12和M14实现，其中NMOS管M12的栅极引出作为运算放大器的同相输入端，NMOS管M14的栅极引出作为运算放大器的反相输入端，所述PMOS差分对的尾电流源连接PMOS差分对的PMOS管的源极和电源电压VDD，所述NMOS差分对的尾电流源连接NMOS差分对的NMOS管的源极和地，所述PMOS差分对的尾电流源和NMOS差分对的尾电流源通过比例电流镜相连接，所述NMOS差分对的负载电路连接NMOS差分对的漏极和电源电压VDD；所述增益级包括自偏置共源共栅电流镜，所述NMOS差分对的NMOS管M12、M14的漏极连接自偏置共源共栅电流镜，自偏置共源共栅电流镜连接电源电压VDD，所述输出级包括共源极连接的第一PMOS管M29和第一NMOS管M30、米勒补偿，所述第一PMOS管M29的栅极连接偏置电压Vb，第一NMOS管M30的栅极连接增益级的输出，所述米勒补偿采用米勒补偿电容和补偿电阻串联实现，两个补偿电阻分别连接自偏置共源共栅电流镜的两端，同时两个补偿电阻也分别连接着偏置电压Vb和增益级的输出，米勒补偿电容连接第一PMOS管M29和第一NMOS管M30的漏极，所述第一PMOS管M29和第一NMOS管M30的漏极引出作为运算放大器的输出端，第一PMOS管M29的源极连接电源电压VDD，第一NMOS管M30的源极接地。本发明所提出的运算放大器在输入级依靠互补的PMOS和NMOS差分对来实现共模输入范围的全摆幅0-VDD，在中间增益级采用自偏置共源共栅电流镜做负载比传统共源共栅运放的工作范围多了两倍的过驱动电压VON(为栅源电压VGS与阈值电压VT的差值)，而在输出级采用共源级连接的PMOS管和NMOS管以及由米勒补偿电容和补偿电阻串联组成的米勒补偿实现，可使得整个电路结构达到良好的稳定性和最大的输出摆幅接近于全电源电压范围0-VDD，有效扩宽了运算放大器的工作电压范围，使其可用于低压应用场合。
优选的，所述PMOS差分对的尾电流源采用第二PMOS管M4，所述NMOS差分对的尾电流源采用第二NMOS管M15，在PMOS差分对和NMOS差分对的尾电流源之间设置有电流抽取复制电路，所述电流抽取复制电路包括第三PMOS管M7、调控电阻R、由第三NMOS管M8和第四NMOS管M9组成的电流镜，所述第三PMOS管M7的源极连接第二PMOS管M4的漏极，第三PMOS管M7的漏极连接调控电阻R的一端，调控电阻R的另一端连接第三NMOS管M8的漏极和栅极，第三NMOS管M8的源极接地，第四NMOS管M9的源极接地，第三NMOS管M8的栅极连接第四NMOS管M9的栅极，所述第二PMOS管M4的漏极连接PMOS差分对的PMOS管的源极，第二PMOS管M4的源极连接电源电压VDD，第二PMOS管M4的栅极连接偏置电压Vb，第二NMOS管M15的源极接地，第二NMOS管M15的漏极连接NMOS差分对的NMOS管的源极。因此，在本运算放大器的轨到轨输入级还采用第二PMOS管作为PMOS差分对的尾电流源以及采用第二NMOS管作为NMOS差分对的尾电流源，在当共模输入电平VCM增长到一定程度时，将第二PMOS管打开，让第二PMOS管从外部引入的基准电流源Iref抽取电流并在电流抽取复制电路的调控作用下复制到第二NMOS管，使得PMOS差分对和NMOS差分对无论是单独工作还是同时工作，两者的尾电流的和恒定，从而使得输入级的等效跨导恒定，有效提高了运算放大器的共模抑制比。其中，电流抽取复制电路中的调控电阻R用于调控抽取电流的大小，而第三NMOS管M8和第四NMOS管M9组成的电流镜的比例用于调控复制到第二NMOS管M15的电流的大小。
进一步优选的是，所述NMOS差分对的负载电路包括第四PMOS管M10、第五PMOS管M11和第六PMOS管M13，所述第五PMOS管M11和第六PMOS管M13作为NMOS差分对的负载，所述第四PMOS管M10为第五PMOS管M11和第六PMOS管M13提供偏置，第四PMOS管M10、第五PMOS管M11和第六PMOS管M13构成电流镜，所述第四至第六PMOS管的源极连接电源电压VDD，第四PMOS管M10的栅极连接第五PMOS管M11的栅极，第五PMOS管M11的栅极连接第六PMOS管M13的栅极，第四PMOS管M10的栅极连接第四NMOS管M9的漏极，第五PMOS管M11和第六PMOS管M13的漏极连接NMOS差分对的NMOS管的漏极。
更进一步优选的是，所述第三PMOS管M7的栅极上连接有第一偏置电压提供电路，所述第一偏置电压提供电路包括第七PMOS管M1和第八PMOS管M2，所述第七PMOS管M1的源极连接电源电压VDD，第七PMOS管M1的栅极连接第八PMOS管M2的栅极，第七PMOS管M1的漏极连接第八PMOS管M2的源极，第八PMOS管M2的栅极连接第三PMOS管M7的栅极。在图3中，第三PMOS管M7的偏置电压Vb1由图4的MI和M2共同提供。
更进一步优选的是，所述增益级还包括自偏置共源共栅电流源，所述自偏置共源共栅电流镜包括第九PMOS管M16、第十PMOS管M17、第十一PMOS管M18、第九NMOS管M19、第十NMOS管M20、第十二PMOS管M21、第十三PMOS管M22、第十四PMOS管M23和第十五PMOS管M24，所述自偏置共源共栅电流源包括第五NMOS管M25、第六NMOS管M26、第七NMOS管M27、第八NMOS管M28、所述第九PMOS管M16、第十PMOS管M17、第十二PMOS管M21、第十三PMOS管M22的源极连接电源电压VDD，第九PMOS管M16、第十二PMOS管M21、第十四PMOS管M23的栅极连接偏置电压Vb，第九PMOS管M16的漏极连接第九NMOS管M19的漏极，第十PMOS管M17的漏极连接第十一PMOS管M18的源极，第十一PMOS管M18的漏极连接第十NMOS管M20的漏极，第十PMOS管M17的栅极连接第十一PMOS管M18的漏极，第十二PMOS管M21的漏极连接第十三PMOS管M22的源极，第十四PMOS管M23的漏极连接第十五PMOS管M24的源极，第十一PMOS管M18的栅极连接第十三PMOS管M22和第十五PMOS管M24的栅极，第十五PMOS管M24的漏极连接第一NMOS管M30的栅极，第五NMOS管M25和第六NMOS管M26的栅极相连，第七NMOS管M27和第八NMOS管M28的栅极相连，第九NMOS管M19和第十NMOS管M20的栅极相连，第五NMOS管M25的源极连接第七NMOS管M27的漏极，第六NMOS管M26的源极连接第八NMOS管M28的漏极，第七NMOS管M27和第八NMOS管M28以及第九NMOS管M19和第十NMOS管M20的源极接地；第十二PMOS管M21和第十四PMOS管M23的漏极分别连接NMOS差分对的NMOS管的漏极，第五NMOS管M25和第六NMOS管M26的源极连接PMOS差分对的PMOS管的漏极。所述第九NMOS管M19和第十NMOS管M20为所述第一偏置电压提供电路提供偏置，所述第十二PMOS管M21、第十三PMOS管M22、第十四PMOS管M23和第十五PMOS管M24构成增益级的负载电流源，所述自偏置共源共栅电流镜为该负载电流源提供偏置。
更进一步优选的是，所述自偏置共源共栅电流镜上连接有第二偏置电压提供电路，所述有第二偏置电压提供电路包括第十一NMOS管M3，所述第十一NMOS管M3的栅极连接第九NMOS管M19和第十NMOS管M20的栅极，第十一NMOS管M3的漏极连接第八PMOS管M2的漏极，第十一NMOS管M3的源极接地。
更进一步优选的是，所述米勒补偿的数量为2个，包括第一米勒补偿电容C1、第一补偿电阻R1、第二米勒补偿电容C2和第二补偿电阻R2，所述第一米勒补偿电容C1与第一补偿电阻R1串联，所述第二米勒补偿电容C2和第二补偿电阻R2串联，第一补偿电阻R1连接电源电压VDD，第二补偿电阻R2连接第十五PMOS管M24的漏极，第一米勒补偿电容C1和第二米勒补偿电容C2连接第一PMOS管M29和第一NMOS管M30的漏极。
当共模输入电平VCM接近于地时，只有PMOS差分对工作，输入级的等效跨导为
而当共模输入电平VCM接近于电源电压VDD时，只有NMOS差分对工作，输入级的等效跨导为
而当共模输入电平VCM处于中间电压时，PMOS、NMOS差分对同时工作，输入级的等效跨导为
其中，Cox是单位面积的栅氧化层电容；为晶体管M5、M6、M12、M14的宽长比；μn、μp分别为电子和空穴的迁移率；In、Ip分别为只有NMOS和PMOS差分对单独工作时的电流；而In′和Ip′是NMOS和PMOS差分对同时工作时的电流。
因为μn高于μp，因此设计电流镜复制电流为一定比例(xI8＝I9)(x为比例系数)使得可得到全工作范围内恒定的跨导如图5所示。其中，Ip＝Iref，In＝xIp，I′n＝x(Iref-Ip)。
在权利要求中，单词“包含”不排除存在未列在权利要求中的元件。单词第一、第二以及第三等的使用不表示任何顺序，可将这些单词解释为名称。
本发明方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (7)
1.一种恒跨导全摆幅运算放大器，其特征在于：包括依次相连接的轨到轨输入级、增益级和输出级，所述轨到轨输入级包括互补的PMOS差分对和NMOS差分对、PMOS差分对和NMOS差分对的尾电流源、NMOS差分对的负载电路，所述PMOS差分对采用两个共源极连接的PMOS管实现，其中一个PMOS管的栅极引出作为运算放大器的同相输入端，另一个PMOS管的栅极引出作为运算放大器的反相输入端，所述NMOS差分对采用两个共源极连接的NMOS管实现，其中一个NMOS管的栅极引出作为运算放大器的同相输入端，另一个NMOS管的栅极引出作为运算放大器的反相输入端，所述PMOS差分对的尾电流源连接PMOS差分对的PMOS管的源极和电源电压VDD，所述NMOS差分对的尾电流源连接NMOS差分对的NMOS管的源极和地，所述PMOS差分对的尾电流源和NMOS差分对的尾电流源通过比例电流镜相连接，所述NMOS差分对的负载电路连接NMOS差分对的漏极和电源电压VDD；所述增益级包括自偏置共源共栅电流镜，所述NMOS差分对的NMOS管的漏极连接自偏置共源共栅电流镜，自偏置共源共栅电流镜连接电源电压VDD，所述输出级包括共源极连接的第一PMOS管和第一NMOS管、米勒补偿，所述第一PMOS管的栅极连接偏置电压Vb，第一NMOS管的栅极连接增益级的输出，所述米勒补偿采用米勒补偿电容和补偿电阻串联实现，两个补偿电阻分别连接自偏置共源共栅电流镜的两端，米勒补偿电容连接第一PMOS管和第一NMOS管的漏极，所述第一PMOS管和第一NMOS管的漏极引出作为运算放大器的输出端，第一PMOS管的源极连接电源电压VDD，第一NMOS管的源极接地。
2.如权利要求1所述的一种恒跨导全摆幅运算放大器，其特征在于，所述PMOS差分对的尾电流源采用第二PMOS管，所述NMOS差分对的尾电流源采用第二NMOS管，在PMOS差分对和NMOS差分对的尾电流源之间设置有电流抽取复制电路，所述电流抽取复制电路包括第三PMOS管、调控电阻、由第三NMOS管和第四NMOS管组成的电流镜，所述第三PMOS管的源极连接第二PMOS管的漏极，第三PMOS管的漏极连接调控电阻的一端，调控电阻的另一端连接第三NMOS管的漏极和栅极，第三NMOS管的源极接地，第四NMOS管的源极接地，第三NMOS管的栅极连接第四NMOS管的栅极，所述第二PMOS管的漏极连接PMOS差分对的PMOS管的源极，第二PMOS管的源极连接电源电压VDD，第二PMOS管的栅极连接偏置电压Vb，第二NMOS管的源极接地，第二NMOS管的漏极连接NMOS差分对的NMOS管的源极。
3.如权利要求2所述的一种恒跨导全摆幅运算放大器，其特征在于，所述NMOS差分对的负载电路包括第四PMOS管、第五PMOS管和第六PMOS管，所述第五PMOS管和第六PMOS管作为NMOS差分对的负载，所述第四PMOS管为第五PMOS管和第六PMOS管提供偏置，所述第四至第六PMOS管的源极连接电源电压VDD，第四PMOS管的栅极连接第五PMOS管的栅极，第五PMOS管的栅极连接第六PMOS管的栅极，第四PMOS管的栅极连接第四NMOS管的漏极，第五PMOS管和第六PMOS管的漏极连接NMOS差分对的NMOS管的漏极。
4.如权利要求2或3所述的一种恒跨导全摆幅运算放大器，其特征在于，所述第三PMOS管的栅极上连接有第一偏置电压提供电路，所述第一偏置电压提供电路包括第七PMOS管和第八PMOS管，所述第七PMOS管的源极连接电源电压VDD，第七PMOS管的栅极连接第八PMOS管的栅极，第七PMOS管的漏极连接第八PMOS管的源极，第八PMOS管的栅极连接第三PMOS管的栅极。
5.如权利要求4所述的一种恒跨导全摆幅运算放大器，其特征在于，所述增益级还包括自偏置共源共栅电流源，所述自偏置共源共栅电流镜包括第九PMOS管、第十PMOS管、第十一PMOS管、第九NMOS管、第十NMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管，所述自偏置共源共栅电流源包括第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、所述第九PMOS管、第十PMOS管、第十二PMOS管、第十三PMOS管的源极连接电源电压VDD，第九PMOS管、第十二PMOS管、第十四PMOS管的栅极连接偏置电压Vb，第九PMOS管的漏极连接第九NMOS管的漏极，第十PMOS管的漏极连接第十一PMOS管的源极，第十一PMOS管的漏极连接第十NMOS管的漏极，第十PMOS管的栅极连接第十一PMOS管的漏极，第十二PMOS管的漏极连接第十三PMOS管的源极，第十四PMOS管的漏极连接第十五PMOS管的源极，第十一PMOS管的栅极连接第十三PMOS管和第十五PMOS管的栅极，第十五PMOS管的漏极连接第一NMOS管的栅极，第五NMOS管和第六NMOS管的栅极相连，第七NMOS管和第八NMOS管的栅极相连，第九NMOS管和第十NMOS管的栅极相连，第五NMOS管的源极连接第七NMOS管的漏极，第六NMOS管的源极连接第八NMOS管的漏极，第七NMOS管和第八NMOS管以及第九NMOS管和第十NMOS管的源极接地；第十二PMOS管和第十四PMOS管的漏极分别连接NMOS差分对的NMOS管的漏极，第五NMOS管和第六NMOS管的源极连接PMOS差分对的PMOS管的漏极。
6.如权利要求5所述的一种恒跨导全摆幅运算放大器，其特征在于，所述自偏置共源共栅电流镜上连接有第二偏置电压提供电路，所述有第二偏置电压提供电路包括第十一NMOS管，所述第十一NMOS管的栅极连接第九NMOS管和第十NMOS管的栅极，第十一NMOS管的漏极连接第八PMOS管的漏极，第十一NMOS管的源极接地。
7.如权利要求6所述的一种恒跨导全摆幅运算放大器，其特征在于，所述米勒补偿的数量为2个，包括第一米勒补偿电容、第一补偿电阻、第二米勒补偿电容和第二补偿电阻，所述第一米勒补偿电容与第一补偿电阻串联，所述第二米勒补偿电容和第二补偿电阻串联，第一补偿电阻连接电源电压VDD，第二补偿电阻连接第十五PMOS管的漏极，第一米勒补偿电容和第二米勒补偿电容连接第一PMOS管和第一NMOS管的漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721021027.4U CN207182280U (zh) | 2017-08-15 | 2017-08-15 | 一种恒跨导全摆幅运算放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721021027.4U CN207182280U (zh) | 2017-08-15 | 2017-08-15 | 一种恒跨导全摆幅运算放大器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207182280U true CN207182280U (zh) | 2018-04-03 |
Family
ID=61740968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721021027.4U Active CN207182280U (zh) | 2017-08-15 | 2017-08-15 | 一种恒跨导全摆幅运算放大器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207182280U (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109546975A (zh) * | 2019-01-29 | 2019-03-29 | 苏州大学 | 运算跨导放大器 |
| CN110275563A (zh) * | 2019-07-12 | 2019-09-24 | 苏州锴威特半导体有限公司 | 一种带温度补偿的电流偏置电路 |
| CN110798163A (zh) * | 2019-12-02 | 2020-02-14 | 苏州大学 | 一种宽摆幅单位增益电压缓冲器 |
| CN111435828A (zh) * | 2019-01-11 | 2020-07-21 | 模拟设备国际无限公司 | 具有降低的功率消耗和提高的压摆速率的放大器 |
| CN112865728A (zh) * | 2021-01-29 | 2021-05-28 | 清华大学深圳国际研究生院 | 一种可重构的运算放大器 |
| CN113671236A (zh) * | 2021-08-25 | 2021-11-19 | 广东工业大学 | 一种应用于负载电阻的电流检测电路和设备 |
| CN114167930A (zh) * | 2021-12-03 | 2022-03-11 | 昆山启达微电子有限公司 | 一种宽电源电压范围的轨到轨ab类运算放大器 |
| CN116827276A (zh) * | 2023-08-30 | 2023-09-29 | 江苏润石科技有限公司 | 一种运算放大器输入级电路及共模状态检测方法 |
-
2017
- 2017-08-15 CN CN201721021027.4U patent/CN207182280U/zh active Active
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111435828B (zh) * | 2019-01-11 | 2023-08-11 | 亚德诺半导体国际无限责任公司 | 具有降低的功率消耗和提高的压摆速率的放大器 |
| CN111435828A (zh) * | 2019-01-11 | 2020-07-21 | 模拟设备国际无限公司 | 具有降低的功率消耗和提高的压摆速率的放大器 |
| CN109546975A (zh) * | 2019-01-29 | 2019-03-29 | 苏州大学 | 运算跨导放大器 |
| CN109546975B (zh) * | 2019-01-29 | 2023-09-29 | 苏州大学 | 运算跨导放大器 |
| CN110275563A (zh) * | 2019-07-12 | 2019-09-24 | 苏州锴威特半导体有限公司 | 一种带温度补偿的电流偏置电路 |
| CN110275563B (zh) * | 2019-07-12 | 2023-09-29 | 苏州锴威特半导体股份有限公司 | 一种带温度补偿的电流偏置电路 |
| CN110798163A (zh) * | 2019-12-02 | 2020-02-14 | 苏州大学 | 一种宽摆幅单位增益电压缓冲器 |
| CN110798163B (zh) * | 2019-12-02 | 2024-05-03 | 中冉芯(上海)电子科技有限公司 | 一种宽摆幅单位增益电压缓冲器 |
| CN112865728A (zh) * | 2021-01-29 | 2021-05-28 | 清华大学深圳国际研究生院 | 一种可重构的运算放大器 |
| CN112865728B (zh) * | 2021-01-29 | 2023-05-23 | 清华大学深圳国际研究生院 | 一种可重构的运算放大器 |
| CN113671236B (zh) * | 2021-08-25 | 2023-07-25 | 广东工业大学 | 一种应用于负载电阻的电流检测电路和设备 |
| CN113671236A (zh) * | 2021-08-25 | 2021-11-19 | 广东工业大学 | 一种应用于负载电阻的电流检测电路和设备 |
| CN114167930A (zh) * | 2021-12-03 | 2022-03-11 | 昆山启达微电子有限公司 | 一种宽电源电压范围的轨到轨ab类运算放大器 |
| CN116827276A (zh) * | 2023-08-30 | 2023-09-29 | 江苏润石科技有限公司 | 一种运算放大器输入级电路及共模状态检测方法 |
| CN116827276B (zh) * | 2023-08-30 | 2023-11-14 | 江苏润石科技有限公司 | 一种运算放大器输入级电路及共模状态检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107301308A (zh) | 一种恒跨导全摆幅运算放大器 | |
| CN207182280U (zh) | 一种恒跨导全摆幅运算放大器 | |
| CN110011627B (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
| CN110007708A (zh) | 一种具有上拉电流和下拉电流能力的线性稳压器 | |
| CN103873001B (zh) | 一种低电源电压可编程增益放大器 | |
| CN202503479U (zh) | 高增益高电源抑制比ab类运算放大器 | |
| CN107508567B (zh) | 一种低电压跨导恒定轨到轨差分放大器 | |
| CN107134983A (zh) | 一种运算放大器 | |
| CN105207636B (zh) | 可变增益的低噪声放大器 | |
| CN107733382A (zh) | 自偏置轨到轨恒定跨导放大器 | |
| CN104660195A (zh) | 一种全差分轨至轨运算放大器 | |
| CN104901643B (zh) | 共模抑制放大器 | |
| CN209692711U (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
| CN106788295A (zh) | 一种多级放大器 | |
| CN107154786A (zh) | 一种低电压轨到轨运算跨导放大器 | |
| CN105305989B (zh) | 轨到轨运算放大器 | |
| CN104639071B (zh) | 运算放大器 | |
| CN206835052U (zh) | 一种运算放大器 | |
| CN111384940B (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
| CN206650639U (zh) | 一种低压轨至轨运算放大电路 | |
| CN209462349U (zh) | 一种高线性精度的全差分运算放大器电路结构 | |
| CN106026938A (zh) | 全差分比较器 | |
| CN113271073B (zh) | 一种可重构运算跨导放大器 | |
| CN205622605U (zh) | 一种宽增益动态范围的cmos可变增益放大器 | |
| CN211089632U (zh) | 一种高线性度宽摆幅cmos电压跟随器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 215600 Shazhou Lake Science Park Building A1, 9 Floors, Yangshe Town, Zhangjiagang City, Suzhou City, Jiangsu Province Patentee after: Suzhou Covette Semiconductor Co., Ltd. Address before: 215600 B Building 1, science and Technology Pioneer Park, 511 Cathay Pacific Road, Zhangjiagang Economic Development Zone, Jiangsu, Suzhou Patentee before: Iron of fine quality Witter, Suzhou Semiconductor Co., Ltd |