CN114167930A - 一种宽电源电压范围的轨到轨ab类运算放大器 - Google Patents

Abstract

本发明公开了一种宽电源电压范围的轨到轨AB类运算放大器，包括：轨到轨输入级，用于将第一输入信号和第二输入信号之间的电压差转换为相应的电流；恒定电流产生电路，用于产生第一恒定电流；第一电流加法器，用于将第一恒定电流与第一输入NMOS管的电流或者是第二输入NMOS管的电流相加；第二电流加法器，用于将第一恒定电流与第一输入PMOS管的电流或者是第二输入PMOS管的电流相加；电流反馈电路，通过反馈回路精确控制输出级的静态电流；增益提升电路，通过反馈技术实现运放输出端的阻抗提升，实现高增益的同时产生输出级的驱动信号；输出级，用于产生放大器的输出；偏置电路，用于为上述各模块提供偏置电压。本申请能够实现满摆幅的输入和输出范围。

Description

一种宽电源电压范围的轨到轨AB类运算放大器

技术领域

本发明涉及微电子技术领域，尤其是涉及一种宽电源电压范围的轨到轨AB类运算放大器。

背景技术

随着传感器的集成化、多功用化与智能化，传感器的应用需求不断增加。多样的传感器应用中，轨到轨AB类放大器因其具有的高增益、高摆幅、强驱动能力的优势，被广泛应用于传感器的信号处理应用中。实际上，针对于传感器的特殊应用场景，轨到轨AB类放大器主要需要解决以下问题：

首先，由于传感器采集的信号幅度小，前置放大器需要高增益以放大所采集的信号；

其次，由于传感器采集的信号幅值范围不确定，前置放大器需要宽的输入摆幅范围；

另外，为了实现一种适用于多种传感器信号处理应用需求，根据不同应用场景对功耗、驱动能力的不同要求，前置放大器需要能够在宽电源电压的范围内正常工作。

发明内容

有鉴于此，本发明的目的在于提供一种宽电源电压范围的轨到轨AB类运算放大器，以解决背景技术中所提到的技术问题。

为实现上述目的，本发明采用以下内容：

一种宽电源电压范围的轨到轨AB类运算放大器，包括：

轨到轨输入级，用于将第一输入信号和第二输入信号之间的电压差转换为相应的电流，其包含有第一输入PMOS管、第二输入PMOS管、第一输入NMOS管和第二输入NMOS管，第一输入PMOS管的源端连接第二输入PMOS管的源端和第一偏置电流的第二输出端，第一输入NMOS管的源端连接第二输入NMOS管的源端和第二偏置电流的第一输出端；

恒定电流产生电路，用于产生第一恒定电流，其包含有第一恒定PMOS管、第二恒定PMOS管和第一恒定NMOS管，第一恒定PMOS管的源端连接轨到轨输入级上第二输入NMOS管的漏端，其栅端连接第三偏置电压，其漏端连接第二恒定PMOS管的源端；第二恒定PMOS管的栅端连接第四偏置电压，其漏端连接第一恒定NMOS管的漏端；第一恒定NMOS管的栅端连接第二偏置电压，其源端连接轨到轨输入级上第二输入PMOS管的漏端；

第一电流加法器，用于将第一恒定电流与第一输入NMOS管的电流或者是第二输入NMOS管的电流相加；

第二电流加法器，用于将第一恒定电流与第一输入PMOS管的电流或者是第二输入PMOS管的电流相加；

输出级，用于产生放大器的输出；

电流反馈电路，通过反馈回路精确控制输出级的静态电流；

增益提升电路，通过反馈技术实现运放输出端的阻抗提升，实现高增益的同时产生输出级的驱动信号；

偏置电路，用于为上述各模块提供偏置电压。

所述第一电流加法器包含有第一电阻R1、第二电阻R2、第一加法PMOS管、第二加法PMOS管；其中，

第一电阻R1设于VDD与第一加法PMOS管的源端之间，第二电阻R2设于VDD与第二加法PMOS管的源端之间；

第一加法PMOS管的漏端连接第二输入NMOS管的漏端及第一恒定PMOS管的源端，第二加法PMOS管的漏端连接第一输入NMOS管的漏端。

所述第二电流加法器包含有第三电阻R3、第四电阻R4、第一加法NMOS管、第二加法NMOS管；其中，

第三电阻R3设于第一加法NMOS管的源端与GND之间，第四电阻R4设于第二加法NMOS管的源端与GND之间；

第一加法NMOS管的漏端连接第二输入PMOS管的漏端及第一恒定NMOS管的源端，其栅端连接第一偏置电压及第二加法NMOS管的栅端；

第二加法NMOS管的漏端连接第一输入PMOS管的漏端。

所述电流反馈电路包含有第一反馈PMOS管、第二反馈PMOS管、第三反馈PMOS管、第四反馈PMOS管、第五反馈PMOS管、第六反馈PMOS管、第七反馈PMOS管、第八反馈PMOS管、第九反馈PMOS管、第十反馈PMOS管、第一反馈NMOS管、第二反馈NMOS管、第三反馈NMOS管、第一反馈电流源、第二反馈电流源、第三反馈电流源、第五电阻R5、第六电阻R6；其中，

第一反馈PMOS管、第二反馈PMOS管、第三反馈PMOS管、第四反馈PMOS管、第五反馈PMOS管的源端均接在VDD上，第一反馈PMOS管、第二反馈PMOS管、第三反馈PMOS管、第四反馈PMOS管、第五反馈PMOS管的栅端均接在第一反馈电流源的第一输出端上；

第一反馈电流源的第二输出端连接GND；

第一反馈PMOS管的栅端连接其漏端；

第二反馈PMOS管的漏端连接第六反馈PMOS管的源端；

第三反馈PMOS管的漏端连接第七反馈PMOS管的源端；

第四反馈PMOS管的漏端连接第八反馈PMOS管的源端；

第五反馈PMOS管的漏端连接第九反馈PMOS管的源端；

第六反馈PMOS管的栅端连接其漏端、第七反馈PMOS管的栅端和第一反馈NMOS管的漏端；

第七反馈PMOS管的漏端连接第十反馈PMOS管的源端；

第八反馈PMOS管的栅端连接第九反馈PMOS管的栅端，其漏端连接第十反馈PMOS管的漏端和第二反馈电流源的第一输出端；

第九反馈PMOS管的漏端连接第三反馈NMOS管的漏端和栅端；

第三反馈电流源的第一输出端连接VDD，其第二输出端连接第三反馈NMOS管的栅端和漏端；

第一反馈NMOS管的源端连接GND和第二反馈电流源的第二输出端；

第五电阻R5位于第二反馈NMOS管的源端和GND之间；

第六电阻R6位于第三反馈NMOS管的源端和GND之间。

所述增益提升电路包含有第一从运放、第二从运放、第一增益PMOS管、第二增益PMOS管、第三增益PMOS管、第一增益NMOS管和第二增益NMOS管；其中，

第一从运放的第二输入端连接第一增益PMOS管的源端、第二加法PMOS管的漏端和第二增益PMOS管的源端，其第一输入端连接第二输入NMOS管的漏端和第一恒定PMOS管的源端，其输出端连接第一增益PMOS管的栅端和第二增益PMOS管的栅端；

第二从运放的第一输入端连接第一反馈NMOS管的源端、第二反馈NMOS管的源端、第一输入PMOS管的漏端和第二加法NMOS管的漏端，其第二输入端连接第一恒定NMOS管的源端和第二输入PMOS管的漏端，其输出端连接第八反馈PMOS管的栅端和第九反馈PMOS管的栅端；

第一反馈PMOS管的漏端连接第三增益PMOS管的源端；

第二增益PMOS管的漏端连接第二增益NMOS管的漏端；

第一增益NMOS管的栅端连接第二反馈NMOS管的栅端；

第二增益NMOS管的栅端连接第三反馈NMOS管的栅端。

所述输出级包含有第一输出PMOS管、第一输出NMOS管、第一补偿电阻、第二补偿电阻、第一补偿电容、第二补偿电容；其中，

第一输出PMOS管的源端连接VDD，其栅端连接第二增益PMOS管的漏端，其漏端连接第一输出NMOS管的漏端及芯片引脚输出端口；

第一输出NMOS管的源端连接GND，其栅端连接第一增益NMOS管的漏端；

第一补偿电阻和第一补偿电容以串联的形式设于第一输出PMOS管的栅端和漏端之间；

第二补偿电阻和第二补偿电容以串联的形式设于第一输出NMOS管的栅端和漏端之间。

所述偏置电路包括低压偏置电路、电流偏置电路和恒定跨导偏置电路；其中，

所述低压偏置电路包括第一偏置NMOS管、第二偏置NMOS管、第三偏置NMOS管、第一偏置PMOS管、第二偏置PMOS管、第三偏置PMOS管和第一偏置电阻、第二偏置电阻、第三偏置电阻、第四偏置电阻、第一偏置恒流源、第二偏置恒流源、第三偏置恒流源和第四偏置恒流源；

第一偏置NMOS管的漏端连接其栅端和第三偏置NMOS管的栅端，其源端连接第三偏置NMOS管的漏端和第二偏置NMOS管的源端；第二偏置NMOS管的漏端连接其栅端，其栅端/漏端作为输出产生第二偏置电压；第一偏置恒流源连接在VDD和第一偏置NMOS管的漏端之间；第二偏置恒流源和第二偏置电阻串联连接在VDD和第二偏置NMOS管的漏端之间；第一偏置PMOS管的源端连接VDD，其栅端连接第二偏置PMOS管的栅端和漏端，其漏端连接第二偏置PMOS管的源端和第三偏置PMOS管的源端；第三偏置PMOS管的栅端连接其漏端，其栅/漏端作为输出产生第五偏置电压；第三偏置恒流源连接在第二偏置PMOS管的漏端和GND之间；第三偏置电阻、第四偏置电阻、第四偏置恒流源依次串联连接在第三偏置PMOS管和GND之间；第三偏置电阻的下端口作为输出产生第三偏置电压；第四偏置电阻的下端口作为输出产生第四偏置电压；

所述电流偏置电路包含有第四偏置NMOS管、第四偏置PMOS管、第五偏置PMOS管、第五偏置恒流源和第三从运放；

第四偏置NMOS管的栅端连接第一加法NMOS管的栅端，其源端连接第三从运放的第二输入端，其漏端连接第四偏置PMOS管的栅端和第五PMOS管的漏端；第五偏置恒流源连接在第四偏置NMOS管的源端和GND之间；第五偏置PMOS管的源端连接第四偏置PMOS管的漏端，其栅端连接第五偏置电压；第三从运放的第一输入端连接第一恒定NMOS管的源端和第一加法NMOS管的漏端，其输出端作为输出产生第一偏置电压连接第一加法NMOS管的栅端；

所述恒定跨导偏置电路包含有第六偏置PMOS管、第五偏置NMOS管、第六偏置NMOS管、第七偏置NMOS管、第八偏置NMOS管、第九偏置NMOS管、第六偏置恒流源和第七偏置恒流源；

第六偏置PMOS管的栅端连接第五偏置电压，其漏端连接第五偏置NMOS管的栅端和漏端，其源端作为输出产生第一偏置电流；第七偏置NMOS管的源端连接GND，其漏端连接第五偏置NMOS管的源端，其栅端连接第八偏置NMOS管的栅端和第九偏置NMOS管的栅端和漏端；第六偏置NMOS管的栅端连接第五偏置NMOS管的栅端和漏端，其源端连接第八偏置NMOS管的漏端，其漏端电流作为输出产生第二偏置电流；第九偏置NMOS管的源端、第八偏置NMOS管的源端连接GND；第六偏置恒流源连接在VDD和第九偏置NMOS管的漏端之间；第七偏置恒流源连接在VDD和第六偏置PMOS管的源端之间。

本申请公开的轨到轨AB类运算放大器具备有如下优势：

(1)通过特殊的电路结构设计，保证在1.8V的低电源电压下能够驱动5V晶体管，使得电路正常工作，实现1.8～5.5V的宽电源电压工作范围，能够适应不同应用需求对运放功耗、驱动能力的要求，极大地拓展应用场景；

(2)采用电流反馈电路，通过反馈回路实现精确控制输出级静态电流；

(3)采用所述增益提升电路，通过反馈技术有效提升了增益级的输出阻抗，从而实现高达142dB的高增益；

(4)采用轨到轨输入级和AB类输出级，实现满摆幅的输入和输出范围。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明：

图1是本发明实施例提供的一种宽电源电压范围的轨到轨AB类运算放大器的结构示意图；

图2是本发明实施例提供的一种宽电源电压范围的轨到轨AB类运算放大器的电路图；

图3是本发明实施例提供的一种宽电源电压范围的轨到轨AB类运算放大器中偏置电路的电路图；

图4是本发明实施例提供的一种宽电源电压范围的轨到轨AB类运算放大器在5.5、3.3、1.8V电源电压下的开环交流仿真图；

图5是本发明实施例提供的一种宽电源电压范围的轨到轨AB类运算放大器在5.5、3.3、1.8V电源电压下DC增益随共模输入变化的仿真图；

图6是本发明实施例提供的一种宽电源电压范围的轨到轨AB类运算放大器的静态电流和功耗随电源电压变化的仿真图；

图7是本发明实施例提供的一种宽电源电压范围的轨到轨AB类运算放大器的最大驱动电流随电源电压变化的仿真图。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例对本发明做进一步的说明。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

本实施例提供了一种宽电源电压范围的轨到轨AB类运算放大器，本实施例可适用于采用运算放大器的电路，图1为本申请实施例提供的轨到轨AB类运算放大器的结构示意图，参考图1，该运算放大器包括：轨到轨输入级10、第一电流加法器20、第二电流加法器30、恒定电流产生电路40、电流反馈电路50、增益提升电路60、输出级70、偏置电路80。

图2为本申请实施例提供的轨到轨AB类运算放大器的电路图，参考图2，可以看出：

所述轨到轨输入级10，用于将第一输入信号和第二输入信号之间的电压差转换为相应的电流，其包含有第一输入PMOS管P_I1、第二输入PMOS管P_I2、第一输入NMOS管N_I1和第二输入NMOS管N_I2，第一输入PMOS管P_I1的源端连接第二输入PMOS管P_I2的源端和第一偏置电流I_BIAS1的第二输出端，第一输入NMOS管N_I1的源端连接第二输入NMOS管N_I2的源端和第二偏置电流I_BIAS2的第一输出端。

所述恒定电流产生电路40，用于产生第一恒定电流，其包含有第一恒定PMOS管P_A1、第二恒定PMOS管P_A2和第一恒定NMOS管N_A1，第一恒定PMOS管P_A1的源端连接轨到轨输入级上第二输入NMOS管N_I2的漏端，其栅端连接第三偏置电压V_BIAS3，其漏端连接第二恒定PMOS管P_A2的源端；第二恒定PMOS管P_A2的栅端连接第四偏置电压V_BIAS4，其漏端连接第一恒定NMOS管N_A1的漏端；第一恒定NMOS管N_A1的栅端连接第二偏置电压V_BIAS2，其源端连接轨到轨输入级上第二输入PMOS管P_I2的漏端。

第一电流加法器20，用于将第一恒定电流与第一输入NMOS管N_I1的电流或者是第二输入NMOS管N_I2的电流相加。其包含有：第一电阻R1、第二电阻R2、第一加法PMOS管P_S1、第二加法PMOS管P_S2，其中，

第一电阻R1设于电源电压VDD与第一加法PMOS管P_S1的源端之间，第二电阻R2设于电源电压VDD与第二加法PMOS管P_S2的源端之间；

第一加法PMOS管P_S1的漏端连接第二输入NMOS管N_I2的漏端及第一恒定PMOS管P_A1的源端，第二加法PMOS管P_S2的漏端连接第一输入NMOS管N_I1的漏端。

第二电流加法器30，用于将第一恒定电流与第一输入PMOS管P_I1的电流或者是第二输入PMOS管P_I2的电流相加。其包含有：第三电阻R3、第四电阻R4、第一加法NMOS管N_S1、第二加法NMOS管N_S2，其中，

第三电阻R3设于第一加法NMOS管N_S1的源端与GND之间，第四电阻R4设于第二加法NMOS管N_S2的源端与GND之间；

第一加法NMOS管N_S1的漏端连接第二输入PMOS管P_I2的漏端及第一恒定NMOS管N_A1的源端，其栅端连接第一偏置电压V_BIAS1及第二加法NMOS管N_S2的栅端；

第二加法NMOS管N_S2的漏端连接第一输入PMOS管P_I1的漏端。

所述电流反馈电路50，通过反馈回路精确控制输出级的静态电流，其包含有：第一反馈PMOS管P_F1、第二反馈PMOS管P_F2、第三反馈PMOS管P_F3、第四反馈PMOS管P_F4、第五反馈PMOS管P_F5、第六反馈PMOS管P_F6、第七反馈PMOS管P_F7、第八反馈PMOS管P_F8、第九反馈PMOS管P_F9、第十反馈PMOS管P_F10、第一反馈NMOS管N_F1、第二反馈NMOS管N_F2、第三反馈NMOS管N_F3、第一反馈电流源I_F1、第二反馈电流源I_F2、第三反馈电流源I_F3、第五电阻R5、第六电阻R6，其中，

第一反馈PMOS管P_F1、第二反馈PMOS管P_F2、第三反馈PMOS管P_F3、第四反馈PMOS管P_F4、第五反馈PMOS管P_F5的源端均接在电源电压VDD上，第一反馈PMOS管P_F1、第二反馈PMOS管P_F2、第三反馈PMOS管P_F3、第四反馈PMOS管P_F4、第五反馈PMOS管P_F5的栅端均接在第一反馈电流源I_F1的第一输出端上；

第一反馈电流源I_F1的第二输出端连接GND；

第一反馈PMOS管P_F1的栅端连接其漏端；

第二反馈PMOS管P_F2的漏端连接第六反馈PMOS管P_F6的源端；

第三反馈PMOS管P_F3的漏端连接第七反馈PMOS管P_F7的源端；

第四反馈PMOS管P_F4的漏端连接第八反馈PMOS管P_F8的源端；

第五反馈PMOS管P_F5的漏端连接第九反馈PMOS管P_F9的源端；

第六反馈PMOS管P_F6的栅端连接其漏端、第七反馈PMOS管P_F7的栅端和第一反馈NMOS管N_F1的漏端；

第七反馈PMOS管P_F7的漏端连接第十反馈PMOS管P_F10的源端；

第八反馈PMOS管P_F8的栅端连接第九反馈PMOS管P_F9的栅端，其漏端连接第十反馈PMOS管P_F10的漏端和第二反馈电流源I_F2的第一输出端；

第九反馈PMOS管P_F9的漏端连接第三反馈NMOS管N_F3的漏端和栅端；

第三反馈电流源I_F3的第一输出端连接电源电压VDD，其第二输出端连接第三反馈NMOS管N_F3的栅端和漏端；

第一反馈NMOS管N_F1的源端连接GND和第二反馈电流源I_F2的第二输出端；

第五电阻R5位于第二反馈NMOS管N_F1的源端和GND之间；

第六电阻R6位于第三反馈NMOS管N_F3的源端和GND之间。

所述增益提升电路60，通过反馈技术实现运放输出端的阻抗提升，实现高增益的同时产生输出级的驱动信号，其包含有：第一从运放OP1、第二从运放OP2、第一增益PMOS管P_B1、第二增益PMOS管P_B2、第三增益PMOS管P_B3、第一增益NMOS管N_B1和第二增益NMOS管N_B2，其中，

第一从运放OP1的第二输入端连接第一增益PMOS管P_B1的源端、第二加法PMOS管P_S2的漏端和第二增益PMOS管P_B2的源端，其第一输入端连接第二输入NMOS管N_I2的漏端和第一恒定PMOS管P_A1的源端，其输出端连接第一增益PMOS管P_B1的栅端和第二增益PMOS管P_B2的栅端；

第二从运放OP2的第一输入端连接第一反馈NMOS管N_F1的源端、第二反馈NMOS管N_F2的源端、第一输入PMOS管P_I1的漏端和第二加法NMOS管N_S1的漏端，其第二输入端连接第一恒定NMOS管N_A1的源端和第二输入PMOS管P_I2的漏端，其输出端连接第八反馈PMOS管P_F8的栅端和第九反馈PMOS管P_F9的栅端；

第一反馈PMOS管P_F1的漏端连接第三增益PMOS管P_B3的源端；

第二增益PMOS管P_B2的漏端连接第二增益NMOS管N_B2的漏端；

第一增益NMOS管P_B1的栅端连接第二反馈NMOS管N_F2的栅端；

第二增益NMOS管N_B2的栅端连接第三反馈NMOS管N_F3的栅端。

所述输出级70，用于产生放大器的输出，其包含有：第一输出PMOS管P_O1、第一输出NMOS管N_O1、第一补偿电阻R_C1、第二补偿电阻R_C2、第一补偿电容C_C1、第二补偿电容C_C2，其中，

第一输出PMOS管P_O1的源端连接VDD，其栅端连接第二增益PMOS管P_B2的漏端，其漏端连接第一输出NMOS管N_O1的漏端及芯片引脚输出端口V_O；

第一输出NMOS管N_O1的源端连接GND，其栅端连接第一增益NMOS管N_B1的漏端；

第一补偿电阻R_C1和第一补偿电容C_C1以串联的形式设于第一输出PMOS管P_O1的栅端和漏端之间；

第二补偿电阻R_C2和第二补偿电容C_C2以串联的形式设于第一输出NMOS管N_O1的栅端和漏端之间。

为了保证在低至1.8V的电源电压下，运放依然能够正常工作，要求电流反馈电路的各支路所消耗的电压裕度不超过两个VGS。

第一输出NMOS管N_O1的电流反馈到第一反馈NMOS管N_F1，反馈电流镜像到第三反馈PMOS管P_F3和第七反馈PMOS管P_F7的支路并反映到V_B2点电位，反馈最终确定F点电位为VGSN_min，此时第一输出NMOS管N_O1的电流为2a*IREF3。

第一增益PMOS管P_B1电流反馈到第七反馈PMOS管P_F7，反馈经过第十反馈PMOS管P_F10、第二从运放OP2、第九反馈PMOS管P_F9、第二增益NMOS管N_B2，最终确定E点电位VDD-VGSP_min，此时第一输出PMOS管P_O1电流为2b*IREF3。

在增益提升方面，主要通过反馈技术，提高增益级输出端的阻抗。包括反馈回路一：第二增益PMOS管P_B2、第一从运放OP1及D点往上的等效电阻组成的反馈环路和第二增益NMOS管N_B2、第二从运放OP2、第九反馈PMOS管P_F9及B点往下的等效电阻组成的反馈环路增大了E点阻抗。

还包括反馈回路二：第一增益PMOS管P_B1、第一从运放OP1及D点往上的等效电阻组成的反馈环路和第一增益NMOS管N_B1、第二从运放OP2、第八增益PMOS管P_B8及B点往下的等效电阻组成的反馈环路增大了F点阻抗。

E点的摆幅范围为(VR4+2VOV，VDD-VGSP min)；

F点的摆幅范围为(VGSN min，VDD-VR1-3VOV)；

第一输出PMOS管P_O1驱动大电流，最大可驱动电流为：

I_MAXP＝β_p(V_DD-V_R2-2V_OV-V_THP)² (1)

第一输出NMOS管N_O1驱动大电流，最大可驱动电流为：

I_MAXN＝β_N(V_DD-V_R1-3V_OV-V_THN)² (2)

E、F两点电位较大的摆幅范围实现了AB类运放的强驱动能力，同时补偿电容和补偿电阻保证了运放的稳定性。

所述偏置电路80，主要用于为上述各电路提供偏置电压，其包含有低压偏置电路(a)、电流偏置电路(b)和恒定跨导偏置电路(c)；

首先，所述低压偏置电路a包含有第一偏置NMOS管N_B1、第二偏置NMOS管N_B2、第三偏置NMOS管N_B3、第一偏置PMOS管P_B1、第二偏置PMOS管P_B2、第三偏置PMOS管P_B3和第一偏置电阻R_B1、第二偏置电阻R_B2、第三偏置电阻R_B3、第四偏置电阻R_B4、第一偏置恒流源I_B1、第二偏置恒流源I_B2、第三偏置恒流源I_B3和第四偏置恒流源I_B4，其中，

第一偏置NMOS管N_B1的漏端连接其栅端和第三偏置NMOS管的N_B3栅端，其源端连接第三偏置NMOS管N_B3的漏端和第二偏置NMOS管N_B2的源端；

第二偏置NMOS管N_B2的漏端连接其栅端，其栅端/漏端作为输出产生第二偏置电压V_BIAS2；

第一偏置恒流源I_B1连接在电源电压VDD和第一偏置NMOS管N_B1的漏端之间；

第二偏置恒流源I_B2和第二偏置电阻R_B2串联连接在电源电压VDD和第二偏置NMOS管N_B2的漏端之间；

第一偏置PMOS管P_B1的源端连接电源电压VDD，其栅端连接第二偏置PMOS管P_B2的栅端和漏端，其漏端连接第二偏置PMOS管的源端P_B2和第三偏置PMOS管P_B3的源端；

第三偏置PMOS管P_B3的栅端连接其漏端，其栅/漏端作为输出产生第五偏置电压V_BIAS5；

第三偏置恒流源I_B3连接在第二偏置PMOS管P_B2的漏端和GND之间；

第三偏置电阻R_B3、第四偏置电阻R_B4、第四偏置恒流源I_B4依次串联连接在第三偏置PMOS管P_B3和GND之间；

第三偏置电阻R_B3的下端口作为输出产生第三偏置电压V_BIAS3；第四偏置电阻R_B4的下端口作为输出产生第四偏置电压V_BIAS4。

所述电流偏置电路(b)包含有第四偏置NMOS管N_B4、第四偏置PMOS管P_B4、第五偏置PMOS管P_B5、第五偏置恒流源I_B5和第三从运放OP3，其中，

第四偏置NMOS管N_B4的栅端连接第一加法NMOS管N_A1的栅端，其源端连接第三从运放OP3的第二输入端，其漏端连接第四偏置PMOS管P_B4的栅端和第五PMOS管P_B5的漏端；

第五偏置恒流源I_B5连接在第四偏置NMOS管N_B4的源端和GND之间；

第五偏置PMOS管P_B5的源端连接第四偏置PMOS管P_B4的漏端，其栅端连接第五偏置电压V_BIAS5；

第三从运放OP3的第一输入端连接第一恒定NMOS管N_A1的源端和第一加法NMOS管N_S1的漏端，其输出端作为输出产生第一偏置电压连接第一加法NMOS管N_S1的栅端。

所述恒定跨导偏置电路(c)包含有第六偏置PMOS管P_M13、第五偏置NMOS管N_B5、第六偏置NMOS管N_B6、第七偏置NMOS管N_B7、第八偏置NMOS管N_B8、第九偏置NMOS管N_B9、第六偏置恒流源I_B6和第七偏置恒流源I_B7，其中，

第六偏置PMOS管P_M13的栅端连接第五偏置电压V_BIAS5，其漏端连接第五偏置NMOS管N_B5的栅端和漏端，其源端作为输出产生第一偏置电流；

第七偏置NMOS管N_B7的源端连接GND，其漏端连接第五偏置NMOS管N_B5的源端，其栅端连接第八偏置NMOS管N_B8的栅端和第九偏置NMOS管N_B9的栅端和漏端；

第六偏置NMOS管N_B6的栅端连接第五偏置NMOS管N_B5的栅端和漏端，其源端连接第八偏置NMOS管N_B8的漏端，其漏端电流作为输出产生第二偏置电流；

第九偏置NMOS管N_B9的源端、第八偏置NMOS管N_B8的源端连接GND；

第六偏置恒流源I_B6连接在电源电压VDD和第九偏置NMOS管N_B9的漏端之间；

第七偏置恒流源I_B7连接在电源电压VDD和第六偏置PMOS管P_M13的源端之间。

参见图4所示，图4给出了在5.5、3.3、1.8V电源电压下，增益和相位的开环交流响应在100pF的电容负载和10kΩ的电阻负载下的仿真结果。能够注意到，直流增益分别为142.1、142.9、141.9dB时，单位增益频率分别为1.46、1.35、1.13Mhz，相位裕度分别为55.1、52.9、49.5deg。图4得出的结论为：增益、带宽在1.8～5.5V的工作电压范围内较稳定。

参见图5所示，图5给出了5.5、3.3、1.8V电源电压下直流增益随共模输入电压变化的仿真结果，可以看到，在工作电压范围及全摆幅的共模输入范围内，直流增益在139到145dB的区间中，且共模输入在超出轨到轨范围0.25V内的直流增益也基本在该区间中，即能够得出结论为：采用所述增益提升电路，通过反馈技术有效提升了增益级的输出阻抗，实现了高达142dB的高增益。

参见图6和图7所示，在1.8～5.5V的工作电压范围内，静态电流保持在55.5到56.5μA的电流值；功耗在1.8V时的最小值为99.8μW，在5.5V时的最大值为308.4μW，功耗基本与电源电压成正比；运放的灌、拉电流的最大驱动能力在1.8V时分别为1.98、2.45mA，在5.5V时分别为72.1、64.5mA。可见，本申请的运算放大器在1.8～5.5V的宽电源电压工作范围内，能适应不同应用需求对运放功耗、驱动能力的要求，从而极大地拓展应用场景。

本申请的运算放大器能够实现1.8～5.5V的电源电压工作范围，运放的驱动能力为2～65mA，运放的主要特点为能够达到142dB的高增益，1.4MHz的带宽，56μA的静态功耗。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (7)

1.一种宽电源电压范围的轨到轨AB类运算放大器，其特征在于，包括：

轨到轨输入级，用于将第一输入信号和第二输入信号之间的电压差转换为相应的电流，其包含有第一输入PMOS管、第二输入PMOS管、第一输入NMOS管和第二输入NMOS管，第一输入PMOS管的源端连接第二输入PMOS管的源端和第一偏置电流的第二输出端，第一输入NMOS管的源端连接第二输入NMOS管的源端和第二偏置电流的第一输出端；

恒定电流产生电路，用于产生第一恒定电流，其包含有第一恒定PMOS管、第二恒定PMOS管和第一恒定NMOS管，第一恒定PMOS管的源端连接轨到轨输入级上第二输入NMOS管的漏端，其栅端连接第三偏置电压，其漏端连接第二恒定PMOS管的源端；第二恒定PMOS管的栅端连接第四偏置电压，其漏端连接第一恒定NMOS管的漏端；第一恒定NMOS管的栅端连接第二偏置电压，其源端连接轨到轨输入级上第二输入PMOS管的漏端；

第一电流加法器，用于将第一恒定电流与第一输入NMOS管的电流或者是第二输入NMOS管的电流相加；

第二电流加法器，用于将第一恒定电流与第一输入PMOS管的电流或者是第二输入PMOS管的电流相加；

输出级，用于产生放大器的输出；

电流反馈电路，通过反馈回路精确控制输出级的静态电流；

增益提升电路，通过反馈技术实现运放输出端的阻抗提升，实现高增益的同时产生输出级的驱动信号；

偏置电路，用于为上述各模块提供偏置电压。

2.根据权利要求1所述的一种宽电源电压范围的轨到轨AB类运算放大器，其特征在于，所述第一电流加法器包含有第一电阻R1、第二电阻R2、第一加法PMOS管、第二加法PMOS管；其中，

第一电阻R1设于VDD与第一加法PMOS管的源端之间，第二电阻R2设于VDD与第二加法PMOS管的源端之间；

第一加法PMOS管的漏端连接第二输入NMOS管的漏端及第一恒定PMOS管的源端，第二加法PMOS管的漏端连接第一输入NMOS管的漏端。

3.根据权利要求1所述的一种宽电源电压范围的轨到轨AB类运算放大器，其特征在于，所述第二电流加法器包含有第三电阻R3、第四电阻R4、第一加法NMOS管、第二加法NMOS管；其中，

第三电阻R3设于第一加法NMOS管的源端与GND之间，第四电阻R4设于第二加法NMOS管的源端与GND之间；

第一加法NMOS管的漏端连接第二输入PMOS管的漏端及第一恒定NMOS管的源端，其栅端连接第一偏置电压及第二加法NMOS管的栅端；

第二加法NMOS管的漏端连接第一输入PMOS管的漏端。

4.根据权利要求1所述的一种宽电源电压范围的轨到轨AB类运算放大器，其特征在于，所述电流反馈电路包含有第一反馈PMOS管、第二反馈PMOS管、第三反馈PMOS管、第四反馈PMOS管、第五反馈PMOS管、第六反馈PMOS管、第七反馈PMOS管、第八反馈PMOS管、第九反馈PMOS管、第十反馈PMOS管、第一反馈NMOS管、第二反馈NMOS管、第三反馈NMOS管、第一反馈电流源、第二反馈电流源、第三反馈电流源、第五电阻R5、第六电阻R6；其中，

第一反馈PMOS管、第二反馈PMOS管、第三反馈PMOS管、第四反馈PMOS管、第五反馈PMOS管的源端均接在VDD上，第一反馈PMOS管、第二反馈PMOS管、第三反馈PMOS管、第四反馈PMOS管、第五反馈PMOS管的栅端均接在第一反馈电流源的第一输出端上；

第一反馈电流源的第二输出端连接GND；

第一反馈PMOS管的栅端连接其漏端；

第二反馈PMOS管的漏端连接第六反馈PMOS管的源端；

第三反馈PMOS管的漏端连接第七反馈PMOS管的源端；

第四反馈PMOS管的漏端连接第八反馈PMOS管的源端；

第五反馈PMOS管的漏端连接第九反馈PMOS管的源端；

第六反馈PMOS管的栅端连接其漏端、第七反馈PMOS管的栅端和第一反馈NMOS管的漏端；

第七反馈PMOS管的漏端连接第十反馈PMOS管的源端；

第八反馈PMOS管的栅端连接第九反馈PMOS管的栅端，其漏端连接第十反馈PMOS管的漏端和第二反馈电流源的第一输出端；

第九反馈PMOS管的漏端连接第三反馈NMOS管的漏端和栅端；

第三反馈电流源的第一输出端连接VDD，其第二输出端连接第三反馈NMOS管的栅端和漏端；

第一反馈NMOS管的源端连接GND和第二反馈电流源的第二输出端；

第五电阻R5位于第二反馈NMOS管的源端和GND之间；

第六电阻R6位于第三反馈NMOS管的源端和GND之间。

5.根据权利要求4所述的一种宽电源电压范围的轨到轨AB类运算放大器，其特征在于，所述增益提升电路包含有第一从运放、第二从运放、第一增益PMOS管、第二增益PMOS管、第三增益PMOS管、第一增益NMOS管和第二增益NMOS管；其中，

第一从运放的第二输入端连接第一增益PMOS管的源端、第二加法PMOS管的漏端和第二增益PMOS管的源端，其第一输入端连接第二输入NMOS管的漏端和第一恒定PMOS管的源端，其输出端连接第一增益PMOS管的栅端和第二增益PMOS管的栅端；

第二从运放的第一输入端连接第一反馈NMOS管的源端、第二反馈NMOS管的源端、第一输入PMOS管的漏端和第二加法NMOS管的漏端，其第二输入端连接第一恒定NMOS管的源端和第二输入PMOS管的漏端，其输出端连接第八反馈PMOS管的栅端和第九反馈PMOS管的栅端；

第一反馈PMOS管的漏端连接第三增益PMOS管的源端；

第二增益PMOS管的漏端连接第二增益NMOS管的漏端；

第一增益NMOS管的栅端连接第二反馈NMOS管的栅端；

第二增益NMOS管的栅端连接第三反馈NMOS管的栅端。

6.根据权利要求5所述的一种宽电源电压范围的轨到轨AB类运算放大器，其特征在于，所述输出级包含有第一输出PMOS管、第一输出NMOS管、第一补偿电阻、第二补偿电阻、第一补偿电容、第二补偿电容；其中，

第一输出PMOS管的源端连接VDD，其栅端连接第二增益PMOS管的漏端，其漏端连接第一输出NMOS管的漏端及芯片引脚输出端口；

第一输出NMOS管的源端连接GND，其栅端连接第一增益NMOS管的漏端；

第一补偿电阻和第一补偿电容以串联的形式设于第一输出PMOS管的栅端和漏端之间；

第二补偿电阻和第二补偿电容以串联的形式设于第一输出NMOS管的栅端和漏端之间。

7.根据权利要求1所述的一种宽电源电压范围的轨到轨AB类运算放大器，其特征在于，所述偏置电路包括低压偏置电路、电流偏置电路和恒定跨导偏置电路；其中，

所述低压偏置电路包括第一偏置NMOS管、第二偏置NMOS管、第三偏置NMOS管、第一偏置PMOS管、第二偏置PMOS管、第三偏置PMOS管和第一偏置电阻、第二偏置电阻、第三偏置电阻、第四偏置电阻、第一偏置恒流源、第二偏置恒流源、第三偏置恒流源和第四偏置恒流源；

第一偏置NMOS管的漏端连接其栅端和第三偏置NMOS管的栅端，其源端连接第三偏置NMOS管的漏端和第二偏置NMOS管的源端；第二偏置NMOS管的漏端连接其栅端，其栅端/漏端作为输出产生第二偏置电压；第一偏置恒流源连接在VDD和第一偏置NMOS管的漏端之间；第二偏置恒流源和第二偏置电阻串联连接在VDD和第二偏置NMOS管的漏端之间；第一偏置PMOS管的源端连接VDD，其栅端连接第二偏置PMOS管的栅端和漏端，其漏端连接第二偏置PMOS管的源端和第三偏置PMOS管的源端；第三偏置PMOS管的栅端连接其漏端，其栅/漏端作为输出产生第五偏置电压；第三偏置恒流源连接在第二偏置PMOS管的漏端和GND之间；第三偏置电阻、第四偏置电阻、第四偏置恒流源依次串联连接在第三偏置PMOS管和GND之间；第三偏置电阻的下端口作为输出产生第三偏置电压；第四偏置电阻的下端口作为输出产生第四偏置电压；

所述电流偏置电路包含有第四偏置NMOS管、第四偏置PMOS管、第五偏置PMOS管、第五偏置恒流源和第三从运放；

第四偏置NMOS管的栅端连接第一加法NMOS管的栅端，其源端连接第三从运放的第二输入端，其漏端连接第四偏置PMOS管的栅端和第五PMOS管的漏端；第五偏置恒流源连接在第四偏置NMOS管的源端和GND之间；第五偏置PMOS管的源端连接第四偏置PMOS管的漏端，其栅端连接第五偏置电压；第三从运放的第一输入端连接第一恒定NMOS管的源端和第一加法NMOS管的漏端，其输出端作为输出产生第一偏置电压连接第一加法NMOS管的栅端；

所述恒定跨导偏置电路包含有第六偏置PMOS管、第五偏置NMOS管、第六偏置NMOS管、第七偏置NMOS管、第八偏置NMOS管、第九偏置NMOS管、第六偏置恒流源和第七偏置恒流源；

第六偏置PMOS管的栅端连接第五偏置电压，其漏端连接第五偏置NMOS管的栅端和漏端，其源端作为输出产生第一偏置电流；第七偏置NMOS管的源端连接GND，其漏端连接第五偏置NMOS管的源端，其栅端连接第八偏置NMOS管的栅端和第九偏置NMOS管的栅端和漏端；第六偏置NMOS管的栅端连接第五偏置NMOS管的栅端和漏端，其源端连接第八偏置NMOS管的漏端，其漏端电流作为输出产生第二偏置电流；第九偏置NMOS管的源端、第八偏置NMOS管的源端连接GND；第六偏置恒流源连接在VDD和第九偏置NMOS管的漏端之间；第七偏置恒流源连接在VDD和第六偏置PMOS管的源端之间。

Images