CN117498810A - 一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器 - Google Patents
一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器 Download PDFInfo
- Publication number
- CN117498810A CN117498810A CN202311531669.9A CN202311531669A CN117498810A CN 117498810 A CN117498810 A CN 117498810A CN 202311531669 A CN202311531669 A CN 202311531669A CN 117498810 A CN117498810 A CN 117498810A
- Authority
- CN
- China
- Prior art keywords
- type mos
- mos tube
- input
- electrode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 101100119888 Arabidopsis thaliana FDM2 gene Proteins 0.000 description 3
- 101100018408 Arabidopsis thaliana IDN2 gene Proteins 0.000 description 3
- 101150067473 IDP2 gene Proteins 0.000 description 3
- 101150046722 idh1 gene Proteins 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 101100499400 Arabidopsis thaliana DMS3 gene Proteins 0.000 description 1
- 101100119887 Arabidopsis thaliana FDM1 gene Proteins 0.000 description 1
- 101150004970 IDP1 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器,采用输入级电路、输入电流电路、求和电路、输出级电路和可变负载,输入级电路用于提供跨导,将输入电压信号转化为电流信号;输入电流电路用于为输入级电路提供电流,同时使用三倍电流镜结构,使得在不同的共模电平下,为输入级电路提供需要的电流大小;可变负载用于在不同的输入信号时,提供不同的负载;求和电路用于作为输入级电路的负载,将电流信号转化为电压信号;输出级电路用于提供更大的增益,并提供满摆幅的输出电压范围。本发明有效提高运放的稳定性,减少了信号失真;使得运算放大器的输出Ro、负载gm、输出级跨导恒定,使得电路增益、噪声保持恒定。
Description
技术领域
本发明涉及运算放大器技术领域,尤其公开了一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器。
背景技术
随着CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)集成电路的电源电压越来越低,运算放大器的输入输出范围越来越小,使得在电路中使用单位增益缓冲放大器的情况越来越多,然而要使得单位增益缓冲放大器在低电源电压范围内都能正常工作,就必须设计具有一款轨到轨输入输出的运算放大器。
现有技术在实现输入输出轨到轨常用的方法在输入级采用有3倍电流镜方法、或使用齐纳二极管的方式,然后经过求和电路,输出级采用AB类输出级。
在输入级不管是3倍电流镜的方法,还是使用齐纳二极管的方式,都是在输出入差分对在不同的输入共模电平时有不同的尾电流,确保了输入级的跨导在输入轨到轨内恒定,然后直接接入到求和电路与输出级电路,然而,因为流入到求和电路的静态工作电流并不是一个常数,导致求和电路直流工作点会随着信号幅度的变化而变化,导致输出级的跨导、噪声、低频增益与输入信号相关,进而产生失真。
因此,现有运算放大器存在的上述缺陷,是目前亟待解决的技术问题。
发明内容
本发明提供了一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器,旨在解决现有运算放大器存在的上述缺陷。
本发明涉及一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器,包括输入级电路、输入电流电路、求和电路、输出级电路和可变负载,其中,
输入级电路,用于提供跨导,将输入电压信号转化为电流信号;
输入电流电路与输入级电路相连接,用于为输入级电路提供电流,同时使用三倍电流镜结构,使得在不同的共模电平下,为输入级电路提供需要的电流大小;
可变负载与输入级电路相连接,用于在不同的输入信号时,提供不同的负载;
求和电路与输入级电路相连接,用于作为输入级电路的负载,将电流信号转化为电压信号;
输出级电路与求和电路相连接,用于提供更大的增益,并提供满摆幅的输出电压范围。
进一步地,输入级电路包括P输入级电路和N输入级电路,P输入级电路包括P输入折叠式共源共栅放大器,N输入级电路包括N输入折叠式共源共栅放大器,N输入折叠式共源共栅放大器与P输入折叠式共源共栅放大器相并联用于使输入级电路的跨导在轨到轨内保持恒定。
进一步地,P输入折叠式共源共栅放大器包括P输入差分对,N输入折叠式共源共栅放大器包括N输入差分对,P输入差分对包括第一P型MOS管、第二P型MOS管、第三P型MOS管和第四P型MOS管,第一P型MOS管的源极与第二P型MOS管的源极相连接,第一P型MOS管的漏极与第二P型MOS管的漏极相连接,第三P型MOS管的源极与第四P型MOS管的源极相连接;N输入折叠式共源共栅放大器包括N输入差分对,N输入差分对包括第一N型MOS管、第二N型MOS管、第三N型MOS管和第四N型MOS管,第一N型MOS管的源极与第二N型MOS管的源极相连接,第一N型MOS管的漏极与第二N型MOS管的漏极相连接,第三N型MOS管的源极与第四N型MOS管的源极相连接;第一P型MOS管的栅极、第一N型MOS管的栅极、第三P型MOS管的栅极与第三N型MOS管的栅极相连接;第二P型MOS管的栅极、第二N型MOS管的栅极、第四P型MOS管的栅极与第四N型MOS管的栅极相连接。
进一步地,可变负载包括P型可变负载和N型可变负载,P型可变负载与N输入级电路相连接,N型可变负载与P输入级电路相连接;可变负载用于在不同输入共模电平下有不同的负载,使流入到求和电路的静态电流保持不变,从而使得求和电路的静态工作点保持不变,进而使输出级电路跨导恒定,使得电路增益、噪声保持恒定。
进一步地,P型可变负载包括第五P型MOS管、第六P型MOS管、第七P型MOS管和第八P型MOS管,第五P型MOS管的栅极、第六P型MOS管的栅极、第七P型MOS管的栅极和第八P型MOS管的栅极相连接;第五P型MOS管的源极、第六P型MOS管的源极、第七P型MOS管的源极和第八P型MOS管的源极相连接,第五P型MOS管的漏极与第三N型MOS管的漏极相连接,第六P型MOS管的漏极与第四N型MOS管的漏极相连接,第七P型MOS管的漏极与第三P型MOS管的漏极相连接,第八P型MOS管的漏极与第四P型MOS管的漏极相连接;第五P型MOS管的栅极、第六P型MOS管的栅极、第七P型MOS管的栅极和第八P型MOS管的栅极相连接;第五P型MOS管的源极、第六P型MOS管的源极、第七P型MOS管的源极和第八P型MOS管的源极相连接;N型可变负载包括第五N型MOS管、第六N型MOS管、第七N型MOS管和第八N型MOS管,第五N型MOS管的漏极与第三P型MOS管的漏极相连接,第六N型MOS管的漏极与第四P型MOS管的漏极相连接,第七N型MOS管的漏极与第三N型MOS管的漏极相连接,第八N型MOS管的漏极与第四N型MOS管的漏极相连接;第五N型MOS管的栅极、第六N型MOS管的栅极、第七N型MOS管的栅极和第八N型MOS管的栅极相连接;第五N型MOS管的N极、第六N型MOS管的源极、第七N型MOS管的源极和第八N型MOS管的源极相连接。
进一步地,输入电流电路包括P输入电流电路和N输入电流电路,P输入电流电路与P输入级电路相连接,N输入电流电路与N输入级电路相连接;P输入电流电路包括P输入三倍电流镜;N输入电流电路包括N输入三倍电流镜;P输入三倍电流镜与P输入差分对相连接;N输入三倍电流镜与N输入差分对相连接;当输入共模信号使得N输入差分对和P输入差分对均导通时,N输入差分对和P输入差分对均只输出一倍的尾电流,可变负载截止;当输入共模信号使得N输入差分对截止、P输入差分对导通时,P输入差分对输出四倍的尾电流,N型可变负载导通;当输入共模信号使得P输入差分对截止、N输入差分对导通时,N输入差分对输出四倍的尾电流,P型可变负载导通。
进一步地,P输入三倍电流镜包括第九P型MOS管、第十P型MOS管、第十一P型MOS管、第十二P型MOS管、第十三P型MOS管、第十四P型MOS管、第十五P型MOS管、第十六P型MOS管和第十七P型MOS管,第九P型MOS管的漏极与第一P型MOS管的源极相连接,第九P型MOS管的栅极、第十P型MOS管的栅极和第十一P型MOS管的栅极相连接,第十二P型MOS管的栅极、第十三P型MOS管的栅极和第十六P型MOS管的栅极相连接,第十四P型MOS管的栅极和第十五P型MOS管的栅极相连接;第十七P型MOS管的栅极与第五P型MOS管的栅极相连接;第九P型MOS管的源极、第十P型MOS管的源极、第十一P型MOS管的源极、第十二P型MOS管的源极、第十三P型MOS管的源极、第十四P型MOS管的源极、第十五P型MOS管的源极、第十六P型MOS管的源极和第十七P型MOS管的源极相连接;N输入三倍电流镜包括第九N型MOS管、第十N型MOS管、第十一N型MOS管、第十二N型MOS管、第十三N型MOS管、第十四N型MOS管、第十五N型MOS管、第十六N型MOS管和第十七N型MOS管,第九N型MOS管的漏极与第一P型MOS管的漏极相连接,第九N型MOS管的栅极和第十N型MOS管的栅极相连接,第十一N型MOS管的栅极和第十二N型MOS管的栅极相连接,第十三N型MOS管的栅极、第十四N型MOS管的栅极和第十五N型MOS管的栅极相连接,第十六N型MOS管的栅极与第十N型MOS管的漏极相连接,第十七N型MOS管的栅极与第五N型MOS管的栅极相连接;第九N型MOS管的源极、第十N型MOS管的源极、第十一N型MOS管的源极、第十二N型MOS管的源极、第十三N型MOS管的源极、第十四N型MOS管的源极、第十五N型MOS管的源极、第十六N型MOS管的源极和第十七N型MOS管的源极相连接。
进一步地,求和电路采用共源共栅结构,用于实现输入跨入相加功能。
进一步地,输出级电路采用跨导环偏置。
进一步地,输入输出轨到轨恒跨导恒增益恒噪声运算放大器还包括偏置电路,偏置电路与输入级电路相连接用于为电路提供合适电压偏置与电流偏置。
本发明所取得的有益效果为:
本发明提供一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器,采用输入级电路、输入电流电路、求和电路、输出级电路和可变负载,输入级电路用于提供跨导,将输入电压信号转化为电流信号;输入电流电路用于为输入级电路提供电流,同时使用三倍电流镜结构,使得在不同的共模电平下,为输入级电路提供需要的电流大小;可变负载用于在不同的输入信号时,提供不同的负载;求和电路用于作为输入级电路的负载,将电流信号转化为电压信号;输出级电路用于提供更大的增益,并提供满摆幅的输出电压范围。本发明提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,使得输入级的跨导在轨到轨内保持恒定,流入到求和电路的静态电流保持不变;采用三倍电流镜电路结构,但通过加入可变电流源负载,在不同输入共模电平下有不同的负载,使流入到求和电路的静态电流保持不变,从而使得求和电路的静态工作点保持不变,进而使输出级跨导恒定,使得电路增益、噪声保持恒定;通过实现不同负载的形式,实现了输入输出轨到轨恒跨导恒增益恒噪声的运算放大器;采用带可变负载的电路,解决了运放指标随输入信号幅值变化而变化问题,有效提高运放的稳定性,减少了信号失真;加入可变负载后,使得求和电路的静态电流保持恒定,使得运算放大器的输出Ro(Open loop output resistance,输出阻抗)、负载gm(Transconductance,跨导)、输出级跨导恒定,使得电路增益、噪声保持恒定。
附图说明
图1为本发明输入输出轨到轨恒跨导恒增益恒噪声运算放大器的功能框图;
图2为本发明输入级电路的原理示意图;
图3为本发明N输入差分对、P输入差分对都导通时,负载与尾电流的状态示意图;
图4为本发明N输入差分对截止、P输入差分对导通时,负载与尾电流的状态示意图;
图5为本发明N输入差分对导通、P输入差分对截止时,负载与尾电流的状态示意图;
图6为本发明实现三倍电流镜以及可变负载的电路原理第一实施例的电路示意图;
图7为本发明实现三倍电流镜以及可变负载的电路原理第二实施例的电路示意图;
图8为本发明求和电路与输出级电路的电路示意图;
图9为本发明偏置电路的电路示意图;
图10为本发明输入级电路与可变负载的电路示意图;
图11为本发明求和电路与输出级电路的电路示意图。
附图标号说明:
10、输入级电路;20、输入电流电路;30、求和电路;40、输出级电路;50、可变负载;60、偏置电路。
具体实施方式
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案做详细的说明。
如图1所示,本发明提出一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器,包括输入级电路10、输入电流电路20、求和电路30、输出级电路40和可变负载50,其中,输入级电路10,用于提供跨导,将输入电压信号转化为电流信号;输入电流电路20与输入级电路10相连接,用于为输入级电路10提供电流,同时使用三倍电流镜结构,使得在不同的共模电平下,为输入级电路10提供需要的电流大小;可变负载50与输入级电路10相连接,用于在不同的输入信号时,提供不同的负载;求和电路30与输入级电路10相连接,用于作为输入级电路10的负载,将电流信号转化为电压信号;输出级电路40与求和电路30相连接,用于提供更大的增益,并提供满摆幅的输出电压范围。
本实施例提出的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,使用轨到轨输入输出结构的目的在于:
当运算放大器是应用于反向放大器时,同相端基本上是0电位,所以不需要应用到输入轨到轨。
当运算放大器是应用于同相放大器时,如果放大器有增益,输入电压范围也不能超过最大输出电压值除以运放的增益的值,所以不需要应用到输入输出轨到轨。
只有当运算放大器是应用在单位增益缓冲器时,因为放大器的增益为1,所以要应用到输出输出轨到轨。
在上述结构中,请见图1至图11,本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,输入级电路10包括P输入级电路和N输入级电路,P输入级电路包括P输入折叠式共源共栅放大器,N输入级电路包括N输入折叠式共源共栅放大器,N输入折叠式共源共栅放大器与P输入折叠式共源共栅放大器相并联用于使输入级电路10的跨导在轨到轨内保持恒定。P输入折叠式共源共栅放大器包括P输入差分对,N输入折叠式共源共栅放大器包括N输入差分对,P输入差分对包括第一P型MOS管DP33、第二P型MOS管DP34、第三P型MOS管DP35和第四P型MOS管DP36,第一P型MOS管DP33的源极与第二P型MOS管DP34的源极相连接,第一P型MOS管DP33的漏极与第二P型MOS管DP34的漏极相连接,第三P型MOS管DP35的源极与第四P型MOS管DP36的源极相连接;N输入折叠式共源共栅放大器包括N输入差分对,N输入差分对包括第一N型MOS管DN33、第二N型MOS管DN34、第三N型MOS管DN35和第四N型MOS管DN36,第一N型MOS管DN33的源极与第二N型MOS管DN34的源极相连接,第一N型MOS管DN33的漏极与第二N型MOS管DN34的漏极相连接,第三N型MOS管DN35的源极与第四N型MOS管DN36的源极相连接;第一P型MOS管DP33的栅极、第一N型MOS管DN33的栅极、第三P型MOS管DP35的栅极与第三N型MOS管DN35的栅极相连接;第二P型MOS管DP34的栅极、第二N型MOS管DN34的栅极、第四P型MOS管DP36的栅极与第四N型MOS管DN36的栅极相连接。本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,如图2所示,VGSn表示N输入差分对的栅源电压,VDSsatn表示N型尾电流源饱和状态时的最小漏源电压,VGSp表示N输入差分对的栅源电压,VDSsatp表示P型尾电流源饱和状态时的最小漏源电压,由于N输入折叠式的输入范围为Vin>VDssatn+VGSn,P输入折叠式的输入范围Vin<VDD-VDSsatp-VGSp,将N输入折叠式共源共栅放大器与P输入折叠式共源共栅放大器并联就可以得到轨到轨输入,上面的电路图只给出了输人端的差分对。但Vin<VDssatn+VGSn时,N输入差分对截止,Vin>VDD-VDSsatp-VGSp时,P输入差分对截止。
进一步地,参见图1至图11,本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,可变负载50包括P型可变负载和N型可变负载,P型可变负载与N输入级电路相连接,N型可变负载与P输入级电路相连接;可变负载50用于在不同输入共模电平下有不同的负载,使流入到求和电路30的静态电流保持不变,从而使得求和电路30的静态工作点保持不变,进而使输出级电路40跨导恒定,使得电路增益、噪声保持恒定。具体地,P型可变负载包括第五P型MOS管P31、第六P型MOS管P32、第七P型MOS管P33和第八P型MOS管P34,第五P型MOS管P31的栅极、第六P型MOS管P32的栅极、第七P型MOS管P33的栅极和第八P型MOS管P34的栅极相连接;第五P型MOS管P31的源极、第六P型MOS管P32的源极、第七P型MOS管P33的源极和第八P型MOS管P34的源极相连接,第五P型MOS管P31的漏极与第三N型MOS管DN35的漏极相连接,第六P型MOS管P32的漏极与第四N型MOS管DN36的漏极相连接,第七P型MOS管P33的漏极与第三P型MOS管DP35的漏极相连接,第八P型MOS管P34的漏极与第四P型MOS管DP36的漏极相连接;第五P型MOS管P31的栅极、第六P型MOS管P32的栅极、第七P型MOS管P33的栅极和第八P型MOS管P34的栅极相连接;第五P型MOS管P31的源极、第六P型MOS管P32的源极、第七P型MOS管P33的源极和第八P型MOS管P34的源极相连接;N型可变负载包括第五N型MOS管N31、第六N型MOS管N32、第七N型MOS管N33和第八N型MOS管N34,第五N型MOS管N31的漏极与第三P型MOS管DP35的漏极相连接,第六N型MOS管N32的漏极与第四P型MOS管DP36的漏极相连接,第七N型MOS管N33的漏极与第三N型MOS管DN35的漏极相连接,第八N型MOS管N34的漏极与第四N型MOS管DN36的漏极相连接;第五N型MOS管N31的栅极、第六N型MOS管N32的栅极、第七N型MOS管N33的栅极和第八N型MOS管N34的栅极相连接;第五N型MOS管N31的源极、第六N型MOS管N32的源极、第七N型MOS管N33的源极和第八N型MOS管N34的源极相连接。本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,在不同输入共模电平下有不同的负载,使流入到求和电路30的静态电流保持不变,从而使得求和电路30的静态工作点保持不变,进而使输出级电路40跨导恒定,使得电路增益、噪声保持恒定。
进一步地,请见图1至图11,本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,输入电流电路20包括P输入电流电路和N输入电流电路,P输入电流电路与P输入级电路相连接,N输入电流电路与N输入级电路相连接;P输入电流电路包括P输入三倍电流镜;N输入电流电路包括N输入三倍电流镜;P输入三倍电流镜与P输入差分对相连接;N输入三倍电流镜与N输入差分对相连接;当输入共模信号使得N输入差分对和P输入差分对均导通时,N输入差分对和P输入差分对均只输出一倍的尾电流,可变负载50截止;当输入共模信号使得N输入差分对截止、P输入差分对导通时,P输入差分对输出四倍的尾电流,N型可变负载导通;当输入共模信号使得P输入差分对截止、N输入差分对导通时,N输入差分对输出四倍的尾电流,P型可变负载导通。
优选地,参见图1至图11,本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,P输入三倍电流镜包括第九P型MOS管P22、第十P型MOS管P23、第十一P型MOS管P24、第十二P型MOS管P25、第十三P型MOS管P26、第十四P型MOS管P27、第十五P型MOS管P28、第十六P型MOS管P29和第十七P型MOS管P30,第九P型MOS管P22的漏极与第一P型MOS管DP33的源极相连接,第九P型MOS管P22的栅极、第十P型MOS管P23的栅极和第十一P型MOS管P24的栅极相连接,第十二P型MOS管P25的栅极、第十三P型MOS管P26的栅极和第十六P型MOS管P29的栅极相连接,第十四P型MOS管P27的栅极和第十五P型MOS管P28的栅极相连接;第十七P型MOS管P30的栅极与第五P型MOS管P31的栅极相连接;第九P型MOS管P22的源极、第十P型MOS管P23的源极、第十一P型MOS管P24的源极、第十二P型MOS管P25的源极、第十三P型MOS管P26的源极、第十四P型MOS管的源极P27、第十五P型MOS管的源极P28、第十六P型MOS管P29的源极和第十七P型MOS管P30的源极相连接;N输入三倍电流镜包括第九N型MOS管N22、第十N型MOS管N23、第十一N型MOS管N24、第十二N型MOS管N25、第十三N型MOS管N26、第十四N型MOS管N27、第十五N型MOS管N28、第十六N型MOS管N29和第十七N型MOS管N30,第九N型MOS管N22的漏极与第一P型MOS管DP33的漏极相连接,第九N型MOS管N22的栅极和第十N型MOS管N23的栅极相连接,第十一N型MOS管N24的栅极和第十二N型MOS管N25的栅极相连接,第十三N型MOS管N26的栅极、第十四N型MOS管N27的栅极和第十五N型MOS管N28的栅极相连接,第十六N型MOS管N29的栅极与第十N型MOS管N23的漏极相连接,第十七N型MOS管N30的栅极与第五N型MOS管N31的栅极相连接;第九N型MOS管的源极N22、第十N型MOS管N23的源极、第十一N型MOS管N24的源极、第十二N型MOS管N25的源极、第十三N型MOS管N26的源极、第十四N型MOS管N27的源极、第十五N型MOS管N28的源极、第十六N型MOS管N29的源极和第十七N型MOS管N30的源极相连接。
本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,使用3倍电流镜的尾电流目的是为了使三种情况的输入总跨导一致。
(1)当N输入差分对、P输入差分对都导通时, 上式中In、Ip指的是尾电流大小,设计时In1=Ip2,gm(n)=gm(p)=0.5gm1(tot)。
(2)当只有N输入差分对导通时,为了使gm2(tot)=gm1(tot),使In2是In1的4倍,故增加3倍的In1。
(3)当只有P输入差分对导通时, 为了使gm3(tot)=gm1(tot),使Ip3是Ip1的4倍,故增加3倍的Ip1。
本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,加入可变负载的目的是使三种情况流入到求和电路的电流(差分信号为0时)一致。
N输入差分对、P输入差分对都导通时,因为设计时使In=Ip=I,则流入到求和电路的四条支路均为0.5I(差分信号为0时)。
N输入差分对截止,P输入差分对导通,In=0,Ip增加了3倍,若不增加可变负载,P输入差分对流入到求和电路的两条支路电流为2I,N输入差分对流入到求和电路的电流为0,加入可变负载后,P输入差分对的流入到求和电路的两条支路增加了1.5倍的为电流负载,使这两条支路流入到求和电路的电流为0.5I,N输入差分对的两条支路增加0.5倍的电流。使得流入到求和电路的四条支路与N、P都导通时流入到求和电路的电流相同。
N输入差分对导通,P输入差分对截止,同理。
本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,没有可变负载时,电路存在的缺点为:
由于从恒定跨导差分放大器中流入或流出的直流电流不是常数,因此,求和电路的直流工作点会随着输入信号的变化而改变,这会使得电路的低频增益与噪声发生变化,从而引起失真。
本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,三种状态下的尾电流与可变负载情况如下所示:
当输入共模信号VCM使得N输入差分对、P输入差分对导通时,即输入共模信号VCM>VGSn+VDSsatn,VCM<VDD-VGSp-VDSsatp时,N输入差分对、P输入差分对均只有1倍的尾电流,可变负载截止。电路状态如图3所示。
当输入共模信号VCM使得N输入差分对截止时,即输出共模信号VCM<VGSn+VDSsatn,时,P输入差分对有4倍的尾电流,N型可变负载导通。电路状态如图4所示。
当输入共模信号VCM使得P输入差分对截止时,即输出共模信号VCM>VDD-VGSp-VDSsatp,时,N输入差分对有4倍的尾电流,P型可变负载导通。电路状态如图5所示。
本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,实现三倍电流镜以及可变负载的电路原理解释:
实施例1
在图6中,确保当第十二N型MOS管N25导通时,产生的电流为第十三N型MOS管N26的3倍,或第十二P型MOS管P25导通时,产生的电流为第十一P型MOS管P24的3倍,/>确保第十N型MOS管N23导通时,第十N型MOS管N23的过电流能力比第十P型MOS管P23大,致使第十N型MOS管N23进入线性区,使得第十一N型MOS管N24、第十二N型MOS管N25、第十六N型MOS管N29的栅极电压接近地电位,从而第十一N型MOS管N24、第十二N型MOS管N25、第十六N型MOS管N29、第十七P型MOS管P30、第五P型MOS管P31、第六P型MOS管P32、第七P型MOS管P33、第八P型MOS管P34截止,或第十四P型MOS管P27导通时,第十四P型MOS管P27的过电流能力比N27大,致使第十四N型MOS管P27进入线性区,使得第十二P型MOS管P25、第十三P型MOS管P26、第十六P型MOS管P29的栅极电压接近电源电位,从而第十二P型MOS管P25、第十三P型MOS管P26、第十六P型MOS管P29、第十七N型MOS管N30、第五N型MOS管N31、第六N型MOS管N32、第七N型MOS管N33、八N型MOS管N34截止。
当共模电平VCM使得N输入差分对(第三N型MOS管DN35、DN36、第四N型MOS管、第一N型MOS管DN33、第二N型MOS管DN34)和P输入差分对(第三P型MOS管DP35、第四P型MOS管DP36、第一P型MOS管DP33、第二P型MOS管DP34)都导通时,第十N型MOS管N23、第十四P型MOS管P27导通。所以流入N输入差分对和P输入差分对为1倍的尾电流,可变负载均截止。
当共模电平VCM使得N输入对管截止时,第十四P型MOS管P27也截止,流入第十四N型MOS管N27的电流全部由第十三P型MOS管P26注入,第十二P型MOS管P25产生3倍的尾电流,同时第十六P型MOS管P29产生电流,第五N型MOS管N31、第六N型MOS管N32产生1.5倍的尾电流,第七N型MOS管N33、第八N型MOS管N34产生0.5倍的尾电流。
同理,当共模电平VCM使得P输入对管截止时,第七N型MOS管N23也截止,第十P型MOS管P23的电流全部流入第十一N型MOS管N24,第十二N型MOS管N25产生3倍的尾电流,同时第十六N型MOS管N29产生电流,第五P型MOS管P31、第六P型MOS管P32产生1.5倍的尾电流,第七P型MOS管P33、第八P型MOS管P34产生0.5倍的尾电流。
实施例2
在图7中,设计时,要使第十四N型MOS管N27的栅极电压VRN与第十P型MOS管P23的栅极电压VRP的偏置值要合适,使得当输入共模信VIN>VRP,同时VIN<VRN时,使得第三P型MOS管DP35、第四P型MOS管DP36、第三N型MOS管DN35、第四N型MOS管DN36导通,第十P型MOS管P23、第十四N型MOS管N27截止,这样,第十一N型MOS管N24、第十二N型MOS管N25、第十六N型MOS管N29、第十七N型MOS管P30、第五P型MOS管P31、第六P型MOS管P32、第七P型MOS管P33、第八P型MOS管P34截止,第十二P型MOS管P25、第十三P型MOS管P26、第十六P型MOS管P29、第十七N型MOS管N30、第五N型MOS管N31、第六N型MOS管N32、第七N型MOS管N33、第八N型MOS管N34截止,流入到N输入差分对、P输入差分对均只有1被的尾电流,同时,可变负载截止。
当VIN<VRP时,N输入差分对截止,同时第十四N型MOS管N27导通,第十三N型MOS管N26的电流全部流入到第十三P型MOS管P26,通过电流镜复制,第十二P型MOS管P25产生3倍的尾电流,同时、第五N型MOS管N31、第六N型MOS管N32产生1.5倍的尾电流,第七N型MOS管N33、第八N型MOS管N34产生0.5倍的尾电流。
当VIN>VRN时,P输入差分对截止,同时第十P型MOS管P23导通,第十一P型MOS管P24的电流全部流入到第十一N型MOS管N24,通过电流镜复制,第十二N型MOS管N25产生3倍的尾电流,同时、第五P型MOS管P31、第六P型MOS管P32产生1.5倍的尾电流,第七P型MOS管P33、第八P型MOS管P34产生0.5倍的尾电流。
进一步地,请见图1至图11,本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,求和电路30采用共源共栅结构,用于实现输入跨入相加功能。输出级电路40采用跨导环偏置。具体地,本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,求和电路原理解释如下所示:
求和电路与输出级电路如图8所示,求和电路30采用共源共栅结构,以增加输出阻抗,增加电源抑制比,输出级电路40采用跨导环偏置。
求和电路30,是实现输入跨导相加功能,由上述可知,gm(tot)=gm(n)+gm(p),即输入N、P输入差分对在有差分信号时能够同时影响求和电路的电流变化,且引起的变化趋势相同。例如当输入差分信号增加时,N输入差分对所引起IDN1会增加,IDN2会减小,从而会引起输出电压会呈上升趋势,同时,P输入差分对所引起的IDP2会增加,IDP1会减小,输出电压也会呈上升趋势。
为了方便解释,定义N47、P47为浮动源,其N47的产生电流为ICMN,P47产生的电流为ICMP,两者产生的总电流为定义共模电流ICM,即ICM=ICMN+ICMP。另外定义N48的流过的电流为ICMOUTN,P48流过的电流为ICMOUTP,两者流过的总电流为ICMOUT,即ICMOUT=ICMOUTN+ICMOUTP。
当输入差分信号为0时,流过N43的电流为IDP2+ICM,流过P43的电流为IDN2+ICM,由于N43与N44、P43与P44的宽长比为1:1,则N44与N43的电流相等,由于IDP1=IDP2,IDN1=IDN2,则ICMOUT=ICM,即ICMOUT由ICM决定,不随输入差分对的尾电流大小决定,且,ICMN=ICMOUTN,ICMP=ICMOUTP。
下面推导ICM的大小:
在上五个方程式中,KN43、KP43、KN47、KP47是MOS器件的电导常数,Vthn、Vthp是MOS器件的阈值电压,VBN3、VBP3是偏置电压值,IDP2、IDN2是输入电流值,由上5个方程式即可推出ICM的大小,且由结果可知,ICM只与IDP2+IDN2有关,即只要在任何情况下,保证流入到求和电路的电流相同,ICM就是一个固定值。且ICMN与ICMP不变,确保了ICMOUTN、ICMOUTP不变。这样输出级的N50、P50的VGS电压不会变化,因为N50的VG=VBN3-VGS(N48),P50的VG=VBP3-VGS(P48),保证了输出级的gm(out)、Iout、Rout、增益等恒定。
电路的总增益AV=gm(tot)RO1×gm(out)Rout,gm(tot)输入总跨导,RO1为求和电路的输出电阻,gm(out)为输出级的总跨导、Rout为输出级的输出电阻。RO1=roN44×gmDN44×roDN44‖roP44×gmDP44×roP44,上式中roDN44表示N44的输出电阻,gmDN44表示DN44的跨导,roDN44表示DN44的输出阻抗,roP44表示P44的输出电阻,gmDP44表示DP44的跨导,roDP44表示DP44的输出阻抗,若保证流入到求和电路的电流相同时,RO1保持恒定,由3倍电流镜结构保证了gm(tot)在输入轨到轨内保持恒定,由可变负载使得流入到求和电路保持恒定,使得RO1、gm(out)、Rout保持恒定,即输出总增益保持恒定。
由于第二级的噪声折算到输入端时,需要除以第一级的增益,故计算电路噪声时只计算第一级所引起噪声,另外共栅管带来的影响也可以忽略,令输入差分对引入的噪声电压为噪声电流为/>P43、P44引入的噪声电流为/>N43、N44引入的噪声电流为/>总的噪声电流表示为/>则电路的等效输入噪声/> 若流入到求和电路的电流保持恒定,则gm(P43)与gm(N43)保持恒定,则总的噪声保持恒定。
采用共源共栅弥勒补偿,除了可以消除右半平面的零点外,增加了相位裕度,还增加了电源抑制比,因为电容MOM41、MOM40不是接在N50、P50的栅极,从而减少了电源地上的高频噪声直接通过输出管的栅源电容与MOM40、MOM41耦合到输出,从而增加了电源抑制比。
优选地,请见图1至图11,本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,输入输出轨到轨恒跨导恒增益恒噪声运算放大器还包括偏置电路60,偏置电路60与输入级电路10相连接用于为电路提供合适电压偏置与电流偏置。
本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,同现有技术相比,采用输入级电路、输入电流电路、求和电路、输出级电路和可变负载,输入级电路用于提供跨导,将输入电压信号转化为电流信号;输入电流电路用于为输入级电路提供电流,同时使用三倍电流镜结构,使得在不同的共模电平下,为输入级电路提供需要的电流大小;可变负载用于在不同的输入信号时,提供不同的负载;求和电路用于作为输入级电路的负载,将电流信号转化为电压信号;输出级电路用于提供更大的增益,并提供满摆幅的输出电压范围。本实施例提供的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,使得输入级的跨导在轨到轨内保持恒定,流入到求和电路的静态电流保持不变;采用三倍电流镜电路结构,但通过加入可变电流源负载,在不同输入共模电平下有不同的负载,使流入到求和电路的静态电流保持不变,从而使得求和电路的静态工作点保持不变,进而使输出级跨导恒定,使得电路增益、噪声保持恒定;通过实现不同负载的形式,实现了输入输出轨到轨恒跨导恒增益恒噪声的运算放大器;采用带可变负载的电路,解决了运放指标随输入信号幅值变化而变化问题,有效提高运放的稳定性,减少了信号失真;加入可变负载后,使得求和电路的静态电流保持恒定,使得运算放大器的输出Ro、负载gm、输出级跨导恒定,使得电路增益、噪声保持恒定。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器,其特征在于,包括输入级电路(10)、输入电流电路(20)、求和电路(30)、输出级电路(40)和可变负载(50),其中,
所述输入级电路(10),用于提供跨导,将输入电压信号转化为电流信号;
所述输入电流电路(20)与所述输入级电路(10)相连接,用于为所述输入级电路(10)提供电流,同时使用三倍电流镜结构,使得在不同的共模电平下,为所述输入级电路(10)提供需要的电流大小;
所述可变负载(50)与所述输入级电路(10)相连接,用于在不同的输入信号时,提供不同的负载;
所述求和电路(30)与所述输入级电路(10)相连接,用于作为所述输入级电路(10)的负载,将电流信号转化为电压信号;
所述输出级电路(40)与所述求和电路(30)相连接,用于提供更大的增益,并提供满摆幅的输出电压范围。
2.如权利要求1所述的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,其特征在于,所述输入级电路(10)包括P输入级电路和N输入级电路,所述P输入级电路包括P输入折叠式共源共栅放大器,所述N输入级电路包括N输入折叠式共源共栅放大器,所述N输入折叠式共源共栅放大器与所述P输入折叠式共源共栅放大器相并联用于使所述输入级电路(10)的跨导在轨到轨内保持恒定。
3.如权利要求2所述的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,其特征在于,所述P输入折叠式共源共栅放大器包括P输入差分对,所述N输入折叠式共源共栅放大器包括N输入差分对,所述P输入差分对包括第一P型MOS管、第二P型MOS管、第三P型MOS管和第四P型MOS管,所述第一P型MOS管的源极与所述第二P型MOS管的源极相连接,所述第一P型MOS管的漏极与所述第二P型MOS管的漏极相连接,所述第三P型MOS管的源极与所述第四P型MOS管的源极相连接;所述N输入折叠式共源共栅放大器包括N输入差分对,所述N输入差分对包括第一N型MOS管、第二N型MOS管、第三N型MOS管和第四N型MOS管,所述第一N型MOS管的源极与所述第二N型MOS管的源极相连接,所述第一N型MOS管的漏极与所述第二N型MOS管的漏极相连接,所述第三N型MOS管的源极与所述第四N型MOS管的源极相连接;所述第一P型MOS管的栅极、所述第一N型MOS管的栅极、所述第三P型MOS管的栅极与所述第三N型MOS管的栅极相连接;所述第二P型MOS管的栅极、所述第二N型MOS管的栅极、所述第四P型MOS管的栅极与所述第四N型MOS管的栅极相连接。
4.如权利要求3所述的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,其特征在于,所述可变负载(50)包括P型可变负载和N型可变负载,所述P型可变负载与所述N输入级电路相连接,所述N型可变负载与所述P输入级电路相连接;所述可变负载(50)用于在不同输入共模电平下有不同的负载,使流入到所述求和电路(30)的静态电流保持不变,从而使得所述求和电路(30)的静态工作点保持不变,进而使所述输出级电路(40)跨导恒定,使得电路增益、噪声保持恒定。
5.如权利要求4所述的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,其特征在于,所述P型可变负载包括第五P型MOS管、第六P型MOS管、第七P型MOS管和第八P型MOS管,所述第五P型MOS管的栅极、第六P型MOS管的栅极、第七P型MOS管的栅极和第八P型MOS管的栅极相连接;所述第五P型MOS管的源极、第六P型MOS管的源极、第七P型MOS管的源极和第八P型MOS管的源极相连接,所述第五P型MOS管的漏极与所述第三N型MOS管的漏极相连接,所述第六P型MOS管的漏极与所述第四N型MOS管的漏极相连接,所述七P型MOS管的漏极与所述第三P型MOS管的漏极相连接,所述第八P型MOS管的漏极与所述第四P型MOS管的漏极相连接;所述第五P型MOS管的栅极、所述第六P型MOS管的栅极、所述七P型MOS管的栅极和所述第八P型MOS管的栅极相连接;所述第五P型MOS管的源极、所述第六P型MOS管的源极、所述第七P型MOS管的源极和所述第八P型MOS管的源极相连接;所述N型可变负载包括第五N型MOS管、第六N型MOS管、第七N型MOS管和第八N型MOS管,所述第五N型MOS管的漏极与所述第三P型MOS管的漏极相连接,所述第六N型MOS管的漏极与所述第四P型MOS管的漏极相连接,所述第七N型MOS管的漏极与所述第三N型MOS管的漏极相连接,所述第八N型MOS管的漏极与所述第四N型MOS管的漏极相连接;所述第五N型MOS管的栅极、所述第六N型MOS管的栅极、所述第七N型MOS管的栅极和所述第八N型MOS管的栅极相连接;所述第五N型MOS管的N极、所述第六N型MOS管的源极、所述七N型MOS管的源极和所述第八N型MOS管的源极相连接。
6.如权利要求5所述的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,其特征在于,所述输入电流电路(20)包括P输入电流电路和N输入电流电路,所述P输入电流电路与所述P输入级电路相连接,所述N输入电流电路与所述N输入级电路相连接;所述P输入电流电路包括P输入三倍电流镜;所述N输入电流电路包括N输入三倍电流镜;所述P输入三倍电流镜与所述P输入差分对相连接;所述N输入三倍电流镜与所述N输入差分对相连接;当输入共模信号使得所述N输入差分对和所述P输入差分对均导通时,所述N输入差分对和所述P输入差分对均只输出一倍的尾电流,所述可变负载(50)截止;当输入共模信号使得所述N输入差分对截止、所述P输入差分对导通时,所述P输入差分对输出四倍的尾电流,所述N型可变负载导通;当输入共模信号使得所述P输入差分对截止、所述N输入差分对导通时,所述N输入差分对输出四倍的尾电流,所述P型可变负载导通。
7.如权利要求6所述的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,其特征在于,所述P输入三倍电流镜包括第九P型MOS管、第十P型MOS管、第十一P型MOS管、第十二P型MOS管、第十三P型MOS管、第十四P型MOS管、第十五P型MOS管、第十六P型MOS管和第十七P型MOS管,所述第九P型MOS管的漏极与所述第一P型MOS管的源极相连接,所述第九P型MOS管的栅极、所述第十P型MOS管的栅极和所述第十一P型MOS管的栅极相连接,所述第十二P型MOS管的栅极、所述第十三P型MOS管的栅极和所述第十六P型MOS管的栅极相连接,所述第十四P型MOS管的栅极和所述第十五P型MOS管的栅极相连接;所述第十七P型MOS管的栅极与所述第五P型MOS管的栅极相连接;所述第九P型MOS管的源极、所述第十P型MOS管的源极、所述第十一P型MOS管的源极、所述第十二P型MOS管的源极、所述第十三P型MOS管的源极、所述第十四P型MOS管的源极、所述第十五P型MOS管的源极、所述第十六P型MOS管的源极和所述第十七P型MOS管的源极相连接;所述N输入三倍电流镜包括第九N型MOS管、第十N型MOS管、第十一N型MOS管、第十二N型MOS管、第十三N型MOS管、第十四N型MOS管、第十五N型MOS管、第十六N型MOS管和第十七N型MOS管,所述第九N型MOS管的漏极与所述第一P型MOS管的漏极相连接,所述第九N型MOS管的栅极和所述第十N型MOS管的栅极相连接,所述第十一N型MOS管的栅极和所述第十二N型MOS管的栅极相连接,所述第十三N型MOS管的栅极、所述第十四N型MOS管的栅极和第十五N型MOS管的栅极相连接,所述第十六N型MOS管的栅极与所述第十N型MOS管的漏极相连接,所述第十七N型MOS管的栅极与所述第五N型MOS管的栅极相连接;所述第九N型MOS管的源极、所述第十N型MOS管的源极、所述第十一N型MOS管的源极、所述第十二N型MOS管的源极、所述第十三N型MOS管的源极、所述第十四N型MOS管的源极、所述第十五N型MOS管的源极、所述第十六N型MOS管的源极和所述第十七N型MOS管的源极相连接。
8.如权利要求2至7任意一项所述的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,其特征在于,所述求和电路(30)采用共源共栅结构,用于实现输入跨入相加功能。
9.如权利要求2至7任意一项所述的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,其特征在于,所述输出级电路(40)采用跨导环偏置。
10.如权利要求2至7任意一项所述的输入输出轨到轨恒跨导恒增益恒噪声运算放大器,其特征在于,所述输入输出轨到轨恒跨导恒增益恒噪声运算放大器还包括偏置电路(60),所述偏置电路(60)与所述输入级电路(10)相连接用于为电路提供合适电压偏置与电流偏置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311531669.9A CN117498810A (zh) | 2023-11-16 | 2023-11-16 | 一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311531669.9A CN117498810A (zh) | 2023-11-16 | 2023-11-16 | 一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117498810A true CN117498810A (zh) | 2024-02-02 |
Family
ID=89670609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311531669.9A Pending CN117498810A (zh) | 2023-11-16 | 2023-11-16 | 一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117498810A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4959623A (en) * | 1989-07-19 | 1990-09-25 | At&T Bell Laboratories | Low impedance buffer circuit |
US5311145A (en) * | 1993-03-25 | 1994-05-10 | North American Philips Corporation | Combination driver-summing circuit for rail-to-rail differential amplifier |
US20080278232A1 (en) * | 2007-05-09 | 2008-11-13 | Kuang-Feng Sung | Operational Amplifier with Rail-to-Rail Common-mode Input and Output Range |
CN202143036U (zh) * | 2011-07-15 | 2012-02-08 | 上海新进半导体制造有限公司 | 一种恒定跨导和恒定共模输出电流的轨到轨输入级 |
CN107301308A (zh) * | 2017-08-15 | 2017-10-27 | 苏州锴威特半导体有限公司 | 一种恒跨导全摆幅运算放大器 |
US10177713B1 (en) * | 2016-03-07 | 2019-01-08 | Ali Tasdighi Far | Ultra low power high-performance amplifier |
CN111277225A (zh) * | 2020-03-16 | 2020-06-12 | 西安理工大学 | 一种低功耗恒定跨导轨对轨运算放大器 |
CN114167930A (zh) * | 2021-12-03 | 2022-03-11 | 昆山启达微电子有限公司 | 一种宽电源电压范围的轨到轨ab类运算放大器 |
CN115580235A (zh) * | 2022-10-09 | 2023-01-06 | 电子科技大学 | 一种使轨到轨运算放大器输入级跨导恒定的电路 |
-
2023
- 2023-11-16 CN CN202311531669.9A patent/CN117498810A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4959623A (en) * | 1989-07-19 | 1990-09-25 | At&T Bell Laboratories | Low impedance buffer circuit |
US5311145A (en) * | 1993-03-25 | 1994-05-10 | North American Philips Corporation | Combination driver-summing circuit for rail-to-rail differential amplifier |
US20080278232A1 (en) * | 2007-05-09 | 2008-11-13 | Kuang-Feng Sung | Operational Amplifier with Rail-to-Rail Common-mode Input and Output Range |
CN202143036U (zh) * | 2011-07-15 | 2012-02-08 | 上海新进半导体制造有限公司 | 一种恒定跨导和恒定共模输出电流的轨到轨输入级 |
US10177713B1 (en) * | 2016-03-07 | 2019-01-08 | Ali Tasdighi Far | Ultra low power high-performance amplifier |
CN107301308A (zh) * | 2017-08-15 | 2017-10-27 | 苏州锴威特半导体有限公司 | 一种恒跨导全摆幅运算放大器 |
CN111277225A (zh) * | 2020-03-16 | 2020-06-12 | 西安理工大学 | 一种低功耗恒定跨导轨对轨运算放大器 |
CN114167930A (zh) * | 2021-12-03 | 2022-03-11 | 昆山启达微电子有限公司 | 一种宽电源电压范围的轨到轨ab类运算放大器 |
CN115580235A (zh) * | 2022-10-09 | 2023-01-06 | 电子科技大学 | 一种使轨到轨运算放大器输入级跨导恒定的电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ramirez-Angulo et al. | Low supply voltage high-performance CMOS current mirror with low input and output voltage requirements | |
EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
KR20100021938A (ko) | 개선된 위상 마진을 갖는 폴디드 캐스코드 연산 증폭기 | |
US6545538B1 (en) | Rail-to-rail class AB output stage for operational amplifier with wide supply range | |
CN110798203A (zh) | 纳米级cmos工艺下高线性度单位增益电压缓冲器 | |
Centurelli et al. | High‐gain, high‐CMRR class AB operational transconductance amplifier based on the flipped voltage follower | |
CN117498810A (zh) | 一种输入输出轨到轨恒跨导恒增益恒噪声运算放大器 | |
CN216490413U (zh) | 轨到轨放大器共模感知控制常数跨导输入级的电路 | |
CN113630096B (zh) | 高速全差分放大器的轨到轨输出电路及高速全差分放大器 | |
US11658626B2 (en) | Split miller compensation in two-stage differential amplifiers | |
CN114900139A (zh) | 一种全差分运算放大器的共模反馈电路 | |
CN114584083A (zh) | 面向δ∑adc的小信号处理低开销运算放大器 | |
Schlögl et al. | A design example of a 65 nm CMOS operational amplifier | |
Jose et al. | Two stage class ab op-amp for video applications | |
CN112511110A (zh) | 一种高线性度可编程增益放大器 | |
Akbari et al. | A Rail-to-Rail Transconductance Amplifier Based on Current Generator Circuits | |
CN104218907A (zh) | 衬底驱动低电压轨到轨运算放大器 | |
CN110798204A (zh) | 一种缓冲近电源电压的cmos缓冲器 | |
CN114665834B (zh) | 轨到轨输入级电路及运算放大器 | |
CN204615777U (zh) | 差分放大器 | |
Ning et al. | A Fully Differential Operational Transconductance Amplifier Under 40 nm Complementary Metal-Oxide-Semiconductor Logic Process | |
JP6230903B2 (ja) | 低雑音増幅器 | |
CN113271073B (zh) | 一种可重构运算跨导放大器 | |
CN114094948B (zh) | 轨到轨放大器共模感知控制常数跨导输入方法 | |
Aggarwal et al. | Low-frequency gain-enhanced CMOS operational amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |