CN105207636B - 可变增益的低噪声放大器 - Google Patents

Abstract

本发明公开了一种增益可变的低噪声放大器，包括一对差分输入端、呈对称结构的第一放大电路和第二放大电路、以及一对差分输出端。第一放大电路包括构成一对差分共源管的第一和第二PMOS管、与差分共源管相连的构成一对共栅管的第三和第四PMOS管，以及第五PMOS管，该对共栅管的栅极接收可调的控制电压，第三PMOS管的漏极连接正向输出端。第二放大电路包括构成一对差分共源管的第六和第七PMOS管、与该差分共源管相连的构成的一对共栅管的第八和第九PMOS管，以及第十PMOS管，该对共栅管的栅极接收所述控制电压、第八PMOS管的漏极连接负向输出端。其中第九和第十PMOS管的漏极共同连接至第三PMOS管的漏极；第四和第五PMOS管的漏极共同连接至第八PMOS管的漏极。

Description

可变增益的低噪声放大器

技术领域

本发明涉及集成电路领域，特别涉及一种可变增益的低噪声放大器。

背景技术

低噪声放大器是射频收发机中的重要模块之一，主要用于通讯系统中将接收自天线的信号放大，以便于后级的接收机电路处理。

由于来自天线的信号一般都非常微弱，低噪声放大器一般情况下均位于非常靠近天线的部位以减小信号损耗。正是由于噪声放大器位于整个接收机紧邻天线的最先一级，它的特性直接影响着整个接收机接收信号的质量。为了确保天线接收的信号能够在接收机的最后一级被正确的恢复，一个好的低噪声放大器需要在放大信号的同时产生尽可能低的噪音以及失真。

为了使低噪声放大器满足不同协议和标准的要求，除了要求低噪声放大器有更宽的频率覆盖范围外，还需要其具备增益可调的能力。因此，如何实现根据系统的配置要求对低噪声放大器进行按需增益配置成为业界亟需解决的问题。

发明内容

为达成上述目的，本发明提供一种增益可变的低噪声放大器，包括一对差分输入端、呈对称结构的第一放大电路和第二放大电路、以及一对差分输出端，其中，所述第一放大电路包括：构成一对差分共源管的第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和第二PMOS晶体管的栅极分别接收一对差分输入信号、源极共同连接至第一尾电流源；第三PMOS晶体管，其栅极接收可调的控制电压、其源极连接所述第一PMOS晶体管的漏极、其漏极连接所述差分输出端的正向输出端；第四PMOS晶体管，其栅极接收所述控制电压、其源极连接所述第二PMOS晶体管的漏极；第五PMOS晶体管，其栅极接收固定的第一电压、其源极连接所述第二PMOS晶体管的漏极。所述第二放大电路包括：构成一对差分共源管的第六PMOS晶体管和第七PMOS晶体管，所述六PMOS第晶体管和第七PMOS晶体管的栅极分别接收一对电压值固定的差分电压信号、源极共同连接至第二尾电流源；第八PMOS晶体管，其栅极接收所述控制电压、其源极连接所述第六PMOS晶体管的漏极、其漏极连接所述差分输出端的负向输出端；第九PMOS晶体管，其栅极接收所述控制电压、其源极连接所述第七PMOS晶体管的漏极；第十PMOS晶体管，其栅极接收所述第一电压、其源极连接所述第七PMOS晶体管的漏极。其中所述第九PMOS晶体管和第十PMOS晶体管的漏极共同连接至所述第三PMOS晶体管的漏极；所述第四PMOS晶体管和第五PMOS晶体管的漏极共同连接至所述第八PMOS晶体管的漏极。

优选的，所述第一尾电流源包括第十一PMOS晶体管，其源极接电源、漏极连接所述第一PMOS晶体管的源极、栅极连接第二电压；所述第二尾电流源包括第十二PMOS晶体管，其源极接电源、漏极连接所述第六PMOS晶体管的源极、栅极连接所述第二电压。

优选的，第一电流源；第一电流镜，其输入端与所述第三PMOS晶体管的漏极相连、输出端与所述第一电流源的输出端相连并作为所述正向输出端；第二电流源；第二电流镜，其输入端与所述第八PMOS晶体管的漏极相连、输出端与所述第二电流源的输出端相连并作为所述负向输出端。

优选的，所述第一电流源包括第十三PMOS晶体管，其源极接电源、漏极与所述第一电流镜的输出端相连、栅极连接第三电压；所述第二电流源包括第十四PMOS晶体管，其源极接电源、漏极与所述第二电流镜的输出端相连、栅极连接所述第三电压。

优选的，所述第一电流镜包括第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管和第二NMOS晶体管的源极均接地，栅极相连；所述第一NMOS晶体管的漏极与所述第十三PMOS晶体管的漏极相连，所述第二NMOS晶体管的漏极与其栅极以及所述第三PMOS晶体管的漏极相连；所述第二电流镜包括第三NMOS晶体管和第四NMOS晶体管，所述第三NMOS晶体管和第四NMOS晶体管的源极均接地，栅极相连；所述第三NMOS晶体管的漏极与所述第十四PMOS晶体管的漏极相连，所述第四NMOS晶体管的漏极与其栅极以及所述第八PMOS晶体管的漏极相连。

优选的，所述第一电流镜和第二电流镜均为1:1电流镜。

优选的，所述第一PMOS晶体管、第二PMOS晶体管、第六PMOS晶体管和第七PMOS晶体管工作在弱反型区。

优选的，所述第三PMOS晶体管、第四PMOS晶体管、第八PMOS晶体管和第九PMOS晶体管的尺寸相同，所述第五PMOS晶体管和第十PMOS晶体管的尺寸相同，所述第五PMOS晶体管的宽长比是所述第四PMOS晶体管的宽长比的两倍。

本发明的宽带低噪声放大器通过对称的两个放大电路的设计，可以有效控制低噪声放大器的增益。

附图说明

图1为本发明一实施例的可变增益的低噪声放大器的电路示意图；

图2为本发明一实施例的低噪声放大器的增益与控制电压关系的曲线图；

图3为本发明一实施例的低噪声放大器的噪声系数与控制电压关系的曲线图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

在本说明书中及在权利要求书中，应理解当一元件被称为“连接”到另一元件或与另一元件“相连”时，其可直接连接，或可存在介入元件。

本发明的低噪声放大器包括一对差分输入端、第一放大电路和第二放大电路、以及一对差分输出端。请参考图1，第一放大电路和第二放大电路呈对称结构。其中，第一放大电路包括PMOS晶体管M1～M5，第二放大电路包括PMOS晶体管M6～M10。这些晶体管的连接关系如下：

在第一放大电路中，PMOS晶体管M1和M2构成一对差分共源管。PMOS晶体管M1和M2的栅极分别接收一对差分输入信号Vip和Vin、源极共同连接至第一尾电流源；PMOS晶体管M3的栅极接收可调的控制电压Vctrl、其源极连接PMOS晶体管M1的漏极、其漏极连接差分输出端的正向输出端Vop；PMOS晶体管M4的栅极同样接收控制电压Vctrl、其源极连接PMOS晶体管M2的漏极；PMOS晶体管M5的栅极接收固定的第一电压V0、其源极连接PMOS晶体管M2的漏极、其漏极和PMOS晶体管M4的漏极相连。

第二放大电路具有和第一放大电路对称的结构，其中PMOS晶体管M6和M7构成一对差分共源管。PMOS晶体管M6和M7的栅极分别接收一对电压值固定的差分电压信号Vp和Vn、源极共同连接至第二尾电流源；PMOS晶体管M8的栅极接收控制电压Vctrl、其源极连接PMOS晶体管M6的漏极、其漏极连接差分输出端的负向输出端Von；PMOS晶体管M9的栅极同样接收控制电压Vctrl、其源极连接PMOS晶体管M7的漏极；PMOS晶体管M10的栅极与晶体管M5的栅极相连并接收第一电压V0、其源极连接PMOS晶体管M7的漏极、其漏极和PMOS晶体管M9的漏极相连。

PMOS晶体管M9和M10的漏极还共同连接至PMOS晶体管M3的漏极；而PMOS晶体管M4和M5的漏极还共同连接至PMOS晶体管M8的漏极。

本实施例中，第一尾电流源和第二尾电流源用于提供直流偏置，第一尾电流源包括PMOS晶体管M11，其源极接电源、漏极连接PMOS晶体管M1的源极、栅极连接第二电压V1；第二尾电流源包括PMOS晶体管M12，其源极接电源、漏极连接PMOS晶体管M6的源极、其栅极连接第二电压V1。当然在其他实施例中，也可以用电阻来代替PMOS晶体管M11和M12。

此外，低噪声放大器还包括第一电流源、第一电流镜、第二电流源和第二电流镜。第一电流镜的输入端与PMOS晶体管M3的漏极相连、输出端与第一电流源的输出端相连并作为差分输出的正向输出端。第二电流镜的输入端与PMOS晶体管M8的漏极相连、输出端与第二电流源的输出端相连并作为差分输出的负向输出端。本实施例中，第一电流源包括PMOS晶体管M13，其源极接电源、漏极与第一电流镜的输出端相连、栅极连接第三电压V3；第二电流源包括PMOS晶体管M14，其源极接电源、漏极与第二电流镜的输出端相连、栅极同样连接第三电压V2，由此晶体管M13、M14的栅极通过直流电压V2提供直流偏置。第一电流镜包括NMOS晶体管M15和M16，其源极均接地，栅极相连；NMOS晶体管M15的漏极与PMOS晶体管M13的漏极相连，NMOS晶体管M16的漏极与其栅极以及PMOS晶体管M3的漏极相连。第二电流镜包括NMOS晶体管M17和M18，其源极均接地，栅极相连；NMOS晶体管M17的漏极与PMOS晶体管M14的漏极相连，NMOS晶体管M18的漏极与其栅极以及PMOS晶体管M8的漏极相连。本实施例中，第一电流镜和第二电流镜均为1:1电流镜。

接下来对本发明的工作原理加以说明。

如前所述，晶体管M13、M14的栅极通过直流电压V2提供直流偏置；晶体管M11、M12的栅极通过直流电压V1提供直流偏置；晶体管M5、M10的栅极通过固定不变的直流电压V0提供直流偏置。直流电压V0、V1、V2可由整个低噪声放大器的输出电压通过传统的共模反馈方式进行控制。晶体管M3、M4、M8、M9的栅极通过的直流电压Vctrl提供偏置，Vctrl由系统控制，是一个可变化的电压，用于控制放大器的增益。由于输入晶体管M1、M2作为放大管，其放大倍数由这两个晶体管的跨导除以电流决定，为了使本低噪声放大器具有最大的增益，输入晶体管M1、M2工作在PMOS晶体管的弱反型区域。第二放大电路中的晶体管M6和M7可作为输入晶体管M1、M2的匹配备份晶体管，同样工作在PMOS晶体管的弱反型区域。由于输入管M1、M2和M6、M7工作在PMOS晶体管的弱反型区域，因此，本低噪声放大器的增益调节通过PMOS管M3、M4、M5、M8、M9、M10来进行。具体来说，图中I1是PMOS管M1的漏电流，I2是PMOS管M2的漏电流，I3是PMOS管M7的漏电流，I4是PMOS管M6的漏电流。较佳地，晶体管M3、M4、M8、M9的尺寸相同，那么晶体管M5、M10的尺寸也应相同且每个的宽长比需要设计为是PMOS管M3(或PMOS管M4、M8、M9)宽长比的两倍。由于V0是固定的偏置电压，通过调节控制电压Vctrl与V0的大小关系，可以控制I1、I2、I3、I4电流的相对大小。而通过如图所示的电路设计，晶体管M16的电流受I1和I3的共同作用，晶体管M18的电流受I4和I2的共同作用，由于晶体管M15的电流是通过晶体管M16电流镜像得到，而晶体管M17的电流是通过晶体管M18的电流镜像得到，因此I1、I2、I3、I4电流的相对大小直接影响了晶体管M15与M17的电流大小，也即影响了最终的输出电压Vop与Von。因此，通过调节控制电压Vctrl，就能够调节低噪声放大器的增益。

图2所示为可变增益低噪声放大器的增益与控制电压关系的曲线图。由于Vctrl可以同时控制I1、I2、I3、I4电流的大小，因此能够对增益控制产生更加明显的影响，即控制电压Vctrl对增益的控制更加灵敏，如图2所示，通过改变Vctrl的电压值以控制I1、I2、I3、I4电流的相对大小，从而改变了晶体管M15与M17的电流大小，影响了最终的输出电压Vop与Von，也即改变了可变增益低噪声放大器的增益。通过减小Vctrl值(约等于0.2V时)，本发明提出的可变增益低噪声放大器最大增益可以接近40dB。

通过小信号等效电路推导，本发明提出的可变增益低噪声放大器的噪声系数可以表达为：

其中，Cox是晶体管的栅氧厚度，kp是PMOS管电流系数，kn是NMOS管电流系数。

图3所示为可变增益低噪声放大器的噪声系数与控制电压关系的曲线图。如图3所示，当Vctrl较小时，该可变增益低噪声放大器的噪声系数也较小，这得益于此时较高的增益；当Vctrl较大时，该可变增益低噪声放大器的噪声系数也较大，这是由于此时较低的增益。

综上所述，通过本发明的低噪声放大器的设计，可以使其具备增益可调的能力。当系统通过控制电压进行控制时，可以有效控制低噪声放大器的增益，从而可以根据系统的配置要求对低噪声放大器进行按需增益配置。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (8)

1.一种可变增益的低噪声放大器，其特征在于，所述低噪声放大器包括一对差分输入端、呈对称结构的第一放大电路和第二放大电路、以及一对差分输出端，其中，

所述第一放大电路包括：

构成一对差分共源管的第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管和第二PMOS晶体管的栅极分别连接所述差分输入端以接收一对差分输入信号、源极共同连接至第一尾电流源；

第三PMOS晶体管，其栅极接收可调的控制电压、其源极连接所述第一PMOS晶体管的漏极、其漏极连接所述差分输出端的正向输出端；

第四PMOS晶体管，其栅极接收所述控制电压、其源极连接所述第二PMOS晶体管的漏极；

第五PMOS晶体管，其栅极接收固定的第一电压、其源极连接所述第二PMOS晶体管的漏极；

所述第二放大电路包括：

构成一对差分共源管的第六PMOS晶体管和第七PMOS晶体管，所述六PMOS第晶体管和第七PMOS晶体管的栅极分别接收一对电压值固定的差分电压信号、源极共同连接至第二尾电流源；

第八PMOS晶体管，其栅极接收所述控制电压、其源极连接所述第六PMOS晶体管的漏极、其漏极连接所述差分输出端的负向输出端；

第九PMOS晶体管，其栅极接收所述控制电压、其源极连接所述第七PMOS晶体管的漏极；

第十PMOS晶体管，其栅极接收所述第一电压、其源极连接所述第七PMOS晶体管的漏极；

其中所述第九PMOS晶体管和第十PMOS晶体管的漏极共同连接至所述第三PMOS晶体管的漏极；所述第四PMOS晶体管和第五PMOS晶体管的漏极共同连接至所述第八PMOS晶体管的漏极。

2.根据权利要求1所述的低噪声放大器，其特征在于，

所述第一尾电流源包括第十一PMOS晶体管，其源极接电源、漏极连接所述第一PMOS晶体管的源极、栅极连接第二电压；

所述第二尾电流源包括第十二PMOS晶体管，其源极接电源、漏极连接所述第六PMOS晶体管的源极、栅极连接所述第二电压。

3.根据权利要求1所述的低噪声放大器，其特征在于，还包括：

第一电流源；

第一电流镜，其输入端与所述第三PMOS晶体管的漏极相连、输出端与所述第一电流源的输出端相连并作为所述正向输出端；

第二电流源；

第二电流镜，其输入端与所述第八PMOS晶体管的漏极相连、输出端与所述第二电流源的输出端相连并作为所述负向输出端。

4.根据权利要求3所述的低噪声放大器，其特征在于，

所述第一电流源包括第十三PMOS晶体管，其源极接电源、漏极与所述第一电流镜的输出端相连、栅极连接第三电压；

所述第二电流源包括第十四PMOS晶体管，其源极接电源、漏极与所述第二电流镜的输出端相连、栅极连接所述第三电压。

5.根据权利要求4所述的低噪声放大器，其特征在于，

所述第一电流镜包括第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管和第二NMOS晶体管的源极均接地，栅极相连；所述第一NMOS晶体管的漏极与所述第十三PMOS晶体管的漏极相连，所述第二NMOS晶体管的漏极与其栅极以及所述第三PMOS晶体管的漏极相连；

所述第二电流镜包括第三NMOS晶体管和第四NMOS晶体管，所述第三NMOS晶体管和第四NMOS晶体管的源极均接地，栅极相连；所述第三NMOS晶体管的漏极与所述第十四PMOS晶体管的漏极相连，所述第四NMOS晶体管的漏极与其栅极以及所述第八PMOS晶体管的漏极相连。

6.根据权利要求3所述的低噪声放大器，其特征在于，所述第一电流镜和第二电流镜均为1:1电流镜。

7.根据权利要求1所述的低噪声放大器，其特征在于，所述第一PMOS晶体管、第二PMOS晶体管、第六PMOS晶体管和第七PMOS晶体管工作在弱反型区。

8.根据权利要求1所述的低噪声放大器，其特征在于，所述第三PMOS晶体管、第四PMOS晶体管、第八PMOS晶体管和第九PMOS晶体管的尺寸相同，所述第五PMOS晶体管和第十PMOS晶体管的尺寸相同，所述第五PMOS晶体管的宽长比是所述第四PMOS晶体管的宽长比的两倍。