CN105391409B - 一种低纹波开关电容共模反馈电路 - Google Patents
一种低纹波开关电容共模反馈电路 Download PDFInfo
- Publication number
- CN105391409B CN105391409B CN201510765104.6A CN201510765104A CN105391409B CN 105391409 B CN105391409 B CN 105391409B CN 201510765104 A CN201510765104 A CN 201510765104A CN 105391409 B CN105391409 B CN 105391409B
- Authority
- CN
- China
- Prior art keywords
- switch
- capacitance
- oxide
- metal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种低纹波开关电容共模反馈电路,在共模反馈输出和全差分运算放大器之间插入了两组接成二极管形式的MOS管实现共模输出信号的滤波,从而减少原输出共模反馈信号的纹波。本发明旨在减少全差分运算放大器中共模反馈电路反馈信号的电压纹波,极大减少由于时钟馈通和电容充放电造成的小信号对全差分运算放大器的影响,提高了全差分运算放大器输出精度。此外,传统式开关电容共模反馈电路需要较大采样电容,而本发明使用更小的采样电容实现了更小的纹波,并且减少了负载电容的大小,增加了全差分运算放大器单位增益带宽。
Description
技术领域
本发明涉及模拟集成电路领域,特别涉及一种低纹波开关电容共模反馈电路。
背景技术
开关电容共模反馈属于模拟集成电路中的一种反馈技术,尤其对于高性能的全差分运算放大器来说共模反馈是必不可少的,它可以起到稳定输出共模电平,减少运放对器件特性和失配敏感的作用。目前,全差分运算放大器共模反馈实现有两种:连续时间的共模反馈和开关电容共模反馈电路。前者的缺点包括影响差动输出增益、差模负载性差和额外功耗等。图1所示开关电容共模反馈虽然克服了前者的缺点,但是它需要额外的时钟刷新电容,且共模反馈电压存在较大的纹波,纹波通过反馈网络回到主电路会被电路放大,造成信号不必要的失真。开关电容共模反馈部分包括8个相同的开关和两个电容C1、两个电容C2。这些开关由两相非重叠的时钟φ1和φ2控制,V+和V-为全差分运算放大器的两相输出电压,Vcmfb为共模反馈电流源偏置控制电压是共模反馈电路的输出,Vref是理想共模电压,Vb为直流偏置电压。
当φ1控制的开关闭合而φ2控制的开关断开时,电路的总电荷为:
(1);
当φ2控制的开关闭合而φ1控制的开关断开时,电路的总电荷为:
(2);
根据电荷守恒原理,QΦ1=QΦ2,则
(3);
式(3)表示,开关电容共模反馈的输出由全差分运算放大器的输出共模电平与理想共模电压电平的差值加上直流偏置电压叠加而成的。经过多次电荷的转移使得
(4);
传统开关电容反馈电路由离散的信号控制,校准在每半个时钟周期进行,故需要一定的建立时间。而且在周期性地充放电过程中,输出不可能稳定在式(4)。也就是说,共模反馈输出存在纹波并且对全差分运算放大器造成影响。
可见,现有技术还有待改进和提高。
发明内容
鉴于上述现有技术的不足之处,本发明的目的在于提供一种低纹波开关电容共模反馈电路,以减少全差分运算放大器中共模反馈电路反馈信号的电压纹波。
为了达到上述目的,本发明采取了以下技术方案:
一种低纹波开关电容共模反馈电路,包括共模运算开关电容电路和滤波电路,所述共模运算开关电容电路包括第一电容、第二电容、第三电容、第四电容、第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关和第八开关;所述第一开关的一端连接共模电平参考电压提供端,所述第一开关的另一端连接第一电容的一端、并通过第二开关连接第二电容的一端;所述第一电容的另一端连接第四开关的一端、并通过第三开关连接电流源偏置电压提供端,所述第二电容的另一端为共模运算开关电容电路的第一输出端、连接第四开关的另一端和滤波电路的第一输入端;所述第五开关的一端连接共模电平参考电压提供端,所述第五开关的另一端连接第三电容的一端、并通过第六开关连接第四电容的一端;所述第三电容的另一端连接第八开关的一端、并通过第七开关连接电流源偏置电压提供端,所述第四电容的另一端为共模运算开关电容电路的第二输出端、连接第八开关的另一端和滤波电路的第二输入端;
其中,所述第一开关、第三开关、第五开关、第七开关与第二开关、第四开关、第六开关、第八开关由两相非重叠的时钟控制,所述共模运算开关电容电路的第一输出端和第二输出端输出的电压分别是两个相位相反的中间检测电压,所述滤波电路对所述中间检测电压进行滤波后,输出共模反馈电压;
所述滤波电路包括第一MOS管、第二MOS管、第三MOS管和第四MOS管;所述第一MOS管的漏极为滤波电路的第一输入端、连接第二电容的另一端、第四开关的另一端和第一MOS管的栅极;所述第二MOS管的漏极为滤波电路的第二输入端、连接第四电容的另一端、第八开关的另一端和第二MOS管的栅极;所述第一MOS管的源极连接第三MOS管的漏极和第四MOS管的栅极;所述第二MOS管的源极连接第四MOS管的漏极和第三MOS管的栅极;所述第三MOS管的源极为滤波电路的输出端、连接第四MOS管的源极。
所述的低纹波开关电容共模反馈电路中,所述第一电容和第三电容的电容值相同,所述第二电容和第四电容的电容值相同。
所述的低纹波开关电容共模反馈电路中,所述第一MOS管和第二MOS管为NMOS管;所述第三MOS管和第四MOS管为PMOS管。
所述的低纹波开关电容共模反馈电路中,所述第二电容的一端和第四电容的一端分别为全差分运算放大器的两个相位相反的输出端。
所述的低纹波开关电容共模反馈电路中,所述共模运算开关电容电路的第一输出端输出的中间检测电压可表示为:;所述共模运算开关电容电路的第二输出端输出的中间检测电压可表示为:;
其中,为第二电容一端的电压,为第四电容一端的电压,Vref为共模电平参考电压,Vb为电流源偏置电压。
所述的低纹波开关电容共模反馈电路中,所述第二电容和第四电容的电容值为100fF。
所述的低纹波开关电容共模反馈电路中,所述第一MOS管和第二MOS管的衬底接最低电位;所述第三MOS管和第四MOS管的衬底接最高电位。
相较于现有技术,本发明提供的一种低纹波开关电容共模反馈电路,在共模反馈输出和全差分运算放大器之间插入了两组接成二极管形式的MOS管实现共模输出信号的滤波,从而减少原输出共模反馈信号的纹波。本发明旨在减少全差分运算放大器中共模反馈电路反馈信号的电压纹波,极大减少由于时钟馈通和电容充放电造成的小信号对全差分运算放大器的影响,提高了全差分运算放大器输出精度。此外,传统式开关电容共模反馈电路需要较大采样电容,而本发明使用更小的采样电容实现了更小的纹波,并且减少了负载电容的大小,增加了全差分运算放大器单位增益带宽。
附图说明
图1为现有的开关电容共模反馈结构的电路图。
图2为本发明提供的低纹波开关电容共模反馈电路的电路图。
图3为现有的开关电容共模反馈结构与本发明提供的开关电容共模反馈结构的电路仿真结果对比。
图4为图3的局部放大图。
具体实施方式
本发明提供一种低纹波开关电容共模反馈电路,为使本发明的目的、技术方案及效果更加清楚、明确,以下参照附图并举实施例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
请参阅图2,本发明提供的低纹波开关电容共模反馈电路,包括共模运算开关电容电路10和滤波电路20,所述共模运算开关电容电路10包括第一电容c1、第二电容c2、第三电容c3、第四电容c4、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7和第八开关S8;所述第一开关S1的一端连接共模电平参考电压Vref提供端(即,共模电平参考电压Vref通过第一开关S1输入到共模运算开关电容电路10中),所述第一开关S1的另一端连接第一电容c1的一端、并通过第二开关S2连接第二电容c2的一端;所述第一电容c1的另一端连接第四开关S4的一端、并通过第三开关S3连接电流源偏置电压Vb提供端(即,电流源偏置电压Vb通过第三开关S3输入到共模运算开关电容电路10中),所述第二电容c2的另一端为共模运算开关电容电路10的第一输出端、连接第四开关S4的另一端和滤波电路20的第一输入端;所述第五开关S5的一端连接共模电平参考电压Vref提供端(即,共模电平参考电压Vref通过第五开关S5输入到共模运算开关电容电路10中),所述第五开关S5的另一端连接第三电容c3的一端、并通过第六开关S6连接第四电容c4的一端;所述第三电容c3的另一端连接第八开关S8的一端、并通过第七开关S7连接电流源偏置电压Vb提供端(即,电流源偏置电压Vb通过第七开关S7输入到共模运算开关电容电路10中),所述第四电容c4的另一端为共模运算开关电容电路10的第二输出端、连接第八开关S8的另一端和滤波电路20的第二输入端。
其中,所述第一开关S1、第三开关S3、第五开关S5、第七开关S7与第二开关S2、第四开关S4、第六开关S6、第八开关S8由两相非重叠的时钟φ1和φ2控制,所述共模运算开关电容电路10的第一输出端和第二输出端输出的电压分别是两个相位相反的中间检测电压(Vfb+和Vfb-),所述滤波电路20对所述中间检测电压(Vfb+和Vfb-)进行滤波后,输出共模反馈电压Vcmfb。
所述第一电容c1和第三电容c3的电容值相同,设为C1;所述第二电容c2和第四电容c4的电容值相同,设为C2;换而言之,所述第一电容c1和第三电容c3为相同的电容,所述第二电容c2和第四电容c4为相同的电容。所述第二电容c2的一端和第四电容c4的一端分别为全差分运算放大器的两个相位相反的输出端,即,第二电容c2的一端的电压V+为全差分运算放大器的一个输出端输出的电压,第四电容c4的一端的电压V-为全差分运算放大器的另一个输出端输出的电压。
所述滤波电路20用于滤去中间检测电压的高频纹波和小信号,减少了输出的共模反馈电压Vcmfb的纹波,提高了全差分运算放大器输出精度。
进一步的,所述滤波电路20包括第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4;所述第一MOS管M1的漏极为滤波电路20的第一输入端、连接第二电容c2的另一端、第四开关S4的另一端和第一MOS管M1的栅极;所述第二MOS管M2的漏极为滤波电路20的第二输入端、连接第四电容c4的另一端、第八开关S8的另一端和第二MOS管M2的栅极;所述第一MOS管M1的源极连接第三MOS管M3的漏极和第四MOS管M4的栅极;所述第二MOS管M2的源极连接第四MOS管M4的漏极和第三MOS管M3的栅极;所述第三MOS管M3的源极为滤波电路20的输出端、连接第四MOS管M4的源极。
所述第一MOS管M1和第二MOS管M2为NMOS管;所述第三MOS管M3和第四MOS管M4为PMOS管。图2中,所述第三MOS管M3和第四MOS管M4的栅极的圆圈表示第三MOS管M3和第四MOS管M4为PMOS管,用来与第一MOS管M1和第二MOS管M2做出区分。所述第一MOS管M1和第二MOS管M2的衬底接最低电位VSS;所述第三MOS管M3和第四MOS管M4的衬底接最高电位VDD。换而言之,所述第一MOS管M1和第二MOS管M2的衬底默认接的是最低电位VSS;所述第三MOS管M3和第四MOS管M4的衬底默认接的是最高电位VDD。所述最低电位VSS和最高电位VDD分别指使用某CMOS工艺作电路设计的最低电位(0V)和最高电位(电源电位1.8V)。本实施例中,不局限于最高电VDD具体要多大,可根据设计中用到的最高电压和最低电压而定。
本发明提供的低纹波开关电容共模反馈电路中,所述共模运算开关电容电路10主要目的是获得差分反馈信号。所述低纹波开关电容共模反馈电路的工作原理如下:
当φ1控制的开关闭合而φ2控制的开关断开时,第二电容c2的一端的电压V+和共模运算开关电容电路10的第一输出端输出的中间检测电压Vfb+(即,第二电容c2一端和另一端)的电荷为:
(5);
为避免混淆,公式中V+、V-、Vfb+、Vfb-中的+、-号均提为上标,以免与加减运算混淆。
当φ2控制的开关闭合而φ1控制的开关断开时,第二电容c2的一端的电压V+和共模运算开关电容电路10的第一输出端输出的中间检测电压Vfb+(即,第二电容c2一端和另一端)的电荷为:
(6);
根据电荷守恒原理,QΦ1=QΦ2,则
(7);
同理,当φ1控制的开关闭合而φ2控制的开关断开时,第四电容c4的一端的电压V-和共模运算开关电容电路10的第二输出端输出的中间检测电压Vfb-(即,第四电容c4一端和另一端)的电荷为:
(8);
当φ2控制的开关闭合而φ1控制的开关断开时,第四电容c4的一端的电压V-和共模运算开关电容电路10的第二输出端输出的中间检测电压Vfb-(即,第四电容c4一端和另一端)的电荷为:
(9);
根据电荷守恒原理,QΦ1=QΦ2,则
(10);
换而言之,所述共模运算开关电容电路10的第一输出端输出的中间检测电压Vfb+可表示为:;所述共模运算开关电容电路20的第二输出端输出的中间检测电压Vf-可表示为:;其中,为第二电容一端的电压,为第四电容一端的电压,Vref为共模电平参考电压,Vb为电流源偏置电压。
差分反馈信号Vfb+和Vfb-,分别进入第一MOS管M1和第二MOS管M2的漏极和栅极。第一MOS管M1和第二MOS管M2导通,此时第一MOS管M1和第二MOS管M2可以看成一个大阻值的等效电阻,大小大约为M1和M2的跨导gm的倒数。这里M1和M2的宽长比不宜取的过小,因为跨导gm大小和MOS晶体管的宽长比成正比。具体的,所述等效电阻1/gm和总栅电容的乘积构成一阶低通滤波器的时间常数,该时间常数应该远远大于全差分运算放大器放大信号的最大周期,由此根据实际情况选择合适的MOS管的宽长比。即,总的栅衬电容和等效电阻1/gm共同构成了一简单低通滤波器。经过高频小信号滤波后,两差分共模反馈信号与进入M1和M2晶体管之前相比已经滤除了大部分高频部分。为了获得开关电容共模反馈信号Vcmfb接近直流电平的特性,我们还加入M3和M4晶体管(第三MOS管M3和第四MOS管M4)。M3晶体管的栅端都接到M4晶体管的漏端,M4晶体管的栅端都接到M3晶体管的漏端,而M3和M4晶体管源端最终连接到一起作为滤波电路20的输出电压Vcmfb(共模反馈电压)。
所述第三MOS管M3和第四MOS管M4在滤波电路20中起到了两个作用:一、通过差分式连接的形式消除了经过第一级滤波后的小信号;二、M3和M4晶体管作为第二级低通滤波器。
综上所述,本发明在共模反馈输出和全差分运算放大器之间插入了两组接成二极管形式的MOS晶体管(M1、M2和M3、M4)实现共模输出信号的滤波,从而减少原输出共模反馈信号的纹波。本发明旨在减少全差分运算放大器中共模反馈电路反馈信号的电压纹波,极大减少由于时钟馈通和电容充放电造成的小信号对全差分运算放大器的影响,提高了全差分运算放大器输出精度。此外,传统式开关电容共模反馈电路需要较大采样电容,而本发明使用更小的采样电容实现了更小的纹波,并且减少了负载电容的大小,增加了全差分运算放大器单位增益带宽。
本发明提供的低纹波开关电容共模反馈电路和传统的开关电容共模反馈结构仿真对比如图 3 和图4所示。两种结构运用在结构和参数完全一致的全差分运算放大器中,本实施例中理想共模输出电平为1V,传统的开关电容共模反馈结构采样电容C2分别选取了100fF、而本发明采样电容C2和C4选取100fF,即,所述第二电容C2和第四电容C4的电容值为100fF,本发明与传统的开关电容共模反馈结构的采样电容采用相同的100fF,只是为了方便比较,实际上,本发明采样电容C2和C4取100fF的效果比传统5pF的采样电容还要好。图3中,采用本发明提供的低纹波开关电容共模反馈电路产生的仿真结果如a所示,电压基本为直线,基本无纹波干扰。而采用传统的开关电容共模反馈结构产生的仿真结果如b所示,电压为波浪形的曲线,纹波干扰强烈。图4为图3的局部放大图,本发明提供的低纹波开关电容共模反馈电路的电压波动范围在627.5697~627.6125mV,峰峰值约为50uV(具体为47.83783uV),最高值与最低值之间线段的横坐标差值ds:504.7612ns,纵坐标差值dy:47.83783uV,斜率s:94.77318V/s。而采用了传统的开关电容共模反馈电路的电压波动范围在625.2767~631.9163mV,峰峰值电压大于6mV(具体为6.639515mV),最高值与最低值之间线段的横坐标差值ds:509.9343ns,纵坐标差值dy:6.639515mV,斜率s:13.02034kV/s。可见该发明提供了极其精确的共模反馈输出信号,并且极大限度地减少了全差分运算放大器的负载电容。若要提高传统的开关电容共模反馈电路输出反馈信号的精度,就必然使用大的电容,使得全差分运算放大器频率特性变差。同时,该发明保留了传统的开关电容共模反馈电路全部的优点。
可以理解的是,对本领域普通技术人员来说,可以根据本发明的技术方案及其发明构思加以等同替换或改变,而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。
Claims (7)
1.一种低纹波开关电容共模反馈电路,包括共模运算开关电容电路和滤波电路,其特征在于,所述共模运算开关电容电路包括第一电容、第二电容、第三电容、第四电容、第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关和第八开关;所述第一开关的一端连接共模电平参考电压提供端,所述第一开关的另一端连接第一电容的一端、并通过第二开关连接第二电容的一端;所述第一电容的另一端连接第四开关的一端、并通过第三开关连接电流源偏置电压提供端,所述第二电容的另一端为共模运算开关电容电路的第一输出端、连接第四开关的另一端和滤波电路的第一输入端;所述第五开关的一端连接共模电平参考电压提供端,所述第五开关的另一端连接第三电容的一端、并通过第六开关连接第四电容的一端;所述第三电容的另一端连接第八开关的一端、并通过第七开关连接电流源偏置电压提供端,所述第四电容的另一端为共模运算开关电容电路的第二输出端、连接第八开关的另一端和滤波电路的第二输入端;
其中,所述第一开关、第三开关、第五开关、第七开关与第二开关、第四开关、第六开关、第八开关由两相非重叠的时钟控制,所述共模运算开关电容电路的第一输出端和第二输出端输出的电压分别是两个相位相反的中间检测电压,所述滤波电路对所述中间检测电压进行滤波后,输出共模反馈电压;
所述滤波电路包括第一MOS管、第二MOS管、第三MOS管和第四MOS管;所述第一MOS管的漏极为滤波电路的第一输入端、连接第二电容的另一端、第四开关的另一端和第一MOS管的栅极;所述第二MOS管的漏极为滤波电路的第二输入端、连接第四电容的另一端、第八开关的另一端和第二MOS管的栅极;所述第一MOS管的源极连接第三MOS管的漏极和第四MOS管的栅极;所述第二MOS管的源极连接第四MOS管的漏极和第三MOS管的栅极;所述第三MOS管的源极为滤波电路的输出端、连接第四MOS管的源极。
2.根据权利要求1所述的低纹波开关电容共模反馈电路,其特征在于,所述第一电容和第三电容的电容值相同,所述第二电容和第四电容的电容值相同。
3.根据权利要求2所述的低纹波开关电容共模反馈电路,其特征在于,所述第一MOS管和第二MOS管为NMOS管;所述第三MOS管和第四MOS管为PMOS管。
4.根据权利要求3所述的低纹波开关电容共模反馈电路,其特征在于,所述第二电容的一端和第四电容的一端分别为全差分运算放大器的两个相位相反的输出端。
5.根据权利要求4所述的低纹波开关电容共模反馈电路,其特征在于,所述共模运算开
关电容电路的第一输出端输出的中间检测电压可表示为:;所述共
模运算开关电容电路的第二输出端输出的中间检测电压可表示为:;
其中,为第二电容一端的电压,为第四电容一端的电压,Vref为共模电平参考电
压,Vb为电流源偏置电压。
6.根据权利要求2所述的低纹波开关电容共模反馈电路,其特征在于,所述第二电容和第四电容的电容值为100fF。
7.根据权利要求2所述的低纹波开关电容共模反馈电路,其特征在于,所述第一MOS管和第二MOS管的衬底接最低电位;所述第三MOS管和第四MOS管的衬底接最高电位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510765104.6A CN105391409B (zh) | 2015-11-11 | 2015-11-11 | 一种低纹波开关电容共模反馈电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510765104.6A CN105391409B (zh) | 2015-11-11 | 2015-11-11 | 一种低纹波开关电容共模反馈电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105391409A CN105391409A (zh) | 2016-03-09 |
CN105391409B true CN105391409B (zh) | 2018-05-08 |
Family
ID=55423308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510765104.6A Active CN105391409B (zh) | 2015-11-11 | 2015-11-11 | 一种低纹波开关电容共模反馈电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105391409B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109787567B (zh) * | 2017-11-10 | 2022-11-11 | 瑞昱半导体股份有限公司 | 用于信号接收器中的双模信号放大电路 |
TWI727547B (zh) * | 2019-12-12 | 2021-05-11 | 國立臺灣大學 | 雜訊抑制器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751956A (zh) * | 2012-08-02 | 2012-10-24 | 电子科技大学 | 一种开关电容共模反馈结构 |
CN203911880U (zh) * | 2014-05-12 | 2014-10-29 | 深圳大学 | 一种由衬底控制的d触发器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101807893A (zh) * | 2010-04-14 | 2010-08-18 | 天津大学 | 大带宽连续时间共模反馈电路的设计方法及其电路 |
CN102394583B (zh) * | 2011-10-28 | 2014-07-16 | 成都华微电子科技有限公司 | 宽带高增益跨导放大器 |
-
2015
- 2015-11-11 CN CN201510765104.6A patent/CN105391409B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751956A (zh) * | 2012-08-02 | 2012-10-24 | 电子科技大学 | 一种开关电容共模反馈结构 |
CN203911880U (zh) * | 2014-05-12 | 2014-10-29 | 深圳大学 | 一种由衬底控制的d触发器 |
Also Published As
Publication number | Publication date |
---|---|
CN105391409A (zh) | 2016-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8648623B2 (en) | High side current sense amplifier | |
CN102307039B (zh) | 可配置片上有源rc滤波装置 | |
CN102722207B (zh) | 一种低压差线性稳压器 | |
CN105406829B (zh) | 一种增益连续可调的可变增益放大器 | |
Padilla-Cantoya et al. | Enhanced grounded capacitor multiplier and its floating implementation for analog filters | |
CN106027030B (zh) | 一种高速高线性全差分跟随器 | |
CN109921756B (zh) | 一种全差分跨导运算放大器 | |
CN104242841B (zh) | 一种高精度的压电陶瓷的驱动放大电路 | |
CN104426491B (zh) | 运算放大电路、主动电极及电生理信号采集系统 | |
CN105391409B (zh) | 一种低纹波开关电容共模反馈电路 | |
US20230013952A1 (en) | Analog front-end circuit for bioelectric sensor | |
CN101839941A (zh) | 信号感测放大器 | |
CN106774572B (zh) | 米勒补偿电路及电子电路 | |
CN103458586B (zh) | 跨导放大器及led恒流驱动电路 | |
CN103580628B (zh) | 基于多输出跨导放大器的仪器放大器 | |
CN107300943A (zh) | 一种偏置电流产生电路 | |
Khatib et al. | New voltage mode universal filter based on promising structure of voltage differencing buffered amplifier | |
CN108199703A (zh) | 导通阻抗控制电路、控制方法以及高线性度的模拟开关 | |
CN110649900A (zh) | 一种高信噪比两级运算放大器 | |
CN105553428B (zh) | 一种运算放大器动态供电电路及供电方法 | |
CN108702135A (zh) | 放大器装置和开关电容积分器 | |
CN103762985B (zh) | 采样保持电路 | |
CN101277094B (zh) | 可补偿偏移电压的运算放大器 | |
CN103279163A (zh) | 高电源电压抑制比无电容低压差电压调节器 | |
CN104953968B (zh) | 半导体电路和放大电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |