CN112313889A - 一种降低混频器与滤波器交互产生的失真的接收器 - Google Patents

一种降低混频器与滤波器交互产生的失真的接收器 Download PDF

Info

Publication number
CN112313889A
CN112313889A CN201980040427.5A CN201980040427A CN112313889A CN 112313889 A CN112313889 A CN 112313889A CN 201980040427 A CN201980040427 A CN 201980040427A CN 112313889 A CN112313889 A CN 112313889A
Authority
CN
China
Prior art keywords
differential
vga
filter
fully
fga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980040427.5A
Other languages
English (en)
Other versions
CN112313889B (zh
Inventor
保罗·R·甘契
马修·R·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN112313889A publication Critical patent/CN112313889A/zh
Application granted granted Critical
Publication of CN112313889B publication Critical patent/CN112313889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1018—Means associated with receiver for limiting or suppressing noise or interference noise filters connected between the power supply and the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H04B1/0035—Channel filtering, i.e. selecting a frequency channel within a software radio system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/005—Analog to digital conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45576—Indexing scheme relating to differential amplifiers the IC comprising input impedance adapting or controlling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/30—Gain control characterized by the type of controlled signal
    • H03G2201/305—Gain control characterized by the type of controlled signal being intermediate frequency signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Circuits Of Receivers In General (AREA)
  • Amplifiers (AREA)

Abstract

所述公开涉及接收器技术，所述接收器具有包括混频器、差分固定增益或可变增益放大器、以及差分滤波器的接收信号路径。所述混频器用于：接收RF信号，接收振荡器信号，以及在一基带频率或中频(intermediate frequency，IF)输出差分下变频信号。所述放大器位于所述混频器的下游，且用于：从所述混频器接收所述差分下变频信号，向其施加增益，以及输出放大差分信号。所述滤波器位于所述放大器的下游，且用于：滤波从所述放大器接收的所述放大差分信号，以及输出滤波差分信号。通过将所述差分滤波器位于所述接收信号路径中所述差分放大器的下游，与所述滤波器位于所述滤波器的上游相比，降低了所述混频器造成的失真。

Description

一种降低混频器与滤波器交互产生的失真的接收器
交叉申请
本申请涉及2018年6月22日提交的申请号为16/015，926共同发明和共同转让的美国专利申请，其内容通过引用结合在本申请中。本申请要求于2018年6月22日提交的、申请号为16/016，081、发明名称为“一种降低混频器与滤波器交互产生的失真的接收器”的美国非临时专利申请的优先权。两个申请的全部内容通过引用结合在本申请中。
技术领域
本公开大体涉及可包含于，例如，无线网络的用户设备(user equipment，UE)或基站(base station，BS)中的射频(radio frequency，RF)信号接收器。
背景技术
包含于无线网络的用户设备(UE)或者基站(BSs)的接收器通常具有接收信号路径。该接收信号路径包括：低噪放大器(low noise amplifier，LNA)，紧随其后的混频器(例如，用于下变频)，紧随其后的跨阻放大器(trans-impedance amplifier，TIA)，紧随其后的模拟滤波器，紧随其后的可变增益放大器(variable gain amplifier，VGA)，紧随其后的模数(analog-to-digital，A/D)转换器，以及紧随其后的数字滤波器。所述TIA用作当前缓冲，以将所述TIA下游的所述滤波器与所述TIA上游的所述混频器隔离开来。然而，该TIA增加了噪音，劣化了所述接收信号路径的线性度，且增加了所述接收信号路径的总功率损耗。
发明内容
根据本公开一方面，接收器包括：分别构成所述接收器的接收信号路径且据此顺序耦合的混频器、差分固定增益放大器(FGA)或可变增益放大器(VGA)、以及差分滤波器。所述混频器用于接收RF信号，接收本振信号，以及在一基带频率或中频(intermediatefrequency，IF)输出差分下变频信号。所述差分FGA或VGA位于所述混频器的下游，且用于：从所述混频器接收所述差分下变频信号，向其施加增益，以及输出放大差分信号。所述差分滤波器位于所述差分FGA或VGA的下游，且用于：接收来自所述差分FGA或VGA的所述放大差分信号，滤波所述放大差分信号，以及输出滤波差分信号。通过将所述差分滤波器位于所述接收信号路径的所述差分FGA或VGA的下游，与所述差分滤波器位于所述差分FGA或VGA的上游相比，降低了所述接收信号路径的失真。进一步地，根据某些实施例，所述接收信号路径上，所述混频器的下游没有跨阻放大器(TIA)，因此，所述接收信号路径没有噪音劣化、线性劣化、以及功率损耗，如果所述接收信号路径上，所述混频器的下游具有TIA，所述TIA可能造成噪音劣化、线性劣化、以及功率损耗。
可选地，在上述任一方面中，所述差分FGA或VGA用于提供一阶频率响应；所述差分滤波器位于所述差分VGA的下游，且用于提供二阶频率响应；以及所述差分FGA或VGA以及所述差分滤波器共同提供三阶低通滤波器频率响应。
可选地，在上述任一方面中，所述差分FGA或VGA为用于提供第一可调增益的差分VGA；所述差分滤波器用于提供第二可调增益；以及所述差分VGA提供的所述第一可调增益以及所述差分滤波器提供的所述第二可调增益独立可调，从而通过分别调整所述第一可调增益以及所述第二可调增益，能够优化所述三阶低通滤波器频率响应的线性度，且能够使得所述接收信号路径的降噪达到优化。
可选地，在上述任一方面中，所述差分FGA或VGA为用于提供第一可调增益的差分VGA；所述差分VGA的配置使得：在所述差分VGA的所述第一可调增益处于一系列不同增益设置时，其一阶频率响应大体保持一致，且其输入阻抗大体保持不变。
可选地，在上述任一方面中，所述差分VGA为全差分VGA，包括：所述全差分VGA的差分输入端，包括负(-)输入端及正(+)输入端；所述全差分VGA的差分输出端，包括正(+)输出端及负(-)输出端；全差分放大器电路，包括差分输入及差分输出，所述差分输入包括负(-)输入及正(+)输入，所述差分输出包括正(+)输出及负(-)输出；第一交叉耦合段，耦合于所述全差分VGA的所述差分输入端以及所述全差分放大器电路的所述负(-)输入之间；以及第二交叉耦合段，耦合于所述全差分VGA的所述差分输入端以及所述全差分放大器电路的所述正(+)输入之间。根据某些实施例，只要所述第一交叉耦合段及所述第二交叉耦合段的一个或多个分量数值之间的设定关系大体保持不变，在保持所述全差分VGA的所述一阶频率响应大体一致及所述全差分VGA的所述输入阻抗大体不变的同时，通过调整所述第一交叉耦合段及所述第二交叉耦合段的所述分量数值，可以调整所述全差分VGA的所述第一可调增益。
可选地，在上述任一方面中，所述差分滤波器位于所述差分VGA的下游，且其配置使得：在所述差分滤波器的所述第二可调增益处于一系列不同设置时，其二阶频率响应大体保持一致，且其输入阻抗大体保持不变。
可选地，在上述任一方面中，所述差分滤波器为全差分滤波器，包括：所述全差分滤波器的差分输入端，包括所述全差分滤波器的负(-)输入端及正(+)输入端；所述全差分滤波器的差分输出端，包括所述全差分滤波器的正(+)输出端及负(-)输出端；全差分滤波器电路，包括差分输入及差分输出，所述差分输入包括负(-)输入及正(+)输入，所述差分输出包括正(+)输出及负(-)输出；第一交叉耦合段，耦合于所述全差分滤波器的所述差分输入端以及所述全差分放大器电路的所述负(-)输入之间；以及第二交叉耦合段，耦合于所述全差分滤波器的所述差分输入端以及所述全差分放大器电路的所述正(+)输入之间。根据某些实施例，只要所述第一交叉耦合段及所述第二交叉耦合段的一个或多个分量数值之间的设定关系大体保持不变，在保持所述全差分滤波器的所述二阶频率响应大体一致及所述全差分滤波器的所述输入阻抗大体不变的同时，通过调整所述第一交叉耦合段及所述第二交叉耦合段的所述分量数值，可以调整所述全差分滤波器的所述第二可调增益。
可选地，在上述任一方面中，所述差分滤波器位于所述差分VGA的下游，且包括具有单一全差分运算放大器、一对反馈电阻、以及一对反馈电容的全差分多反馈(MFB)低通滤波器(LPF)。
根据本公开另一方面，一种用于接收器的方法包括：使用混频器混合RF信号和振荡器信号，以在一基带频率或中频(IF)产生差分下变频信号；使用位于所述混频器下游的差分固定增益放大器(FGA)或可变增益放大器(VGA)，以向所述差分下变频信号施加增益，产生放大差分信号；以及使用位于所述差分FGA或VGA下游的差分滤波器过滤所述放大差分信号，以产生滤波差分信号，其中所述混频器，所述差分VGA，以及所述差分滤波器分别构成了所述接收器的接收信号路径，且据此顺序进行耦合。
可选地，在上述任一方面中，通过使用位于所述接收信号路径的所述差分FGA或VGA的下游的所述差分滤波器，与使用位于所述差分FGA或VGA的上游的所述差分滤波器相比，降低了所述接收信号路径由所述混频器造成的失真。
可选地，在上述任一方面中，未使用所述混频器的下游的跨阻放大器(TIA)进行电流缓冲，因此，所述接收信号路径没有噪音劣化、线性劣化、以及功率损耗，如果使用所述接收信号路径上所述混频器的下游的TIA进行电流缓冲，所述TIA可能造成噪音劣化、线性劣化、以及功率损耗。
可选地，在上述任一方面中，所述差分FGA或VGA为用于提供一阶频率响应及第一可调增益的差分VGA；所述差分滤波器位于所述差分VGA的下游，且用于提供二阶频率响应及第二可调增益；所述差分VGA以及所述差分滤波器共同提供三阶低通滤波器频率响应。
可选地，在上述任一方面中，所述差分FGA或VGA为具有第一可调增益的差分VGA，所述差分滤波器具有可调增益，所述方法也包括：独立调整所述差分VGA提供的所述第一可调增益以及所述差分滤波器提供的所述第二可调增益，从而能够优化所述三阶低通滤波器频率响应的线性度，且能够使得所述接收信号路径的降噪达到优化。
可选地，在上述任一方面中，所述差分FGA或VGA为具有第一可调增益的差分VGA，所述方法也包括：在所述差分VGA的所述第一可调增益处于一系列不同增益设置时，大体保持所述差分VGA的一阶频率响应一致，且大体保持所述差分VGA的输入阻抗不变。
可选地，在上述任一方面中，所述方法也包括：在所述差分滤波器的所述第二可调增益处于一系列不同增益设置时，大体保持所述差分滤波器的二阶频率响应一致，且大体保持所述差分滤波器的输入阻抗不变。
根据本公开另一方面，接收器包括：低噪放大器(LNA)，用于接收来自天线或耦合器的RF信号；所述接收器也包括：混频器，用于接收来自所述LNA的RF信号，接收振荡器信号，以及在一基带频率或中频(IF)输出差分下变频信号。所述接收器还包括：差分固定增益放大器(FGA)或可变增益放大器(VGA)，位于所述混频器下游，且用于：从所述混频器接收所述差分下变频信号，向其施加增益，以及输出放大差分信号；所述接收器还包括：差分滤波器，位于所述差分FGA或VGA的下游，且用于：接收来自所述差分FGA或VGA的所述放大差分信号，滤波所述放大差分信号，以及输出滤波差分信号。所述接收器也包括：模数转换器(A/D)，位于所述差分滤波器的下游，且用于将所述滤波差分RF信号转换至数字信号。在此实施例中，所述LNA，所述混频器，所述差分FGA或VGA，所述差分滤波器，及所述A/D分别构成所述接收器的所述接收信号路径。通过将所述差分滤波器位于所述接收信号路径的所述差分FGA或VGA的下游，与所述差分滤波器位于所述差分FGA或VGA的上游相比，降低了所述接收信号路径的失真。
可选地，在上述任一方面中，所述差分FGA或VGA为用于提供一阶频率响应及第一可调增益的差分VGA；所述差分滤波器位于所述差分VGA的下游，且用于提供二阶频率响应及第二可调增益；所述差分VGA以及所述差分滤波器共同提供三阶低通滤波器频率响应；以及所述差分VGA提供的所述第一可调增益以及所述差分滤波器提供的所述第二可调增益独立可调，从而通过分别调整所述第一可调增益以及所述第二可调增益，能够优化所述三阶低通滤波器频率响应的线性度，且能够使得所述接收信号路径的降噪达到优化。
本发明内容旨在简单介绍将在下文实施例中进一步介绍的一系列概念。本发明内容并非旨在识别所述请求标的物的关键特征或者本质特征，也并非旨在协助确定所述请求标的物的范围。所述请求标的物不限于解决背景技术中描述的任何或所有缺陷的实现方式。
附图说明
本公开的各方面通过示例说明，并不限于使用相似标记指示各元素的附图。
图1示出了通信数据的示例无线网络；
图2示出了图1中用户设备(UE)的一个实例的示例性细节；
图3示出了图1中基站(BS)的一个实例的示例性细节；
图4示出了UE或BS中可包括的接收器的示例性细节；
图5示出了现有技术中可包含于接收器，比如，图4示出的所述接收器的全差分多反馈(multi-feedback，MFB)低通滤波器(low pass filter，LPF)；
图6示出了UE或BS中可包括的可替代接收器的示例性细节；
图7示出了现有技术中可包含于接收器，比如，图6示出的所述接收器的全差分多反馈(MFB)低通滤波器(LPF)；
图8示出了根据本技术实施例的接收器，所述接收器可包含于UE或BS，但不限于此；
图9示出了根据本技术实施例的图8中所述接收器的其他细节；
图10及图11示出了根据本技术其他实施例的图8中所述接收器的其他细节；
图12示出了根据本技术各种实施例的用于总结方法的高电平流程图。
具体实施方式
参照所述附图(figure，FIG)，现在来介绍本公开。本公开大体涉及具有包含混频器、全差分FGA或VGA、以及全差分滤波器的接收信号路径的接收器。所述混频器用于：接收RF信号，接收振荡器信号，以及输出所述信号的差分调频版本，例如，差分下变频信号。所述FGA或VGA位于所述混频器的下游，且用于：从所述混频器接收所述信号的差分调频版本，向其施加增益，以及输出放大差分信号。所述滤波器位于所述FGA或VGA的下游，且用于：接收来自所述FGA或VGA的所述放大差分RF信号，滤波所述放大差分信号，以及输出滤波差分信号。通过将所述全差分滤波器位于所述接收信号路径的所述全差分FGA或VGA的下游，与所述滤波器位于所述FGA或VGA的上游相比，降低了失真。
可以理解，本公开所述实施例能够以诸多不同的形式实现，权利要求的范围不应视作限于此处所述实施例。提供这些实施例，旨在使得本公开透彻而全面，且向本领域技术人员全面传达本发明实施例的概念。事实上，本公开旨在覆盖包括在由所附权利要求书限定的本公开的精神和范围内的这些实施例的替代物、修改、和等同物。此外，在本公开所述实施例的下述详细描述中，提供了无数具体细节以便于透彻理解。然而，本领域普通技术人员可以清楚理解，没有这些具体细节，本公开所述实施例也可以实现。
在详细描述根据本技术实施例的具有依次包含混频器、全差分VGA、以及全差分滤波器的接收信号路径的接收器前，图1用于描述用于数据通信的示例性无线网络，图2用于描述图1中用户设备(UE)的一实例的示例性细节，以及图3用于描述图1中基站(BS)的一实例的示例性细节。此外，图4用于描述可包含于UE或BS中的接收器的示例性细节。
参照图1，图1示出了用于数据通信的示例性无线网络。所述通信系统100包括，例如，用户设备110A、110B、及110C，无线接入网络(radio access network，RAN)120A、120B，核心网络130，公用交换电话网(public switched telephone network，PSTN)140，因特网150，以及其他网络160。其他或可替代网络包括包含了企业内部网的专用和公用数据包网络。虽然所述附图中示出了一定数量的所述组件或者元件，所述系统100可包括任意数量的所述组件或者元件。
在一实施例中，所述无线网络可以为包括至少一个5G基站的第五代(fifthgeneration，5G)网络，所述基站使用正交频分复用(orthogonal frequency-divisionmultiplexing，OFDM)和/或非OFDM以及小于1ms(例如，100或者200微秒)的传输时间间隔(transmission time interval，TTI)，以与所述通信设备通信。基站一般可用于指任何所述eNB及所述5G BS(gNB)。此外，所述网络还可包括用于处理通过所述至少一个eNB或者gNB从所述通信设备接收的信息的网络服务器。
系统100使得多个无线用户传输并接收数据和其他内容。系统100可以实现一个或多个信道接入方法，例如但不限于码分多址(code division multiple access，CDMA)、时分多址(time division multiple access，TDMA)、频分多址(frequency divisionmultiple access，FDMA)、正交FDMA(OFDMA)、或单载波FDMA(SC-FDMA)。
用户设备(UE)110A、110B、和110C可单独称为UE 110，或统称为UE 110，且用于在系统100中操作和/或通信。例如，UE 110可用于发送和/或接收无线信号或有线信号。每个UE 110代表任何合适的终端用户设备，并且可以包括(或可以被称为)用户设备、无线发送/接收单元(UE)、移动站、固定或移动用户单元、寻呼机、蜂窝电话、个人数字助理(personaldigital assistant，PDA)、智能手机、笔记本电脑、计算机、触摸板、无线传感器，可穿戴设备、或消费电子设备。
在所描述的实施例中，RAN 120A、120B分别包括一个或多个基站(BS)170A、170B。RAN 120A和120B可单独称为RAN 120，或统称为RAN 120。类似地，基站(BS)170A和170B可单独称为基站(BS)170，或者统称为基站(BS)170。每一个BS 170用于与UE 110中的一个或多个无线连接，以访问核心网络130、PSTN 140、因特网150、和/或其他网络160。例如，基站(BS)170可以包括若干公知设备中的一个或多个，例如，基站收发信台(base transceiverstation，BTS)、NodeB(NB)、演进NodeB(evolved NodeB，eNB)、下一(第五)代(5G)NodeB(gNB)、家庭基站(Home NodeB)、家庭基站(Home eNodeB)、站点控制器、接入点(accesspoint，AP)、无线路由器，服务器、路由器、交换机，或具有有线或无线网络的其他处理实体。
在一个实施例中，BS 170A形成RAN 120A的一部分，RAN 120A可以包括一个或多个其他BS 170、元件、和/或设备。类似地，BS 170B形成RAN 120B的一部分，RAN 120B可以包括一个或多个其他BS 170、元件、和/或设备。每一个BS 170在特定地理区域(有时称为“小区”)内工作以发送和/或接收无线信号。在一些实施例中，可以采用多输入多输出(multiple-input multiple-output，MIMO)技术，对于每个小区具有多个收发器。
BS 170使用无线通信链路通过一个或多个空口(未示出)与一个或多个UE 110通信。空口可以利用任何合适的无线接入技术。
可以理解，系统100可以使用多信道接入功能，其中包括BS 170和UE 110用于实现长期演进无线通信标准(Long Term Evolution，LTE)、LTE-Advanced(LTE-A)、和/或LTE多媒体广播多播服务(Multimedia Broadcast Multicast Service，MBMS)的方案等。在其它实施例中，基站170和用户设备110A至110C用于实现UMTS、HSPA、或HSPA+标准和协议。当然，可以利用其他多址方案和无线协议。
RAN 120与核心网络130通信，以向UE 110提供语音、数据、应用、基于IP的语音(Voice over Internet Protocol，VoIP)、或其他服务。可以理解，RAN 120和/或核心网络130可以与一个或多个其他RAN(未示出)直接或间接通信。核心网130还可以用作其它网络(例如，PSTN140、因特网150、和其它网络160)的网关接入。另外，UE 110中的一些或全部可以包括用于使用不同的无线技术和/或协议通过不同的无线链路与不同的无线网络通信的功能。
RAN 120还可以包括毫米波和/或微波接入点(AP)。AP可以是BS 170的一部分或者可以位于远离BS 170的位置。AP可以包括但不限于能够进行mmW通信的连接点(mmW CP)或BS 170(例如，mmW基站)。mmW AP可以在频率范围(例如，24GHz至100GHz)内发射和接收信号，但是不需要在整个范围内工作。如本文所使用的，术语基站用于指代基站和/或无线接入点。
尽管图1示出了通信系统的一个示例，可以对图1进行各种改变。例如，通信系统100可以包括任何数量的用户设备、基站、网络、或具有任何合适配置的其他组件。还应理解，术语用户设备可以指代任何类型的在蜂窝或移动通信系统中与无线网络节点通信的无线设备。用户设备的非限制性示例包括：目标设备、设备到设备(device-to-device，D2D)用户设备、机器类型的用户设备或能够进行机器到机器(machine-to-machine，M2M)通信的用户设备、笔记本电脑、PDA、iPad、平板电脑、移动终端，智能手机、笔记本电脑嵌入式设备(laptop embedded equipped，LEE)、笔记本电脑载入设备(laptop mounted equipment，LME)、和USB加密狗。
图2示出了可以实现根据本公开的方法和教导的UE 110的示例性细节。UE 110可以是，例如，移动电话，还可以是其他示例中的其他设备，例如，台式计算机、膝上型计算机、平板电脑、手持计算设备，汽车计算设备、和/或其他计算设备。如图(FIG)所示，示例性UE110示出为包括至少一个发射器202、至少一个接收器204、存储器206、至少一个处理器208、和至少一个输入/输出设备212。处理器208可以实现UE 110的各种处理操作，例如，处理器208可以执行信号编码、数据处理、功率控制、输入/输出处理、或使UE 110能够在系统100中操作的任何其他功能(图1)。处理器208可以包括用于执行一个或多个操作的任何合适的处理或计算设备。例如，处理器208可以包括微处理器、微控制器、数字信号处理器、现场可编程门阵列、或专用集成电路。
发射器202可用于调制数据或其它内容，以通过至少一个天线210来传输。发射器202还可以用于在将RF信号提供给天线210进行传输之前，对这些信号进行放大、滤波、和频率转换。发射器202可以包括任何合适的结构，以生成用于无线传输的信号。
接收器204可用于解调由至少一个天线210接收的数据或其他内容。接收器204还可以用于放大、滤波、和频率转换经由天线210接收的RF信号。接收器204可以包括用于处理无线接收的信号的任何合适结构。天线210可以包括用于发射和/或接收无线信号的任何合适结构。同一天线210可用于发射和接收RF信号，或者可替代地，不同的天线210可用于发射信号和接收信号。
可以理解，UE 110可以使用一个或多个发射器202，UE 110可以使用一个或多个接收器204，UE 110可以使用一个或多个天线210。尽管示出为单独的块或部件，至少一个发射器202和至少一个接收器204可以组合到收发器中。相应地，图2可以不显示针对发射器202的单独块和针对接收器204的单独块，而是显示用于收发器的单个块。
UE 110还包括一个或多个输入/输出设备212。输入/输出设备212便于与用户的交互。每个输入/输出设备212包括用于向用户提供信息或从用户接收信息的任何合适结构，例如，扬声器，麦克风，小键盘，键盘，显示器、或触摸屏。
另外，UE 110包括至少一个存储器206。存储器206存储由UE 110使用、生成或收集的指令和数据。例如，存储器206可以存储由处理器204执行的软件或固件指令以及用于减少或消除输入信号的干扰的数据。每个存储器206包括任何合适的易失性和/或非易失性存储和检索设备。可以使用任何合适类型的存储器，例如，随机存取存储器(random accessmemory，RAM)、只读存储器(read-only memory，ROM)、硬盘、光盘、用户识别模块(Subscriber Identity Module，SIM)卡、记忆棒、安全数字(secure digital，SD)存储卡等。
图3示出了可以实现本公开的方法和教导的示例性BS 170。如图所示，BS 170包括：至少一个处理器308、至少一个发射器302、至少一个接收器304、一个或多个天线310、和至少一个存储器306。处理器308实现BS 170的各种处理操作，例如信号编码、数据处理、功率控制、输入/输出处理、或任何其他功能。每个处理器308包括用于执行一个或多个操作的任何合适的处理或计算设备。每个处理器308可以包括，例如，微处理器、微控制器、数字信号处理器、现场可编程门阵列、或专用集成电路。
每个发射器302包括任何合适结构，用于生成信号以无线传输到一个或多个UE110或其他设备。每个接收器304包括任何合适结构，用于处理从一个或多个UE 110或其他设备无线接收的信号。尽管示出为单独的块或组件，至少一个发射器302和至少一个接收器304可以组合成收发器。每个天线310包括用于发射和/或接收无线信号的任何合适结构。虽然这里示出一个共同天线310耦合到发射器302和接收器304，一个或多个天线310可以耦合到发射器302，且一个或多个单独的天线310可以耦合到接收器304。每个存储器306包括任何合适的易失性和/或非易失性存储和检索设备。
本文描述的本技术的某些实施例可以使用硬件、软件、或硬件和软件的组合来实现。所使用的软件存储于上述处理器可读存储设备中的一个或多个，以编程一个或多个处理器以执行本文所述的功能。处理器可读存储设备可以包括计算机可读介质，例如，易失性和非易失性介质、可移动和不可移动介质。作为示例，但不构成限制，计算机可读介质可以包括计算机可读存储介质和通信介质。计算机可读存储介质可以以任何用于存储诸如计算机可读指令、数据结构、程序模块或其他数据的信息的方法或技术实现。计算机可读存储介质的示例包括RAM、ROM、EEPROM、闪存或其他存储技术、CD-ROM、数字多功能磁盘(digitalversatile disk，DVD)或其他光盘存储、磁带盒、磁带、磁盘存储器或其它磁存储设备，或可用于存储所需信息并可由计算机访问的任何其他介质。计算机可读介质不包括传播、调制或瞬态信号。
通信介质典型地包括：计算机可读指令、数据结构、程序模块、或传播、调制或瞬态数据信号中的其它数据，并且包括任何信息下发介质。瞬态数据信号是载波或其他传输机制等。术语“调制数据信号”是指其一个或多个特征被设置或改变以在信号中编码信息的信号。作为示例，但不构成限制，通信介质包括有线介质，例如，有线网络或直接有线连接，以及无线介质，例如，RF和其他无线介质。上述任何一种的组合也包括在计算机可读介质的范围内。
在可替代实施例中，可以用专用硬件逻辑组件替换部分或全部软件。作为示例，但不构成限制，可以使用的示例性硬件逻辑组件包括现场可编程门阵列(Field-programmable Gate Array，FPGA)、专用集成电路(Application-specific IntegratedCircuit，ASIC)，专用标准产品(Application-specific Standard Product，ASSP)、片上系统(System-on-a-chip)、复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)、专用计算机等。在一实施例中，实现一个或多个实施例的软件(存储在存储设备上)用于编程一个或多个处理器。一个或多个处理器可以与一个或多个计算机可读介质/存储设备、外围和/或通信接口进行通信。
图4示出了接收器404的示例性细节，该接收器可以是UE 110中包括的接收器204(如图2所示)或BS 170中包括的接收器304(如图3所示)，但不限于此。参考图4，接收器404被示为包括接收射频(RF)信号的输入406，因此，输入406也可以称为RF输入406。RF输入406可以耦合到天线(例如，210或310)或耦合器，但不限于此。RF输入406接收到的RF信号被提供给可以具有可调增益的低噪放大器(LNA)408。LNA 408放大其接收的相对低功率的RF信号，且不会显著降低信号的信噪比(signal-to-noise ratio，SNR)。由LNA408输出的放大RF信号被提供给混频器410。混频器410除了从LNA 408接收放大的RF信号外，还接收振荡器信号(例如，来自本地振荡器，未示出)，并且调整放大的RF信号的频率，例如，从第一频率调整到低于第一频率的第二频率。更具体地，混频器410可以是下混频器(DN MIX)，其将放大的信号从相对高频下变频到基带频率或从基带频率偏移的中频(IF)。
仍然参照图4，从混频器410输出的下变频信号被提供给跨阻放大器(TIA)412。TIA412用作电流缓冲器，以将TIA 412下游的多反馈(MFB)滤波器414与TIA 412上游的混频器410隔离。MFB滤波器414低通滤波下变频信号，以滤除不需要的高频信号分量，例如HF噪声。从MFB滤波器414输出的滤波信号被提供给可变增益放大器(VGA)416。该可变增益放大器(VGA)416用于对信号进行放大，然后将信号提供给将信号从模拟信号转换为数字信号的模数转换器(A/D)418。然后，将从A/D 418输出的数字信号提供给数字滤波器420。数字滤波器420执行附加滤波以去除带外信号分量，并衰减来自A/D 418的量化能量。然后，将从数字滤波器420输出的滤波数字信号提供给数字滤波器420下游的数字电路。该数字电路可以包括，例如，数字信号处理器(DSP)，但不限于此。可以使用相同的DSP或不同的DSP来实现数字滤波器420。
在图4中，TIA 412、MFB滤波器414、和VGA 416被示为全差分电路，因为它们各自具有差分输入和差分输出。相比之下，LNA 408被示为具有单端输入和单端输出，混频器410被示为具有单端输入和差分输出，且A/D 418被示为具有差分输入和单端输出。然而，应注意，LNA 408可替代地可以具有单端输入和差分输出，或者差分输入和差分输出。类似地，混频器410可替代地可以是具有差分输入和差分输出的全差分混频器，且A/D 418可以是具有差分输入和差分输出的全差分A/D。在本文所描述的实施例的范围内，也可以有其他变化。
图5示出了现有技术的全差分多反馈(MFB)低通滤波器(LPF)的示例性细节。该滤波器可以包括在接收器(例如，图4中示出的接收器)中，且位于接收信号路径上的TIA(例如，图4中最初示出的TIA 412)的下游。更具体地，MFB LPF 502可以用作图4中所示的MFB滤波器414。图5还用于示出在TIA(例如，图4中最初示出的TIA 412)下游包括该MFB LPF是如何能够增加接收信号路径的噪声、降低接收信号路径的线性度、以及增加由接收信号路径引起的总功耗。MFB LPF 502是一个全差分滤波器，因为其包括差分输入和差分输出。再次参照图4，可以认为接收信号路径包括在RF输入406和A/D 418之间延伸的模拟信号路径。
再次参考图5，全差分MFB LPF 502(在本文中，也可以更简洁地称为MFB滤波器502)被示为具有差分输入端，包括负(-)输入端504和正(+)输入端506。MFB滤波器502也被示为具有差分输出端，包括正(+)输出端508和负(-)输出端510。MFB滤波器502包括具有差分输入和差分输出的全差分运算放大器(运算放大器)518，其中差分输入包括负(-)输入513和正(+)输入515，差分输出包括正(+)输出519和负(-)输出521。负输入也称为反相输入，正输入也称为非反相输入。同样，负输出也称为反相输出，正输出也称为非反相输出。MFB滤波器502是全差分滤波器，因为其包括差分输入和差分输出。
在MFB滤波器502中，运算放大器518的正(+)输出519通过电容值为Cf的反馈电容器组件542连接到运算放大器518的负(-)输入513。运算放大器518的负(-)输出521通过具有与反馈电容器组件542相同的电容值Cf的反馈电容器组件546连接到运算放大器518的正(+)输入515。MFB滤波器502还包括反馈电阻器组件541和545，其各自具有相同的电阻值Rf。反馈电阻器组件541的一端连接到运算放大器518的正(+)输出519，且反馈电阻器541的另一端连接到电容值为C0/2的电容器组件548的其中一端。反馈电阻器组件545的一端连接到运算放大器518的负(-)输出521，且反馈电阻器组件545的另一端连接到电容器组件548的另一端。电阻值为R0的电阻器组件543的一端连接到运算放大器518的负(-)输入513，且电阻器组件543的另一端连接到电容器组件548的其中一端。电阻值为R0的电阻器组件547的一端连接到运算放大器518的正(+)输入515，且电阻器组件547的另一端连接到电容器组件548的另一端。电阻值为R1的电阻器组件524耦合在MFB滤波器502的负输入端504和电容器组件548的其中一端之间。具有与电阻器组件524相同的电阻值R1的电阻器组件526耦合在MFB滤波器502的正输入端506和电容器组件548的另一端之间。
全差分MFB LPF 502的Vo(s)/Vi(s)如下等式(1A)所示：
Figure BDA0002839025110000091
Vi(s)是差分输入信号的电压，
Vo(s)是差分输出信号的电压，
Gain等于Rf/R1，
R0是电阻器组件543和547中每个的电阻，
R1是电阻器组件524和526中每个的电阻，
Rf是反馈电阻器组件541和545中每个的电阻，
Cf是反馈电容器组件542和546中每个的电容，
C0是电容器组件548的电容的两倍，以及
s是表示复频率的变量。
仍然参考图5，标记为512的虚线框内的电路可以统称为具有差分输入和差分输出的全差分滤波器电路512，其中差分输入包括负(-)输入514和正(+)输入516，且差分输出包括正(+)输出520和负(-)输出522。全差分滤波器电路512可以更一般地称为全差分信号处理电路。从图5可以看出，具有相同电阻值R1的电阻器组件524和526连接在MFB滤波器502的差分输入端504、506和全差分滤波器电路512的差分输入514、516之间。
仍然参考图5，其中所示的接收信号路径部分还包括MFB滤波器502的上游的TIA412(如图4所示)。TIA 412被示为具有包括负(-)输入端554和正(+)输入端556的差分输入端的全差分TIA。全差分TIA 412还被示为具有包括正(+)输出端558和负(-)输出端560的差分输出端。如上所述，TIA 412充当电流缓冲器，以将TIA 412下游的MFB滤波器502(图4中的414)与TIA 412上游的混频器410(如图4所示)隔离。在图5中，全差分TIA 412的输出阻抗由阻抗值分别为R_TIA的电阻器564和566示出。换句话说，电阻器564和566不是分立电阻器，而是表示TIA 412的输出阻抗。由电阻器564表示的TIA阻抗部分与电阻值为R1的MFB滤波器502的电阻器524串联，且由电阻器566表示的TIA阻抗部分与电阻值也为R1的MFB滤波器502的电阻器526串联。由于串联电阻器采用加法，在使用图5所示配置的情况下，上面等式(1A)中的R1值实际上是R1+R_TIA的和。这造成DC增益误差并造成与MFB滤波器502相关联的频率响应的失真，从而对MFB滤波器502的传递函数产生不利影响。接收信号路径内的TIA 412也对接收信号路径产生附加的不利影响。例如，TIA 412增加了整体接收信号路径的噪声。另外，TIA 412降低整体接收信号路径的线性度。TIA 412还增加了整体接收信号路径的总功耗。此外，在使用图5所示的配置的情况下，MFB滤波器502的增益实际上等于Rf/(R1+R_TIA)，并非等于Rf/R1，因为串联电阻器R_TIA和R1采用加法。
为了减少并优选地消除TIA 412对接收信号路径的不利影响，可以从接收信号路径移除TIA 412，如图6所示的示例性接收器604所示。更具体地，图6示出了接收器604的示例性细节，其可以是UE 110中包括的接收器204(如图2所示)或BS 170中包括的接收器304(如图3所示)，但不限于此。图6中与图4相同的元件或块在图6的标记与图4相同，无需再次描述。图6和图4之间的比较显示，图6中的接收器604与图4中的接收器404之间的唯一区别是，TIA 412(位于图4中的混频器410和MFB滤波器414之间)不包括在接收器604中。相应地，接收器604可以被称为TIA旁路接收器604。
图7示出了图6所示的包括混频器410和MFB滤波器414的接收信号路径部分的示例性细节，其中MFB滤波器414使用上文参考图5讨论的MFB滤波器502的具体实现方式来实现。图7中与图5中相同的元件或块在图7的标记与图5相同，无需再次描述。
参照图7，其中所示的接收信号路径部分还包括MFB滤波器502的上游的混频器410(如图4所示)。混频器410被示为具有输入端754和包括正(+)输出端758和负(-)输出端760的差分输出端的差分混频器。混频器410可以不具有单个输入端754，而是具有包括负(-)输入端和正(+)输入端的差分输入端的全差分混频器。在图7中，混频器410的输出阻抗由阻抗值分别为R_MIX的电阻器764和766示出。由电阻器764表示的混频器阻抗部分与电阻值为R1的MFB滤波器502的电阻器524串联，且由电阻器766表示的混频器阻抗部分与电阻值为R1的MFB滤波器502的电阻器526串联。由于串联电阻采用加法，在使用图7所示配置的情况下，上面等式(1A)中的R1值实际上是R1+R_MIX的和。这造成DC增益误差且造成与MFB滤波器502相关联的频率响应的失真，从而对MFB滤波器502的传递函数产生不利影响。图5和7所示的示例性接收信号路径部分的另一缺点是MFB滤波器502具有固定增益，这限制了接收信号路径的增益设置的精细度。
根据本技术的某些实施例，为了减少并优选地消除由于混频器410在接收器的接收信号路径内紧靠MFB滤波器414的上游而产生的某些不利影响，颠倒VGA 416和MFB滤波器414的顺序，如图8所示。更具体地，图8示出了接收器804的示例性细节，该接收器可以是UE110中包括的接收器204(如图2所示)或BS 170中包括的接收器304(如图3所示)，但不限于此。图8中与图4和图6相同的元件或块在图8中的标记与图4和图6相同，无需再次描述。在图8中，在FGA或VGA 816上示出一个虚线箭头，表示该块可以具有可变增益，也可以不具有可变增益。类似地，在图8中，在MFB滤波器414上示出了虚线箭头，表示该块可以具有可变增益，也可以不具有可变增益。FGA或VGA 816是全差分放大器，因为其包括差分输入和差分输出。
更具体地说，图8示出了根据本技术的某些实施例的接收器804。参照图8，接收器804被示为包括接收射频(RF)信号的输入406，因此，输入406也可以被称为RF输入406。RF输入406可以耦合到天线或耦合器，但不限于此。由RF输入406接收的RF信号被提供给可具有可调增益的LNA408。LNA 408放大其接收的相对低功率RF信号，且不显著降低信号的信噪比(SNR)。由LNA408输出的放大RF信号被提供给混频器410。混频器410除了从LNA 408接收放大的RF信号外，还接收振荡器信号(例如，来自本地振荡器，未示出)，并且调整放大的RF信号的频率，例如，从第一频率调整到低于第一频率的第二频率。更具体地，混频器410可以是下混频器(DN MIX)，将放大的RF信号从相对高频下变频到基带频率或从基带频率偏移的中频(IF)。
仍然参考图8，从混频器410输出的下变频信号被示为提供给固定增益放大器(FGA)或VGA 816(例如，VGA 416)。固定增益放大器(FGA)或VGA 816用于在下变频信号被MFB滤波器414滤波之前，放大该信号。MFB滤波器414低通滤波由FGA或VGA 816输出的放大下变频信号，以滤除不需要的高频信号分量，例如HF噪声。根据实现方式，MFB滤波器414可以具有固定增益，或者可替代地，可以具有可调增益(其也可以被称为可变增益)。从MFB滤波器414输出的滤波放大信号被提供给将信号从模拟信号转换为数字信号的A/D 418。然后，将从A/D 418输出的数字信号提供给数字滤波器420，数字滤波器420执行附加滤波以去除带外信号分量并衰减来自A/D 418的量化能量。然后，将由数字滤波器420输出的滤波数字信号提供给数字滤波器420下游的数字电路。该数字电路可以包括，例如，数字信号处理器(DSP)，但不限于此。可以使用相同的DSP或不同的DSP来实现数字滤波器420。
图9示出了根据本技术一个实施例的图8所示的接收器804的附加细节，其中FGA或VGA 816(如图8所示)被实现为FGA 902，MFB LPF滤波器414(如图8所示)被实现为固定增益MFB LPF滤波器502(最初如图5所示)。更具体地，图9示出了混频器410下游的FGA 816的示例性细节和FGA 902的下游的MFB滤波器502的示例性细节。如图9所示，MFB滤波器414使用上文中首先参考图5描述的MFB滤波器502来实现，因此，可以从图5的上述讨论中理解MFB滤波器502的细节，无需在图9的讨论中重复。
图9中，FGA或VGA 816被实现为全差分放大器902。全差分放大器902在本文中也可以更简洁地称为放大器902，且被示为具有包括负(-)输入端904和正(+)输入端906的差分输入端。VGA 902还被示为具有包括正(+)输出端908和负(-)输出端910的差分输出端。VGA902包括具有差分输入和差分输出的全差分运算放大器918，其中差分输入包括负(-)输入913和正(+)输入915，差分输出包括正(+)输出919和负(-)输出921。放大器902是全差分放大器，因为其包括差分输入和差分输出。
在VGA 902中，运算放大器918的正(+)输出919通过电容值为Cf'的反馈电容器组件942连接到运算放大器918的负(-)输入913。运算放大器918的负(-)输出921通过具有与反馈电容器组件942相同的电容值Cf'的反馈电容器组件946连接到运算放大器918的正(+)输入915。VGA 902还包括分别具有相同的电阻值Rf'的反馈电阻器组件941和945。反馈电阻器组件941与反馈电容器组件942并联，因此，运算放大器918的正(+)输出919也通过电阻值为Rf'的反馈电阻器组件941连接到运算放大器918的负(-)输入913。反馈电阻器组件945与反馈电容器组件946并联，因此，运算放大器918的负(-)输出921也通过具有与反馈电阻器组件941相同的电阻值Rf'的反馈电阻器组件945连接到运算放大器918的正(+)输入915。在放大器902具有固定增益的情况下，放大器902也可以被称为FGA 902。
仍然参考图9，标记为912的虚线框内的电路可以统称为具有差分输入和差分输出的全差分增益电路912，其中差分输入包括负(-)输入914和正(+)输入916，且差分输出包括正(+)输出920和负(-)输出922。全差分滤波器电路912可以更一般地称为全差分信号处理电路。在图9中，电阻值为R1′的电阻器924耦合在放大器902的负(-)输入端904和全差分滤波器电路912的负(-)输入914之间，负(-)输入914与运算放大器918的负(-)输入913是相同的节点。类似地，电阻值为R1′的电阻器926耦合在放大器902的正(-)输入端906和全差分滤波器电路912的正(+)输入916之间，正(+)输入916与运算放大器918的正(+)输入915是相同的节点。
全差分放大器902的Vo(s)/Vi(s)如下等式(2A)所示：
Figure BDA0002839025110000121
Vi(s)是差分输入信号的电压，
Vo(s)是差分输出信号的电压，
Gain等于Rf'/R1'，
Rf'是反馈电阻器组件941和945中每个的电阻，
Cf'是反馈电容器组件942和946中每个的电容，以及
s是表示复频率的变量。
在图9中，混频器410的输出阻抗由阻抗值各自为R_MIX的电阻器764和766示出，也如图7所示。换句话说，电阻器764和766不是分立电阻器，而是表示混频器410的输出阻抗。由电阻器764表示的混频器阻抗部分与放大器902的电阻值为R1'的电阻器924串联，且由电阻器766表示的混频器阻抗部分与放大器902的电阻值为R1'的电阻器926串联。由于串联电阻采用加法，在使用图9所示的配置的情况下，上面等式(2A)中的R1'的值实际上是R1'+R_MIX的和，因此，VGA的增益实际上是Rf'/(R1'+R_MIX)。有益地，添加到R1'的R_MIX阻抗仅影响放大器902的DC增益，且在混频器-放大器接口处添加的R_MIX阻抗不会增加接收信号路径的失真，因为由于运算放大器918的输入913和916处的虚拟接地节点连接914和916，等式(2A)中指示的传输特性独立于放大器输入阻抗R1'。
再次参照图8，根据本技术的某些实施例，可以在FGA或VGA 816和/或MFB滤波器414中的一个或两个中提供接收器804的增益控制。换句话说，FGA或VGA 816和MFB滤波器414可以提供级联增益级。在某些实施例中，FGA或VGA 816实现为具有可变增益的VGA。另外，或者可替代地，MFB滤波器414根据实现方式可以具有固定增益或可变增益。有益地，通过将FGA或VGA 816放置在接收信号路径内MFB滤波器414的上游，使得混频器的差分输出信号被提供给FGA或VGA 816的差分输入端(并非如图6所示提供给MFB滤波器414的差分输入端)。因此，提供了一种改进的增益排列，进一步消除了由于混频器410和MFB滤波器414之间的交互而增加的失真。
根据本技术的某些实施例，例如，图9和10所示实施例，MFB滤波器414上游的FGA或VGA 816共同提供三阶低通滤波器响应，该三阶低通滤波器响应进一步提供了期望基带频率或偏移基带频率的期望中频(IF)的选择性。更详细地，全差分FGA或VGA 816(或更具体地，全差分FGA 902或VGA 1002)用于提供一阶频率响应和第一增益，且全差分FGA或VGA下游的全差分MFB滤波器414(或更具体地，全差分固定增益MFB滤波器502或可变增益MFB滤波器1032)用于提供二阶频率响应和第二增益，第二增益根据实现方式可以是固定的或可调的。
参考图9，FGA或VGA 816实现为具有固定增益的放大器902，因此，当具有固定增益时，块902可以被称为FGA 902。在放大器902具有固定增益时，反馈电阻器941和945的电阻值Rf'是固定的，且输入电阻器924和926的电阻值R1'也是固定的。然而，如果想使放大器902成为可变增益放大器，则放大器902在不同增益设置时应具有大体相同(即，大体一致)的频率响应和大体相同(即，大体不变)的输入阻抗。
使图9中的放大器902具有可变增益的一种方法是：使放大器902中包括的至少一些无源器件具有可调值。在图9所示的实施例中，为了调整放大器902的增益，同时保持大体相同(即，大体一致)的频率响应以及大体相同(即，大体不变)的输入阻抗，需要调整反馈电阻器组件941和945以及反馈电容器组件942和946。然而，控制这四个无源器件所需的复杂电路将显著增加放大器902所需的管芯区域和成本，特别是如果放大器902具有几种不同的带宽模式。此外，分量值之间的关系在不同增益设置时并非线性，这增加了保持大体相同频率响应的难度。下面参考图10描述提供具有可变增益的放大器的优选技术，同时保持大体相同(即，大体一致)的频率响应以及大体相同(即，大体不变)的输入阻抗。
MFB滤波器502可以具有固定增益，该增益可以是或不是均一增益，或者可以具有可调增益。在MFB滤波器502具有固定增益时，图9所示的MFB滤波器502的无源器件可以具有固定值。在MFB滤波器502具有可调增益时，MFB滤波器在不同增益设置时具有大体一致的频率响应和大体不变的输入阻抗是可取的。然而，为了调整MFB滤波器502的增益，同时在不同增益设置时保持大体一致的频率响应，需要调整MFB滤波器502中包括的9个无源器件中的至少5个无源器件，包括反馈电阻器组件541和545、反馈电容器组件542和546、和电容器组件548。然而，即使MFB滤波器502的9个无源器件中的这5个无源器件被调整以保持不同增益设置时大体一致的频率响应，MFB滤波器502的输入阻抗在不同增益设置时会显著改变，这是典型地不可取的。
为了调整MFB滤波器502的增益，同时保持大体相同(即，大体一致)的频率响应以及大体相同(即，大体不变)的输入阻抗，需要调整MFB滤波器502中包括的9个无源器件中的至少6个无源器件，包括反馈电阻器组件541和545、反馈电容器组件542和546、及电阻器组件524和526。然而，控制9个无源器件中的至少6个无源器件所需的复杂电路将显著增加MFB滤波器502所需的管芯区域和成本，特别是如果MFB滤波器502具有几种不同的带宽模式。此外，不同增益设置时分量值之间的关系非线性，这增加了在不同增益设置时保持大体相同的频率响应以及大体相同的输入阻抗的难度。下面参考图10描述提供具有可变增益的MFB滤波器的优选技术，同时保持大体相同(即，大体一致)的频率响应以及大体相同(即，大体不变)的输入阻抗。
如本文所用术语，电阻器组件可包括单个电路元件，例如单个电阻器，或多个电路元件或子元件，例如连接在电阻器网络中的多个电阻器，但不限于此。例如，电阻为1千欧的电阻器组件可以使用一个1千欧姆电阻器、两个串联的500欧姆电阻器、或两个并联的2千欧姆电阻器来实现，但不限于此。如本文所用术语，电容器组件可包括单个电路元件，例如单个电容器，或多个电路元件或子组件，例如连接在电容器网络中的多个电容器，但不限于此。类似地，如本文所用术语，电感器组件可以包括单个电路元件，或多个电路元件或子组件，例如一个或多个电感器。电阻器、电容器、和电感器是各种无源器件的例子，每一种组件也可以被称为具有阻抗值的阻抗组件。
根据下文参考图10描述的本技术的某些实施例，用两个交叉耦合段1054和1056(如图10所示)替换全差分MFB滤波器502(如图9所示)的电阻器组件524和526。下面将描述使用交叉耦合段1054和1056的益处。另外，或者可替代地，用两个交叉耦合段1024和1026(如图10所示)替换全差分放大器902(如图9所示)的电阻器组件924和926。下面将描述使用交叉耦合段1024和1026的益处。
参照图10，全差分MFB LPF 1032在本文中也可以更简洁地称为MFB滤波器1032，可以用作上文参考图8最初描述的接收器804中的MFB滤波器414。MFB滤波器1032被示为具有包括负(-)输入端1034和正(+)输入端1036的差分输入端。MFB滤波器1032也被示为具有包括正(+)输出端1038和负(-)输出端1036的差分输出端。MFB滤波器1032包括具有差分输入和差分输出的全差分运算放大器1048，其中差分输入包括负(-)输入和正(+)输入，差分输出包括正(+)输出和负(-)输出。MFB滤波器1032也被示为包括具有相同电阻值Rf的反馈电阻器组件1041和1045，反馈电阻器组件1041和1045的连接方式与上文参考图5和9所述的电阻器组件541和545相同。MFB滤波器1032也被示为包括具有相同电容值Cf的反馈电容器组件1042和1049，反馈电容器组件1042和1049的连接方式与上文参考图5和9所述的电容器组件542和546相同。类似地，具有相同电阻值R0的电阻器组件1043和1047的连接方式与上文参考图5和9所述的电阻器组件543和547相同。此外，电容值为C0/2的电容器组件1058的连接方式与上文参考图5和9所述的电容器组件548相同。MFB滤波器1032是全差分滤波器，因为其包括差分输入和差分输出。
仍然参考图10，标记为1033的虚线框内的电路可以统称为具有差分输入和差分输出的全差分滤波器电路1033，其中差分输入包括负(-)输入1044和正(+)输入1046，差分输出包括正(+)输出1050和负(-)输出1052。全差分滤波器电路1033可以更一般地称为全差分信号处理电路。在图10中，交叉耦合段1054耦合在MFB滤波器1032的差分输入端1034、1036和全差分滤波器电路1033的负(-)输入1044之间。交叉耦合段1054包括电阻值为R1a的电阻器组件1053，并且还包括电阻值为R1b的电阻器组件1055。交叉耦合段1056耦合在MFB滤波器1032的差分输入端1034、1036和全差分滤波器电路1033的正(+)输入1046之间。交叉耦合段1056包括电阻值为R1a(与电阻器组件1053的电阻相同)的电阻器组件1059，并且还包括电阻值为R1b(与电阻器组件1055的电阻相同)的电阻器组件1057。电阻器组件1053、1055、1057、和1059是可调电阻器组件，因此，可以说每个组件具有可调电阻。相应地，可以说电阻器组件1053和1059具有可调电阻值R1a，并且可以说电阻器组件1055和1057具有可调电阻值R1b。
更具体地，根据图10可以理解，交叉耦合段1054包括具有可调电阻值R1a的电阻器组件1053和具有可调电阻值R1b的电阻器组件1055。电阻器组件1053耦合在MFB滤波器1032的负(-)输入端1034和全差分滤波器电路1033的负(-)输入1044之间。电阻器组件1055耦合在MFB滤波器1032的正(+)输入端1036和全差分滤波器电路1033的负(-)输入1044之间。根据图10还可以理解，交叉耦合段1056包括具有可调电阻值R1a的电阻器组件1059和具有可调电阻值R1b的电阻器组件1057。电阻器组件1059耦合在MFB滤波器1032的正(+)输入端1036和全差分滤波器电路1033的正(+)输入1046之间。电阻器组件1057耦合在MFB滤波器1032的负(-)输入端1034和全差分滤波器电路1033的正(+)输入1046之间。术语“电阻值”和“电阻”，术语“电容值”和“电容”、术语“电感值”和“电感”、以及术语“阻抗值”和“阻抗”在这里可以互换使用。
全差分MFB LPF 1032的Vo(s)/Vi(s)如下等式(1B)所示：
Figure BDA0002839025110000151
Vi(s)是差分输入信号的电压，
Vo(s)是差分输出信号的电压，
Gain等于(Rf/R1b)–(Rf/R1a)，
R0是电阻器组件1043和1047中每个的电阻，
R1等于(R1a*R1b)/(R1a+R1b)，
R1a是电阻器组件1053和1059中每个的电阻，
R1b是电阻器组件1055和1057中每个的电阻，
Rf是反馈电阻器组件1041和1045中每个的电阻，
Cf是反馈电容器组件1042和1049中每个的电容，
C0是电容器组件1058的电容的两倍，以及
s是表示复频率的变量。
有益地，仅通过调整电阻R1a(其是交叉耦合段1054的电阻器组件1053和交叉耦合段1056的电阻器组件1059中的每一个的电阻)，以及调整电阻R1b(其为交叉耦合段1054的电阻器组件1055和交叉耦合段1056的电阻器组件1057中的每一个的电阻)，便可以调整全差分MFB LPF 1032的增益，且不会大体影响全差分MFB LPF 1032的频率响应，也不会大体影响全差分MFB LPF 1032的输入阻抗(即，同时保持全差分MFB LPF 1032的频率响应大体一致，且保持全差分MFB LPF 1032的输入阻抗大体不变)。相应地，MFB滤波器的其他7个无源器件(包括反馈电阻器组件1041和1045、反馈电容器组件1042和1049、电阻器组件1043和1047、以及电容器组件1058)不需要调整，并且可以具有固定的分量值。这使得MFB滤波器1032能够在相对较小的管芯区域中实现，增益控制相对容易。为了保持全差分MFB LPF1032的频率响应大体一致和输入阻抗大体不变，需要满足的条件是：保持交叉耦合段1054和1056的分量值之间的设定关系大体不变。全差分MFB LPF 1032的增益与全差分MFB LPF502的增益相同(上文已参考图5和9讨论)，其中R1等于(R1a*R1b)/(R1a+R1b)，该方程称为下面的方程(1C)。更具体地，通过调整可调电阻R1a的值和可调电阻R1b的值(可调电阻R1a的值和可调电阻R1b的值是包括在各交叉耦合段1054和1056中的电阻器组件的电阻值)，可以调整MFB滤波器1032的增益，且保持MFB滤波器1032的频率响应大体一致并保持MFB滤波器1032的输入阻抗大体不变，同时保持以下等式(1C)大体不变：
Figure BDA0002839025110000152
在一个具体的例子中，假设四个可取的增益设置包括14.00dB、10.00dB、6.00dB、和2.00dB的增益。还假设MFB滤波器1032的各交叉耦合段1054、1056保持的大体不变的阻抗为400欧姆。通过将R1a设置为490.58欧姆，将R1b设置为2166.32欧姆，可获得14.00dB的增益。通过将R1a设置为572.27欧姆，将R1b设置为1328.28欧姆，可获得10.00dB的增益。通过将R1a设置为639.44欧姆，将R1b设置为1068.22欧姆，可获得6.00dB的增益。通过将R1a设置为690.59欧姆，将R1b设置为950.60欧姆，可获得2.00dB的增益。如果需要，也可以实现负增益。例如，通过将R1a设置为727.30欧姆，将R1b设置为888.85欧姆，可获得-2.00dB的增益；通过将R1a设置为741.15欧姆，将R1b设置为860.00欧姆，可获得-4.00dB的增益。
在图10的实施例中，运算放大器1048的正(+)输出、全差分滤波器电路1033的正输出1050、和MFB滤波器1032的正输出1038在同一节点上。类似地，在图10的实施例中，运算放大器1048的负(-)输出、全差分滤波器电路1033的负输出1052、和MFB滤波器1032的负输出1036在同一节点上。
全差分MFB LPF 1032是包括交叉耦合段的全差分可调增益设备的一个例子，交叉耦合段可用于调节设备的增益，同时保持设备的输入阻抗大体不变并保持设备的频率响应大体一致。这里使用的术语“设备”可以指芯片、芯片中包含的较大电路的子电路、印刷电路板(PCB)中包括的较大电路的子电路，或者更一般地，可以用来指代电路。如下所述，本技术的进一步实施例包括其它类型的包括交叉耦合段(类似于交叉耦合段1054和1056)的全差分可调增益设备，交叉耦合段可用于调整设备的增益，同时保持设备的输入阻抗大体不变并保持设备的频率响应大体一致。
优选地，调整全差分MFB LPF 1032(和本文所述的其他全差分可调增益设备)的增益，同时保持设备的输入阻抗绝对不变，且保持设备的频率响应绝对一致。但是，在实际实现中，实现起来非常困难，几乎不可能。而调整全差分MFB LPF 1032(和本文所述的其他全差分可调增益设备)的增益，同时保持设备的输入阻抗大体不变，且保持设备的频率响应大体一致，是可实现也是可接受的。本文中使用的术语“大体不变”是指在指定值的+/-10％范围内，本文中使用的术语“大体一致”是指在中值增益设置的响应的+/-10％范围内。例如，如果设备的指定输入阻抗是500欧姆，那么保持输入阻抗大体不变就是将输入阻抗保持在500欧姆+/-10％的范围内，或者更具体地，将输入阻抗保持在450欧姆到550欧姆的范围内。类似地，在实际实现中，保持交叉耦合段(例如，图6中的1054和1056)的分量值之间的设定关系绝对不变可能也无法实现。而保持交叉耦合段(例如，图6中的1054和1056)的分量值之间的设定关系大体不变，是可以实现也可以接受的。其中术语“大体不变”是指在指定值的+/-10％范围内。例如，保持上述等式(1C)中表示的关系大体不变意味着将等式(1C)的结果保持在指定值的+/-10％范围内。例如，如果中值增益设置的等式(1C)的结果是400，那么对于其他增益设置，该值应保持在400+/-10％范围内，或者更具体地，保持在360和440的范围内。在本文的讨论中，术语“不变”可旨在描述的简洁，但可解释为“大体不变”。类似地，术语“相同”可旨在描述的简洁，但可解释为“大体相同”。
图10中还示出了根据本技术一个实施例的具有交叉耦合段1024和1026的全差分VGA1002。全差分VGA 1002在本文中也可以更简洁地称为VGA 1002，可以用作上文参考图8最初描述的接收器804中的VGA 416。VGA 1002被示为具有包括负(-)输入端1004和正(+)输入端1006的差分输入端。VGA 1002还被示为具有包括正(+)输出端1008和负(-)输出端1006的差分输出端。VGA1002包括具有差分输入和差分输出的全差分运算放大器1018，其中差分输入包括负(-)输入和正(+)输入，差分输出包括正(+)输出和负(-)输出。VGA 1002是全差分放大器，因为其包括差分输入和差分输出。
在VGA 1002中，运算放大器1018的正(+)输出通过电容值为Cf'的反馈电容器组件1062连接到运算放大器1018的负(-)输入。运算放大器1018的负(-)输出通过具有与反馈电容器组件1062相同的电容值Cf'的反馈电容器组件1066连接到运算放大器1018的正(+)输入。VGA 1002还包括各自具有相同的电阻值Rf'的反馈电阻器组件1061和1065。反馈电阻器组件1061与反馈电容器组件1062并联，因此，运算放大器918的正(+)输出也通过电阻值为Rf'的反馈电阻器组件1061连接到运算放大器1018的负(-)输入。反馈电阻器组件1065与反馈电容器组件1066并联，因此，运算放大器1018的负(-)输出也通过具有与反馈电阻器组件1061相同的电阻值Rf'的反馈电阻器组件1065连接到运算放大器1018的正(+)输入。
仍然参考图10，标记为1012的虚线框内的电路可以统称为具有差分输入和差分输出的全差分增益电路1012，其中差分输入包括负(-)输入1014和正(+)输入1016，差分输出包括正(+)输出1020和负(-)输出1022。全差分滤波器电路1012可以更一般地称为全差分信号处理电路。在图10中，交叉耦合段1024耦合在VGA1002的差分输入端1004、1006和全差分滤波器电路1012的负(-)输入1014之间。交叉耦合段1024包括电阻值为R1a的电阻器组件1023，并且还包括电阻值为R1b的电阻器组件1025。此外，交叉耦合段1026耦合在VGA1002的差分输入端1004、1006和全差分滤波器电路1012的正(+)输入1016之间。交叉耦合段1026包括电阻值为R1a'(与电阻器组件1023的电阻相同)的电阻器组件1029，并且还包括电阻值为R1b'(与电阻器组件1025的电阻相同)的电阻器组件1027。电阻器组件1023、1025、1027、和1029是可调电阻器组件，因此，可以说每个组件具有可调电阻。相应地，可以说电阻器组件1023和1029具有可调电阻值R1a'，并且可以说电阻器组件1025和1027具有可调电阻值R1b'。
更具体地，根据图10可以理解，交叉耦合段1024包括具有可调电阻值R1a'的电阻器组件1023和具有可调电阻值R1b'的电阻器组件1025。电阻器组件1023耦合在VGA1002的负(-)输入端1004和全差分滤波器电路1012的负(-)输入1014之间。电阻器组件1025耦合在VGA 1002的正(+)输入端1006和全差分滤波器电路1012的负(-)输入1014之间。根据图10还可以理解，交叉耦合段1026包括具有可调电阻值R1a'的电阻器组件1029和具有可调电阻值R1b'的电阻器组件1027。电阻器组件1029耦合在VGA 1002的正(+)输入端1006和全差分滤波器电路1012的正(+)输入1016之间。电阻器组件1027耦合在VGA 1002的负(-)输入端1004和全差分滤波器电路1012的正(+)输入1016之间。
全差分VGA 1002的Vo(s)/Vi(s)如下等式(2B)所示：
Figure BDA0002839025110000171
Vi(s)是差分输入信号的电压，
Vo(s)是差分输出信号的电压，
Gain等于Rf'*(R1a'-R1b')/(R1a'*R1b')，
Cf'是反馈电容器组件1062和1066中每个的电容，
Rf'是反馈电阻器组件1061和1065中每个的电阻，以及
s是表示复频率的变量。
有益地，仅通过调整电阻R1a'(其是交叉耦合段1024的电阻器组件1023和交叉耦合段1026的电阻器组件1029中的每一个的电阻)，以及调整电阻R1b'(其为交叉耦合段1024的电阻器组件1025和交叉耦合段1026的电阻器组件1027中的每一个的电阻)，便可以调整VGA1002的增益，且不会大体影响全差分VGA 1002的频率响应，也不会大体影响全差分VGA1002的输入阻抗(即，同时保持全差分VGA 1002的频率响应大体一致，且保持全差分VGA1002的输入阻抗大体不变)。相应地，VGA 1002的其他无源器件不需要调整并且可以具有固定的分量值。这使得VGA 1002能够在相对较小的管芯区域中实现，增益控制相对容易。为了保持全差分VGA 1002的频率响应大体一致和输入阻抗大体不变，需要满足的条件是：保持交叉耦合段1024和1026的分量值之间的设定关系大体不变。更具体地，通过调整可调电阻R1a'的值和可调电阻R1b'的值(可调电阻R1a'的值和可调电阻R1b'的值是包括在各交叉耦合段1024和1026中的电阻器组件的电阻值)，便可以调整VGA 1002的增益，且保持VGA1002的频率响应大体一致并保持VGA 的输入阻抗大体不变，同时保持以下等式(2C)大体不变：
Figure BDA0002839025110000181
在图10的实施例中，运算放大器1018的正(+)输出、全差分滤波器电路1012的正输出1020、和VGA 1002的正输出1008在同一节点上。类似地，在图10的实施例中，运算放大器1018的负(-)输出、全差分滤波器电路1012的负输出1022、和VGA 1002的负输出1010在同一节点上。
在图10中，当讨论MFB滤波器1032时，交叉耦合段1054被描述为包括可调电阻器组件1053和1055，且交叉耦合段1056被描述为包括可调电阻器组件1059和1057，其中，可调电阻器组件1053和1059具有可调电阻值R1a'，且可调电阻器组件1055和1057具有可调电阻值R1b'。更一般地，交叉耦合段1054包括可调阻抗组件1053和1055，交叉耦合段1056包括可调阻抗组件1059和1057，其中可调阻抗组件1053和1059具有可调阻抗值Z1a'，且可调阻抗组件1055和1057具有可调阻抗值Z1b'。
在图10中，当讨论VGA 1002时，交叉耦合段1024被描述为包括可调电阻器组件1023和1025，且交叉耦合段1026被描述为包括可调电阻器组件1029和1027，其中，可调电阻器组件1023和1029具有可调电阻值R1a'，且可调电阻器组件1025和1027具有可调电阻值R1b'。更一般地，交叉耦合段1024包括可调阻抗组件1023和1025，交叉耦合段1026包括可调阻抗组件1029和1027，其中可调阻抗组件1023和1029具有可调阻抗值Z1a'，且可调阻抗组件1025和1027具有可调阻抗值Z1b'。根据实施方式，上述可调阻抗组件可使用可调电阻器组件来实现，但不限于此。例如，可调阻抗组件可以是可调电阻器组件、可调电容器组件、或可调电感器组件。这种可调阻抗组件也可能是可调电阻器、电容器、和/或电感器组件的组合。换言之，可替代地，具有可调阻抗的阻抗组件是RC组件、RL组件、RCL组件、或CL组件等，但不限于此。
图11示出了一个实施例，其中放大器902(即位于混频器410的下游)被配置为具有固定增益，因此可以被称为FGA 902，其中MFB LPF滤波器502具有可变增益并且包括交叉耦合段1054和1056，如上文参考图10所述。根据图9的上述讨论，可以理解图11中所示的放大器902的细节，因此不需要重复。根据图10的上述讨论，可以理解图11中所示的MFB LPF1032的细节，因此不需要重复。再次参考图8，在又一实施例中，FGA或VGA 816(即位于混频器410的下游)被配置为具有可变增益，并且使用图10所示的VGA 1002(具有交叉耦合段1024和1026)来实现，并且MFB LPF滤波器414被配置为具有固定增益，并且使用MFB LPF502实现(如图5和9所示)。在其他实施例中，根据实现方式，本文所述的MFB滤波器可以实现为带通滤波器(BPF)或高通滤波器(HPF)。在这种替代实施例中，FGA或VGA 816仍将位于接收信号路径内混频器410和MFB滤波器之间，使得FGA或VGA位于混频器410的下游，而MFB滤波器位于FGA或VGA的下游。
在图8至11的讨论中，混频器410被描述为用于对信号进行下变频。根据实施方式，在替代实施例中，混频器410可替代地用于上变频RF信号。
在图8至11的讨论中，块414被描述为全差分多反馈(MFB)低通滤波器(LPF)。可替代地，块414可以替换为另一种全差分滤波器，例如全差分带通滤波器(BPF)或全差分高通滤波器(HPF)。根据实施方式，这种替代类型的全差分滤波器可以是或不是MFB型滤波器。
图12是根据本技术的各种实施例的用于总结方法的高电平流程图。这些方法适用于接收器，例如上文参考图8描述的接收器804，且上文参考图9和10描述了其附加细节。
参考图12，步骤1202涉及使用混频器将RF信号与振荡器信号混合，从而产生所述RF信号的差分频率调整版本，例如，差分下变频信号。步骤1204涉及使用混频器下游的全差分放大器向所述信号的所述差分频率调整版本施加增益，从而产生放大差分信号。步骤1206涉及使用全差分放大器下游的全差分滤波器对所述放大差分信号进行滤波，从而产生滤波差分信号。再次参考图8至11，步骤1202可由混频器410执行，步骤1204可由FGA或VGA816(更具体地，FGA902或VGA 1002)执行，且步骤1206可由MFB滤波器814(更具体地，MFB滤波器502或1032)执行。
根据图8至11可理解，这样的混频器、全差分VGA、和全差分滤波器分别构成接收器的接收信号路径。如上详述，通过在接收信号路径上全差分FGA或VGA的下游使用全差分滤波器，与在全差分FGA或VGA的上游使用全差分滤波器相比，可以降低接收信号路径的失真。
根据图8至11的讨论可知，在其中所示的实施例中，未使用所述混频器410的下游的跨阻放大器(TIA)进行电流缓冲，因此，有益地，所述接收信号路径没有噪音劣化、线性劣化、以及功率损耗，如果使用所述接收信号路径上所述混频器的下游的TIA进行电流缓冲，所述TIA可能造成噪音劣化、线性劣化、以及功率损耗。
根据图8至11的上述讨论可理解，全差分FGA或VGA用于提供一阶频率响应和第一(可选地，可调)增益，并且全差分滤波器(位于全差分FGA或VGA的下游)用于提供二阶频率响应和第二(可选地，可调)增益。因此，全差分VGA和全差分滤波器共同提供三阶低通滤波器频率响应。根据某些实施例，参照图12总结的方法还可以包括：独立调整由全差分VGA提供的第一可调增益和由全差分滤波器提供的第二可调增益，从而优化三阶低通滤波器频率响应的线性度以及使接收信号路径的降噪达到优化。
根据由图10的上述讨论可知的本技术的某些实施例，参照图12总结的方法可以包括：在全差分VGA的第一可调增益处于一系列不同增益设置时，保持全差分VGA的一阶频率响应大体一致，并保持全差分VGA的输入阻抗大体不变。另外，该方法可以包括：在全差分滤波器的第二可调增益处于一系列不同增益设置时，保持全差分滤波器的二阶频率响应大体一致，并保持全差分滤波器的输入阻抗大体不变。
应理解，本标的物可以体现为许多不同形式且不应被解读为受限于本文所阐述的实施例。提供这些实施例旨在使得本标的物透彻而全面，且向本领域技术人员充分传达本公开。事实上，本标的物旨在包括由所附权利要求限定的本标的物的精神和范围内的实施例的替代物、修改、和等同物。另外，在以下本标的物详细描述中，阐述了许多特定细节以便透彻理解本标的物。然而，所属领域的普通技术人员明白，可以在没有这些具体细节的情况下实践本标的物。
本文结合根据本公开实施例的方法、装置(系统)、和计算机程序产品的流程图和/或框图来描述本公开的各个方面。应当理解，流程图和/或框图的每个块，以及流程图和/或框图中的块的组合可以通过计算机程序指令来实现。这些计算机程序指令可以被提供给通用计算机、专用计算机、或其他可编程数据处理装置的处理器，以产生机器，使得通过计算机的处理器或其他可编程指令执行装置执行的指令创建机制，用于实现流程图和/或框图中块所指定的功能/动作。
本公开的描述旨在进行阐释与说明，但并非是详尽的，也不限于所披露形式的披露。在不偏离本发明的范围和精神的前提下，多种修改和改变对本领域技术人员而言是显而易见的。选择和描述的本发明各个方面以便更好地解释本发明的原理和实际应用，并且使本领域技术人员能够理解本发明适合预期特定用途的各种修改。
本公开已经结合各种实施例进行了描述，但是，对所公开实施例的其他变体和修改可以通过对附图、本公开、和所附权利要求的研究来理解和实现，并且这些变化和修改被解读为包含在所附权利要求中。在权利要求书中，词语“包括”不排除其它元素或步骤，不定冠词“a”或者“an”不排除多个。
在本文档中，应注意，附图中描述的各种特征的尺寸不一定按比例绘制。
在本文档中，说明书中涉及的“某个实施例”、“一个实施例”、“一些实施例”、或“另一实施例”可用于描述不同的实施例或相同的实施例。
在本文档中，连接可以是直接连接或间接连接(例如，通过一个或多个其他部件)。在某些情况下，当一个元件被称为连接或耦合至另一个元件时，该元件可以直接连接到另一元件，也可以通过中间元件间接连接到另一元件。当一个元件被称为直接连接到另一个元件时，则该元件与另一元件之间不存在中间元件，如果两个设备直接或间接连接，以便在它们之间传输电子信号，那么它们处于“通信状态”。
在本文档中，术语“基于”可理解为“至少部分基于”。
在本文档中，在没有附加上下文的情况下，使用数字术语，如“第一”对象、“第二”对象、和“第三”对象可能并不意味着对象的顺序，而可能旨在区分不同的对象。
上述详细说明旨在阐释和说明。其并非旨在穷举或限制发明主题为所公开的精确形式。根据上述教导，许多修改和变更是可能的。选出和描述的各个实施例的目的是为了更好地解释公开技术的原理和其实际应用，因而使本领域技术人员能够更好利用各个实施例的技术和适合预期特定用途的各种变更。其意图是由所附权利要求界定范围。
虽然已经以特定于结构特征和/或方法动作的语言描述了主题，但是应该理解的是，权利要求书定义的主题不必局限于上面描述的具体特征或动作。上述具体特征和动作作为实现权利要求的示例性形式公开。

Claims (19)

1.一种接收器，包括：
混频器，用于：接收RF信号和本振信号，以及在一基带频率或中频(intermediatefrequency，IF)产生差分下变频信号；
差分固定增益放大器(fixed gain amplifier，FGA)或可变增益放大器(variablegain amplifier，VGA)，耦合于所述混频器的下游，且用于：接收所述混频器产生的所述差分下变频信号，以及产生放大差分信号；以及
差分滤波器，耦合于所述差分FGA或VGA的下游，且用于：接收来自所述差分FGA或VGA的所述放大差分信号，滤波所述放大差分信号，以及产生滤波差分信号，其中
所述混频器，所述差分FGA或VGA，以及所述差分滤波器分别构成了所述接收器的接收信号路径，且据此顺序进行耦合。
2.根据权利要求1所述的接收器，其中，通过将所述差分滤波器位于所述接收信号路径的所述差分FGA或VGA的下游，与所述差分滤波器位于所述差分FGA或VGA的上游相比，降低了所述接收信号路径的失真。
3.根据权利要求1或2所述的接收器，其中，所述接收信号路径上，所述混频器的下游没有跨阻放大器(trans-impedance amplifier，TIA)，因此，所述接收信号路径没有噪音劣化、线性劣化、以及功率损耗，如果所述接收信号路径上，所述混频器的下游具有TIA，所述TIA可能造成噪音劣化、线性劣化、以及功率损耗。
4.根据权利要求1至3任一项所述的接收器，其中，
所述差分FGA或VGA用于提供一阶频率响应；
所述差分滤波器位于所述差分FGA或VGA的下游，且用于提供二阶频率响应；以及
所述差分FGA或VGA以及所述差分滤波器共同提供三阶低通滤波器频率响应。
5.根据权利要求1至4任一项所述的接收器，其中，
所述差分FGA或VGA为用于提供第一可调增益的差分VGA；
所述差分滤波器用于提供第二可调增益；以及
所述差分VGA提供的所述第一可调增益以及所述差分滤波器提供的所述第二可调增益独立可调，从而通过分别调整所述第一可调增益以及所述第二可调增益，能够优化所述三阶低通滤波器频率响应的线性度，且能够使得所述接收信号路径的降噪达到优化。
6.根据权利要求1至5任一项所述的接收器，其中，
所述差分FGA或VGA为用于提供第一可调增益的差分VGA；以及
所述差分VGA的配置使得：在所述差分VGA的所述第一可调增益处于一系列不同增益设置时，其一阶频率响应大体保持一致，且其输入阻抗大体保持不变。
7.根据权利要求1至6任一项所述的接收器，其中，
所述差分VGA为全差分VGA，包括：
所述全差分VGA的差分输入端，包括负(-)输入端及正(+)输入端；
所述全差分VGA的差分输出端，包括正(+)输出端及负(-)输出端；
全差分放大器电路，包括差分输入及差分输出，所述差分输入包括负(-)输入及正(+)输入，所述差分输出包括正(+)输出及负(-)输出；
第一交叉耦合段，耦合于所述全差分VGA的所述差分输入端以及所述全差分放大器电路的所述负(-)输入之间；以及
第二交叉耦合段，耦合于所述全差分VGA的所述差分输入端以及所述全差分放大器电路的所述正(+)输入之间，其中
只要所述第一交叉耦合段及所述第二交叉耦合段的一个或多个分量数值之间的设定关系大体保持不变，在保持所述全差分VGA的所述一阶频率响应大体一致及所述全差分VGA的所述输入阻抗大体不变的同时，通过调整所述第一交叉耦合段及所述第二交叉耦合段的所述分量数值，可以调整所述全差分VGA的所述第一可调增益。
8.根据权利要求1至7任一项所述的接收器，其中，所述差分滤波器位于所述差分FGA或VGA的下游，具有可调增益，且其配置使得：在所述差分滤波器的所述可调增益处于一系列不同设置时，其二阶频率响应大体保持一致，且其输入阻抗大体保持不变。
9.根据权利要求1至8任一项所述的接收器，其中，
所述差分滤波器为全差分滤波器，包括：
所述全差分滤波器的差分输入端，包括所述全差分滤波器的负(-)输入端及正(+)输入端；
所述全差分滤波器的差分输出端，包括所述全差分滤波器的正(+)输出端及负(-)输出端；
全差分滤波器电路，包括差分输入及差分输出，所述差分输入包括负(-)输入及正(+)输入，所述差分输出包括正(+)输出及负(-)输出；
第一交叉耦合段，耦合于所述全差分滤波器的所述差分输入端以及所述全差分放大器电路的所述负(-)输入之间；以及
第二交叉耦合段，耦合于所述全差分滤波器的所述差分输入端以及所述全差分放大器电路的所述正(+)输入之间，其中
只要所述第一交叉耦合段及所述第二交叉耦合段的一个或多个分量数值之间的设定关系大体保持不变，在保持所述全差分滤波器的所述二阶频率响应大体一致及所述全差分滤波器的所述输入阻抗大体不变的同时，通过调整所述第一交叉耦合段及所述第二交叉耦合段的所述分量数值，可以调整所述全差分滤波器的所述可调增益。
10.根据权利要求1至9任一项所述的接收器，其中，所述差分滤波器位于所述差分FGA或VGA的下游，且包括具有单一全差分运算放大器、一对反馈电阻、以及一对反馈电容的全差分多反馈(multi-feedback，MFB)低通滤波器(low pass filter，LPF)。
11.一种用于接收器的方法，所述方法包括：
使用混频器混合RF信号和振荡器信号，以在一基带频率或中频(IF)产生差分下变频信号。
使用位于所述混频器下游的差分固定增益放大器(FGA)或可变增益放大器(VGA)，以向所述差分下变频信号施加增益，产生放大差分信号；以及
使用位于所述差分FGA或VGA下游的差分滤波器滤波所述放大差分信号，以产生滤波差分信号，其中
所述混频器，所述全差分FGA或VGA，以及所述全差分滤波器分别构成了所述接收器的接收信号路径，且据此顺序进行耦合。
12.根据权利要求11所述的方法，其中，通过使用位于所述接收信号路径的所述差分FGA或VGA的下游的所述差分滤波器，与使用位于所述差分VGA的上游的所述差分滤波器相比，降低了所述接收信号路径的失真。
13.根据权利要求11或12所述的方法，其中，未使用所述混频器的下游的跨阻放大器(TIA)进行电流缓冲，因此，所述接收信号路径没有噪音劣化、线性劣化、以及功率损耗，如果使用所述接收信号路径上所述混频器的下游的TIA进行电流缓冲，所述TIA可能造成噪音劣化、线性劣化、以及功率损耗。
14.根据权利要求11所述的方法，其中，
所述差分FGA或VGA用于提供一阶频率响应；
所述差分滤波器位于所述差分FGA或VGA的下游，且用于提供二阶频率响应；以及
所述差分FGA或VGA以及所述差分滤波器共同提供三阶低通滤波器频率响应。
15.根据权利要求11至14任一项所述的方法，其中，所述差分FGA或VGA为具有第一可调增益的差分VGA，所述差分滤波器具有第二可调增益，所述方法还包括：
独立调整所述差分VGA提供的所述第一可调增益以及所述差分滤波器提供的所述第二可调增益，从而能够优化所述三阶低通滤波器频率响应的线性度，且能够使得所述接收信号路径的降噪达到优化。
16.根据权利要求11至15任一项所述的方法，其中，所述差分FGA或VGA为具有可调增益的差分VGA，所述方法还包括：
在所述差分VGA的所述可调增益处于一系列不同增益设置时，大体保持所述差分VGA的一阶频率响应一致，且大体保持所述差分VGA的输入阻抗不变。
17.根据权利要求11至16任一项所述的方法，其中，所述差分滤波器具有可调增益，所述方法还包括：
在所述差分滤波器的所述可调增益处于一系列不同增益设置时，大体保持所述差分滤波器的二阶频率响应一致，且大体保持所述差分滤波器的输入阻抗不变。
18.一种接收器，包括：
低噪放大器(LNA)，用于接收来自天线或耦合器的RF信号；
混频器，用于：接收来自所述LNA的RF信号，接收振荡器信号，以及在一基带频率或中频(IF)输出差分下变频信号；
差分固定增益放大器(FGA)或可变增益放大器(VGA)，位于所述混频器下游，且用于：从所述混频器接收所述差分下变频信号，向其施加增益，以及输出放大差分信号；
差分滤波器，位于所述差分FGA或VGA的下游，且用于：接收来自所述差分FGA或VGA的所述放大差分信号，滤波所述放大差分信号，以及输出滤波差分信号；以及
模数转换器(analog-to-digital converter，A/D)，位于所述差分滤波器的下游，且用于将所述滤波差分信号转换至数字信号，其中
所述LNA，所述混频器，所述全差分FGA或VGA，以及所述全差分滤波器分别构成了所述接收器的接收信号路径，且据此顺序进行耦合。
根据权利要求18所述的接收器，其中，通过将所述差分滤波器位于所述接收信号路径的所述差分FGA或VGA的下游，与所述差分滤波器位于所述差分FGA或VGA的上游相比，降低了所述接收信号路径上所述混频器造成的失真。
19.根据权利要求18或19所述的接收器，其中，
所述差分FGA或VGA为用于提供一阶频率响应及第一可调增益的差分VGA；
所述差分滤波器位于所述差分FGA或VGA的下游，且用于提供二阶频率响应及第二可调增益；
所述差分VGA以及所述差分滤波器共同提供三阶低通滤波器频率响应；以及
所述差分VGA提供的所述第一可调增益以及所述差分滤波器提供的所述第二可调增益独立可调，从而通过分别调整所述第一可调增益以及所述第二可调增益，能够优化所述三阶低通滤波器频率响应的线性度，且能够使得所述接收信号路径的降噪达到优化。
CN201980040427.5A 2018-06-22 2019-06-23 一种降低混频器与滤波器交互产生的失真的接收器及方法 Active CN112313889B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/016,081 US10581472B2 (en) 2018-06-22 2018-06-22 Receiver with reduced mixer-filter interaction distortion
US16/016,081 2018-06-22
PCT/CN2019/092441 WO2019242772A1 (en) 2018-06-22 2019-06-23 Receiver with reduced mixer-filter interaction distortion

Publications (2)

Publication Number Publication Date
CN112313889A true CN112313889A (zh) 2021-02-02
CN112313889B CN112313889B (zh) 2022-10-11

Family

ID=68982344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980040427.5A Active CN112313889B (zh) 2018-06-22 2019-06-23 一种降低混频器与滤波器交互产生的失真的接收器及方法

Country Status (3)

Country Link
US (1) US10581472B2 (zh)
CN (1) CN112313889B (zh)
WO (1) WO2019242772A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117395113A (zh) * 2023-12-13 2024-01-12 浙江地芯引力科技有限公司 信号解调电路、芯片和电子设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201701391D0 (en) * 2017-01-27 2017-03-15 Nordic Semiconductor Asa Radio receivers
US11962278B2 (en) 2020-06-29 2024-04-16 Qualcomm Incorporated Programmable baseband filter for selectively coupling with at least a portion of another filter
CN111865244B (zh) * 2020-09-18 2020-12-18 成都嘉纳海威科技有限责任公司 一种数字控制可变增益放大器
US11683022B2 (en) * 2021-03-04 2023-06-20 Kinetic Technologies International Holdings Lp Electromagnetic interference suppression in power converters
US20240259039A1 (en) * 2021-05-11 2024-08-01 The Research Foundation For The State University Of New York Systems and methods for suppressing close-in phase noise and reciprocal mixing noise in signals
US20240030880A1 (en) * 2022-07-19 2024-01-25 Texas Instruments Incorporated Isolated amplifiers with reconfigurable filter

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008430A1 (en) * 1998-11-12 2001-07-19 Broadcom Corporation System and method for providing a low power receiver design
US20040212417A1 (en) * 1998-11-12 2004-10-28 Behzad Arya R. Large gain range, high linearity, low noise MOS VGA
US20050069333A1 (en) * 2003-09-25 2005-03-31 Lucent Technologies Inc. Multicasting optical switch fabric and method of detection based on novel heterodyne receiver
US20070018727A1 (en) * 2005-07-08 2007-01-25 Samsung Electronics Co., Ltd. Variable gain amplifier and wireless communication apparatus including the same
US20120021712A1 (en) * 2010-07-20 2012-01-26 Broadcom Corporation Compact low-power receiver including transimpedance amplifier, digitally controlled interface circuit, and low pass filter
CN102723913A (zh) * 2012-06-11 2012-10-10 天津里外科技有限公司 多标准全兼容四代移动射频前端宽带低噪声放大装置
CN102970053A (zh) * 2012-12-17 2013-03-13 中国科学院半导体研究所 一种面向无线传感网应用的低功耗射频收发装置
CN105337625A (zh) * 2014-06-27 2016-02-17 上海东软载波微电子有限公司 信号调整电路及方法、接收机
CN105991146A (zh) * 2015-03-23 2016-10-05 英特尔Ip公司 高性能接收机构造及其方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867778A (en) 1997-12-24 1999-02-02 Northern Telecom Limited Switched gain element
US7202740B2 (en) 2005-01-05 2007-04-10 Broadcom Corporation Gain boosting for tuned differential LC circuits
US20070238421A1 (en) 2006-03-31 2007-10-11 Rafi Aslamali A Transmitter architecture
US20080084236A1 (en) 2006-10-04 2008-04-10 Mediatek Inc. Servo loop circuit for continuous time dc offset cancellation
US7876155B2 (en) 2009-05-16 2011-01-25 Alcatel-Lucent Usa Inc. Transimpedance amplifier with distributed control of feedback line
JP5874456B2 (ja) 2012-03-12 2016-03-02 富士通株式会社 増幅器および増幅方法
US8928407B2 (en) 2013-03-11 2015-01-06 Futurewei Technologies, Inc. Current conveyor circuit and method
US8761707B1 (en) 2013-03-11 2014-06-24 Futurewei Technologies, Inc. Radio frequency low noise amplifier load circuit
US9263993B2 (en) 2014-04-22 2016-02-16 Mediatek Inc. Low pass filter with common-mode noise reduction
US9647622B1 (en) 2015-10-22 2017-05-09 Futurewei Technologies, Inc. System and method for offset voltage calibration
KR101783459B1 (ko) 2016-04-15 2017-10-24 (주)에프씨아이 Dc 오프셋 제거회로
US10211865B1 (en) * 2018-06-22 2019-02-19 Futurewei Technologies, Inc. Fully differential adjustable gain devices and methods for use therewith

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008430A1 (en) * 1998-11-12 2001-07-19 Broadcom Corporation System and method for providing a low power receiver design
US20040212417A1 (en) * 1998-11-12 2004-10-28 Behzad Arya R. Large gain range, high linearity, low noise MOS VGA
US20050069333A1 (en) * 2003-09-25 2005-03-31 Lucent Technologies Inc. Multicasting optical switch fabric and method of detection based on novel heterodyne receiver
US20070018727A1 (en) * 2005-07-08 2007-01-25 Samsung Electronics Co., Ltd. Variable gain amplifier and wireless communication apparatus including the same
US20120021712A1 (en) * 2010-07-20 2012-01-26 Broadcom Corporation Compact low-power receiver including transimpedance amplifier, digitally controlled interface circuit, and low pass filter
CN102723913A (zh) * 2012-06-11 2012-10-10 天津里外科技有限公司 多标准全兼容四代移动射频前端宽带低噪声放大装置
CN102970053A (zh) * 2012-12-17 2013-03-13 中国科学院半导体研究所 一种面向无线传感网应用的低功耗射频收发装置
CN105337625A (zh) * 2014-06-27 2016-02-17 上海东软载波微电子有限公司 信号调整电路及方法、接收机
CN105991146A (zh) * 2015-03-23 2016-10-05 英特尔Ip公司 高性能接收机构造及其方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZHENGXIONG HOU: "A 23-mW 30-Gb/s digitally programmable limiting amplifier for 100GbE optical receivers", 《2014 IEEE RADIO FREQUENCY INTEGRATED CIRCUITS SYMPOSIUM》 *
张萌: "无线传感器网络的2.4GHz低功耗低中频射频接收前端的设计", 《高技术通讯》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117395113A (zh) * 2023-12-13 2024-01-12 浙江地芯引力科技有限公司 信号解调电路、芯片和电子设备
CN117395113B (zh) * 2023-12-13 2024-03-19 浙江地芯引力科技有限公司 信号解调电路、芯片和电子设备

Also Published As

Publication number Publication date
US10581472B2 (en) 2020-03-03
US20190393912A1 (en) 2019-12-26
WO2019242772A1 (en) 2019-12-26
CN112313889B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
CN112673573B (zh) 全差分可调增益装置和与其一起使用的方法
CN112313889B (zh) 一种降低混频器与滤波器交互产生的失真的接收器及方法
KR101385955B1 (ko) 전류 모드의 입력을 갖는 피드백 시연속 델타-시그마 변조기를 구비한 수신기, 아날로그-디지털 컨버터 및 무선 통신 장치
US10581534B2 (en) Noise cancellation system
US9998077B2 (en) Amplifier with nonlinearity compensation
US20210297303A1 (en) I/q imbalance compensation
US11552663B2 (en) Split mixer current conveyer
WO2015086892A1 (en) Tunable rf channel select filter
EP3068054A1 (en) Supporting multiple frequency bands
WO2020011145A1 (en) Multi-element resonator
WO2016010669A1 (en) Architecture to reject near end blockers and transmit leakage
US10003312B2 (en) Amplifier with feedback circuit
WO2020103450A1 (en) Programmable on-chip self-calibrating balanced attenuator
US12113499B2 (en) Wideband current-mode low-pass filter circuits
CN113169753B (zh) 收发开关
CN116964935A (zh) 一种滤波装置和方法
US10164591B1 (en) Differential amplifier with common-mode biasing technique
WO2017019288A1 (en) Swing limiter circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant