JP5874456B2 - 増幅器および増幅方法 - Google Patents

Description

本発明は、増幅器および増幅方法に関する。

利得と入力インピーダンの双方が高いソース接地増幅器は、最もよく用いられる増幅器である。しかし、入力信号の周波数が高くなると、ソース接地増幅器の利得は、ミラー効果により急激に減少する。

ミラー効果は、一対のソース接地増幅器をキャパシタにより交差結合されたクロスカップル型差動増幅器により抑制することができる。

特開２００６−５２１７４８号公報

しかし、クロスカップル型差動増幅器は、２つのソース接地増幅器を駆動するため、消費電力が大きいという問題がある。

上記の問題を解決するために、本装置の一観点によれば、一端が入力ポートに接続され他端が基準電位に接続された１次コイルと前記１次コイルに磁界結合する２次コイルとを有するトランスフォーマと、前記２次コイルの一端に接続されたソースと、前記２次コイルの他端に接続されたゲートと出力ポート側に接続されたドレインとを含むトランジスタとを有する増幅器が提供される。

本装置によれば、ミラー効果を抑制しながら少ない電力で動作する増幅器が提供される。

実施の形態の増幅器の回路図である。 ミラー効果を説明する図である。 ソース接地増幅器のミラー効果を説明する図である。 実施の形態の増幅器のトランスフォーマを等価回路で表した回路図である。 実施の形態の増幅器の小信号等価回路である。 実施の形態の増幅器の周波数特性である。 １次インダクタンスをパラメータとする増幅器の周波数特性である。 クロスカップル型差動増幅器を説明する図である。 クロスカップル容量のキャパシタンスをパラメータとするクロスカップル型差動増幅器の周波数特性である。 １次インダクタンスをパラメータとする実施の形態の増幅器の周波数特性である。 インダクタによりゲートとドレインが接続されたソース接地増幅器の回路図である。 図１１に示すソース接地増幅器の周波数特性である。 トランジスタの雑音を考慮した増幅器の等価回路である。 出力ポートから出力される雑音電圧を説明する図である。 第１の変形例を説明する図である。 第２の変形例を説明する図である。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。

（１）構造
図１は、実施の形態の増幅器２の回路図である。

図１に示すように、実施の形態の増幅器２は、トランスフォーマ４とトランジスタ６とを有している。尚、図１には、トランジスタ６のバイアス電源８も示されている。

トランスフォーマ４は、１次コイル１０と、１次コイル１０に磁界結合する２次コイル１２とを有している。

１次コイル１０の一端は入力ポート（入力端子）１４に接続され、１次コイル１０の他端は基準電位（図１の例では、グラウンドＧＮＤ）に接続されている。

トランジスタ６のソースＳには２次コイル１２の一端が接続され、トランジスタ６のゲートＧには２次コイル１２の他端が接続されている。トランジスタ６のドレインＤには、出力ポート（出力端子）１６が接続されている。トランジスタ６の駆動電圧は、例えば出力ポート１６を介してドレインＤに供給される。

図１に示すように、増幅器２は、さらにキャパシタ１８と抵抗２０とを有している。キャパシタ１８は、トランジスタ６のゲートＧと２次コイル１２の間に設けられている。抵抗２０の一端には、バイアスポート（バイアス端子）２２を介してバイアス電源８が接続される。抵抗２０の他端は、キャパシタ１８とゲートＧの間のノードＮに接続されている。

２次コイル１２の中央部は、基準電位に接続されている。したがって、トランジスタ６のゲートＧに、バイアス回路８が生成するバイアス電圧が印加される。バイアス電圧は直流電圧なので、キャパシタ１８により遮断され、２次コイル１２には殆ど印加されない。

抵抗２０のレジスタンスは、入力信号の周波数においてトランスフォーマ４のインピーダンス（正確にはその絶対値、以下同様）より十分に大きい。さらにキャパシタ１８は、入力信号周波数におけるインピーダンスがトランスフォーマ４のインピーダンスより十分に小さくなるようなキャパシタンスは有している。したがって、入力信号に応答して２次コイル１２の両端に発生する高周波信号は、バイアス回路８には殆ど流れず、トランジスタ６のソースＳとゲートＧの間に供給される。

尚、トランスフォーマ４のインピーダンスとは、入力回路が入力ポート１４に接続されている時に、トランジスタ６側からトランスフォーマ４を見たインピーダンスである。

増幅器２の各素子（トランスフォーマやトランジスタ）は、例えば共通の半導体基板（例えば、Ｓｉ基板）に形成される。トランジスタ６は、例えば半導体基板に形成されたＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタである。トランスフォーマ４の１次コイル１０および２次コイル１２は、例えば層間絶縁膜を挟んで対向するループ状の配線である。キャパシタ１８は、例えば層間絶縁膜を挟んで対向する一対の電極である。抵抗２０は、半導体基板に形成された不純物拡散層である。

（２）動作
まず、バイアス電源８を起動して、トランジスタ６のゲートＧにバイアス電圧を印加する。さらに、トランジスタ６の駆動電源（図示せず）を起動して、出力ポート１６を介してトランジスタ６のドレインＤに駆動電圧を印加する。この状態で入力ポート１４に、例えば周波数１０〜１００ＧＨｚの信号を入力する。

入力ポート１４に入力された信号は、トランスフォーマ４の１次コイル１０に供給される。すると入力された信号は、磁界結合により２次コイル１２に伝えられる。２次コイル１２は伝えられた信号を、トランジスタ６のソースＳとゲートＧの間に供給する。

トランジスタ６は供給された信号を増幅し、出力ポート１６から出力する。この時トランジスタ６のゲート-ドレイン間容量とトランスフォーマ４の１次インダクタが共振して、ミラー効果による利得の減少を抑制する。

図２は、ミラー効果を説明する図である。

今、図２（ａ）に示すように、入力ポート１４ａと出力ポート１６ａを接続する容量（キャパシタ）２４と、入力ポート１４ａと出力ポート１６ａの間に配置された増幅素子３とを有する増幅器２ａを考える。容量２４のキャパシタンスは、Ｃとする。

ここで、増幅素子３の電圧増幅率および入力信号を夫々−Ａ（＜０）およびＶ_ｉｎとすると、増幅素子３の出力信号は−ＡＶ_ｉｎになる。したがって、の両端には電圧（１+Ａ）Ｖ_ｉｎ（＝Ｖ_ｉｎ−（−ＡＶ_ｉｎ））が印加される。このため、容量２４には、入力ポート１４ａから電流Ｃ（１+Ａ）ｄ（Ｖ_ｉｎ）／ｄｔが流れ込む（ｔは、時間）。

故に、入力ポート１４ａから見ると、図２（ａ）の増幅器２ａは、図２（ｂ）に示すように、キャパシタンスＣ（1+Ａ）を有する容量（以下、ミラー容量と呼ぶ）２６が入力ポート１４ａと基準電位（図２では、グラウンドＧＮＤ）の間を接続した回路と等価である。このため、入力信号の周波数が高くなると増幅器２ａの入力インピーダンスは小さくなり、増幅器２ａの利得は小さくなる。これが、ミラー効果である。

尚、出力ポート１６ａから見ると、図２（ａ）の増幅器２ａは、キャパシタンスＣ（１＋１／Ａ）を有する容量２８が出力ポート１６ａと基準電位の間を接続した回路（図２（ｂ）参照）と等価である。

図３は、ソース接地増幅器のミラー効果を説明する図である。図３（ａ）には、ソース接地増幅器２ｂが示されている。図３（ｂ）には、ソース接地増幅器（増幅素子）２ｂの等価回路２ｃが示されている。尚、バイアス回路等は図示されていない。

図３（ａ）に示すように、ソース接増幅器２ｂでは、トランジスタ６ａのゲート−ドレイン間容量２４ａにより入力ポート１４ｂと出力ポート１６ｂが接続される。また、トランジスタ６ａの電圧増幅率は負である。したがって、ゲート−ドレイン間容量２４ａを図２の容量２４に対応させ、トランジスタ６ａを増幅素子３に対応させることができる。故に、ソース接地増幅器２ｂの増幅率は、入力信号の周波数が高くなると、ミラー効果により小さくなる。

図３（ｂ）は、ソース接地増幅器２ｂの等価回路５である。等価回路５は、入力ポート１４ｂと基準電位（図３では、グラウンドＧＮＤ）の間を接続するミラー容量２６ａと、トランジスタ６ｂとを有している。トランジスタ６ｂは、ゲート−ドレイン間容量を有しないトランジスタである。

入力ポート１４ｂに接続される信号源（図示せず）とミラー容量２６ａは、ローパス・フィルタを形成する。ところで、ローパス・フィルタの遮断周波数ｆ_ｃは、式（１）で表される。

Ｃは、ローパス・フィルタのキャパシタンスである。Ｒは、ローパス・フィルタのレジスタンスである。

ソース接地増幅器２ｂと信号源が形成するローパス・フィルタのＣはミラー容量２６ａのキャパシタンスであり、Ｒは信号源の内部抵抗のレジスタンスである。

上述したように、ミラー容量２６ａのキャパシタンスは、ゲート−ドレイン間容量２４ａのキャパシタンスを（１+Ａ）倍した値である。このため式（１）のＣは、ゲート−ドレイン間容量より格段に大きい。このため、ソース接地増幅器２ｂと信号源が形成するローパス・フィルタの遮断周波数は、著しく低い。故に、ソース接地増幅器２ｂの利得は、入力信号の周波数が高くなると急激に小さくなる。

尚、トランジスタ６ａのゲート−ソース間容量とドレイン−ソース間容量は、ゲート−ドレイン間容量２４ａと同程度のキャパシタンスを有する。しかし、これら容量が、トランジスタの電圧増幅率によって増幅はされることはない。したがって、これらの容量が、ソース接地増幅器２ｂの周波数特性に殆ど影響は僅かである。

図４は、実施の形態の増幅器（図１参照）２のトランスフォーマ４を等価回路で表した回路図である。トランスフォーマ４は、図４に示すように、１次巻線漏洩インダクタ３０と、１次インダクタ３２と、理想トランスフォーマ３４と、２次巻線漏洩インダクタ３６とを有する回路と等価である。

１次巻線漏洩インダクタ３０のインダクタンスＬ_１および２次巻線漏洩インダクタ３６のインダクタンスＬ_２は、それぞれ式（２）及び（３）で表される。

ここでＬ_ｐは、１次インダクタ３２のインダクタンス（以下、１次インダクタンスと呼ぶ）である。ｋは、理想トランスフォーマ３４の結合度である。Ｎは、理想トランスフォーマ３４の巻線比である。

結合度ｋは、例えば約０．７である。巻線比Ｎは、例えば１程度である。したがって、１次巻線漏洩インダクタ３０と２次巻線漏洩インダクタ３６は、略無視することができる。

図５は、この近似に基づく増幅器２の小信号等価回路３８である。図５には、小信号等価回路３８に信号を供給する信号源４１も示されている。信号源４１は、電圧源４６と内部インピーダンス４８とを有している。

小信号等価回路３８は、図５に示すように、トランジスタ６に対応する電流源４０と、トランジスタ６のゲート−ドレイン間容量に対応するミラー容量４２と、トランスフォーマ４４の１次インダクタ３２に対応する等価インダクタ４４とを有している。等価インダクタ４４は、１次インダクタンスＬ_ｐの１／Ｎ^２倍のインダクタンスを有する。

図５に示すように、ミラー容量４２と等価インダクタ４４とは、トランジスタ６のソースＳとドレインＧの間に並列に接続される。

このため、等価インダクタ４４とミラー容量４２は、並列共振周波数（インダクタとキャパシタを有する並列回路の共振周波数）で共振する。すると、小信号等価回路３８の入力インピーダンスは無限大になり、信号源４１の内部インピーダンス４８には電流が流れなくなる。

この時、トランジスタ６のゲート−ソース間には、信号源４１に含まれる電圧源４６の電圧がそのまま印加される。このため、小信号等価回路３８の利得（すなわち、増幅器２の利得）は、並列共振周波数で高くなる。並列共振周波数の近傍でも、同様である。

ところで、並列共振周波数ｆ_ｒは、式（４）で表せされる。

ここで、Ｃは並列共振回路のキャパシタンスである。Ｌは、並列共振回路のインダクタンスである。

図５の回路では、Ｃはミラー容量４２のキャパシタンスである。Ｌは、等価インダクタ４４のインダクタンス（＝Ｌ_ｐ／Ｎ^２）である。したがって、式（４）から明らかなように、トランスフォーマ４の１次インダクタンスＬ_ｐが小さくなると、共振周波数ｆ_ｒは高くなる。

１次インダクタンスＬ_ｐは、トランスフォーマ４の１次コイル１０および２次コイル１２の面積に略比例する。したがって、１次コイル１０および２次コイル１２の面積を小さくすることで、増幅器２の増幅率が大きくなる周波数を高くすることができる。

（３）周波数特性
図６は、実施の形態の増幅器２の周波数特性である。横軸は、入力信号の周波数である。縦軸は、最大有能利得（Maximum Available Gain）である。図６には、増幅器２の周波数特性５０と共に、ソース接地増幅器の周波数特性５２およびクロスカップル型差動増幅器の周波数特性５４も示されている。

図６の周波数特性は、トランジスタモデルを用いたシミュレーションにより得られる（以下に示す周波数特性も同じ）。図６のシミュレーションでは、各増幅器に共通する素子（例えば、トランジスタ）は、共通のパラメータ値を有するものとした。シミュレーションに用いたトランジスタのパラメータ値は、表１に示されている。クロスカップル容量のキャパシタンスは、１０ｆＦである。

図６に示すように、ソース接地増幅器の利得５２は、信号周波数の増加と共に単調に減少する。一方、実施の形態の増幅器２の利得５０は、高周波領域（図６の例では、９５ＧＨｚの近傍）で極大化し、ソース接地増幅器の利得５２より高くなる。さらに増幅器２の利得５０は、高周波領域でクロスカップル型差動増幅器の利得５４よりも高くなる。

図７は、１次インダクタンスＬ_ｐをパラメータとする増幅器２の周波数特性である。横軸は、入力信号の周波数である。縦軸は、最大有能利得である。各周波数特性には、シミュレーションに用いた１次インダクタンスＬ_ｐが付されている。

図７示すように、１次インダクタンスＬ_ｐを調整することで、増幅器２の最大有能利得を所望の周波数範囲内で極大にすることができる。図７に示す例では、増幅器２の最大有能利得がミリ波帯（３０〜３００ＧＨｚ）内の４０〜７０ＧＨｚで極大化するように、１次インダクタンスＬ_ｐが調整されている。１次インダクタンスＬ_ｐは、他の周波数範囲（例えば、ミリ波帯内の更に高い周波数範囲内やマイクロ波帯（３〜３０ＧＨｚ））で、最大有能利得が極大化するように調整されてもよい。

図６に示すように、ソース接地増幅器の利得５２は、１０〜１００Ｇで著しく減少する。したがって、上記所望の周波数範囲は、１０ＧＨｚ以上１００ＧＨｚ以下が好ましい。

上述したように、１次コイル１０および２次コイル１２のサイズを調整することで、利得のピーク周波数（利得が極大化する周波数）を所望の周波数にすることができる。所望のピーク周波数に対応する１次コイル１０および２次コイル１２のサイズは、トランスモデルを用いたシミュレーションにより得ることができる。

図８は、クロスカップル型差動増幅器を説明する図である。図８（ａ）には、一対のソース接地増幅器２ｄ,２ｅを有する差動差動増幅器２ｃが示されている。尚、図８（ａ）及び（ｂ）では、ソース接地増幅器２ｄ,２ｅのバイアス回路等は図示されていない。

差動差動増幅器２ｃは、図８（ａ）に示すように、第１のバラン５６ａと、第１及び第２のソース接地増幅器２ｄ,２ｅと、第２のバラン５６ｂとを有している。第１及び第２のソース接地増幅器２ｄ,２ｅは、略共通のパラメータ値を有するトランジスタである。

第１及び第２のバラン５６ａ,５６ｂは、例えば、２次コイル（平衡端子側のコイル）の中央部が基準電位に接続されたトランスフォーマ（図１のトランスフォーマ４参照）である。入力信号は、第１のバラン５６ａにより、第１の信号５８ａと、第１の信号５８ａとは位相が１８０°異なる第２の信号５８ｂとに分割される。分割された第１および第２の信号５８ａ,５８ｂはそれぞれ、第１のソース接地増幅器２ｄおよび第２のソース接地増幅器２ｅにより増幅される。第２のバラン５６ｂは、増幅された第１及び第２の信号５８ａ,５８ｂの差分を出力する。

図８（ｂ）には、ソース接地増幅器２ｄ，２ｅを第１及び第２のクロスカップル容量６０ａ,６０ｂにより交差結合したクロスカップル型差動増幅器２ｆが示されている。

ここで、第１のソース接地増幅器２ｄのゲート−ドレイン間容量（図示せず）に流れる電流を求める。第１の信号５８ａの電圧をＶ_ａ（ｔ）とし第１のソース接地増幅器２ｄの電圧利得を−Ａとすると、ゲート−ドレイン間容量の両端には電圧（１+Ａ）Ｖ_ａ（ｔ）が印加される。したがって、第１のソース接地増幅器２ｄのゲート−ドレイン間容量には、Ｃ_ｇｄ（１+Ａ）ｄＶ_ａ（ｔ）／ｄｔを電流値とする電流が流れる。Ｃ_ｇｄは、ゲート−ドレイン間容量である。

一方、第２のクロスカップル容量６０ｂの一端は第１のソース接地増幅器２ｄのゲートに接続され、他端は第２のソース接地増幅器２ｅのドレインに接続されている。第２のソース接地増幅器２ｅのドレインには、第２の信号５８ｂ（＝−Ｖ_ａ（ｔ））を−Ａ倍した信号が出力される。したがって第２のクロスカップル容量６０ｂには、Ｃ_ｃ（１-Ａ）ｄＶ_ａ（ｔ）／ｄｔを電流値とする電流が流れる。ここで、Ｃ_ｃは、第２のクロスカップル容量６０ｂのキャパシタンス（以下、クロスカップル・キャパシタンスと呼ぶ）である。

ここで、電圧増幅率Ａが１より十分に大きく、更に第１のソース接地増幅器２ｄのゲート−ドレイン間容量とクロスカップル・キャパシタンスＣ_ｃは略等しいとする。この場合、第１のソース接地増幅器２ｄのゲート側（すなわち、ノードＮ１）にゲート−ドレイン間容量が供給する電流は、第２のクロスカップル容量６０ｂがノードＮ１に供給する電流により略相殺される。

ここで、ゲート−ドレイン間容量がノードＮ１に供給する電流は、略Ｃ_ｇｄｄＶ_ａ（ｔ）／ｄｔである。一方、第２のクロスカップル容量６０ｂがノードＮ１に供給する電流は、略‐Ｃ_ｇｄｄ・ＡＶ_ａ（ｔ）／ｄｔ）である。

したがって、トランスフォーマ４から見ると第１のソース接地増幅器２ｄのゲート−ドレイン間容量は存在しないに等しいので、第１のソース接地型増幅器２ｄのミラー効果は抑制される。

同様に、電圧増幅率Ａが１より十分に大きく第１のクロスカップル容量６０ａのキャパシタンスと第２のソース接地増幅器２ｅのゲート−ドレイン間容量が略等しい場合、第２のソース接地増幅器２ｅのミラー効果も抑制される。

共振現象を利用しないので、クロスカップル容量によるミラー効果の抑制効果は、周波数に依存しない。したがって、図６に示すように、クロスカップル型差動増幅器の利得５４は、例えば２０〜１１０ＧＨｚに亘る広い周波数範囲で、ソース接地増幅器の利得５２より高くなる。

このようなクロスカップル型差動増幅器の利得５４より、実施の形態の増幅器２の利得５０は、ピーク周波数およびその近傍で高くなる（図６参照）。

（４）利得誤差
クロスカップル型差動増幅器の利得は、クロスカップル容量のキャパシタンスとソース接地トランジスタの２ｄ,２ｅのゲート−ソース間キャパシタンスが略一致した時に最も高くなる。

ところで、トランジスタのゲート−ソース間キャパシタンスは、例えば１０ｆＦ程度である。一方、半導体基板上のクロスカップル容量には、数ｆＦ程度の寄生キャパシタンスが付随している。このため、クロスカップル容量のキャパシタンスを、ソース接地トランジスタの２ｄ,２ｅのゲート−ソース間キャパシタンスに一致させることは容易ではない。

図９は、クロスカップル容量のキャパシタンス（寄生キャパシタンスを含む）をパラメータとするクロスカップル型差動増幅器の周波数特性である。横軸は、入力信号の周波数である。縦軸は、最大有能利得である。尚、クロスカップル容量６０ａ,６０ｂのキャパシタンスは等しいとする。また、ソース接地トランジスタ２ｄ,２ｅのゲート−ソース間容量も等しいとする。

図９に示すように、クロスカップル容量のキャパシタンス（以下、交差キャパシタンスと呼ぶ）が４ｆＦの場合と８ｆＦの場合とでは、最大有能利得が約２ｄＢ異なる。寄生キャパシタンスを制御することは困難であり、例えば交差キャパシタンス（寄生キャパシタンスを含む）の目標値を６ｆＦをとしてクロスカップル容量を形成しても、実際の交差キャパシタンスは４ｆＦ〜８ｆＦの範囲にばらついてしまう。このため、最大有能利得に約２ｄＢのばらつきが生じる。

尚、図９のシミュレーションでは、交差キャパシタンスの目標値を、ゲート−ソース間容量のキャパシタンスとある程度異ならせている。これは、交差キャパシタンスとゲート−ソース間容量のキャパシタンスが近づき過ぎると、増幅器が発振しやすくなるためである。

実施の形態の増幅器２では、トランスフォーマ４の１次インダクタンスＬ_ｐによりミラー効果を抑制する。上述したように、１次インダクタンスＬ_ｐは、１次コイル１０と２次コイル１２のサイズにより決まる。配線の加工精度を考慮すると、１次インダクタンスＬ_ｐの製造誤差は高々数％程度である。

図１０は、１次インダクタンスＬ_ｐをパラメータとする増幅器２の周波数特性である。横軸は、入力信号の周波数である。縦軸は、最大有能利得である。

今、２００ｐＨを１次インダクタンスＬ_ｐの目標値としてトランスフォーマ４を形成すると、１次インダクタンスＬ_ｐは１８０〜２２０ｐＨの周波数範囲でばらつくとする（すなわち、±１０％の誤差）。この場合、最大有能利得は、図１０に示すように、６５〜７７ＧＨｚの周波数範囲Ｒで極大化する。

この周波数範囲Ｒの高周波数側の周波数(例えば、８０ＧＨｚ)における最大有能利得の違いは、高々１ｄＢ程度である（図１０参照）。このバラつきは、クロスカップル型差動増幅器の最大有能利得のばらつき（２ｄＢ）より小さい。すなわち、実施の形態の増幅器２によれば、製造誤差による最大有能利得のばらつき（利得誤差）が小さくなる。

（５）利得帯域幅
図１１は、インダクタ６２によりゲートＧとドレインＤが接続されたソース接地増幅器２ｇの回路図である。インダクタ６２には、ドレインＤに印加される電源電圧（直流電圧）をカットするためのキャパシタ１８ａが直列に接続されている。尚、図１１には、バイアス回路等は図示されていない。

図１２は、図１１に示すソース接地増幅器２ｇの周波数特性６４である。図１１には、インダクタ６２を有さないソース接地増幅器（図３（ａ）参照）の周波数特性５２も示されている。

図１２に示すように、トランジスタ６のゲートＧとドレインＤの間をインダクタ６２で接続しても、高周波領域（図１２では８８ＧＨｚ近傍）で最大有能利得が高くなる。これは、インダクタ６２がゲート−ソース間容量２４ａと共振してミラー効果を抑制するためである。

しかし、ソース接地増幅器２ｇの周波数特性６４は、ピーク周波数の低周波側で急激に減少し０ｄＢ以下になる。

一方、実施の形態の増幅器２の周波数特性は、図６及び７に示すように、ピーク周波数の低周波側でも十分に高い利得を有している。したがって、実施の形態の増幅器２は、インダクタ６２によりゲートとドレインを接続したソース接地増幅器２ｇより優れている。

図１１のソース接地増幅器２ｇでは、周波数が高い場合には、インダクタ６２のインピーダンスが高くなり、一方キャパシタ１８ａのインピーダンスは低くなる。この場合、キャパシタ１８ａが回路特性に及ぼす影響は小さく、インダクタ６２とゲート−ソース間容量２４ａが共振する。

一方、周波数が低い場合には、インダクタ６２のインピーダンスが低くなり、一方キャパシタ１８ａのインピーダンスが高くなる。この場合は、インダクタ６２が回路特性に及ぼす影響は小さく、キャパシタ１８ａは、そのキャパシタンスの（１+Ａ）倍のキャパシタンスを有しトランジスタ６のゲートＧと基準電気を接続するキャパシタと等価になる。このため、接地増幅器２ｇの利得は、ピーク周波数の低周波側で急激に減少する。

（６）雑音の抑制
図１３は、トランジスタ６の雑音を考慮した増幅器２の等価回路である。図１３の回路では、雑音電流源６６がトランジスタ６のソースＳとドレインＤの間に設けられている。図１３では、バイアス回路等は図示されていない。

雑音電流源６６が生成する電流（以下、１次雑音電流と呼ぶ）６８ａは２次コイル１２に流入し、２次コイル１２の中央に接続された基準電位（図１３では、グラウンドＧＮＤ）に吸収される。

この時、磁界結合により２次雑音電流６８ｂが、１次コイル１０で発生する。この２次雑音電流６８ｂとの磁界結合により、２次コイル１２で３次雑音電流６８ｃが発生する。この３次雑音電流６８ｃがゲートＧに流入し、ゲート−ソース間容量が充電（または放電）される。

この３次雑音電流６８ｃの充放電により、ゲート−ソース間に雑音電圧が発生する。この雑音電圧に応答して、トランジスタ６は雑音電流（以下、帰還雑音電流と呼ぶ）を生成する。

図１４は、出力ポート１６から出力される雑音電圧を説明する図である。図１４（ａ）〜（ｃ）の横軸は時間である。図１４（ａ）〜（ｃ）の縦軸は電圧である。

図１４は、出力ポート１６に負荷（具体的には、５０Ωの抵抗）７０が接続された場合のシミュレーションである（図１３参照）。

雑音電流源６６から流出した雑音電流は、基準電位を通って雑音電流源６６に戻る。したがって負荷７０には、１次雑音電流６８ａと帰還雑音電流（図示せず）とが流れる。

図１４（ａ）には、１次雑音電流６８ａにより負荷抵抗７０に発生する雑音電圧（以下、オリジナル雑音電圧と呼ぶ）が示されている。図１４（ｂ）には、帰還雑音電圧により負荷抵抗７０に発生する雑音電圧（以下、帰還雑音電圧と呼ぶ）が示されている。

図１４（ｃ）には、オリジナル雑音電圧と帰還雑音電圧を合成した雑音電圧（以下、出力雑音電圧と呼ぶ）が示されている。出力ポート１６から出力される雑音電圧は、この出力雑音電圧である。

ところで雑音は、様々な周波数の信号を含んでいる。図１４（ａ）〜（ｃ）には、雑音電圧に含まれる様々な周波数の電圧のうちの周波数８０ＧＨの電圧が示されている。

図１４（ａ）及び（ｂ）に示すように、オリジナル雑音電圧と帰還雑音電圧は位相が略１８０°程度ずれている。このため、出力雑音電圧は図１４（ｃ）に示すように、オリジナル雑音電圧より小さくなる。

上述したように、オリジナル雑音電圧は、ソース接地増幅器が出力する雑音電圧である。したがって、出力雑音電圧（出力ポート１６から出力される雑音電圧）は、ソース接地増幅器が生成する雑音電圧より小さくなる。

すなわち、実施の形態の増幅器２が出力する雑音電圧は、ソース接地増幅器の雑音電圧より小さくなる。

（７）変形例
図１５は、第１の変形例を説明する図である。

図１５の増幅器２ｈは、図１の増幅器２において更に、トランスフォーマ４とは別のトランスフォーマ４ａを有している。図１５には、トランジスタ６の駆動電源７４も示されている。

図１５に示すように、トランスフォーマ４ａは、１次コイル１０ａと２次コイル１２ａとを有している。

１次コイル１０ａの一端は、トランジスタ６のドレインＤに接続されている。１次コイル１０ａの他端は、電源ポート７２を介してトランジスタ６の駆動電源７４に接続される。

２次コイル１２ａは、１次コイル１０ａに磁界結合するコイルである。２次コイル１２ａの一端は出力ポート１６に接続され、他端は基準電位に接続されている。

図１５の増幅器２ｈによれば、トランジスタ６により増幅された信号をトランジスタ６の駆動電圧から分離することができる。

図１６は、第２の変形例を説明する図である。

図１６の増幅器２ｉは、図１５の増幅器２ｈにおいて更に、トランジスタ６とは別のトランジスタ６ａを有している。

図１６に示すように、トランジスタ６ａは、トランスフォーマ４ａの２次コイル１２ａの一端に接続されたソースＳ１と、２次コイル１２ａの他端に接続されたゲートＧ１と、出力ポート１６に接続されたドレインＤ１を有するトランジスタ６ａとを有している。

図１６に示すように、増幅器２ｉは、さらにキャパシタ１８ａと抵抗２０ａとを有している。２次コイル１２ａの中央部は、基準電位に接続されている。したがって、トランスフォーマ４ａが出力する高周波信号はトランジスタ６ａのゲートＧ１とソースＳ１の間に供給され、駆動電源８ａには殆ど供給されない。

図１６に示すように、増幅器２ｉは、図１の増幅器２が縦列接続された増幅器である。したがって、増幅器２ｉの利得は、図１の増幅器２の利得より高い。

以上の例では、２次コイル１２，１２ａの中央部が基準電位に接続されている。しかし、基準電位の接続箇所は、ソースＳ,Ｓ１とキャパシタ１８，１８aの間（２次コイル内も含む）の何処でもよい。これは、基準電位は、トランジスタ６,６ａのゲートにバイアス電圧を供給するために接続されるからである。

また、以上の例では、高周波信号を遮断するため、抵抗２０,２０ａがバイアスポート２２，２２ａに接続される。しかし、抵抗２０,２０ａの代わりにショートスタブを設けてもよい。

また以上の例では、トランジスタ６はＭＯＳ電界効果トランジスタである。しかし、ＭＯＳ電界効果トランジスタの代わりに、他のトランジスタ（例えば、高電子移動度トランジスタ（high electron mobility transistor））を用いてもよい。

以上の実施の形態に関し、更に以下の付記を開示する。

（付記１）
一端が入力ポートに接続され他端が基準電位に接続された１次コイルと、前記１次コイルに磁界結合する２次コイルとを有するトランスフォーマと、
前記２次コイルの一端に接続されたソースと、前記２次コイルの他端に接続されたゲートと、出力ポート側に接続されたドレインとを含むトランジスタとを
有する増幅器。

（付記２）
付記１の増幅器において、
前記トランスフォーマは、所望の周波数範囲内で前記増幅器の最大有能利得を極大にする１次インダクタンスを有することを
特徴とする増幅器。

（付記３）
付記１又は２に記載の増幅器において、さらに、
一端が前記トランジスタのドレインに接続された、前記１次コイルとは別の１次コイルと、
前記別の１次コイルに磁界結合し、一端が前記出力ポート側に接続され他端が前記基準電位に接続された、前記２次コイルとは別の２次コイルとを含むトランスフォーマを有することを
特徴とする増幅器。

（付記４）
付記４に記載の増幅器において、さらに、
前記別の２次コイルの一端に接続されたソースと、前記別の２次コイルの他端に接続されたゲートと、前記出力ポート側に接続されたドレインとを含むトランジスタを有することを
特徴とする増幅器。

（付記５）
トランスフォーマの１次コイルに信号を入力し、
前記トランスフォーマの２次コイルの出力を、トランジスタのソースとゲートとの間に供給する
増幅方法。

２・・・増幅器
４・・・トランスフォーマ
６・・・トランジスタ
１０・・・１次コイル
１２・・・２次コイル
１４・・・入力ポート
１６・・・出力ポート

Claims (4)

1. 一端が入力ポートに接続され他端が基準電位に接続された１次コイルと、前記１次コイルに磁界結合し中央部が基準電位に接続された２次コイルとを有するトランスフォーマと、
   前記２次コイルの一端に接続されたソースと、前記２次コイルの他端に接続されたゲートと、出力ポート側に接続されたドレインとを含むトランジスタとを
   有する増幅器。
2. 請求項１の増幅器において、
   前記トランスフォーマは、所望の周波数範囲内で前記増幅器の最大有能利得を極大にする１次インダクタンスを有することを
   特徴とする増幅器。
3. 請求項１又は２の増幅器において、
   前記ゲートは、前記２次コイルの前記他端にキャパシタを介して接続されていることを
   特徴とする増幅器。
4. トランスフォーマの１次コイルに信号を入力し、
   中央部が基準電位に接続された、前記トランスフォーマの２次コイルの出力を、トランジスタのソースとゲートとの間に供給する
   増幅方法。

Images