JP5605256B2 - 低雑音増幅器 - Google Patents

Description

本発明は、低雑音増幅器に関する。

携帯無線機器等の入力部には、入力信号に対する良好な反射特性と低い雑音指数とを有する低雑音増幅器（low noise amplifier；LNA）が設けられる。このような低雑音増幅器としては、周波数帯域が数ＧＨｚにおよぶものも開発されている。

特開２００９−７７１４２号公報

R. Bagheri et al, "An 800MHz to 5GHz Software-Defined Radio Receiver in 90nm CMOS", ISSCC Dig. Tech. Papers, pp.1932-1941, Feb, 2006.

しかし、入力信号の周波数が高くなると寄生容量により入力インピーダンスが低下し、低雑音増幅器と入力信号源が不整合状態なくなる。このような不整合により、低雑音増幅器の周波数帯域は制限される。低雑音増幅器の入力回路を改良してこのような帯域制限を回避することも考えられるが、改良のため追加する素子の熱雑音で雑音指数が増加する虞がある。そこで、本発明の課題は、このような問題を解決することである。

上記の問題を解決するために、本装置の一観点によれば、入力信号がゲートに供給されるソース接地トランジスタと、前記ソース接地トランジスタのドレイン電流が供給される第１の負荷とを有する増幅回路と、前記入力信号がソースに供給されるゲート接地トランジスタと、前記ゲート接地トランジスタのドレイン電流が供給される第２の負荷とを有する終端回路と、前記ゲート接地トランジスタのソースとドレインの間に接続されたアクティブインダクタとを有する低雑音増幅器が提供される。

本装置によれば、雑音指数の増加を抑制しながら低雑音増幅器の周波数帯域を拡大することができる。

実施の形態１の低雑音増幅器の構成を示す図である。 実施の形態１のアクティブインダクタの構成を示す図である。 入力端子から見た低雑音増幅器の等価回路である。 入力端子から見た簡易型低雑音増幅器の等価回路である。 実施の形態１の低雑音増幅器および簡易型低雑音増幅器の入力インピーダンスの周波数特性の一例である。 実施の形態１の低雑音増幅器および簡易型低雑音増幅器の電圧反射係数の周波数特性の一例である。 インダクタ用トランジスタを等価回路で置き換えたアクティブインダクタの等価回路である。 インダクタ用トランジスタが発生する熱雑音電流の流れを説明する図である。 実施の形態１における変形例を示す説明する図である。 ６５ｎｍＣＭＯＳプロセスを用いて製造される低雑音増幅器の一例である。 ６５ｎｍＣＭＯＳプロセスを用いて製造される簡易型低雑音増幅器の一例である。 低雑音増幅器および簡易型低雑音増幅の特性の一例をまとめた表である。 実施の形態１における低雑音増幅器の別の変形例を示す図である。 実施の形態１における低雑音増幅器の別の変形例を示す図である。 実施の形態１における低雑音増幅器の別の変形例を示す図である。 実施の形態２における低雑音増幅器の別の変形例を示す図である。 実施の形態１における低雑音増幅器の別の変形例を示す図である。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。

（実施の形態１）
図１は、本実施の形態の低雑音増幅器２の構成を示す図である。図１に示すように、本実施の形態の低雑音増幅器２は、増幅回路４、終端回路６、およびアクティブインダクタ８を有している。増幅回路４は、入力信号がゲートに供給されるソース接地トランジスタ１０と、ソース接地トランジスタ１０のドレイン電流が供給される第１の負荷１２を有している。終端回路６は、入力信号がソースに供給されるゲート接地トランジスタ１４と、ゲート接地トランジスタ１４のドレイン電流が供給される第２の負荷１６とを有している。アクティブインダクタ８は、ゲート接地トランジスタ１４のソースとドレインの間に接続されている。第１の負荷１２および第２の負荷１６には、電源電圧Ｖ_ＤＤが供給される。

更に、低雑音増幅器２は、入力信号源２２が接続される入力端子２４と、一対の出力端子ＯＰ,ＯＮを有している。この一対の出力端子ＯＰ,ＯＮを介して、入力信号に応答して第１の負荷１２に発生する第１の信号および同じく入力信号に応答して第２の負荷１６に発生する第２の信号が、差動出力として次段の回路２８に供給される。ここで、入力信号源２２は、例えばアンテナである。次段の回路２８は、例えば信号処理回路である。

図２は、本実施の形態のアクティブインダクタ８の構成を示す図である。このアクティブインダクタ８は、ソースがゲート接地トランジスタ１４のソースに接続され、ドレインがゲート接地トランジスタ１４のドレインに接続されたトランジスタ１８（以下、インダクタ用トランジスタと呼ぶ）を有している。更に、アクティブインダクタ８は、このインダクタ用トランジスタ１８のゲートに一端が接続されたインダクタ用抵抗２０を有している。このインダクタ用抵抗２０の他端には、固定電位が供給される。このインダクタ用抵抗２０の抵抗値は、インダクタ用トランジスタ１８の相互コンダクタンスｇ_ｍｏの逆数より十分に大きな値である（例えば、１０倍以上、好ましくは１００以上）。

ソース接地トランジスタ１０、ゲート接地トランジスタ１４、およびインダクタ用トランジスタ１８は、例えばｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。但し、これらのトランジスタは、ｐチャネルＭＯＳＦＥＴや他の電界効果トランジスタであってもよい。ソース接地トランジスタ１０のゲートおよびゲート接地トランジスタ１４のソースには、入力端子２４を介して入力信号が供給される。また、ソース接地トランジスタ１０のゲートには、バイアス抵抗３０を介してバイアス電圧が供給される。ゲート接地トランジスタ１４のソースには、一端がグラウンドＧに接続された定電流源３２が接続される。この定電流源３２により、ゲート接地トランジスタ１４のゲートバイアス電圧が設定される。

―周波数特性―
図３は、入力端子２４から見た低雑音増幅器２の等価回路である。図３に示すように、入力端子２４から見た等価回路は、ソース接地トランジスタ１０のゲートソース間容量３６と、ゲート接地トランジスタ１４の入力抵抗３８と、アクティブインダクタ８の等価回路４０と、寄生容量４２とを有している。これらの回路要素の一端はそれぞれ入力端子２４に接続され、他端はグラウンドＧに接続されている。他の回路要素と同様、寄生容量４２には、入力信号が供給される。アクティブインダクタ８の等価回路４０は、インダクタ（受動インダクタ）４４と抵抗４６の直列回路である。すなわち、アクティブインダクタ８は、インダクタ４４と抵抗４６の直列回路と等価である。

寄生容量４２は、例えば５００ｆＦ程度である。この寄生容量４２に比べ、ソース接地トランジスタ１０のゲートソース間容量３６（例えば、２０ｆＦ）は十分に小さい。従って、ゲートソース間容量３６は、無視することができる。

ゲート接地トランジスタ１４の相互コンダクタンスをｇ_ｍ１とすると、ゲート接地トランジスタ１４の入力抵抗３８の抵抗値は１／ｇ_ｍ１である。一方、アクティブインダクタ８の入力インピーダンスＺ_ｉｎ ^ＡＩは、式（１）のとおりである。但し、入力信号の角振動数ωは、後述する条件を満たすものとする。

ここで、ｇ_ｍ０は、インダクタ用トランジスタ１８の相互コンダクタンスである。Ｃ_ｇｓは、インダクタ用トランジスタ１８のゲートソース間容量である。Ｒ_ｘは、インダクタ用抵抗２０の抵抗値である。ωは入力信号の角周波数である。この式（１）の導出過程は、後述する。

式（１）に示すように、アクティブインダクタの入力インピーダンスは、抵抗値１／ｇ_ｍ０の抵抗とインダクタ値Ｒ_ＸＣ_ｇｓ／ｇ_ｍ０のインダクタとの直列回路のインピーダンスである。この直列回路が、アクティブインダクタ８の等価回路４０である。

次に、低雑音増幅器２の周波数帯域（以下、増幅帯域と呼ぶ）の最低周波数（以下、最低増幅周波数と呼ぶ）における低雑音増幅器２の応答について説明する。

最低増幅周波数におけるアクティブインダクタ８のリアクタンス（ωＲ_ＸＣ_ｇｓ／ｇｍ_０）は、抵抗分（１／ｇ_ｍ０）より十分小さくなるように設定される（例えば、１／１０、更に好ましくは１／１００）。従って、最低増幅周波数（例えば、１０ＭＨｚ）では、インダクタ４４は無視することができる。更に、寄生容量４２も、最低増幅周波数では無視することができる。

従って、最低増幅周波数における低雑音増幅器２の入力インピーダンスの値Ｚ_ｉｎ ^Ｌは、アクティブインダクタの抵抗４６とゲート接地トランジスタ１４の入力抵抗３８の合成並列抵抗になる。この合成並列抵抗は、式（２）のとおりである。

本実施の形態では、最低増幅周波数における低雑音増幅器２の電圧反射係数が、入力信号に対する電圧反射係数として許容される許容反射係数以下になるように、式（２）の合成並列抵抗Ｚ_ｉｎ ^Ｌが設定される。許容反射係数は、例えば−１０ｄＢである。尚、電圧反射係数は、ＳパラメータのＳ_１１と等価である。増幅帯域は、低雑音増幅器が入力信号を増幅する周波数領域であり、電圧反射係数がこの許容反射係数以下になるように設定される。

従って、合成並列抵抗Ｚ_ｉｎ ^Ｌの値を決めるインダクタ用トランジスタ１８およびゲート接地トランジスタ１４の相互コンダクタンス（ｇｍ_０,ｇｍ_１）は、例えば式（３）を満たすように設定される。

ここで、Ｒ_ｓは、入力信号源２２の出力インピーダンスである。式（３）が満たされる場合、低雑音増幅器２と入力信号源２２が整合して、電圧反射係数（Ｓ_１１）が許容反射係数以下になる。

次に、低雑音増幅器の周波数帯域の最高周波数（以下、最高増幅周波数と呼ぶ）における低雑音増幅器２の応答について説明する。最低増幅周波数では、上述したようにアクティブインダクタ８のインダクタ４４および寄生容量４２は無視することができる。しかし、入力信号の周波数が高くなると、インダクタ４４および寄生容量４２を無視することはできない。従って、（増幅帯域の）高周波領域における低雑音増幅器２の入力インピーダンスＺ_ｉｎ ^Ｈは、式（４）のとおりになる。

ここで、Ｃ_ｐは、寄生容量４２の容量値である。

ところで、アクティブインダクタ８を設けない場合、式（４）の分母は、ｇ_ｍ１＋ｊωＣ_ｐになる。従って、アクティブインダクタ８を有しない低雑音増幅器（以下、簡易型低雑音増幅器と呼ぶ）の入力インピーダンスは、１／（ｇ_ｍ１＋ｊωＣ_ｐ）になる。このような簡易型低雑音増幅器では、周波数が高なると入力インピーダンスが小さくなって、電圧反射係数が増加する。しかし、本実施の形態の低雑音増幅器２では、高周波領域でインダクタ４４と寄生容量４２が共振して、周波数帯域の最高周波数における電圧反射係数が許容反射係数以下になるように、インダクタ４４のインダクタ値が設定される。このため、高周波領域における入力インピーダンスＺ_ｉｎ ^Ｈの低下が抑制され、増幅帯域が拡大する。

具体的には、例えば、インダクタ４４と寄生容量４２の共振周波数ｆ_ＲＥＳが簡易型低雑音増幅器の最高増幅周波数（例えば、４．１ＧＨｚ）と等しいか少し高い周波数（例えば、５．０ＧＨｚ）になるになるように、アクティブインダクタの各素子パラメータ（ｇ_ｍ０,Ｃ_ｇｓ,Ｒ_ｘ等）が設定される。これにより高周波領域における入力インピーダンスの低下が抑制され、低雑音増幅器２の周波数帯域が簡易型低雑音増幅器より広くなる。共振周波数ｆ_ＲＥＳは、式（５）のとおりである。

ここで、式（５）中のｇ_ｍ０/Ｒ_ｘＣ_ｇｓは、インダクタ４４のインダクタ値である。

次に、本実施の形態の低雑音増幅器２と簡易型低雑音増幅器の周波数特性を比較する。図４は、簡易型低雑音増幅器の入力端子２４から見た等価回路である。簡易型低雑音増幅器では、ゲート接地トランジスタ１４の入力抵抗３８が、入力信号源２２の出力インピーダンス４８に略整合するように設定される。

図５は、本実施の形態の低雑音増幅器２および簡易型低雑音増幅器の入力インピーダンスの周波数特性の一例である。横軸は、入力信号の周波数である。縦軸は、入力インピーダンスである。図６は、低雑音増幅器２および簡易型低雑音増幅器の電圧反射係数の周波数特性である。横軸は、入力信号の周波数である。縦軸は、電圧反射係数である。

図５には、低雑音増幅器２の入力インピーダンス５０および簡易型低雑音増幅器の入力インピーダンス５２が示されている。図６には、低雑音増幅器２の電圧反射係数５４および簡易型低雑音増幅器の電圧反射係数５６が示されている。図５および６に示す例では、入力信号源２２の出力インピーダンスは５０Ωである。許容反射係数は、−１０ｄＢである。

図５に示すように、４００ＭＨｚ以下の低周波領域では、低雑音増幅器２および簡易型低雑音増幅器の入力インピーダンスは略３３Ωである。図５の例では、低雑音増幅器２および簡易型低雑音増幅器の入力インピーダンスは、入力信号源２２の出力インピーダンスより低くなっている。しかし、図６に示すように低周波領域における電圧反射係数は−１４ｄＢであり、許容反射係数−１０ｄＢより十分低くなっている。このように、式（３）の条件から多少外れても、電圧反射係数は許容反射係数以下になる。

図５に示すように、周波数が４００ＭＨｚ以上になると、寄生容量４２のリアクタンス（＝１/ωＣ_ｐ）がゲート接地トランジスタ１４の入力抵抗３８に対して無視できなくなり、簡易型低雑音増幅器の入力インピーダンス５２は減少する。このため、図６に示すように、簡易型低雑音増幅器の電圧反射率５６は除々に増加し、４.１ＧＨｚで許容反射係数−１０ｄＢを超える。従って、図６に周波数特性を示す簡易型低雑音増幅器の最高増幅周波数は４．１ＧＨｚである。

一方、低雑音増幅器２の入力インピーダンス５０は、４００ＭＨｚ以上の高周波領域で、入力信号源の出力インピーダンス５０Ωを僅かに超えるまで上昇しその後減少する（図５参照）。このインピーダンス上昇により、入力インピーダンス５０の減少は一時的に回避される。このため、低雑音増幅器２の電圧反射係数５４は、図６に示すように、一旦低下した後増加に転じ、６.４ＧＨｚで−１０ｄＢに達する。従って、図６に周波数特性を示す低雑音増幅器２の最高増幅周波数は６．４ＧＨｚになる。この値は、簡易型低雑音増幅器の最高増幅周波数４．１ＧＨｚより高い。このように、本実施の形態の低雑音増幅器２によれば、周波数帯域を拡大することができる。

尚、図５および６に示す特性の計算に用いたパラメータは、以下のとおりである。入力信号源２２の出力インピーダンスは、５０Ωである。寄生容量４２の容量値は、５００ｆＦである。簡易型低雑音増幅器におけるゲート接地トランジスタ１４の相互コンダクタンスｇ_ｍ１は３０ｍＳである。低雑音増幅器２のゲート接地トランジスタ１４における相互コンダクタンスｇ_ｍ１は１０ｍＳである。低雑音増幅器２のインダクタ用トランジスタ１８の相互コンダクタンスｇ_ｍ０およびソースゲート間容量は、それぞれ２０ｍＳおよび２０ｆＦである。インダクタ用抵抗２０の抵抗値は、２ｋΩである。

―アクティブインダクタ―
図７は、インダクタ用トランジスタ１８を等価回路で置き換えたアクティブインダクタ８の等価回路５８である。図７には、インダクタ用トランジスタ１８のソースＳに信号を供給する信号源６０も示されている。

図７に示すように、この等価回路５８は、インダクタ用トランジスタ１８のゲートソース間容量２１（図７参照）と、インダクタ用トランジスタ１８のゲートＧに接続されたインダクタ用抵抗２０を有している。更に、等価回路５８は、インダクタ用トランジスタ１８のゲートソース間電圧ｖ_ｇｓに応じて電流ｇ_ｍ０・ｖ_ｇｓを生成する電源６２を有している。この等価回路に基づくと、式（６）に示すインピーダンスＺが得られる。

このインピーダンスＺは、インダクタ用トランジスタ１８のソースＳから見た、アクティブインダクタ８の入力インピーダンスである。Ｃ_ｇｓおよびＲ_ｘは、それぞれゲートソース間容量２１およびインダクタ用抵抗２０の値である。ｇ_ｍ０は、インダクタ用トランジスタ１８の相互コンダクタンスである。

入力信号の角周波数ωがｇ_ｍ０／Ｃ_ｇｓより小さい場合、式（６）の分母はｇ_ｍ０で近似できる。この場合、式（６）は簡単になり、式（１）になる。従って、本実施の形態では、最高増幅周波数ｆ_ｍａｘに対応する角振動数ω_ｍａｘ（＝２πｆ_ｍａｘ）がｇ_ｍ０／Ｃ_ｇｓより小さくなるように、ｇ_ｍ０およびＣ_ｇｓが定められる。

このため、アクティブインダクタ８は、低雑音増幅器２の周波数帯域で、インダクタと抵抗の直列回路と等価になる。実施の形態２においても、同様である。

図７のアクティブインダクタ８では、ソースゲート間容量によりインダクタ機能が実現される。しかし、インダクタ用トランジスタ１０のソースとゲートの間にコンデンサを接続することで、インダクタ値をより大きくしてもよい。

―熱雑音の抑制―
上述したように、アクティブインダクタ８を設けることで、低雑音増幅器２の周波数帯域を拡大することができる。一方、アクティブインダクタ８を設けると、インダクタ用トランジスタ１８の熱雑音で雑音指数が増加する虞ある。しかし、本低雑音増幅器２では、差動出力によりインダクタ用トランジスタ１８の熱雑音が相殺されて次の回路２８に供給されるので、雑音指数は殆ど増加しない。

図８は、インダクタ用トランジスタ１８が発生する熱雑音電流の流れを説明する図である。図８に示すように、インダクタ用トランジスタ１８は、熱雑音源６４を伴っている。この熱雑音源６４は、熱雑音電流ｉ_ｎを発生する。

熱雑音電流ｉ_ｎは、インダクタ用トランジスタ１８のソース端子Ｓで３方向に分流される。具体的には、熱雑音電流ｉ_ｎは、インダクタ用トランジスタ１８に流れ込む第１の雑音電流ｉ_ｎ１と、ゲート接地トランジスタ１４に流れ込む第２の雑音電流ｉ_ｎ２と、入力信号源２２に流れ込む第３の雑音電流ｉ_ｎ３に分流される。これらの電流は、式（７）のとおりである。

ここで、Ｒ_ｓは、入力信号源２２の出力インピーダンスである。ｇ_ｍｏ、ｇ_ｍ１、およびｇ_ｍ２は、それぞれインダクタ用トランジスタ１８、ゲート接地トランジスタ１４、およびソース接地トランジスタ１０の相互コンダクタンスである。

まず、式（７）に基づいて、第２の負荷１６に発生する第２の雑音電圧ｖ_ｎ２を求める。インダクタ用トランジスタ１８のドレイン端子Ｄでは、第１の雑音電流ｉ_ｎ１から熱雑音電流ｉ_ｎが差し引かれて第４の雑音電流ｉ_ｎ４が発生する。第４の雑音電流ｉ_ｎ４は、式（８）のとおりである。

更に、第４の雑音電流ｉ_ｎ４と第２の雑音電流ｉ_ｎ２が合流して、第２の負荷１６に流れる第５の雑音電流ｉ_ｎ５が発生する。第５の雑音電流ｉ_ｎ５は、式（９）のとおりである。

この第５の雑音電流ｉ_ｎ５により、第２の負荷１６に第２の雑音電圧ｖ_ｎ２が発生する。第２の雑音電圧ｖ_ｎ２は、式（１０）のとおりである。

ここで、Ｒ_１は、第２の負荷１６の抵抗値である。

次に、第１の負荷１２に発生する第１の雑音電圧ｖ_ｎ１を求める。図８に示すように、第３の雑音電流ｉ_ｎ３は入力信号源２２に流入して、出力インピーダンス４８に第３の雑音電圧ｖ_ｎ３を発生させる。ｖ_ｎ３は、式（１１）のとおりである。

ここで、Ｒｓは、入力信号源２２の出力インピーダンス４８の値である。

この第３の雑音電圧ｖ_ｎ３は、ソース接地トランジスタ１０のゲートに供給され、第６の雑音電流ｉ_ｎ６を発生する。この第６の雑音電流ｉ_ｎ６は、式（１２）のとおりである。

この第６の雑音電流ｉ_ｎ６が第１の負荷１２に流れることで、第１の雑音電圧ｖ_ｎ１が発生する。この第１の雑音電圧ｖ_ｎ１は、式（１３）のとおりである。

ここで、Ｒ_２は、第１の負荷１２の抵抗値である。

ところで、低雑音増幅器２は、第１の負荷１２に発生する信号と第２の負荷１６に発生する信号を、差動信号として次段の回路２８に供給する。この差動信号に含まれる全出力雑音電圧ｖ_ｎＯＵＴは、式（１４）のとおりである。。

式（１４）の最右辺に示されるように、全出力雑音電圧ｖ_ｎＯＵＴは、熱雑音電流ｉ_ｎに比例する第１項と第２項の差分である。従って、第１項および第２項の比例係数を実質的に等しくすることで、全出力雑音電圧ｖ_ｎＯＵＴを略零にすることができる。

式（１０）および（１３）から明らかなように、第１の雑音電圧ｖ_ｎ１と第２の雑音電圧ｖ_ｎ２は同相である。従って、式（１４）に基づいて説明したように、第１の雑音電圧ｖ_ｎ１と第２の雑音電圧ｖ_ｎ２を差動出力により相殺することが可能になる。そこで、本実施の形態では、第１の出力雑音電圧ｖ_ｎ１と第２の出力雑音電圧ｖ_ｎ２が相殺されるように、各素子のパラメータ（ｇ_ｍ０,ｇ_ｍ１,ｇ_ｍ２,Ｒ_１,Ｒ_２）が設定される。

最後に、（増幅帯域の）低周波領域において低雑音増幅器２と入力信号源２２が整合するとともに第１の雑音電圧Ｖ_ｎ１と第２の雑音電圧Ｖ_ｎ２が相殺される条件を求める。式（３）は、低周波領域における整合条件である。式（３）が満たされる場合、式（１４）は、式（１５）のように変形できる。

この式（１５）においてｖ_ｎＯＵＴ＝０とすることで、熱雑音が相殺される条件が得られる。このようにして得られる相殺条件は、式（１６）のとおりである。

式（１６）の相殺条件と式（３）の整合条件が同時に満たされるように各素子のパラメータを設定することで、（増幅帯域の）低周波領域において低雑音増幅器２を入力信号源２２に整合させ且つ雑音指数の増加を抑制することができる。但し、式（３）および（１６）の条件から多少外れても、低周波領域における低雑音増幅器２の電圧反射係数を許容反射係数以下にし且つ雑音指数の増加を抑制することができる。更に、アクティブインダクタ８のインダクタ４４と寄生容量４２が共振して、最高増幅周波数における電圧反射係数が許容反射係数以下にするように、各素子のパラメータを設定することで、低雑音増幅器２の周波数帯域を拡大することができる。

ところで、ゲート接地トランジスタ１４も熱雑音を発生する。この熱雑音も、差動出力により相殺される。ゲート接地トランジスタ１４の熱雑音が相殺される条件は、インダクタ用トランジスタ１８の熱雑音が相殺される条件と同じである。これは、式（３）および（１６）が、ｇ_ｍ０およびｇ_ｍ１に対して対称であることから明らかである。一方、ソース接地トランジスタ１０の熱雑音は、ゲート接地トランジスタ１４に比べ十分に小さいので問題にならない。

―変形例―
図９は、本実施の形態における低雑音増幅器の変形例を示す図である。この例では、ソース接地トランジスタ１０のドレインにカスコード接続された第１のカスコードトランジスタ６６およびゲート接地トランジスタ１４のドレインにカスコードされた第２のカスコードトランジスタ６８が設けられている。これらカスコードトランジスタ６６, ６８のゲートには、固定電位が供給される。第１および第２のカスコードトランジスタ６６,６８により、増幅回路４ａおよび終端回路６ａの出力インピーダンスが大きくなる。従って、低雑音増幅器２ａの電圧利得が高くなる。

カスコードトランジスタ６６,６８は、インダクタ用トランジスタ１８と同様、熱雑音源を伴っている。しかし、よく知られているように、カスコードトランジスタ６６,６９の雑音電流は、カスコードトランジスタ内で閉じる。従って、カスコードトランジスタ６６,６８を設けても雑音指数は殆ど増加しない。

尚、最低増幅周波数における整合条件（以下、整合条件と呼ぶ）は、式（３）に示す低雑音増幅器２の整合条件と同じである。また、最低増幅周波数において低雑音増幅器と入力信号源が整合するとともにインダクタ用トランジスタ１８の熱雑音が相殺される条件（以下、雑音相殺条件と呼ぶ）も、式（１６）に示す低雑音増幅器２の雑音整合条件と同じである。

図１０は、６５ｎｍＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスを用いて製造される本変形例の一例である。図１１は、同じく６５ｎｍＣＭＯＳプロセスを用いて製造される簡易型低雑音増幅器の一例である。この簡易型低雑音増幅器は、図１１に示すように、本変形例と同様カスコードトランジスタ６６,６８を有している。

図１０および１１には、回路図とともに各素子のパラメータおよびその動作点が示されている。図１０および１１に示される例を用いて、低雑音増幅器および簡易型低雑音増幅器の特性を比較する。

図１２は、これらの増幅器の特性の一例をまとめた表である。図１２に示す特性は、図１０および１１に示す回路とパラメータを用いたシミュレーションにより得られる。図１２に示すように、本変形例の低雑音増幅器（ＬＮＡ）の最高増幅周波数は、簡易型低雑音増幅器より０．１５ＧＨｚ高くなる。この結果は、図５を参照して説明した結果と一致する。

図１２には、図１１の簡易型低雑音増幅器において、入力端子２４とグランドＧの間に受動インダクタを設けた簡易型低雑音増幅器の特性も示されている。ここで、シミュレーションに用いた受動インダクタのインダクタ値およびＱ値は、それぞれ５６ｎＨおよび３．３６である。

図１２に示すように、受動インダクタを設けた簡易型増幅器でも、寄生容量４２と受動インダクタが共振して、最高増幅周波数（許容反射係数が−１０ｄＢになる周波数）が高くなる。しかし、受動インダクの損失分が発生する熱雑音により、この熱雑音と同相の雑音電圧および逆相の雑音電圧が次段の回路に差動出力される。このため、図１２に示すように、雑音指数（ＮＦ）が簡易型低雑音増幅器より＋０.２５高くなる。一方、本変形例の低雑音増幅器では、雑音指数は殆ど増加しない。このように、この変形例を含む本実施の形態の低雑音増幅器は、簡易型低雑音増幅器および受動インダクタが設けられた簡易型低雑音増幅器より優れている。尚、図１２に示すように、各低雑音増幅器の利得（Ｓ_２1）および消費電力は、略同じである。

ところで、受動インダクタの素子サイズは、ＭＯＳＦＥＴに比べ格段に大きい。このため、受動インダクタと簡易型低雑音増幅器を同一基板上に集積することは困難である。一方、アクティブインダクタとＭＯＳＦＥＴを同一基板上に集積して、本実施の形態の低雑音増幅器を製造することは容易である。

尚、図１０および１１の回路では、定電流源３２の代わりにインダクタ７０が、ゲート接地トランジスタ１４のソースとグラウンドＧの間に設けられている。また、第１および第２の負荷１２,１６と並行にインダクタ７２,７４が設けられている。これらのインダクタの増幅帯域におけるリアクタンスは、ゲート接地トランジスタ１４の入力抵抗等より十分に大きい。また、インダクタ７０とバイアス抵抗３０の間に設けられるバイパスコンデンサ７６の増幅帯域におけるリアクタンスは、ゲート接地トランジスタ１４の入力抵抗等より十分に小さい。

図１３は、本実施の形態における低雑音増幅器の別の変形例を示す図である。この例では、インダクタ用抵抗２０およびゲート接地トランジスタ１４のゲートは、ソース接地トランジスタ１０のドレインに接続されている。これにより、アクティブインダクタ８およびゲート接地トランジスタ１４のゲートには、第１の負荷１２に発生する第１の信号が供給される。この第１の信号は、入力信号とは逆相の増幅信号である。

今、増幅回路４ｂの利得を−Ａ（＜０）とする。すると、インダクタ用トランジスタ１８およびゲート接地トランジスタ１４のゲートには、増幅回路４ｂにより、入力信号が−Ａ倍に増幅された信号が供給される。更に、インダクタ用トランジスタ１８およびゲート接地トランジスタ１４のゲートには、それぞれのソースに供給される入力信号が−１倍された信号が重畳される。従って、インダクタ用トランジスタ１８およびゲート接地トランジスタ１４のゲートには、入力信号が−（１＋Ａ）倍された信号が供給される。

ところで、図１に示す低雑音増幅器２では、インダクタ用トランジスタ１８およびゲート接地トランジスタ１４のゲートに、入力信号が−1倍された信号が供給される。従って、本変形例の低雑音増幅器２ｂは、図１の低雑音増幅器２においてインダクタ用トランジスタ１８およびゲート接地トランジスタ１４の相互コンダクタを１+Ａ倍した増幅器と等価である。ここで、増幅回路４ｂの利得Ａは、ｇ_ｍ０２・Ｒ_２である。

従って、整合条件および雑音相殺条件は、低雑音増幅器２の整合条件（式（３）および式（１６））でｇ_ｍ０１を、１＋ｇ_ｍ０２・Ｒ_２倍したものである。従って、本変形例の整合条件および雑音相殺条件は、式（１７）および（１８）のとおりである。

尚、終端回路６ｂの利得も、低雑音増幅器２の終端回路６の利得を１＋ｇ_ｍ０２・Ｒ_２倍したものである。

図１４は、本実施の形態における低雑音増幅器の別の変形例を示す図である。この例では、図１３の変形例において、更にソース接地トランジスタ１０のドレインにカスコード接続されるカスコードトランジスタ６６が設けられる。これにより、増幅回路４ｃおよび終端回路６ｃの利得が高くなる。

本変形例の整合条件および雑音相殺条件は、式（１９）および（２０）のとおりである。

ここで、ｇ_ｍ３は、カスコードトランジスタ６６の相互コンダクタンスである。

図１４の回路では、ゲート接地トランジスタ１４およびインダクタ用トランジスタ１８のゲートに供給される信号は、入力信号の１＋ｇ_ｍ２／ｇ_ｍ３倍になる。従って、式（１７）および（１８）の１＋ｇ_ｍ２・Ｒ_２を１＋ｇ_ｍ２／ｇ_ｍ３で置き換えることで、式（１９）および（２０）が得られる。

図１５は、本実施の形態における別の変形例を示す図である。この例では、図１４の変形例において、インダクタ用抵抗２０とソース接地トランジスタ１０のドレインの間にバイパスコンデンサ７６ａが設けられている。更に、インダクタ用抵抗２０とバイパスコンデンサ７６ａの間にバイアス抵抗３０ａの一端が接続されている。このバイアス抵抗３０ａには固定電位が印加される。従って、インダクタ用コンダクタンス１８の動作点設定の自由度が高くなる。

また、本変形例では、ゲート接地トランジスタ１４のゲートとソース接地トランジスタ１０のドレインの間にバイパスコンデンサ７６ｂが設けられている。更に、ゲート接地トランジスタ１４のゲートとバイパスコンデンサ７６ｂの間にバイアス抵抗３０ｂの一端が接続されている。このバイアス抵抗３０ｂの他端には固定電位が印加される。従って、本低雑音増幅器２ｄによれば、ゲート接地トランジスタ１４の動作点設定の自由度も高くなる。

（実施の形態２）
図１６は、本実施の形態の低雑音増幅器２ｅの構成を示す図である。図１６に示ように、この低雑音増幅器２ｅは、増幅回路４と、終端回路６と、アクティブインダクタ８と、結合回路７８とを有している。増幅回路４、終端回路６、およびアクティブインダクタ８の構成は、実施の形態１の回路と略同じある。従って、実施の形態１と同様、アクティブインダクタ８が寄生容量と共振して、最高増幅周波数を高する。

結合回路７８は、ゲート接地トランジスタ１４のドレインとソース接地トランジスタ１０のゲートの間に接続された結合コンデンサ８０ａと、ソース接地トランジスタ１０のゲートとゲート接地トランジスタ１４のソースの間に接続された結合コンデンサ８０ｂを有している。

これらの結合コンデンサ８０ａ,８０ｂにより、入力信号に応答して第２の負荷１６に発生する第２の信号が、入力信号とともにソース接地トランジスタ１０のゲートに供給される。従って、第２の信号は、入力信号とともに増幅回路４により増幅されて、単相出力として次段の回路２８ａに供給される。

図８を参照して説明したように、第２の負荷１６に発生する第２の雑音電圧Ｖ_ｎ２と入力信号源２２の出力インピーダンス４８に発生する第３の雑音電圧Ｖ_ｎ３は逆相である。従って、第２の雑音電圧Ｖ_ｎ２と第３の雑音電圧Ｖ_ｎ３は相殺され、出力雑音電圧は小さくなる。

本実施の形態の低雑音増幅器２ｅの整合条件および雑音相殺条件は、式（２１）および（２２）のとおりである。

ここで、Ｃ_１は、結合コンデンサ８０ａの容量値である。Ｃ_２は、結合コンデンサ８０ｂの容量値である。式（２１）は、実施の形態１の整合条件と同じである。式（２２）は、結合回路７８による第２の信号および入力信号のソース接地トランジスタ１０への結合率を考慮することで得られる。ここで、増幅帯域におけるコンデンサ８０ａ,８０ｂのインピーダンスは、入力信号源２２の出力インピーダンス４８および第２の負荷１６の抵抗値Ｒ_１より十分に大きい。

図１７は、本実施の形態における変形例を示す図である。この例では、ソース接地トランジスタ１０にカスコード接続されたカスコードトランジスタ６６ａが設けられている。これにより、ソース接地トランジスタ１０の出力抵抗が高くなり、増幅回路４の利得が高くなる。また、ゲート接地トランジスタ１４にカスコード接続されたカスコードトランジスタ６６ｂが設けられている。これにより、ゲート接地トランジスタ１４の出力抵抗が高くなり、終端回路６の利得が高くなる。

以上の例では、第１の負荷１２および第２の負荷１６は抵抗素子である。しかし、第１の負荷１２および第２の負荷１６は、抵抗素子には限られない。例えば、第１の負荷１２および第２の負荷１６は、ダイオード接続されたＭＯＳＦＥＴであってもよい。

以上の実施の形態に関し、更に以下の付記を開示する。

（付記１）
入力信号がゲートに供給されるソース接地トランジスタと、前記ソース接地トランジスタのドレイン電流が供給される第１の負荷とを有する増幅回路と、
前記入力信号がソースに供給されるゲート接地トランジスタと、前記ゲート接地トランジスタのドレイン電流が供給される第２の負荷とを有する終端回路と、
前記ゲート接地トランジスタのソースとドレインの間に接続されたアクティブインダクタとを有する
低雑音増幅器。

（付記２）
付記１に記載の低雑音増幅器において、
前記入力信号に応答して前記第１の負荷に発生する第１の信号および前記入力信号に応答して前記第２の負荷に発生する第２の信号は、差動出力として次段の回路に供給されることを
特徴とする低雑音増幅器。

（付記３）
付記１に記載の低雑音増幅器において、
更に、前記入力信号に応答して前記第２の負荷に発生する第２の信号を、前記ソース接地トランジスタのゲートに結合する結合回路を有し、
前記第２の信号は、前記入力信号とともに前記増幅回路により増幅されて、単相出力として次段の回路に供給されることを
特徴とする低雑音増幅器。

（付記４）
付記１乃至３のいずれか１項に記載の低雑音増幅器において、
前記アクティブインダクタは、
ソースが前記ゲート接地トランジスタのソースに接続され、ドレインが前記ゲート接地トランジスタのドレインに接続されたインダクタ用トランジスタと、
前記インダクタ用トランジスタのゲートに一端が接続されたインダクタ用抵抗とを有し、
前記入力信号と逆相の信号または固定電位が、前記抵抗の他端に供給されることを
特徴とする低雑音増幅器。

（付記５）
付記１乃至４のいずれか１項に記載の低雑音増幅器において、
前記アクティブインダクタは、インダクタと抵抗の直列回路と等価であり、
前記アクティブインダクタの抵抗と前記終端回路の入力抵抗の合成並列抵抗は、前記低雑音増幅器の周波数帯域の最低周波数において前記低雑音増幅器の電圧反射係数が前記入力信号に対する電圧反射係数として許容される許容反射係数以下になるように設定され、
前記アクティブインダクタのインダクタは、前記入力信号が印加される寄生容量と共振して、前記周波数帯域の最高周波数における前記電圧反射係数を前記許容反射係数以下にするように設定されていることを
特徴とする低雑音増幅器。

（付記６）
付記１乃至５のいずれか１項に記載の低雑音増幅器において、
前記インダクタ用トランジスタの熱雑音電流が前記入力信号の信号源に供給されて前記第１の負荷に発生する第１の雑音電圧と前記熱雑音電流が前記第２の負荷に供給されて発生する第２の雑音電圧は、相殺されて次段の回路に供給されることを
特徴とする低雑音増幅器。

（付記７）
付記１乃至６のいずれか１項に記載の低雑音増幅器において、
前記アクティブインダクタの前記インダクタ用抵抗および前記ゲート接地トランジスタのゲートは、前記ソース接地トランジスタのドレインに接続されていることを
特徴とする低雑音増幅器。

（付記８）
付記１乃至７のいずれか１項に記載の低雑音増幅器において、
更に、前記ソース接地トランジスタのドレインにカスコード接続されたカスコードトランジスタを有することを
特徴とする低雑音増幅器。

（付記９）
付記１乃至８のいずれか１項に記載の低雑音増幅器において、
更に、前記ゲート接地トランジスタのドレインにカスコード接続されたカスコードトランジスタを有することを
特徴とする低雑音増幅器。

２・・・低雑音増幅器
４・・・増幅回路
６・・・終端回路
８・・・アクティブインダクタ
１０・・・ソース接地トランジスタ
１２・・・第１の負荷
１４・・・ゲート接地トランジスタ
１６・・・第２の負荷
１８・・・インダクタ用トランジスタ
２０・・・インダクタ用抵抗

Claims (5)

1. 入力信号がゲートに供給されるソース接地トランジスタと、前記ソース接地トランジスタのドレイン電流が供給される第１の負荷とを有する増幅回路と、
   前記入力信号がソースに供給されるゲート接地トランジスタと、前記ゲート接地トランジスタのドレイン電流が供給される第２の負荷とを有する終端回路と、
   一端が前記ゲート接地トランジスタのソースに接続され、他端が前記ゲート接地トランジスタのドレインと前記第２の負荷の間に接続されたアクティブインダクタとを有する
   低雑音増幅器。
2. 請求項１に記載の低雑音増幅器において、
   前記入力信号に応答して前記第１の負荷に発生する第１の信号および前記入力信号に応答して前記第２の負荷に発生する第２の信号は、差動出力として次段の回路に供給されることを
   特徴とする低雑音増幅器。
3. 請求項１に記載の低雑音増幅器において、
   更に、前記入力信号に応答して前記第２の負荷に発生する第２の信号を、前記ソース接地トランジスタのゲートに結合する結合回路を有し、
   前記第２の信号は、前記入力信号とともに前記増幅回路により増幅されて、単相出力として次段の回路に供給されることを
   特徴とする低雑音増幅器。
4. 請求項１乃至３のいずれか１項に記載の低雑音増幅器において、
   前記アクティブインダクタは、インダクタと抵抗の直列回路と等価であり、
   前記アクティブインダクタの抵抗と前記終端回路の入力抵抗の合成並列抵抗は、前記低雑音増幅器の周波数帯域の最低周波数において前記低雑音増幅器の電圧反射係数が前記入力信号に対する電圧反射係数として許容される許容反射係数以下になるように設定され、
   前記アクティブインダクタのインダクタは、前記入力信号が印加される寄生容量と共振して、前記周波数帯域の最高周波数における前記電圧反射係数が前記許容反射係数以下にするように設定されていることを
   特徴とする低雑音増幅器。
5. 請求項１乃至４のいずれか１項に記載の低雑音増幅器において、
   前記アクティブインダクタは、ソースが前記ゲート接地トランジスタのソースに接続されドレインが前記ゲート接地トランジスタのドレインに接続されたインダクタ用トランジスタと、前記インダクタ用トランジスタのゲートに一端が接続されたインダクタ用抵抗とを有し、
   前記インダクタ用トランジスタの熱雑音電流が前記入力信号の信号源に供給されて前記第１の負荷に発生する第１の雑音電圧と前記熱雑音電流が前記第２の負荷に供給されて発生する第２の雑音電圧は、相殺されて次段の回路に供給されることを
   特徴とする低雑音増幅器。

Images