KR100319385B1 - 가변 이득 증폭기 - Google Patents

Abstract

제어 전압에 대하여 입력 레인지가 급격히 변화하지 않는 가변 이득 증폭기를 얻음과 동시에, 입력 레인지를 광역화한 가변 이득 증폭기를 제공한다.

전원 Vcc에 부하 L을 거쳐서 전류 제어기 C1 및 C2가 공통으로 접속되어 있다. 그리고, 전류 제어기 C1 및 C2의 입력은, 각각 전류 증폭부 A1 및 A2의 출력에 접속되고, 전류 증폭부 A1 및 A2는, 각각 정전류원 CS1 및 CS2을 거쳐서 접지 레벨 GND에 접속되어 있다. 또한, 전류 증폭부 A1은 고이득이고, 전류 증폭부 A2는 저이득이다.

Description

가변 이득 증폭기

본 발명은 가변 이득 증폭기에 관한 것으로, 특히, 입력 레인지를 확대한 가변 이득 증폭기에 관한 것이다.

이동 통신(mobi1e communication) 등의 무선통신의 송수신기에서는 환경적 요인에 의해 신호 강도가 크게 변화하는 경우가 있다. 보다 정확히 신호를 송수신 하기 위해서는, 신호 강도가 작은 경우에는 증폭기의 이득을 크게하고, 반대로 신호 강도가 클 때에는 증폭기의 이득을 작게 한다고 하는 전력 제어가 필요하다. 이 때문에, 신호 강도에 따라 이득을 변화시킬 수 있는 가변 이득 증폭기를 사용한다.

<장치구성>

도 13에 종래의 가변 이득 증폭기(90)의 구성을 도시한다. 도 13에 도시하는 바와 같이 가변 이득 증폭기(90)는, 공통의 저항(부하 저항) R1 및 R2를 갖는 고이득의 차동 증폭기(1)와 저이득의 차동 증폭기(2)를 구비하고 있다. 또한, 저항 R1과 R2는 동일한 저항값 R_L을 갖고 있다.

차동 증폭기(1)는 전원 Vcc에 공통으로 접속된 저항 R1 및 R2(저항값은 모두 R_L)에 컬렉터 전극이 접속된 NPN 트랜지스터 Q1 및 Q2를 갖고 있다. 그리고 트랜지스터 Q1 및 Q2의 에미터 전극은 각각 NPN 트랜지스터 Q3 및 Q4의 컬렉터 전극에 접속됨과 동시에, 저항(귀환 저항) R3을 거쳐서 공통으로 접속되어 있다. 또한, 트랜지스터 Q3의 에미터 전극은 NPN 트랜지스터 Q5의 컬렉터 전극에 접속되고, 트랜지스터 Q5의 에미터 전극은 저항 R4를 거쳐서 접지 레벨 GND에 접속되어 있다.

차동 증폭기(2)는 전원 Vcc에 공통으로 접속된 저항 R1 및 R2에 컬렉터 전극이 접속된 NPN 트랜지스터 Q6 및 Q7을 갖고 있다. 그리고 트랜지스터 Q6 및 Q7의 에미터 전극은 각각 NPN 트랜지스터 Q8 및 Q9의 컬렉터 전극에 접속됨과 동시에, 저항(귀환 저항) R5를 거쳐서 공통으로 접속되어 있다. 또한, 트랜지스터 Q9의 에미터 전극은 NPN 트랜지스터 Q10의 컬렉터 전극에 접속되고, 트랜지스터 Q10의 에미터 전극은 저항 R6를 거쳐서 접지 레벨 GND에 접속되어 있다.

그리고, 트랜지스터 Q1 및 Q6의 베이스 전극은 입력 단자 T1에 접속되고, 트랜지스터 Q2 및 Q6의 베이스 전극은 입력 단자 T2에 접속되며, 트랜지스터 Q3 및 Q4의 베이스 전극은 제어 단자 T3에 접속되며, 트랜지스터 Q8 및 Q9의 베이스 전극은 제어 단자 T4에 접속되며, 트랜지스터 Q5 및 Q10의 베이스 전극은 가변 바이어스 입력 단자 T5에 접속되며, 트랜지스터 Q2 및 Q7의 컬렉터 전극은 출력 단자 T6에 접속되며, 트랜지스터 Q1 및 Q6의 컬렉터 전극은 출력 단자 T7에 접속되어 있다.

또한, 트랜지스터 Q5의 컬렉터 전극에는 트랜지스터 Q8의 에미터 전극이 접속되고, 트랜지스터 Q10의 컬렉터 전극에는 트랜지스터 Q4의 에미터 전극이 접속되어 있다.

여기서, 트랜지스터 Q3, Q4, Q8, Q9로 구성되는 회로를 제어 회로(3), 트랜지스터 Q5, Q10 및 저항 R4, R6로 구성되는 회로를 가변 전류원(4)이라 칭한다.

또한, 귀환 저항인 저항 R3 및 R5는 각각 R_EG및 R_EL의 값을 갖고, R_EG<R_EL의 관계가 있다.

일반적으로, 제어 전압에 대한 이득 가변 특성, 및 출력에 왜곡이 발생하지 않는 입력 허용 범위를 나타내는 입력 레인지 특성이 가변 이득 증폭기의 중요한 성능으로 되어 있다. 이하, 가변 이득 증폭기(90)에 있어서의 이득 가변 특성 및 입력 레인지 특성에 대하여 설명한다.

<이득 가변 특성>

우선, 이득 가변 특성에 대하여 설명한다. 차동 증폭기(1) 및 차동 증폭기(2) 각각의 이득 G_0G및 G_0L과, 가변 이득 증폭기(90) 전체의 이득 G_0T는, 이하의 수학식 (1), (2), (3)으로 나타낼 수 있다.

수학식 1 내지 수학식 3에 있어서, V_T는 열전압(therma1 vo1tage)이고, kT/q에 의해 나타내는 값이다. 여기서, k는 볼츠만 상수, T는 온도, q는 전하량이다. 또한, 차동 증폭기(1) 및 차동 증폭기(2)의 동작 전류 I_Q0G및 I_Q0L은, 제어 단자 T3 및 T4 사이에 인가되는 제어 전압 Vct에 의해서 제어된다.

도 14에 제어 전압 Vct의 변화에 대한 차동 증폭기(1) 및 차동 증폭기(2)의 동작 전류 I_Q0G(트랜지스터 Q1 및 Q2에 흐르는 전류의 합계) 및 동작 전류 I_Q0L(트랜지스터 Q6 및 Q7에 흐르는 전류의 합계)의 변화의 상태의 일례를 나타낸다. 도 14에 있어서, 가로축에 나타내는 제어 전압 Vct를 ±0.1V의 범위로 변화시키면, 세로축에 나타내는 동작 전류 I_Q0G및 I_Q0L은, 각각 거의 0에서 차동 증폭기(1) 및 차동증폭기(2)의 바이어스 전류 I_EE(저항 R4 및 R6에 흐르는 전류의 합계)의 범위로 변화한다.

예를 들면, 정전류원(4)의 전류 대부분이 차동 증폭기(1)에 흐르고 있는 상태로부터 제어 전압 Vct를 점차 감소시키면, I_Q0G는 감소하고, I_Q0L은 증가한다. 따라서, 수학식 1 및 수학식 2로부터, 차동 증폭기(1)의 이득 G_0G는 낮아지고, 차동 증폭기(2)의 이득 G_0L은 높아지는 것을 알 수 있다. 따라서, 입력 신호가 극히 큰 경우에는, 차동 증폭기(1)의 이득 G_0G를 낮게 하고, 차동 증폭기(2)의 이득 G_0L을 높게 함으로써, 입력 신호가 지나치게 증폭되어, 출력 단자 T6 및 T7에 접속되는 내부 장치(도시하지 않음)가 파괴되는 것을 방지할 수 있고, 또한 입력 신호가 극히 작은 경우에는, 차동 증폭기(1)의 이득 G_0G를 높게 함으로써, 입력 신호를 내부 장치(도시하지 않음)에 적절한 크기로 증폭시킬 수 있다.

이와 같이, 가변 이득 증폭기(90)는 고이득의 차동 증폭기(1)와 저이득의 차동 증폭기(2)를 구비하고 있기 때문에, 제어 전압 Vct를 조정함으로써 입력 신호가 극히 큰 경우나, 입력 신호가 극히 작은 경우에 대응할 수 있다. 그러나, 고이득의 차동 증폭기(1) 및 저이득의 차동 증폭기(2)에 흐르는 전류를 단순 가산하여 저항 R1 및 R2에 흐르는 구성으로 되어 있기 때문에, 차동 증폭기(1)의 이득 G_0G와 차동 증폭기(2)의 이득 G_0L의 차가 클 때에는, 차동 증폭기(1)의 이득 G_0G가 지배적으로 된다. 이 현상을 도 15를 이용하여 설명한다.

도 15에 있어서 가로축은 제어 전압 Vct를, 세로축은 이득을 나타낸다. 그리고, 차동 증폭기(1)의 이득 특성을 G_0G, 차동 증폭기(2)의 이득 특성을 G_0L, 가변 이득 증폭기(90) 전체의 이득 특성을 G_0T로 나타낸다. 도 15에 도시하는 바와 같이, 차동 증폭기(1)의 이득 특성 G_0G와 차동 증폭기(2)의 이득 특성 G_0L이 교차하는 제어 전압 Vct의 값으로부터 차동 증폭기(1)의 이득이 지배적으로 되어, 이득 특성 G_0T는 이득 특성 G_0G에 거의 일치하게 되는 것을 알 수 있다. 즉, 동작 전류 I_Q0G가 작을 때에는, 수학식 1에 있어서는 V_T/I_Q0G의 항이 지배적으로 되고 이득 특성 G_0G의 증가 경향은 현저하다. 한편, 동작 전류 I_Q0L은 크고, 수학식 2에 있어서는 저항값 R_EL로 결정되기 때문에, 이득 특성 G_0L은 거의 변화하지 않는다. 따라서 이득 특성 G_0G가 이득 특성 G_0L을 초과하면 수학식 3으로부터 알 수 있듯이 이득 특성 G_0T에 있어서 이득 특성 G_0G가 지배적으로 된다. 또한, 동작 전류 I_Q0G가 증가하면, 동작 전류 I_Q0L은 작아지고, 저항값 R_EL보다도 V_T/I_Q0L의 항이 지배적으로 되어 이득 특성 G_0L이 하강하여, 이득 특성 G_0G의 지배가 계속된다.

<입력 레인지 특성>

다음에, 입력 레인지 특성에 대하여 설명한다. 차동 증폭기의 입력 레인지는 일반적으로 동작 전류와 귀환 저항과의 곱으로 결정된다. 따라서, 동작 전류가 동일하면, 에미터 귀환 저항인 저항 R3 및 R5의 저항값은 R_EG<R_EL이기 때문에, 차동 증폭기(1)의 입력 레인지는 좁고, 저이득 증폭기(2)의 입력 레인지는 넓은 것으로 된다. 이것은, 저항 R3에 있어서의 전압 강하가 작기 때문에 트랜지스터 Q1, Q2에 있어서의 베이스 에미터간 전압이 커지고, 저항 R5에 있어서의 전압 강하가 작기 때문에 트랜지스터 Q6, Q7에 있어서의 베이스 에미터간 전압이 작아지는 것에 기인하고 있다.

여기서, 차동 증폭기(1)의 동작 전류 I_Q0G가 충분히 0에 가까운 제어 전압 Vct의 영역, 예를 들면 도 14에 도시하는 -0.1V∼-0.05V의 영역에서는 차동 증폭기(2)의 입력 레인지가 충분히 넓고, 가변 이득 증폭기(90)의 입력 레인지는, 대부분 차동 증폭기(2)에 의해 결정된다. 그러나, 이 영역을 초과하여 제어 전압 Vct가 커지면, 차동 증폭기(2)의 입력 레인지가 좁아지고, 반대로 차동 증폭기(1)의 입력 레인지가 넓어져, 가변 이득 증폭기(90)의 입력 레인지는, 대부분 차동 증폭기(1)에 의해 결정되는 것으로 된다. 단, 차동 증폭기(2)보다도 높은 이득을 얻기 위해서, 차동 증폭기(1)의 입력 레인지의 최대값은, 차동 증폭기(2)의 입력 레인지의 최대값보다도 작아지도록 설정되어 있기 때문에, 결과적으로 가변 이득 증폭기(90)의 입력 레인지는 작아진다.

종래의 가변 이득 증폭기(90)는 이상과 같이 구성되어 있으므로, 차동 증폭기(2)가 지배적인 제어 전압 Vct의 영역, 예를 들면 도 14에 도시하는 -0.1V∼-0.05V의 영역에 있어서도 제어 전압 Vct의 정방향으로의 증가에 따라 차동 증폭기(2)의 동작 전류 I_Q0L은 급격히 감소하여, 저항 R5에 인가되는 전압이 작아지기 때문에, 입력 레인지가 급격히 작아진다고 하는 문제가 있었다.

또한, 트랜지스터 Q1, Q3, Q5와 같이 트랜지스터가 3단으로 캐스코드(cascode:cascaded triode) 접속되어 있기 때문에, 개개의 트랜지스터의 최대 허용 입력 진폭은 작아진다. 트랜지스터가 동작할 때의 베이스 에미터간 전압을 0.8V로 하면, 예를 들면 전원 전압이 3V인 경우, 베이스 전극의 최대 허용 입력 진폭은 2.2V(3V-0.8V)정도이다. 그러나, 트랜지스터가 3단으로 캐스코드 접속되어 있는 경우, 3V-(0.8×3)V에 의해, 베이스 전극의 최대 허용 입력 진폭은 0.6V 정도로 된다. 베이스 전극의 입력 전압이 이 값보다도 커지면, 트랜지스터의 출력이 왜곡되기 때문에, 트랜지스터의 최대 허용 입력 진폭은 큰 쪽이 좋다. 또한, 일반적으로 차동 증폭기의 입력 레인지는, 해당 차동 증폭기의 차동쌍을 구성하는 트랜지스터의 최대 허용 입력 진폭 이하이기 때문에, 해당 트랜지스터의 최대 허용 입력 진폭이 작으면, 입력 레인지도 크게 될 수 없다고 하는 문제가 있다.

본 발명의 목적은 상기한 문제점을 해결하기 위해서 이루어진 것으로, 제어 전압에 대하여 입력 레인지가 급격히 변화하지 않는 가변 이득 증폭기를 얻음과 동시에, 입력 레인지를 광역화한 가변 이득 증폭기를 제공하는데 있다.

본 발명에 관한 청구항 1에 기재된 가변 이득 증폭기는, 전원에 접속된 부하와, 상기 부하에, 각각의 출력이 공통으로 접속된 제 1 및 제 2 전류 제어기와, 상기 제 1 및 제 2 전류 제어기의 입력에 그 출력이 접속된 제 1 및 제 2 전류 증폭부와, 상기 제 1 및 제 2 전류 증폭부에 접속되어 해당 제 1 및 제 2 전류 증폭부에 전류를 공급하는 제 1 및 제 2 정전류원을 구비하고, 상기 제 1 및 제 2 전류 제어기의 출력이 상기 가변 이득 증폭기의 출력이며, 상기 제 1 전류 증폭부는 상기 제 2 전류 증폭부에 비해서 고이득이고, 상기 제 2 전류 증폭부는 상기 제 1 전류 증폭부에 비해서 저이득이며, 상기 제 1 및 제 2 전류 제어기는 제어 신호에 의해서 서로 역방향으로 전류량을 조정하고, 상기 제 1 및 제 2 전류 증폭부는, 공통으로 인가되는 입력 신호를 각각 증폭하여 출력하며, 상기 제 1 및 제 2 전류 제어기에 의해서 상기 제 1 및 제 2 전류 증폭부의 출력 배분을 조정하는 것이다.

본 발명에 관한 청구항 2에 기재된 가변 이득 증폭기는, 상기 부하가 상기 전원에 각각의 일단이 공통으로 접속된 제 1 및 제 2 저항 소자이고, 상기 제 1 전류 제어기는, 제 1 출력이 상기 제 1 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 1 차동쌍과, 제 1 출력이 상기 제 2 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 2 차동쌍을 구비하고, 상기 제 1 및 제 2 차동쌍의 상기 제 1 출력이 상기 가변 이득 증폭기의 출력이며, 상기 제 2 전류 제어기는, 제 1 출력이 상기 제 1 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 3 차동쌍과, 제 1 출력이 상기 제 2 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 4 차동쌍을 구비하며, 상기 제 1 전류 증폭부는, 제 1 출력이 상기 제 1 차동쌍의 공통 에미터에 접속되고, 제 2 출력이 상기 제 2 차동쌍의 공통 에미터에 접속되며, 각각의 에미터가 전기적으로 접속된 제 1 차동 증폭기를 포함하며, 상기 제 2 전류 증폭부는, 그 제 1 출력이 상기 제 3 차동쌍의 공통 에미터에 접속되고, 그 제 2 출력이 상기 제 4 차동쌍의 공통 에미터에 접속되며, 각각의 에미터가 전기적으로 접속된 제 2 차동 증폭기를 구비하고, 상기 제어 신호는 제 1 및 제 2 제어 신호로 구성되어, 상기 제 1 제어 신호는, 상기 제 1 및 제 2 차동쌍의 상기 제 1 출력측의 트랜지스터와, 상기 제 3 및 제 4 차동쌍의 상기 제 2 출력측의 트랜지스터를 제어하고, 상기 제 2 제어 신호는, 상기 제 3 및 제 4 차동쌍의 상기 제 1 출력측의 트랜지스터와, 상기 제 1 및 제 2 차동쌍의 상기 제 2 출력측의 트랜지스터를 제어하며, 상기 제 1 및 제 2 전류 증폭부의 입력에는 제 1 및 제 2 신호가 인가되며, 상기 제 1 신호는, 상기 제 1 및 제 2 차동 증폭기의 상기 제 1 출력측의 트랜지스터를 제어하고, 상기 제 2 신호는, 상기 제 1 및 제 2 차동 증폭기의 상기 제 2 출력측의 트랜지스터를 제어한다.

본 발명에 관한 청구항 3에 기재된 가변 이득 증폭기는, 일단이 상기 전원에 접속된 제 1 부하와, 상기 제 1 부하의 타단에 그 일단이 접속된 제 2 부하와, 상기 제 2 부하의 타단에 그 출력이 접속된 제 3 전류 증폭부와, 상기 제 1 부하의 타단에, 그 출력이 접속된 제 4 전류 증폭부와, 상기 제 3 및 제 4 전류 증폭부의 입력에 접속된 제 1 및 제 2 가변 전류원을 갖는 전단 증폭기를 더 포함하고, 상기 제 3 전류 증폭부는 상기 제 4 전류 증폭부에 비해서 고이득이고, 상기 제 4 전류 증폭부는 상기 제 3 전류 증폭부에 비해서 저이득이며, 상기 제 3 및 제 4 전류 증폭부에는 입력 신호가 인가되며, 상기 제 1 및 제 2 가변 전류원은 상기 제 1 및 제 2 제어 신호에 연동하는 제 1 및 제 2 가변 전류원 제어 신호에 의해서 동작하고, 상기 제 3 전류 증폭부와 상기 제 2 부하의 접속 노드가 상기 전단 증폭기의 출력이며, 상기 전단 증폭기의 출력이 상기 제 1 및 제 2 전류 증폭부의 입력에 접속되어 있다.

본 발명에 관한 청구항 4에 기재된 가변 이득 증폭기는, 상기 부하가 상기 전원에 각각의 일단이 공통으로 접속된 제 1 및 제 2 저항 소자이고, 상기 제 1 전류 제어기는, 제 1 출력이 상기 제 1 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 1 차동쌍과, 제 1 출력이 상기 제 2 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 2 차동쌍을 포함하고, 상기 제 1 및 제 2 차동쌍의 상기 제 1 출력이, 상기 가변 이득 증폭기의 출력이며, 상기 제 2 전류 제어기는, 제 1 출력이 상기 제 1 저항 소자에 접속된 제 3 차동쌍과, 제 1 출력이 상기 제 2 저항 소자에 접속된 제 4 차동쌍을 포함하며, 상기 제 1 전류 증폭부는, 제 1 출력이 상기 제 1 차동쌍의 공통 에미터에 접속되고, 제 2 출력이 상기 제 2 차동쌍의 공통 에미터에 접속되며, 각각의 에미터가 전기적으로 접속된 제 1 차동 증폭기를 포함하며, 상기 제 2 전류 증폭부는, 그 제 1 출력이 상기 제 3 차동쌍의 공통 에미터에 접속되고, 그 제 2 출력이 상기 제 4 차동쌍의 공통 에미터에 접속되며, 각각의 에미터가 전기적으로 접속된 제 2 차동 증폭기를 포함하며, 상기 제어 신호는, 제 1 및 제 2 제어 신호로 구성되어, 상기 제 1 제어 신호는 상기 제 1 및 제 2 차동쌍의 상기 제 1 출력측의 트랜지스터와, 상기 제 3 및 제 4 차동쌍의 상기 제 2 출력측의 트랜지스터를 제어하며, 상기 제 2 제어 신호는, 상기 제 3 및 제 4 차동쌍의 상기 제 1 출력측의 트랜지스터와, 상기 제 1 및 제 2 차동쌍의 상기 제 2 출력측의 트랜지스터를 제어하며, 상기 제 1 및 제 2 전류 증폭부의 입력에는 제 1, 제 2, 제 3, 제 4 신호가 인가되어, 상기 제 1 신호는 상기 제 2 차동 증폭기의 상기 제 2 출력측의 트랜지스터를 제어하고, 상기 제 2 신호는 상기 제 2 차동 증폭기의 상기 제 1 출력측의 트랜지스터를 제어하며, 상기 제 3 신호는 상기 제 1의 차동 증폭기의 상기 제 2 출력측의 트랜지스터를 제어하며, 상기 제 4 신호는 상기 제 1 차동 증폭기의 상기 제 1 출력측의 트랜지스터를 제어한다.

본 발명에 관한 청구항 5에 기재된 가변 이득 증폭기는, 상기 전원에 각각의 일단이 공통으로 접속된 제 1 및 제 2 부하와, 상기 제 1 부하의 타단에 그 출력이 접속된 제 3 전류 증폭부와, 상기 제 2 부하의 타단에 그 출력이 접속된 제 4 전류 증폭부와, 상기 제 3 및 제 4 전류 증폭부의 입력에 접속된 제 1 및 제 2 가변 전류원을 갖는 전단 증폭기를 더 포함하고, 상기 제 3 전류 증폭부는 상기 제 4 전류 증폭부에 비해서 고이득이고, 상기 제 4 전류 증폭부는 상기 제 3 전류 증폭부에 비해서 저이득이며, 상기 제 3 및 제 4 전류 증폭부에는 입력 신호가 인가되며, 상기 제 1 및 제 2 가변 전류원은 상기 제 1 및 제 2 제어 신호에 연동하는 제 1 및 제 2 가변 전류원 제어 신호에 의해서 동작하고, 상기 제 3 전류 증폭부의 출력이 상기 제 1 전류 증폭부의 입력에 접속되며, 상기 제 4 전류 증폭부의 출력이 상기 제 2 전류 증폭부의 입력에 접속되어 있다.

본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.

도 1은 본 발명에 따른 가변 이득 증폭기의 기본 구성을 설명하는 도면,

도 2는 본 발명에 따른 가변 이득 증폭기의 실시예 1의 구성을 도시하는 도면,

도 3은 본 발명에 따른 가변 이득 증폭기의 실시예 1의 동작 특성을 도시하는 도면,

도 4는 본 발명에 따른 가변 이득 증폭기 및 종래 장치의 동작 특성을 비교하는 도면,

도 5는 본 발명에 따른 가변 이득 증폭기의 실시예 2의 기본 구성을 설명하는 도면,

도 6은 본 발명에 따른 가변 이득 증폭기의 실시예 2의 구성을 도시하는 도면,

도 7은 본 발명에 따른 가변 이득 증폭기의 실시예 2의 구성을 도시하는 도면,

도 8은 본 발명에 따른 가변 이득 증폭기의 실시예 2의 변형예의 구성을 도시하는 도면,

도 9는 본 발명에 따른 가변 이득 증폭기의 실시예 2의 변형예의 구성을 도시하는 도면,

도 10은 본 발명에 따른 가변 이득 증폭기의 실시예 3의 구성을 도시하는 도면,

도 11은 본 발명에 따른 가변 이득 증폭기의 실시예 3의 동작 특성을 설명하는 도면,

도 12는 본 발명에 따른 가변 이득 증폭기의 실시예 1 및 실시예 3의 동작 특성을 비교하는 도면,

도 13은 종래의 가변 이득 증폭기의 구성을 도시하는 도면,

도 14는 종래의 가변 이득 증폭기의 동작 특성을 설명하는 도면,

도 15는 종래의 가변 이득 증폭기의 동작 특성을 설명하는 도면.

도면의 주요 부분에 대한 부호의 설명

11, 12, 51, 52, 51A, 52A : 차동 증폭기

13A, 13B : 전류 제어기

14A, 14B : 전류 증폭부

15A, 15B, 55, 56, 53, 54 : 가변 전류원

CS1, CS2 : 정전류원

50, 60 : 전단 증폭기

발명의 실시예

(발명의 개념 구성)

도 1에는 본 발명에 따른 가변 이득 증폭기의 기본 개념을 설명하는 블럭도가 도시된다. 도 1에 있어서, 전원 Vcc에 부하 L을 거쳐서 전류 제어기 C1 및 C2의 출력이 공통으로 접속되어 있다. 그리고, 전류 제어기 C1 및 C2의 입력은 각각 전류 증폭부 A1 및 A2의 출력에 접속되고, 전류 증폭부 A1 및 A2는 각각 정전류원 CS1 및 CS2를 거쳐서 접지 레벨 GND에 접속되어 있다.

그리고, 전류 증폭부 A1 및 A2의 입력은 공통의 입력 단자 Tin에 접속되고, 전류 제어기 C1 및 C2의 출력은 출력 단자 Tout에 접속되어 있다. 또한, 전류 제어기 C1 및 C2에는 제어 단자 Tct가 공통으로 접속되어, 제어 단자 Tct로부터 인가되는 제어 전압 Vct에 의해 전류 제어기 C1 및 C2가 흐르는 전류가 제어된다.

여기서, 전류 증폭부 A1은 전류 증폭부 A2에 비해서 고(高)이득이지만 좁은 입력 레인지의 차동 증폭기로 구성되고, 전류 증폭부 A2는 전류 증폭부 A1에 비해서 저(低)이득이지만 넓은 입력 레인지의 차동 증폭기로 구성되어 있다. 일반적으로 차동 증폭기의 이득과 입력 레인지의 관계는 트레이드 오프(trade off) 관계에 있고, 예를 들면 상기한 바와 같이 고이득이면 입력 레인지는 좁아진다.

<동작>

이러한 구성에 있어서는, 전류 증폭부 A1 및 A2 각각의 출력 전류를 전류 제어기 C1 및 C2에 의해 제어함으로써 전류 배분을 바꿀 수 있다. 이 전류 배분은, 가변 이득 증폭기의 이득을 감소시키는 경우에는, 저이득의 전류 증폭부 A2의 출력 전류의 비율을 증가시키고, 고이득의 전류 증폭부 A1의 출력 전류의 비율을 감소시키도록 제어 전압 Vct를 조정한다. 또한, 가변 이득 증폭기의 이득을 증가시키는 경우에는, 상기한 바와 반대로 되도록 제어 전압 Vct를 조정한다. 이와 같이, 전류 제어기 C1 및 C2는 제어 전압 Vct의 변화에 관하여, 서로 역방향으로 전류량을 조정하도록 구성되어 있다.

예를 들면, 입력 단자 Tin에 큰 입력 신호가 인가된 경우, 입력 레인지가 좁은 전류 증폭부 A1에서는 대응할 수 없고 출력이 왜곡될 가능성이 있다. 이 경우에는, 전류 제어기 C1에 의해 전류 증폭부 A1의 출력 전류를 감소시킴으로써 왜곡이 두드러지지 않도록 한다. 한편, 입력 레인지가 넓은 전류 증폭부 A2의 출력은 왜곡되지 않기 때문에, 전류 제어기 C2로부터 전류 증폭부 A2의 출력이 출력된다.

이 경우, 전류 증폭부 A2를 감쇠기로서 구성해 놓으면, 입력 신호보다도 작은 신호가 출력 단자 Tout로부터 출력되어, 입력 신호가 지극히 큰 신호인 경우에, 출력 단자 Tout에 접속되는 내부 장치(도시하지 않음)가 파괴되는 것을 방지할 수 있다.

또한, 입력 단자 Tin에 작은 입력 신호가 인가된 경우에는, 출력이 왜곡될 가능성은 없기 때문에 전류 증폭부 A1에서 대응할 수 있고, 이 경우에는 전류 제어기 C1에 의해 전류 증폭부 A1의 출력 전류를 증가시킴으로써 출력 단자 Tout의 출력을, 내부 장치(도시하지 않음)에 적절한 크기로 할 수 있다.

<작용 효과>

이상 설명한 바와 같이, 도 1에 도시된 가변 이득 증폭기에 있어서는, 저이득의 전류 증폭부 A2의 출력 전류에 비해서 고이득의 전류 증폭부 A1의 출력 전류가 충분히 작을 때에는, 가변 이득 증폭기 전체의 이득에 대하여 전류 증폭부 A2가 지배적으로 되어, 가변 이득 증폭기 전체로서는 저이득으로 된다. 한편, 고이득의 전류 증폭부 A1의 출력 전류에 비해서 저이득의 전류 증폭부 A2의 출력 전류가 충분히 작을 때에는, 가변 이득 증폭기 전체의 이득에 대하여 전류 증폭부 A1이 지배적으로 되어, 가변 이득 증폭기 전체로서는 고이득으로 된다.

단, 각각의 동작 전류가 변화됨에 따라 전류 증폭부 A1 및 A2의 입력 레인지가 변화된다. 그래서, 전류 증폭부 A1 및 A2의 동작 전류를 공급하는 것으로서, 정전류원 CS1 및 CS2를 채용하여, 입력 레인지를 일정하게 하였다. 또한, 전류 증폭부 A1 및 A2의 출력측에 마련한 전류 제어기 C1 및 C2에 의해 전류 증폭부 A1 및 A2의 전류 배분을 변화시키는 구성으로 하였기 때문에, 가변 이득 증폭기 전체로서의 이득을 변화시킬 수 있다.

따라서, 가변 이득 증폭기 전체로서 저이득이고, 전류 증폭부 A2가 지배적으로 동작하고 있는 경우에, 제어 전압 Vct를 조정하여 이득을 변화시키더라도 가변 이득 증폭기 전체로서의 입력 레인지는 대부분 변화하지 않는다. 이것은, 전류 증폭부 A1이 지배적으로 동작하고 있는 경우에도 마찬가지이다.

이하에, 상술한 본 발명의 개념에 근거하는 실시예에 대하여 설명한다.

(A. 실시예 1)

<A-1. 장치구성>

도 2에는 본 발명에 따른 가변 이득 증폭기(100)의 구성이 도시된다. 도 2에 도시하는 바와 같이, 가변 이득 증폭기(100)는 공통의 저항(부하 저항) R11 및 R12를 갖는 고이득의 차동 증폭기(11)와 저이득의 차동 증폭기(12)를 구비하고 있다. 또한, 저항 R11과 R12는 동일한 저항값 R_L을 지닌다.

차동 증폭기(11)는, 전원 Vcc에 공통으로 접속된 일단을 갖는 저항 R11 및 R12 (저항값은 모두 R_L)의 타단에 컬렉터 전극이 접속된 NPN 트랜지스터 Q11 및 Q14와, 전원 Vcc에 컬렉터 전극이 접속된 NPN 트랜지스터 Q12 및 Q13을 구비한다.

그리고 트랜지스터 Q11 및 Q12의 에미터 전극은 NPN 트랜지스터 Q15의 컬렉터 전극에 공통으로 접속되고, 트랜지스터 Q13 및 Q14의 에미터 전극은 NPN 트랜지스터 Q16의 컬렉터 전극에 공통으로 접속되어 있다.

또한, 트랜지스터 Q11 및 Q12의 에미터 전극과 같이 공통으로 접속된 에미터 전극을 공통 에미터라 칭한다. 또한, 예를 들면 트랜지스터 Q11 및 Q12와 같이, 에미터 전극이 공통으로 접속되고, 각각의 베이스 전극에는 서로 다른 신호가 인가되는 트랜지스터의 쌍을 차동쌍이라 칭한다.

또한, 트랜지스터 Q15 및 Q16의 에미터 전극은 각각 NPN 트랜지스터 Q17 및 Q18의 컬렉터 전극에 접속됨과 동시에, 저항(귀환 저항) R13을 거쳐서 서로 접속되어 있다(또한, 저항 R13이 마련되지 않은 구성이더라도 무방함). 또한, 트랜지스터 Q17 및 Q18의 에미터 전극은, 각각 저항 R14 및 R15를 거쳐서 접지 레벨 GND에 접속되어 있다.

차동 증폭기(12)는 전원 Vcc에 공통으로 접속된 저항 R11 및 R12에 컬렉터 전극이 접속된 NPN 트랜지스터 Q21 및 Q24와, 전원 Vcc에 컬렉터 전극이 접속된 NPN 트랜지스터 Q22 및 Q23을 갖고 있다.

그리고 트랜지스터 Q21 및 Q22의 에미터 전극은 NPN 트랜지스터 Q25의 컬렉터 전극에 공통으로 접속되고, 트랜지스터 Q23 및 Q24의 에미터 전극은 NPN 트랜지스터 Q26의 컬렉터 전극에 공통으로 접속되어 있다. 또한, 트랜지스터 Q25 및 Q26의 에미터 전극은 각각 NPN 트랜지스터 Q27 및 Q28의 컬렉터 전극에 접속됨과 동시에, 저항(귀환 저항) R16을 거쳐서 서로 접속되어 있다. 또한, 트랜지스터 Q27 및 Q28의 에미터 전극은 각각 저항 R17 및 R18를 거쳐서 접지 레벨 GND에 접속되어 있다.

또한, 귀환 저항인 저항 R13 및 R16는 각각 R_EG및 R_EL의 값을 갖고, R_EG<R_EL의 관계가 있다.

그리고, 트랜지스터 Q16 및 Q26의 베이스 전극은 입력 단자 T1에 접속되고, 트랜지스터 Q15 및 Q25의 베이스 전극은 입력 단자 T2에 접속되어 있다.

트랜지스터 Q11 및 Q14, 트랜지스터 Q22 및 Q23의 베이스 전극은 제어 단자 T3에 접속되고, 트랜지스터 Q12 및 Q13, 트랜지스터 Q21 및 Q24의 베이스 전극은 제어 단자 T4에 접속되어 있다.

트랜지스터 Q17, Q18, Q27, Q28의 베이스 전극은 정바이어스 입력 단자 T5에 접속되고, 트랜지스터 Q11 및 Q21의 컬렉터 전극은 출력 단자 T6에 접속되며, 트랜지스터 Q14 및 Q24의 컬렉터 전극은 출력 단자 T7에 접속되어 있다.

여기서, 트랜지스터 Q11, Q12, Q13, Q14로 구성되는 회로를 전류 제어기(13A)라 칭하고, 트랜지스터 Q21, Q22, Q23, Q24로 구성되는 회로를 전류 제어기(13B)라 칭한다.

또한, 트랜지스터 Q15, Q16 및 저항 R13으로 구성되는 회로를 전류 증폭부(14A)라 칭하고, 트랜지스터 Q25, Q26 및 저항 R16으로 구성되는 회로를 전류 증폭부(14B)라 칭한다.

또한, 트랜지스터 Q17, Q18, 및 저항 R14, R15로 구성되는 회로를 정전류원(15A)이라 칭하고, 트랜지스터 Q27, Q28, 및 저항 R17, R18로 구성되는 회로를 정전류원(15B)이라 칭한다.

상기한 바와 같이 구성함으로써, 전류 제어기(13A) 및 전류 제어기(13B)의 각각의 출력은, 도 2에 도시하는 바와 같이, 부하 저항 R11 및 R12에 공통으로 접속되어 있기 때문에, 차동 증폭기(11) 및 차동 증폭기(12)의 출력 전류가 공통의 부하 저항 R11 및 R12에 흐르게 된다.

<A-2. 동작>

다음에 가변 이득 증폭기(100)의 동작에 대하여 설명한다. 기본적으로는 도 1을 이용하여 설명한 개념 구성과 마찬가지이고, 입력 단자 T1 및 T2로부터 입력 신호가 인가되면, 전류 증폭부(14A) 및 전류 증폭부(14B)는 각각 입력 신호를 증폭한다. 여기서, 입력 신호가 큰 경우, 고이득의 전류 증폭부(14A)에서 증폭하면 출력 신호가 지나치게 커지거나, 출력 신호가 왜곡될 가능성이 있으므로, 전류 제어기(13A)에 의해 전류 증폭부(14A)의 컬렉터 출력을 감쇠시킨다. 전류 증폭부(14A)와 전류 증폭부(14B)는 서로 역방향으로 동작하기 때문에, 전류 제어기(13B)는 전류 증폭부(14B)의 컬렉터 출력을 감쇠시키지 않고서 출력하게 된다. 또한, 저이득의 전류 증폭부(14B)에서는, 출력 신호가 지나치게 커지거나, 출력 신호가 왜곡될 가능성은 작기 때문에, 컬렉터 출력을 감쇠하지 않고서 출력하더라도 문제는 없다.

반대로, 입력 신호가 작은 경우, 저이득의 전류 증폭부(14B)에 의한 증폭으로는 충분한 출력 신호를 얻을 수 없다는 가능성이 있으므로, 전류 제어기(13B)에 의해 전류 증폭부(14B)의 컬렉터 출력을 감쇠시키고, 전류 제어기(13A)에 의해 전류 증폭부(14A)의 컬렉터 출력을 감쇠하지 않고서 출력한다.

차동 증폭기(11) 및 차동 증폭기(12)의 각각의 이득 G_2G및 G_2L과, 가변 이득 증폭기(100) 전체의 이득 G_2T는, 이하의 수학식 4, 5, 6으로 나타낼 수 있다.

수학식 4 내지 수학식 6에 있어서, V_T는 열 전압(therma1 vo1tage)이고, kT/q에 의해 나타나는 값이다. 여기서, k는 볼츠만 상수, T는 온도, q는 전하량이다. 또한, I_Q는 차동 증폭기(11) 및 차동 증폭기(12)의 동작 전류이고, 정전류원 회로(15A) 및 정전류원 회로(15B)로부터 공급되는 일정한 값이다. 또한, I_LG2는 전류 제어기(13A)의 출력 전류이고 트랜지스터 Q11 및 Q14에 흐르는 전류의 합계이다. 또한, I_LL2는 전류 제어기(13B)의 출력 전류이고 트랜지스터 Q21 및 Q24에 흐르는 전류의 합계이다. 그리고, I_LG2및 I_LL2는, 제어 단자 T3 및 T4 사이에 인가되는 제어 전압 Vct에 의해 제어된다.

도 3에 제어 전압 Vct의 변화에 대한 전류 제어기(13A) 및 전류 제어기(13B)의 출력 전류 I_LG2및 I_LL2의 변화 상태의 일례를 나타낸다. 도 3에 도시하는 바와 같이, 가로축에 도시하는 제어 전압 Vct를 ±0.1V의 범위로 변화시키면, 세로축에 도시하는 전류 제어기(13A) 및 전류 제어기(13B)의 출력 전류 I_LG2및 I_LL2는, 각각 거의 0에서부터 동작 전류 I_Q의 범위에서 변화한다.

즉, 예를 들면 제어 전압 Vct를 -0.1V에서부터 점차로 증가시키면, I_LG2는 0에 가까운 값에서부터 증가하며, 반대로 I_LL2는 점차로 0에 가까운 작은 값을 향하여 감소한다. 따라서, 수학식 6으로부터, 제어 전압 Vct를 크게하면 G_2T가 증가하는 것을 알 수 있다.

<A-3. 특징적 작용 효과>

이상 설명한 바와 같이, 전류 제어기(13A)의 출력 전류 I_LG2가 0에 가까운 값으로 되는 제어 전압 Vct의 영역에서는 저이득의 차동 증폭기(12)가 지배적이고, 제어 전압 Vct가 커짐에 따라서 고이득의 차동 증폭기는 지배적으로 된다. 그러나, 제어 전압 Vct의 변화에 대해서는 동작 전류 I_Q의 값은 일정하기 때문에, 차동 증폭기(11) 및 차동 증폭기(12) 각각의 입력 레인지는 변화하지 않는다. 따라서 제어 전압 Vct가 작은 영역이더라도 전체의 입력 레인지가 급격히 변화하는 일은 없다. 즉, 제어 전압 Vct가 넓은 범위에서 선형성을 유지할 수 있다.

여기서, 도 13을 이용하여 설명한 가변 이득 증폭기(90)와 비교한 경우의 이점을 명확히 하기 위하여, 이득과 이득 압축점(gain compression point)에 있어서의 입력 레벨의 관계를 도 4에 도시한다.

이득 압축점이란, 증폭기의 입력-출력 특성에 있어서, 이상적인 입력-출력 특성(직선)과, 실제의 입력-출력 특성을 비교하여, 이상적인 입력-출력 특성으로부터의 편차, 예를 들면 1dB로 된 점을 1dB의 이득 압축점(P_1dB)이라 칭한다. 또한, 이득 압축점은 입력 레인지와 정(positive)의 상관 관계에 있고, 또한 이득이 증가하면 감소하는 특성을 갖고 있다.

도 4에 있어서는, 가변 이득 증폭기(90) 및 가변 이득 증폭기(100)의 이득-이득 압축점 특성을, 각각 특성 곡선 X 및 Y로서 도시한다. 그리고, 가변 이득 증폭기의 성능의 기준으로 되는 기준 특성을 직선 Z로 도시한다. 일반적으로 가변 이득 증폭기는, 입력에 대하여 일정한 출력을 얻기 위해 사용된다. 따라서, 각 이득에 있어서의 출력 가능 레벨은, P_1dB+이득 = C(일정값)의 관계로 결정된다. 가변 이득 증폭기에 있어서는, 이 식에 있어서의 C의 값이 모든 이득에 있어서 일정 레벨 이상이어야 한다. 그리고, 상기 관계를 도 4에 나타낸 것이 직선 Z이고, 가변 이득 증폭기의 이득-이득 압축점 특성은 직선 Z 이상의 영역에 존재하여야 한다.

도 4의 영역 W에 도시하는 바와 같이, 종래 장치(90)의 특성 X는 이득이 조금이라도 커지면 P_1dB는 갑자기 작아지지만, 본 발명의 가변 이득 증폭기(100)의 특성 Y에서는 이득의 변화에 대한 P_1dB의 변화는 비교적 완만하다는 것을 알 수 있다. 따라서 넓은 이득 범위에서 양호한 선형성을 유지할 수 있다.

또한, 이상에서 설명한 가변 이득 증폭기(100)에 있어서는, 전류 증폭부(14A) 및 전류 증폭부(14B)의 차동쌍의 컬렉터 전극은, 전류 제어기(13A) 및 전류 제어기(13B)를 거쳐서 부하 저항 R11 및 R12에 접속되어 있다. 일반적으로 트랜지스터의 베이스 컬렉터 사이에는 기생 용량이 존재하지만, 컬렉터 전극이 직접적으로 부하 저항에 접속되어 있으면, 입력 신호 전류가 기생 용량을 거쳐서 출력 단자에 인가되게 된다(아이솔레이션(iso1ation)이 불량임). 그러나, 가변 이득 증폭기(100)에서는 전류 증폭부(14A) 및 전류 증폭부(14B)의 차동쌍의 컬렉터 전극에는 전류 제어기(13A) 및 전류 제어기(13B)를 구성하는 차동쌍이 접속되어 있기 때문에, 입력 신호 전류는 입력 신호가 기생 용량을 거쳐서 직접 출력 단자로 통하는 것을 방지한다.

(B. 실시예 2)

도 2를 이용하여 설명한 가변 이득 증폭기(100)는, 예를 들면 트랜지스터 Q14, Q16, Q18과 같이 트랜지스터가 3단으로 캐스코드(cascode:cascaded triode) 접속되어 있기 때문에, 개개의 트랜지스터의 최대 허용 입력 진폭은 작아진다. 트랜지스터가 동작할 때의 베이스 에미터간 전압을 0.8V라고 하면, 예를 들면 전원 전압이 3V인 경우, 베이스 전극의 최대 허용 입력 진폭은 2.2V(3V-0.8V) 정도이다. 그러나, 트랜지스터가 3단으로 캐스코드 접속되어 있는 경우, 3V-(0.8×3)V에 의해, 베이스 전극의 최대 허용 입력 진폭은 0.6V 정도로 된다. 베이스 전극의 입력 전압이 이 값보다도 커지면, 트랜지스터의 출력이 왜곡되기 때문에, 트랜지스터의 최대 허용 입력 진폭은 큰 쪽이 좋다.

그러나, 가변 이득 증폭기(100)에 있어서는 트랜지스터를 3단으로 캐스코드 접속하는 구성은 필수적이고, 캐스코드 접속의 단수를 줄일 수는 없다. 그리고 트랜지스터의 최대 허용 입력 진폭은 입력 레인지의 상한을 규정하는 값이기 때문에, 차동 증폭기(11)나 차동 증폭기(12)의 입력 레인지의 광역화도 한정되고, 가변 이득 증폭기(100) 입력 레인지도 한정되어 버린다.

그러므로, 본 발명에 관한 실시예 2로서, 가변 이득 증폭기(100)의 전단에, 가변 이득 증폭기(100)보다도 큰 최대 허용 입력 진폭을 갖는 전단 증폭기(50)를 구비함으로써, 실질적으로 최대 허용 입력 진폭을 증가시키는 구성에 대하여 설명한다.

도 5에 가변 이득 증폭기(100)의 전단에 전단 증폭기(50)를 구비한 가변 이득 증폭기(100A)를 도시한다.

도 5에 있어서, 전단 증폭기(50)는 입력은 1개이지만, 제 1 출력 O1 및 제 2 출력 O2의 2개의 출력을 갖고 있다. 여기서, 제 1 출력 단자 TO1은, 전단 증폭기(50)에 큰 입력 신호가 인가된 경우에, 가변 이득 증폭기(100)의 저이득의 차동 증폭기(12)의 최대 허용 입력 진폭(혹은 입력 레인지) 이하로 감쇠시킨 신호를 출력하는 단자이고, 제 2 출력 단자 TO2는, 전단 증폭기(50)에 가변 이득 증폭기(100)의 차동 증폭기(11) 및 차동 증폭기(12)의 최대 허용 입력 진폭(혹은 입력 레인지) 이하의 입력 신호가 인가된 경우에, 해당 입력 신호를 증폭, 혹은 그대로 출력하는 단자이다.

그리고, 제 1 출력 단자 TO1은 가변 이득 증폭기(100)의 저이득의 차동 증폭기(12)의 입력에 접속되고, 제 2 출력 단자 TO2는 가변 이득 증폭기(100)의 고이득의 차동 증폭기(11)의 입력에 접속되는 구성으로 되어있다.

따라서, 가변 이득 증폭기(100)의 입력 레인지를 초과하는 입력 신호가 전단 증폭기(50)에 인가된 경우, 전단 증폭기(50)의 제 1 출력 단자 TO1로부터, 감쇠된 입력 신호가 가변 이득 증폭기(100)의 차동 증폭기(12)에 인가되기 때문에, 가변 이득 증폭기(100)가 동작 불량으로 되는 것을 방지한다.

<B-1. 장치 구성>

이하에, 가변 이득 증폭기(100A)의 구체적인 구성에 대하여 설명한다. 우선, 도 6에 전단 증폭기(50)의 구성을 도시한다. 도 6에 도시하는 바와 같이, 전단 증폭기(50)는 전원 Vcc에 접속된 고이득의 차동 증폭기(51) 및 저이득의 차동 증폭기(52)로 구성되어 있다.

차동 증폭기(51)는, 전원 Vcc에 공통으로 접속된 일단을 갖는 저항(부하 저항) R21 및 R22의 타단에 각각 컬렉터 전극이 접속된 NPN 트랜지스터 Q31 및 Q32을 갖고 있다. 또한, 저항 R21과 R22는 동일한 저항값 R_L1을 갖고 있다.

그리고 트랜지스터 Q31 및 Q32의 에미터 전극은 각각 NPN 트랜지스터 Q33 및 Q34의 컬렉터 전극에 접속됨과 동시에, 저항(귀환 저항) R23을 거쳐서 서로 접속되어 있다. 그리고, 트랜지스터 Q33 및 Q34의 에미터 전극은 접지 레벨 GND에 접속되어 있다.

또한, 차동 증폭기(52)는 전원 Vcc에 공통으로 접속된 일단을 갖는 저항(부하 저항) R24 및 R25의 타단에 각각 컬렉터 전극이 접속된 NPN 트랜지스터 Q35 및 Q36을 갖고 있다. 또한, 저항 R24와 R25는 동일한 저항값 R_L2를 갖고 있다. 그리고, 트랜지스터 Q35 및 Q36의 에미터 전극은 각각 NPN 트랜지스터 Q37 및 Q38의 컬렉터 전극에 접속됨과 동시에, 저항(귀환 저항) R26을 거쳐서 서로 접속되어 있다. 그리고, 트랜지스터 Q37 및 Q38의 에미터 전극은 접지 레벨 GND에 접속되어 있다. 또한, 귀환 저항인 저항 R23 및 R26은 각각 R_EG1및 R_EL1의 값을 갖고, R_EG1<R_EL1의 관계가 있다.

그리고, 트랜지스터 Q31 및 Q35의 베이스 전극은 입력 단자 T11에 접속되고, 트랜지스터 Q32 및 Q36의 베이스 전극은 입력 단자 T12에 접속되어 있다.

또한, 트랜지스터 Q33 및 Q34의 베이스 전극은 제어 단자 T13에 접속되고, 트랜지스터 Q37 및 Q38의 베이스 전극은 제어 단자 T14에 접속되어 있다. 또한, 트랜지스터 Q33 및 Q34로 구성되는 회로를 가변 전류원(53), 트랜지스터 Q37 및 Q38로 구성되는 회로를 가변 전류원(54)이라 칭하고, 제어 단자 T13 및 T14 사이에는 가변 전류원 제어 신호 V_BCS가 인가된다.

또한, 트랜지스터 Q31 및 Q32의 컬렉터 전극은 각각 출력 단자 T17 및 T18에 접속되고, 트랜지스터 Q35 및 Q36의 컬렉터 전극은 각각 출력 단자 T15 및 T16에 접속되어 있다. 또한, 출력 단자 T15 및 T16이 도 5에 도시하는 제 1 출력 단자 TO1에 대응하고, 출력 단자 T17 및 T18이 도 5에 도시하는 제 2 출력 단자 TO2에 대응한다.

또한, 트랜지스터 Q31 및 Q32로 구성되는 회로를 전류 증폭부(55), 트랜지스터 Q35 및 Q36으로 구성되는 회로를 전류 증폭부(56)라 칭한다.

다음에, 전단 증폭기(50)를 가변 이득 증폭기(100)에 접속한 구성을 도 7에 도시한다. 도 7에 도시하는 바와 같이, 가변 이득 증폭기(100)의 구성에 변경은 없지만, 전단 증폭기(50)의 출력 단자 T15, T16, T17, T18이 각각 가변 이득 증폭기(100)의 트랜지스터 Q26, Q25, Q16, Q15의 베이스 전극에 접속되어 있다.

이상의 구성에서 주목해야 할 점은, 예를 들면 트랜지스터 Q31, Q33과 같이 트랜지스터가 2단으로 캐스코드 접속되어 있다는 것이다. 2단의 캐스코드 접속으로서는, 베이스 에미터간 전압을 0.8V라고 하면, 예를 들면 전원 전압이 3V인 경우, 3V-(0.8×2)V에 의해, 개개의 트랜지스터의 최대 허용 입력 진폭은 1.4V 정도로 되어, 2단의 캐스코드 접속인 경우(0.6V)에 비해서 0.8V 높아진다.

<B-2. 장치 동작>

가변 이득 증폭기(100A)의 동작에 대하여 설명한다. 입력 단자 T11 및 T12로부터 가변 이득 증폭기(100)의 입력 레인지를 초과하는 큰 입력 신호가 인가된 경우, 저이득의 차동 증폭기(52)의 동작 전류가 증가되도록, 제어 단자 T13 및 T14 사이에 인가되는 가변 전류원 제어 전압 V_BCS에 의해서 트랜지스터 Q37 및 Q38을 제어한다.

여기서, 가변 전류원 제어 전압 V_BCS는, 예를 들면 제어 단자 T13에 트랜지스터 Q33 및 Q44에 최대 전류를 흐르게 하는 전압을 인가하였을 때에는, 제어 단자 T14에는 트랜지스터 Q37 및 Q38에 흐르는 전류는 거의 0으로 되도록 인가된다. 따라서, 이 경우, 고이득의 차동 증폭기(51)의 동작 전류는 감소한다. 또, 가변 전류원 제어 전압 V_BCS는 가변 이득 증폭기(100)의 제어에 사용되는 제어 전압 Vct에 연동하여 인가되는 전압이고, 예를 들면 제어 전압 Vct가 최소값에서부터 증가하도록 인가되면, 가변 전류원 제어 전압 V_BCS도 마찬가지로 증가하도록 인가된다.

저이득의 차동 증폭기(52)의 동작 전류가 증가하면, 전단 증폭기(50) 전체의 이득은 차동 증폭기(52)의 이득이 지배적으로 된다. 따라서, 동일한 큰 입력 신호가 인가되어도 차동 증폭기(51)를 거쳐서 해당 입력 신호가 가변 이득 증폭기(100)에 인가되는 것이 방지된다.

한편, 차동 증폭기(52)는 감쇠기로서 동작하도록 구성하고, 출력 단자 T15 및 T16의 전압이, 다음단의 가변 이득 증폭기(100)의 저이득의 차동 증폭기(12)의 입력 레인지 이하로 되도록 구성하면, 큰 입력 신호가 인가된 경우에도, 전단 증폭기(50)가 감쇠기로서 동작하게 되기 때문에, 가변 이득 증폭기(100)의 입력 레인지를 초과하는 입력 신호가 인가되는 것이 방지된다.

또한, 전단 증폭기(50)에 인가되는 입력 신호가 가변 이득 증폭기(100)의 입력 레인지내의 신호인 경우, 고이득의 차동 증폭기(51)의 동작 전류가 증가되도록, 제어 단자 T13 및 T14 사이에 인가되는 가변 전류원 제어 전압 V_BCS에 의해서 트랜지스터 Q33 및 Q34를 제어한다. 따라서, 차동 증폭기(51)는 입력 신호를 그대로의 크기, 혹은 증폭된 상태로 가변 이득 증폭기(100)의 차동 증폭기(11)에 인가한다.

<B-3. 특징적 작용 효과>

이상 설명한 바와 같이, 본 발명에 관한 가변 이득 증폭기(100A)에 있어서는, 가변 이득 증폭기(100)의 입력 레인지를 초과하는 입력 신호가 전단 증폭기(50)에 인가된 경우, 전단 증폭기(50)가 보호 장치로서 기능하기 때문에, 가변 이득 증폭기(100)가 동작 불량으로 되는 것이 방지된다. 또한, 전단 증폭기(50)에 있어서는, 차동 증폭기(11) 및 차동 증폭기(12)가 트랜지스터의 2단의 캐스코드 접속으로 구성되어 있기 때문에, 차동 증폭기(1) 및 차동 증폭기(2)가 3단의 캐스코드 접속으로 구성되어 있는 가변 이득 증폭기(100)에 비해서 최대 허용 입력 진폭이 커진다.

따라서, 가변 이득 증폭기(100)의 최대 허용 입력 진폭을 초과한 신호이더라도, 전단 증폭기(50)는 대응할 수 있고, 또한 전단 증폭기(50)를 감쇠기로서 사용함으로써 가변 이득 증폭기(100)의 최대 허용 입력 진폭 이하로 할 수 있기 때문에, 실질적으로 가변 이득 증폭기(100)의 최대 허용 입력 진폭을 증가시킬 수 있다.

또한, 전술한 바와 같이 전원 전압과 트랜지스터의 입력 레인지는 정의 상관 관계를 갖고 있기 때문에, 전원 전압이 낮아지면 입력 레인지도 작아지지만, 캐스코드 접속의 단수를 저감한 증폭기를 전단 증폭기로서 사용함으로써, 입력 레인지의 저하를 억제할 수 있어, 낮은 전원 전압이라도 비교적 넓은 입력 레인지를 얻을 수 있다.

(B-4. 변형예)

이상에서 설명한 가변 이득 증폭기(100A)는, 도 5에 도시한 바와 같이 1 입력 2 출력의 전단 증폭기(50)를 가변 이득 증폭기(100)의 전단에 구비하고 있었다. 따라서, 가변 이득 증폭기(100)는 두 쌍의 입력단을 구비할 필요가 있었다. 그래서 한 쌍의 입력단을 구비한 가변 이득 증폭기(100)에 대응할 수 있는, 1 입력 1 출력의 전단 증폭기(60)의 구성을 이하에 설명한다.

도 8에 전단 증폭기(60)의 구성을 도시한다. 또한, 도 8에 있어서, 도 6을 이용하여 설명한 전단 증폭기(50)와 동일한 구성에 대해서는 동일한 부호를 인가하고, 중복되는 설명은 생략한다.

전단 증폭기(60)에 있어서는, 고이득의 차동 증폭기(51A)의 트랜지스터 Q31의 컬렉터 전극은 직렬로 접속된 저항(부하 저항) R31 및 R32를 거쳐서 전원 Vcc에 접속되고, 트랜지스터 Q32의 컬렉터 전극은 직렬로 접속된 저항(부하 저항) R33 및 R34를 거쳐서 전원 Vcc에 접속되어 있다. 그리고, 고이득의 차동 증폭기(52A)의 트랜지스터 Q35의 컬렉터 전극은 저항 R31과 R32의 접속 노드 U에 접속되고, 트랜지스터 Q36의 컬렉터 전극은 저항 R33과 R34의 접속 노드 V에 접속되어 있다. 또한, 저항 R31과 R33은 동일한 저항값 R_L3를 갖고, 저항 R32와 R34는 동일한 저항값 R_L4를 갖고 있다.

또한, 트랜지스터 Q31 및 Q32의 컬렉터 전극은 출력 단자 T20 및 T21에 각각 접속되어 있다.

따라서 차동 증폭기(11A)는 부하로서 저항값 R_L3+R_L4를 갖고, 차동 증폭기(12A)는 부하로서 R_L3을 갖는다. 여기서, R_L3<R_L4로 하고, 또한 귀환 저항인 저항 R23 및 R26은 저항값 R_EG1및 R_EL1이고, R_EG1<R_EL1의 관계가 있다.

이러한 구성을 갖는 전단 증폭기(60)는 도 6에 도시하는 전단 증폭기(50)와 마찬가지의 동작을 한다. 그리고, 입력 신호가 작게 차동 증폭기(51A)를 지배적으로 동작시키고 있는 경우에는, 차동 증폭기(52A)의 출력 전류는 작기 때문에, 출력 단자 T20 및 T21에는 차동 증폭기(51A)의 출력 신호가 인가되고, 입력 신호가 크게 차동 증폭기(52A)를 지배적으로 동작시키고 있는 경우에는 차동 증폭기(51A)의 출력 전류는 작기 때문에, 출력 단자 T20 및 T21에는 접속 노드 U 및 V의 전압, 즉 차동 증폭기(52A)의 출력 신호가 지배적으로 인가된다.

이렇게 구성함으로써, 1 입력의 가변 이득 증폭기(100)에 적응이 가능하고, 또한 출력 단자의 개수를 삭감할 수 있기 때문에, 장치 구성이 간단하게 된다고 하는 이점을 갖고 있다.

또한, 도 9에 가변 이득 증폭기(100)의 전단에 전단 증폭기(60)를 구비한 가변 이득 증폭기(100B)의 구체적인 구성을 도시한다. 도 9에 있어서, 출력 단자 T20은 트랜지스터 Q16 및 Q26의 베이스 전극에, 출력 단자 T21는 트랜지스터 Q15 및 Q25의 베이스 전극에 접속되어 있다.

(C. 실시예 3)

도 2를 이용하여 설명한 가변 이득 증폭기(100)에서는, 전류 증폭부(14A) 및 전류 증폭부(14B)의 출력 전류를 전류 제어기(13A) 및 전류 제어기(13B)로 제어함으로써 차동 증폭기(11) 및 차동 증폭기(12)의 출력 전류, 즉 이득 조정을 실행하고 있었다. 따라서, 전류 제어기(13A) 및 전류 제어기(13B)의 제어 전압 Vct의 변화에 대한, 차동 증폭기(11) 및 차동 증폭기(12)의 이득 변화의 정도는, 가변 이득 증폭기(100)를 사용하는 데에 영향을 미친다.

예를 들면, 제어 전압 Vct에 대하여 이득을 급격히 변화시킬 필요가 있는 사용 방법이 있는가 하면, 제어 전압 Vct에 대하여 이득을 완만하게 변화시킬 필요가 있는 사용 방법도 있다.

<C-1. 장치 구성>

이와 같이, 제어 전압-이득 특성에 변동을 갖게 하기 위한 구성을 구비한 가변 이득 증폭기(200)를 도 10에 도시한다.

또한, 도 10에 있어서, 도 2를 이용하여 설명한 가변 이득 증폭기(100)와 동일한 구성에 대해서는 동일한 부호를 부여하고, 중복되는 설명은 생략한다.

도 10에 있어서, 도 2의 가변 이득 증폭기(100)와 상이한 점은, 트랜지스터 Q11 및 Q12의 에미터 전극간, 트랜지스터 Q13 및 Q14의 에미터 전극간, 트랜지스터 Q12 및 Q22의 에미터 전극간, 트랜지스터 Q23 및 Q24의 에미터 전극간의 각각에, 저항(귀환 저항) R41 및 R42가 접속되어 있다는 것이다. 그리고, 저항 R41 및 R42의 접속 노드에, 전류 증폭부(14A) 및 전류 증폭부(14B)의 컬렉터 출력이 접속되어 있다.

<C-2. 장치 동작>

이와 같이, 차동쌍에 귀환 저항을 삽입하면, 귀환 저항의 값에 의해서 차동쌍의 출력 특성을 변경할 수 있다. 즉, 귀환 저항에 의해서 전압 강하가 발생하면, 그 강하 전압분만큼 차동쌍을 구성하는 트랜지스터의 베이스 에미터간 전압이 작아진다. 그 결과, 동일한 제어 전압 Vct를 인가하여도, 적은 출력 전류밖에 얻을 수 없어, 이득은 작아진다.

이상에서 설명한 동작을 도 11 및 도 12에 시각화하여 나타낸다. 도 11은 제어 전압 Vct에 대한 차동 증폭기의 출력 전류의 특성을 나타낸 도면이며, 특성 D1은 가변 이득 증폭기(100)에 있어서의 출력 전류 특성을, 특성 D2는 가변 이득 증폭기(200)에 있어서의 출력 전류 특성을 모식적으로 나타내고 있다.

도 11로부터 알 수 있듯이, 가변 이득 증폭기(200)에 있어서는 가변 이득 증폭기(100)에 비해서 출력 전류 특성의 경사가 완만하게 되어 있다.

또한, 도 12는 제어 전압 Vct에 대한 차동 증폭기의 이득 특성을 나타낸 도면이며, 특성 D3는 가변 이득 증폭기(100)에 있어서의 이득 특성을, 특성 D4는 가변 이득 증폭기(200)에 있어서의 이득 특성을 모식적으로 나타내고 있다.

도 12로부터 알 수 있듯이, 가변 이득 증폭기(200)에 있어서는 가변 이득 증폭기(100)에 비해서 이득 특성의 경사가 완만하게 되어 있다.

<C-3. 특징적 작용 효과>

이상에서 설명한 바와 같이, 제어 전압-이득 특성에 변동을 갖게 할 수 있기 때문에, 사용하기에 좋은 가변 이득 증폭기를 얻을 수 있다.

또한, 이상에서 설명한 본 발명에 관한 실시예 1 내지 실시예 3에 있어서는, NPN 트랜지스터를 사용한 구성을 예시하였지만, PNP 트랜지스터를 사용하여 가변 이득 증폭기를 구성하여도 무방하다는 것은 말할 필요도 없다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

본 발명에 관한 청구항 1에 기재된 가변 이득 증폭기에 따르면, 제 1 및 제 2 전류 증폭부의 전류원으로서 정전류원을 사용하여, 제 1 및 제 2 전류 증폭부의 출력측에 마련한 제 1 및 제 2 전류 제어기에 의해 제 1 및 제 2 전류 증폭부의 전류 배분을 변화시키기 때문에, 가변 이득 증폭기 전체로서의 이득을 변화시키더라도, 제 1 및 제 2 전류 증폭부의 입력 레인지는 변화하지 않는다. 따라서, 가변 이득 증폭기 전체로서 저이득이고, 제 2 전류 증폭부가 지배적으로 동작하고 있는 경우에 이득을 변화시키더라도, 가변 이득 증폭기 전체로서의 입력 레인지는 거의 변화하지 않는다. 이것은, 제 1 전류 증폭부가 지배적으로 동작하고 있는 경우에도 마찬가지이다.

본 발명에 관한 청구항 2에 기재된 가변 이득 증폭기에 따르면, 제 1 및 제 2 전류 증폭부의 전류원으로서 정전류원을 사용하여, 제 1 및 제 2 전류 증폭부의 출력측에 마련한 제 1 및 제 2 전류 제어기에 의해 제 1 및 제 2 전류 증폭부의 전류 배분을 변화시켜, 제어 전압에 대하여 입력 레인지가 급격히 변화하지 않은 가변 이득 증폭기 및 가변 이득 증폭기의 입력 레인지를 초과하는 신호가 입력되는 것을 방지한 가변 이득 증폭기의 현실적인 구성을 얻을 수 있다.

본 발명에 관한 청구항 3에 기재된 가변 이득 증폭기에 따르면, 전단 증폭기에 가변 이득 증폭기의 입력 레인지를 초과하는 큰 입력 신호가 인가된 경우, 저이득의 제 4 전류 증폭부의 동작 전류가 증가되도록 가변 전류원을 제어하여, 증폭기 전체의 이득을 제 4 전류 증폭부의 이득으로 지배할 수 있다. 그 결과, 마찬가지로 큰 입력 신호가 인가되더라도 제 3 전류 증폭부에서는 증폭되지 않게 된다. 이 때, 제 4 전류 증폭부를 감쇠기로서 동작하도록 구성함으로써, 큰 입력 신호가 인가된 경우에는, 전단 증폭기가 감쇠기로서 동작하게 되기 때문에, 가변 이득 증폭기의 입력 레인지를 초과하는 신호가, 가변 이득 증폭기의 제 1 및 제 2 전류 증폭부의 입력에 인가되는 것이 방지된다. 또한, 전단 증폭기는 1 출력이기 때문에, 전단 증폭기를 마련하는 것에 의한 출력선의 개수의 증가를 억제할 수 있다.

본 발명에 관한 청구항 4에 기재된 가변 이득 증폭기에 따르면, 제 1 및 제 2 전류 증폭부의 전류원으로서 정전류원을 사용하여, 제 1 및 제 2 전류 증폭부의 출력측에 마련한 제 1 및 제 2 전류 제어기에 의해 제 1 및 제 2 전류 증폭부의 전류 배분을 변화시켜, 제어 전압에 대하여 입력 레인지가 급격히 변화하지 않은 가변 이득 증폭기 및 가변 이득 증폭기의 입력 레인지를 초과하는 신호가 입력되는 것을 방지한 가변 이득 증폭기의 현실적인 구성을 얻을 수 있다.

본 발명에 관한 청구항 5에 기재된 가변 이득 증폭기에 따르면, 전단 증폭기에 가변 이득 증폭기의 입력 레인지를 초과하는 큰 입력 신호가 인가된 경우, 저이득의 제 4 전류 증폭부의 동작 전류가 증가되도록 가변 전류원을 제어하여, 증폭기 전체의 이득을 제 4 전류 증폭부의 이득으로 지배할 수 있다. 그 결과, 마찬가지로 큰 입력 신호가 인가되어도 제 3 전류 증폭부에서는 증폭되지 않게 된다. 이 때, 제 4 전류 증폭부를 감쇠기로서 동작하도록 구성함으로써, 큰 입력 신호가 인가된 경우에는, 전단 증폭기가 감쇠기로서 동작하게 되기 때문에, 가변 이득 증폭기의 입력 레인지를 초과하는 신호가, 가변 이득 증폭기의 제 1 및 제 2 전류 증폭부의 입력으로 인가되는 것이 방지된다.

Claims (5)

1. 가변 이득 증폭기에 있어서,

   전원에 접속된 부하와,

   상기 부하에 각각의 출력이 공통으로 접속된 제 1 및 제 2 전류 제어기와,

   상기 제 1 및 제 2 전류 제어기의 입력에 그 출력이 접속된 제 1 및 제 2 전류 증폭부와,

   상기 제 1 및 제 2 전류 증폭부에 접속되어, 상기 제 1 및 제 2 전류 증폭부에 전류를 공급하는 제 1 및 제 2 정전류원을 포함하고,

   상기 제 1 및 제 2 전류 제어기의 출력이 상기 가변 이득 증폭기의 출력이며,

   상기 제 1 전류 증폭부는 상기 제 2 전류 증폭부에 비해 고(高)이득이며,

   상기 제 2 전류 증폭부는 상기 제 1 전류 증폭부에 비해 저(低)이득이며,

   상기 제 1 및 제 2 전류 제어기는 제어 신호에 의해 서로 역방향으로 전류량을 조정하며,

   상기 제 1 및 제 2 전류 증폭부는 공통으로 인가된 입력 신호를 각각 증폭하여 출력하며,

   상기 제 1 및 제 2 전류 제어기에 의해, 상기 제 1 및 제 2 전류 증폭부의 출력 배분을 조정하는 가변 이득 증폭기.
2. 제 1 항에 있어서,

   상기 부하는 상기 전원에 각각의 일단이 공통으로 접속된 제 1 및 제 2 저항 소자이고,

   상기 제 1 전류 제어기는,

   제 1 출력이 상기 제 1 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 1 차동쌍과,

   제 1 출력이 상기 제 2 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 2 차동쌍을 포함하고,

   상기 제 1 및 제 2 차동쌍의 상기 제 1 출력이 상기 가변 이득 증폭기의 출력이며,

   상기 제 2 전류 제어기는,

   제 1 출력이 상기 제 1 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 3 차동쌍과,

   제 1 출력이 상기 제 2 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 4 차동쌍을 포함하며,

   상기 제 1 전류 증폭부는,

   제 1 출력이 상기 제 1 차동쌍의 공통 에미터에 접속되고, 제 2 출력이 상기 제 2 차동쌍의 공통 에미터에 접속되며, 각각의 에미터가 전기적으로 접속된 제 1 차동 증폭기를 포함하며,

   상기 제 2 전류 증폭부는,

   그 제 1 출력이 상기 제 3 차동쌍의 공통 에미터에 접속되고, 그 제 2 출력이 상기 제 4 차동쌍의 공통 에미터에 접속되며, 각각의 에미터가 전기적으로 접속된 제 2 차동 증폭기를 포함하며,

   상기 제어 신호는 제 1 및 제 2 제어 신호로 구성되고,

   상기 제 1 제어 신호는,

   상기 제 1 및 제 2 차동쌍의 상기 제 1 출력측의 트랜지스터와, 상기 제 3 및 제 4 차동쌍의 상기 제 2 출력측의 트랜지스터를 제어하고,

   상기 제 2 제어 신호는,

   상기 제 3 및 제 4 차동쌍의 상기 제 1 출력측의 트랜지스터와, 상기 제 1 및 제 2 차동쌍의 상기 제 2 출력측의 트랜지스터를 제어하며,

   상기 제 1 및 제 2 전류 증폭부의 입력에는 제 1 및 제 2 신호가 인가되며,

   상기 제 1 신호는,

   상기 제 1 및 제 2 차동 증폭기의 상기 제 1 출력측의 트랜지스터를 제어하고,

   상기 제 2 신호는,

   상기 제 1 및 제 2 차동 증폭기의 상기 제 2 출력측의 트랜지스터를 제어하는 가변 이득 증폭기.
3. 제 2 항에 있어서,

   일단이 상기 전원에 접속된 제 1 부하와,

   상기 제 1 부하의 타단에 그 일단이 접속된 제 2 부하와,

   상기 제 2 부하의 타단에 그 출력이 접속된 제 3 전류 증폭부와,

   상기 제 1 부하의 타단에 그 출력이 접속된 제 4 전류 증폭부와,

   상기 제 3 및 제 4 전류 증폭부의 입력에 접속된 제 1 및 제 2 가변 전류원을 갖는 전단 증폭기를 더 포함하고,

   상기 제 3 전류 증폭부는 상기 제 4 전류 증폭부에 비해서 고이득이고,

   상기 제 4 전류 증폭부는 상기 제 3 전류 증폭부에 비해서 저이득이며,

   상기 제 3 및 제 4 전류 증폭부에는 입력 신호가 인가되며,

   상기 제 1 및 제 2 가변 전류원은 상기 제 1 및 제 2 제어 신호에 연동하는 제 1 및 제 2 가변 전류원 제어 신호에 의해서 동작하고,

   상기 제 3 전류 증폭부와 상기 제 2 부하의 접속 노드가 상기 전단 증폭기의 출력이며,

   상기 전단 증폭기의 출력이 상기 제 1 및 제 2 전류 증폭부의 입력에 접속되는 가변 이득 증폭기.
4. 제 1 항에 있어서,

   상기 부하는, 상기 전원에 각각의 일단이 공통으로 접속된 제 1 및 제 2 저항 소자이고,

   상기 제 1 전류 제어기는,

   제 1 출력이 상기 제 1 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 1 차동쌍과,

   제 1 출력이 상기 제 2 저항 소자의 타단에 접속되고, 제 2 출력이 상기 전원에 접속된 제 2 차동쌍을 포함하고,

   상기 제 1 및 제 2 차동쌍의 상기 제 1 출력이, 상기 가변 이득 증폭기의 출력이며,

   상기 제 2 전류 제어기는,

   제 1 출력이 상기 제 1 저항 소자에 접속된 제 3 차동쌍과,

   제 1 출력이 상기 제 2 저항 소자에 접속된 제 4 차동쌍을 포함하고,

   상기 제 1 전류 증폭부는,

   제 1 출력이 상기 제 1 차동쌍의 공통 에미터에 접속되고, 제 2 출력이 상기 제 2 차동쌍의 공통 에미터에 접속되며, 각각의 에미터가 전기적으로 접속된 제 1 차동 증폭기를 포함하며,

   상기 제 2 전류 증폭부는,

   그 제 1 출력이 상기 제 3 차동쌍의 공통 에미터에 접속되고, 그 제 2 출력이 상기 제 4 차동쌍의 공통 에미터에 접속되며, 각각의 에미터가 전기적으로 접속된 제 2 차동 증폭기를 포함하며,

   상기 제어 신호는 제 1 및 제 2 제어 신호로 구성되고,

   상기 제 1 제어 신호는,

   상기 제 1 및 제 2 차동쌍의 상기 제 1 출력측의 트랜지스터와, 상기 제 3 및 제 4 차동쌍의 상기 제 2 출력측의 트랜지스터를 제어하며,

   상기 제 2 제어 신호는,

   상기 제 3 및 제 4 차동쌍의 상기 제 1 출력측의 트랜지스터와, 상기 제 1 및 제 2 차동쌍의 상기 제 2 출력측의 트랜지스터를 제어하며,

   상기 제 1 및 제 2 전류 증폭부의 입력에는, 제 1, 제 2, 제 3, 제 4 신호가 인가되어,

   상기 제 1 신호는,

   상기 제 2 차동 증폭기의 상기 제 2 출력측의 트랜지스터를 제어하고,

   상기 제 2 신호는,

   상기 제 2 차동 증폭기의 상기 제 1 출력측의 트랜지스터를 제어하고,

   상기 제 3 신호는,

   상기 제 1 차동 증폭기의 상기 제 2 출력측의 트랜지스터를 제어하며,

   상기 제 4 신호는,

   상기 제 1 차동 증폭기의 상기 제 1 출력측의 트랜지스터를 제어하는 가변 이득 증폭기.
5. 제 4 항에 있어서,

   상기 전원에 각각의 일단이 공통으로 접속된 제 1 및 제 2 부하와,

   상기 제 1 부하의 타단에 그 출력이 접속된 제 3 전류 증폭부와,

   상기 제 2 부하의 타단에 그 출력이 접속된 제 4 전류 증폭부와,

   상기 제 3 및 제 4 전류 증폭부의 입력에 접속된 제 1 및 제 2 가변 전류원을 갖는 전단 증폭기를 더 포함하고,

   상기 제 3 전류 증폭부는 상기 제 4 전류 증폭부에 비해서 고이득이고,

   상기 제 4 전류 증폭부는 상기 제 3 전류 증폭부에 비해서 저이득이며,

   상기 제 3 및 제 4 전류 증폭부에는 입력 신호가 인가되며,

   상기 제 1 및 제 2 가변 전류원은 상기 제 1 및 제 2 제어 신호에 연동하는 제 1 및 제 2 가변 전류원 제어 신호에 의해서 동작하고,

   상기 제 3 전류 증폭부의 출력이 상기 제 1 전류 증폭부의 입력에 접속되며,

   상기 제 4 전류 증폭부의 출력이 상기 제 2 전류 증폭부의 입력에 접속되는 가변 이득 증폭기.