KR102029558B1 - 광대역 선형화가 개선된 파워 증폭 장치 - Google Patents

광대역 선형화가 개선된 파워 증폭 장치 Download PDF

Info

Publication number
KR102029558B1
KR102029558B1 KR1020170181054A KR20170181054A KR102029558B1 KR 102029558 B1 KR102029558 B1 KR 102029558B1 KR 1020170181054 A KR1020170181054 A KR 1020170181054A KR 20170181054 A KR20170181054 A KR 20170181054A KR 102029558 B1 KR102029558 B1 KR 102029558B1
Authority
KR
South Korea
Prior art keywords
bias current
circuit
bias
amplifying
current
Prior art date
Application number
KR1020170181054A
Other languages
English (en)
Other versions
KR20190079097A (ko
Inventor
최규진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170181054A priority Critical patent/KR102029558B1/ko
Priority to US16/146,170 priority patent/US10693424B2/en
Priority to CN201811465783.5A priority patent/CN109981061B/zh
Publication of KR20190079097A publication Critical patent/KR20190079097A/ko
Application granted granted Critical
Publication of KR102029558B1 publication Critical patent/KR102029558B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/21—Bias resistors are added at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21103—An impedance adaptation circuit being added at the input of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21127—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers the input bias current of a power amplifier being controlled, e.g. by an active current source or a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시 예에 따른 파워 증폭 장치는, 구동 바이어스 전류를 생성하는 구동 바이어스 회로; 상기 구동 바이어스 전류를 공급받아, 제1 주파수 성분 및 제2 주파수 성분을 갖는 입력 신호를 증폭하여 증폭신호를 출력하여 구동 증폭회로; 제1 바이어스 전류를 생성하는 제1 바이어스 회로; 상기 제1 바이어스 전류를 공급받아, 상기 구동 증폭회로의 제1 노드를 통해 입력되는 신호를 증폭하여 제1 증폭 신호를 제2 노드에 출력하는 제1 증폭회로; 상기 제1 바이어스 전류의 크기와 다른 크기를 갖는 제2 바이어스 전류를 생성하는 제2 바이어스 회로; 및 상기 제1 증폭회로와 병렬로 접속되어, 상기 제2 바이어스 전류를 공급받아, 상기 제1 노드를 통해 입력되는 신호를 증폭하여 제2 증폭 신호를 상기 제2 노드에 출력하는 제2 증폭회로; 를 포함한다.

Description

광대역 선형화가 개선된 파워 증폭 장치{POWER AMPLIFIER WITH IMPROVED WIDEBAND LINEARITY}
본 발명은 광대역 선형화가 개선된 파워 증폭 장치에 관한 것이다.
일반적으로, 무선통신 시스템에 대해 점차적으로 광대역화, 멀티미디어화, 지능화의 요구가 증가됨에 따라, 무선통신 시스템에 적용되는 RF 파워 증폭기에 대해 광대역화, 선형성 향상, 지능화에 대한 요구가 증가하고 있다.
최근 RF 파워 증폭기에 대해, 점차적으로 보다 높은 파워 영역에서 선형적 동작이 요구되기 때문에, 복수의 주파수 밴드를 포함하는 광대역의 신호에 대해 왜곡없이 선형성이 확보되어야 한다.
그러나, 기존의 RF 파워 증폭기는 서로 다른 2개 이상의 대역의 기본 주파수 신호 간의 간격이 상대적으로 좁은 경우, 서로 다른 2개의 주파수 신호에 의한 3차 상호변조 왜곡(이하, IM3라 함) 성분에 기본 주파수 신호가 인접하므로, IM3 성분과 기본 주파수 신호와의 차이(이하, IMD3라 함) 및 선형성이 저하되는 문제점이 있다.
(선행기술문헌)
(특허문헌 1) 한국 등록특허 제10-1002893호 공보
본 발명의 일 실시 예는, 서로 다른 2개의 주파수 성분을 포함하는 2 톤(Tone) 신호를 이용하는 파워 증폭 장치의 병렬 증폭 회로에서, 바이어스 전류 크기를 서로 다르게 설정함과 동시에 펀드멘탈(fundamental) 주파수의 변경에 따라 바이어스 크기를 가변할 수 있고, 이에 따라 IMD3 및 선형성을 광대역에 걸처서 개선할 수 있는 파워 증폭 장치를 제공한다.
본 발명의 일 실시 예에 의해, 제1 바이어스 전류를 생성하는 제1 바이어스 회로; 상기 제1 바이어스 전류를 공급받아, 제1 노드를 통해 입력되는 신호를 증폭하여 제1 증폭 신호를 제2 노드에 출력하는 제1 증폭회로; 상기 제1 바이어스 전류의 크기와 다른 크기를 갖는 제2 바이어스 전류를 생성하는 제2 바이어스 회로; 및 상기 제1 증폭회로와 병렬로 접속되어, 상기 제2 바이어스 전류를 공급받아, 상기 제1 노드를 통해 입력되는 신호를 증폭하여 제2 증폭 신호를 상기 제2 노드에 출력하는 제2 증폭회로; 를 포함하고, 상기 제2 증폭회로는, 상기 제2 바이어스 전류에 따라, 상기 제1 증폭 신호에 포함된 IM3 성분을 상쇄시키는 위상을 갖는 3차 고조파 성분을 갖는 상기 제2 증폭 신호를 출력하는 파워 증폭 장치가 제안된다.
상기 제2 바이어스 전류는, 상기 제1 바이어스 전류의 크기보다 작은 크기를 갖도록 이루어질 수 있다.
상기 제2 바이어스 전류는, 상기 제1 바이어스 전류의 크기보다 큰 크기를 갖도록 이루어질 수 있다.
상기 제1 바이어스 전류는, 클래스 AB 바이어스 전류이고, 상기 제2 바이어스 전류는, 상기 클래스 AB와 클래스 B 사이의 딥클래스 AB 바이어스 전류가 될 수 있다.
상기 제2 바이어스 회로는, 상기 입력 신호에 포함되는 기본 주파수 크기에 대응되는 크기를 갖는 상기 제2 바이어스 전류를 생성하도록 이루어질 수 있다.
상기 제2 바이어스 회로는, 상기 입력 신호에 포함되는 기본 주파수의 상승 또는 하강에 따라 전류 소싱 또는 전류 싱킹을 통해 상기 제2 바이어스 전류를 가변하도록 이루어질 수 있다.
상기 제2 바이어스 회로는, 상기 입력 신호에 포함되는 기본 주파수가 가변되면, 상기 기본 주파수의 가변 크기에 대응하여 상기 제2 바이어스 전류를 가변하도록 이루어질 수 있다.
또한, 본 발명의 다른 일 실시 예에 의해, 구동 바이어스 전류를 생성하는 구동 바이어스 회로; 상기 구동 바이어스 전류를 공급받아, 제1 주파수 성분 및 제2 주파수 성분을 갖는 입력 신호를 증폭하여 증폭신호를 출력하여 구동 증폭회로; 제1 바이어스 전류를 생성하는 제1 바이어스 회로; 상기 제1 바이어스 전류를 공급받아, 상기 구동 증폭회로의 제1 노드를 통해 입력되는 신호를 증폭하여 제1 증폭 신호를 제2 노드에 출력하는 제1 증폭회로; 상기 제1 바이어스 전류의 크기와 다른 크기를 갖는 제2 바이어스 전류를 생성하는 제2 바이어스 회로; 및 상기 제1 증폭회로와 병렬로 접속되어, 상기 제2 바이어스 전류를 공급받아, 상기 제1 노드를 통해 입력되는 신호를 증폭하여 제2 증폭 신호를 상기 제2 노드에 출력하는 제2 증폭회로; 를 포함하는 파워 증폭 장치가 제안된다.
상기 제2 바이어스 전류는, 상기 제1 바이어스 전류의 크기보다 작은 크기를 갖도록 이루어질 수 있다.
상기 제2 바이어스 전류는, 상기 제1 바이어스 전류의 크기보다 큰 크기를 갖도록 이루어질 수 있다.
상기 제1 바이어스 전류는, 클래스 AB 바이어스 전류이고, 상기 제2 바이어스 전류는, 상기 클래스 AB와 클래스 B 사이의 딥클래스 AB 바이어스 전류가 될 수 있다.
상기 제2 바이어스 회로는, 상기 입력 신호에 포함되는 기본 주파수 크기에 대응되는 크기를 갖는 상기 제2 바이어스 전류를 생성하도록 이루어질 수 있다.
상기 제2 바이어스 회로는, 상기 입력 신호에 포함되는 기본 주파수의 상승 또는 하강에 따라 전류 소싱 또는 전류 싱킹을 통해 상기 제2 바이어스 전류를 가변하도록 이루어질 수 있다.
상기 제2 바이어스 회로는, 상기 입력 신호에 포함되는 기본 주파수가 가변되면, 상기 기본 주파수의 가변 크기에 대응하여 상기 제2 바이어스 전류를 가변하도록 이루어질 수 있다.
본 발명의 일 실시 예에 의하면, 서로 다른 2개의 주파수 성분을 포함하는 2 톤(Tone) 신호를 사용하는 경우, IMD3 및 선형성을 광대역에 걸처 개선할 수 있다.
즉, 가변 가능한 가변 바이어스 회로를 이용하여 입력신호의 주파수에 상관없이 각 셀(cell)이 생성하는 IM3 전류의 성분이 180ㅀ 위상차를 가지도록 조절함으로서, 광대역에 걸쳐 IM3 제거((cancellation) 효과를 구현할 수 있도록 하였다.
도 1은 본 발명의 일 실시 예에 따른 파워 증폭 장치의 일 구성 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 파워 증폭 장치의 다른 일 구성 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 파워 증폭 회로의 일 구현 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 바이어스 회로 일 구현 예시도이다.
도 5는 도 4의 제2 바이어스 회로의 제1 동작 예시도이다.
도 6은 도 4의 제2 바이어스 회로의 제2 동작 예시도이다.
도 7은 도 4의 제2 바이어스 회로의 제3 동작 예시도이다.
도 8은 가변 바이어스를 사용 유무에 따른 IMD3-Pout 특성 그래프이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 파워 증폭 장치의 일 구성 예시도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 파워 증폭 장치는, 제1 바이어스 회로(210), 제1 증폭회로(110), 제2 바이어스 회로(220), 및 제2 증폭회로(120)를 포함할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 파워 증폭 장치의 다른 일 구성 예시도이다. 도 2를 참조하면, 본 발명의 일 실시 예에 따른 파워 증폭 장치는, 구동 바이어스 회로(205), 구동 증폭회로(105), 제1 바이어스 회로(210), 제1 증폭회로(110), 제2 바이어스 회로(220), 및 제2 증폭회로(120)를 포함할 수 있다.
도 2를 참조하면, 상기 구동 바이어스 회로(205)는, 구동 바이어스 전류(Ibias)를 생성할 수 있다.
상기 구동 증폭회로(105)는, 상기 구동 바이어스 전류(Ibias)를 공급받아, 제1 주파수 성분(f1) 및 제2 주파수 성분(f2)을 갖는 2 톤의 입력 신호(Sin)를 증폭하여 증폭신호(S105)를 출력할 수 있다. 일 예로, 상기 증폭신호(S105)는 증폭된 제1 주파수 성분(f1), 제2 주파수 성분(f2) 이외에도 IM3 성분(2f1-f2, 2f2-f1)을 포함할 수 있다.
일 예로, 제1 주파수 성분(f1) 및 제2 주파수 성분(f2)은, LTE B1 하이채널 (fc:1979.5MHz) 2 톤(Tone) 신호가 될 수 있고, 이 경우 톤 스페이스(Tone spacing)는 1MHz가 될 수 있다.
도 1 및 도 2를 참조하면, 상기 제1 바이어스 회로(210)는, 제1 바이어스 전류(Ibias1)를 생성할 수 있다.
상기 제1 증폭회로(110)는, 상기 제1 바이어스 전류(Ibias1)를 공급받아, 상기 제1 증폭회로(110)의 출력노드인 제1 노드(N1)(또는 입력단(IN), 도1)를 통해 입력되는 신호를 증폭하여 제1 증폭 신호(S110)를 제2 노드(N2)에 출력할 수 있다. 일 예로, 상기 제1 증폭 신호(S110)는 증폭된 제1 주파수 성분(f1), 제2 주파수 성분(f2), IM3 성분(2f1-f2, 2f2-f1)을 포함할 수 있다.
상기 제2 바이어스 회로(220)는, 상기 제1 바이어스 전류(Ibias1)의 크기와 다른 크기를 갖는 제2 바이어스 전류(Ibias2)를 생성할 수 있다. 일 예로, 상기 제2 바이어스 전류(Ibias2)는 상기 제1 바이어스 전류(Ibias1)의 크기보다 작은 크기를 가질 수 있다. 다른 일 예로, 상기 제2 바이어스 전류(Ibias2)는, 상기 제1 바이어스 전류(Ibias1)의 크기보다 큰 크기를 가질 수 있다.
예를 들어, 상기 제1 바이어스 전류(Ibias1)는, 클래스 AB 바이어스 전류이고, 상기 제2 바이어스 전류(Ibias2)는, 상기 클래스 AB와 클래스 B 사이의 딥클래스 AB 바이어스 전류가 될 수 있다.
상기 제2 증폭회로(120)는, 상기 제1 증폭회로(110)와 병렬로 접속되어, 상기 제2 바이어스 전류(Ibias2)를 공급받아, 상기 제1 노드(N1)(또는 입력단(IN), 도1를 통해 입력되는 신호를 증폭하여 제2 증폭 신호(S120)를 상기 제2 노드(N2)에 출력할 수 있다. 일 예로, 상기 제2 증폭 신호(S120)는, 증폭된 제1 주파수 성분(f1), 제2 주파수 성분(f2)을 포함하고, 또한 위상이 시프트된 IM3 성분(2f1-f2, 2f2-f1)을 포함할 수 있다.
또한, 상기 제2 증폭회로(120)는, 상기 제2 바이어스 전류(Ibias2)에 따라, 상기 제1 증폭 신호(S110)에 포함된 IM3 성분을 상쇄시킬 수 있는 위상을 갖는 3차 고조파 성분을 갖는 상기 제2 증폭 신호(S120)를 출력할 수 있다. 상기 시프트 위상 또는 IM3 성분을 상쇄시킬 수 있는 위상은 150도 내지 180도 사이의 위상이 될 수 있고, IM3 제거 효과를 높이기 위해서는 위상차가 180도가 될 수 있다.
이에 따라, 상기 제2 노드(N2)에서, 상기 제1 증폭회로(110)로부터의 제1 주파수 성분(f1), 제2 주파수 성분(f2)은, 상기 제2 증폭회로(120)로부터의 제1 주파수 성분(f1), 제2 주파수 성분(f2)과 동일한 위상으로 더해져서, 제1 주파수 성분(f1), 제2 주파수 성분(f2)의 크기는 증가하게 된다.
이에 반해, 상기 제2 노드(N2)에서, 상기 제1 증폭회로(110)로부터의 IM3 성분(2f1-f2, 2f2-f1)은, 상기 제2 증폭회로(120)로부터의 IM3 성분(2f1-f2, 2f2-f1)과 대략 180도 정도 시프트된 위상으로 상쇄되어, IM3 성분(2f1-f2, 2f2-f1)의 크기는 감소하게 된다.
전술한 바와 같이, 서로 각기 다른 바이어스 크기로 구동되는 두 개의 제1 및 제2 증폭회로는 특정한 바이어스 쿠기 차이를 가질 때, 각각의 출력에서 생성되는 IM3 성분이 180ㅀ 위상차를 가짐으로서 IM3 성분이 제거(cancellation)될 수 있다. 또한, 이상적으로 정확하게 두 개의 제1 및 제2 증폭회로에서 생성되는 각각의 IM3 성분이 크기(magnitude)가 동일하고, 위상(phase)이 180ㅀ 위상차를 가질 때 최대한의 제거(cancellation)가 될 수 있다.
한편, 제1 증폭회로 및 제2 증폭회로의 각 바이어스 크기가 다를 경우에, 상기 제1 증폭회로 및 제2 증폭회로에서 출력되는 IM3 성분의 위상이 시프트되는 개념을 설명하면, 각 증폭회로에서, IM3에 관련되는 트랜지스터의 3차 전달컨덕턴스(transconductance)(gm")가 바이어스 레벨에 따라 음의 값 또는 양의 값을 가질 수 있기 때문이다. 예를 들어, 증폭회로의 트랜지스터를 바이어싱 할 때 약한 반전(weak inversion) 영역에두면 3차 전달컨덕턴스는 양의 값(+gmㅁ)을 가지고, 강한 반전(strong inversion) 영역에 두면 3차 전달컨덕턴스는 음의 값(-gmㅁ)을 가지게 된다. 이에 반해 펀드멘탈 주파수 신호에 관련되는 1차전달 컨덕턴스는 바이어싱 영역에 상관없이 항상 양의 값을 가지게 된다.
본 발명의 각 도면에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 파워 증폭 회로의 일 구현 예시도이다.
도 3을 참조하면, 상기 구동 증폭회로(105)는 구동 바이어스 전류(Ibias)를 공급받는 베이스를 갖는 복수개의 구동 트랜지스터(QD)를 포함할 수 있다. 상기 제1 증폭회로(110)는 제1 바이어스 전류(Ibias1)를 공급받는 베이스를 갖는 복수개의 제1 증폭 트랜지스터(Q1)를 포함할 수 있다. 상기 제2 증폭회로(120)는 제2 바이어스 전류(Ibias2)를 공급받는 베이스를 갖는 복수개의 제2 증폭 트랜지스터(Q2)를 포함할 수 있다.
또한, 상기 파워 증폭회로는 입력 매칭 회로(IMC),단간 매칭회로(MMC), 및 출력 매칭회로(OMC)를 포함할 수 있다.
상기 입력 매칭 회로(IMC)는 인덕터, 저항을 포함할 수 있다.
상기 단간 매칭회로(MMC)는, 와이어 인덕터를 포함할 수 있다.
상기 출력 매칭회로(OMC)는, 인덕터, 커패시터, 및 방전보호용 역방향 접속된 다이오드 회로를 포함할 수 있다.
상기 각 회로들 사이에는 DC 블록킹 커패시터가 접속될 수 있다.
일 예로, 상기 구동 트랜지스터(QD), 제1 증폭 트랜지스터(Q1), 제2 증폭 트랜지스터(Q2) 각각은 헤테로-접합 바이폴라 트랜지스터(HBT: Hetero-junction Bipolar Transister)일 수 있으며, 이에 한정되지 않는다.
한편, 상기의 IM3 제거(cancellation)와 관련해서, 제1 및 제2 증폭회로(210,220)간의 IM3 성분의 위상 차이는 입력되는 신호의 주파수에 따라 크게 변화하게 되므로 광대역에 걸친 IM3 성분의 위상 차이의 최적화(optimization)에 어려움이 있다. 따라서 광대역에 걸친 선형화에는 그 한계점을 가질 수 있으며, 이를 감안해서, 본 발명의 각 실시 예에서는 가변 바이어스 회로를 이용하여 상기 한계점을 개선할 수 있도록 하였다.
예를 들어, 전류 싱크(sink) 또는 전류 소스(source) 등과 같은 전류 가변 회로를 이용하여 입력 신호의 주파수에 따라 전류 바이어스를 가변시킬 수 있도록 함으로서 제2 증폭회로(220)의 제2 바이어스 전류의 크기를 신호의 주파수에 따라 조절 가능하도록 하였다.
이에 따라, 입력 신호의 주파수가 변하는 경우에도 제1 및 제2 증폭회로(210,220)에서 생성되는 IM3 성분의 위상 차이를 최적화(optimization)할 수 있기 때문에, 광대역에 걸친 IM3 제거(cancellation) 효과가 가능함을 알 수 있다.
일 예로, 제2 바이어 회로를 전류 싱크 회로 또는 전류 소스 회로로 구현하는 경우, 바이어스 전류를 싱킹(sinking) 또는 소싱(sourcing)을 통해 가변할 수 있고, 이러한 전류 바이어스를 가변시켜 파워 증폭 장치에 공급할 수 있으므로, 파워 증폭 장치의 선형성이 보장되는 주파수 대역을 확장시킬 수 잇다.
도 4는 본 발명의 일 실시 예에 따른 바이어스 회로 일 구현 예시도이다.
도 4를 참조하면, 일 예로, 상기 구동 바이어스 회로(205)는, 구동 기준 전류(Iref) 단자와 접지 사이에, 직렬로 접속된 저항(R11), 다이오드 접속된 트랜지스터(Q11,Q12), 저항(R12)을 포함할 수 있다. 상기 구동 바이어스 회로(205)는, 배터리 전압(Vbat) 단자에 접속된 컬렉터, 상기 저항(R11)과 상기 다이오드 접속된 트랜지스터(Q11)와의 접속노드에 접속된 베이스, 저항(R13)을 통해 출력단에 접속된 에미터를 갖는 출력 트랜지스터(Q13)를 포함할 수 있다. 상기 구동 바이어스 회로(205)는, 상기 출력 트랜지스터(Q13)의 베이스에 접속된 커패시터(C11)를 더 포함할 수 있다. 도 4에 도시된 구동 바이어스 회로(205)는 일 예시를 도시한 것으로, 이에 한정되지 않는다.
일 예로, 상기 제1 바이어스 회로(210)는, 제1 기준 전류(Iref1) 단자와 접지 사이에, 직렬로 접속된 저항(R21), 다이오드 접속된 트랜지스터(Q21,Q22), 저항(R22)을 포함할 수 있다. 상기 제1 바이어스 회로(210)는, 배터리 전압(Vbat) 단자에 접속된 컬렉터, 상기 저항(R21)과 상기 다이오드 접속된 트랜지스터(Q21)와의 접속노드에 접속된 베이스, 저항(R23)을 통해 출력단에 접속된 에미터를 갖는 출력 트랜지스터(Q23)를 포함할 수 있다. 상기 제1 바이어스 회로(210)는, 상기 출력 트랜지스터(Q23)의 베이스에 접속된 커패시터(C21)를 더 포함할 수 있다. 도 4에 도시된 제1 바이어스 회로(210)는 일 예시를 도시한 것으로, 이에 한정되지 않는다.
일 예로, 상기 제2 바이어스 회로(220)는, 제2 기준 전류(Iref2) 단자와 접지 사이에, 직렬로 접속된 저항(R31), 다이오드 접속된 트랜지스터(Q31,Q32), 저항(R32)을 포함할 수 있다. 상기 제2 바이어스 회로(220)는, 배터리 전압(Vbat) 단자에 접속된 컬렉터, 상기 저항(R31)과 상기 다이오드 접속된 트랜지스터(Q31)와의 접속노드에 접속된 베이스, 저항(R33)을 통해 출력단에 접속된 에미터를 갖는 출력 트랜지스터(Q33)를 포함할 수 있다. 상기 제2 바이어스 회로(220)는, 상기 출력 트랜지스터(Q33)의 베이스에 접속된 커패시터(C31)를 더 포함할 수 있다.
또한, 상기 제2 바이어스 회로(220)는, 제1 스위치 회로(SW10) 및 제2 스위치 회로(SW20)를 더 포함할 수 있다.
일 예로, 상기 제1 스위치 회로(SW10)는, 제1 트랜지스터(Q41) 및 제1 스위치 소자(SW11)를 포함할 수 있다.
상기 제1 트랜지스터(Q41)는, 상기 배터리 전압(Vbat) 단자에 접속된 컬렉터와, 상기 저항(R32)과 상기 다이오드 접속된 트랜지스터(Q32) 사이의 접속노드에 접속된 에미터 및 베이스를 포함할 수 있다. 상기 제1 스위치 소자(SW11)는 제1 제어신호(VC1)에 따라 상기 제1 트랜지스터(Q41)의 베이스에 기준 전류(I_ref)를 공급할 수 있다. 상기 제1 제어신호(VC1)가 온레벨일 경우, 상기 제1 스위치 소자(SW11)가 온상태로 되고, 상기 제1 트랜지스터(Q41)는 제1 스위치 소자(SW11)를 통해 베이스로 공급되는 기준 전류(I_ref)에 따라 동작하여 상기 저항(R32)에 소스 전류를 공급할 수 있다. 이 경우에는 상기 제2 스위치 회로(SW20)는 제2 제어신호(VC2)에 따라 오프상태가 될 수 있다.
일 예로, 상기 제2 스위치 회로(SW20)는, 제2 트랜지스터(Q51) 및 제2 스위치 소자(SW21)를 포함할 수 있다.
상기 제2 트랜지스터(Q51)는, 상기 출력 트랜지스터(Q33)의 베이스와 접시 사이에 접속된다. 상기 제2 스위치 소자(SW21)는 제2 제어신호(VC2)에 따라 상기 제2 트랜지스터(Q41)의 베이스에 기준 전류(I_ref)를 공급할 수 있다. 상기 제2 제어신호(VC2)가 온레벨일 경우, 상기 제2 스위치 소자(SW21)가 온상태로 되고, 상기 제2 트랜지스터(Q41)는 제2 스위치 소자(SW21)를 통해 베이스로 공급되는 기준 전류(I_ref)에 따라 동작하여 상기 출력 트랜지스터(Q33)의 베이스에서 접지로 싱크 전류를 바이패스시킬 수 있다. 이 경우에는 상기 제1 스위치 회로(SW10)는 제1 제어신호(VC1)에 따라 오프상태가 될 수 있다.
도 4에 도시된 제2 바이어스 회로(220)는 일 예시를 도시한 것으로, 이에 한정되지 않는다.
도 5는 도 4의 제2 바이어스 회로의 제1 동작 예시도이다.
도 5를 참조하면, 제1 제어신호(VC1) 및 제2 제어신호(VC2) 모두 동작 오프레벨일 경우로, 상기 제1 스위치 회로(SW10) 및 제2 스위치 회로(SW20)가 모두 동작 오프상태인 경우에 대해, 상기 제2 바이어스 회로(220)의 제1 동작 예를 보이고 있다.
도 5에서, 상기 제1 스위치 회로(SW10) 및 제2 스위치 회로(SW20)가 모두 동작 오프상태에서, 상기 제2 바이어스 회로(220)는 제2 바이어스 전류(Ibias2)를 공급할 수 있다.
일 예로, 상기 제2 바이어스 회로(220)는, 상기 입력 신호(Sin)에 포함되는 기본 주파수 크기에 대응되는 크기를 갖는 상기 제2 바이어스 전류(Ibias2)를 생성할 수 있다.
도 5를 참조하면, 만약 제1 주파수 성분(f1), 제2 주파수 성분(f2)을 갖는 입력신호에서, 제1 제어신호(VC1)와 제2 제어신호(VC2)가 모두 로우레벨(low level)로 인가되어 제1 스위치 회로(SW10) 및 제2 스위치 회로(SW20)가 모두 오프 상태로 되어있는 상태에서, 도 5의 회로에서, 제1 스위치 회로(SW10) 및 제2 스위치 회로(SW20)를 제외한 나머지 회로(current buffered bias circuit)(Q31,Q32,R31,C31,Q33,R33)를 통하여 제1 및 제2 증폭회로에서 두 개의 IM3 성분이 대략 180ㅀ 위상 차를 가지도록 설계 되어 있다.
이에 따라, 전술한 바와 같이, 제1 및 제2 바이어스 회로는 제1 주파수 성분(f1), 제2 주파수 성분(f2)을 갖는 입력신호에서 IM3 제거(cancellation)가 이루어질 수 있다.
일 예로, 상기 상태에서 입력 신호의 제1 주파수 성분(f1), 제2 주파수 성분(f2)이 변경되면, 제1 및 제2 증폭회로에서 생성되는 두 개 IM3 성분의 위상 차는 180ㅀ에서 벗어나게 되므로, 이를 보상해 주기 위해 바이어스 전류를 가변시켜 주어야 하며, 전류 가변 방법으로는 전류 소스(source) 회로 또는 전류 싱크(sink) 회로가 사용될 수 있다. 이에 대해서는 도 6 및 도 7을 참조하여 설명한다.
다른 일 예로, 상기 제2 바이어스 회로(220)는, 상기 입력 신호(Sin)에 포함되는 기본 주파수가 가변되면, 상기 기본 주파수의 가변 크기에 대응하여 상기 제2 바이어스 전류(Ibias2)를 가변할 수 있다. 예를 들어, 상기 제2 바이어스 회로(220)는, 상기 입력 신호(Sin)에 포함되는 기본 주파수의 상승 또는 하강에 따라 전류 소싱 또는 전류 싱킹을 통해 상기 제2 바이어스 전류(Ibias2)를 가변할 수 있다.
도 6은 도 4의 제2 바이어스 회로의 제2 동작 예시도이다.
도 6을 참조하면, 제1 제어신호(VC1) 및 제2 제어신호(VC2)가 동작 온레벨 및 동작오프레벨일 경우로, 상기 제1 스위치 회로(SW10) 및 제2 스위치 회로(SW20)가 동작 온상태 및 동작오프상태인 경우에 대해, 상기 제2 바이어스 회로(220)의 제2 동작 예를 보이고 있다.
도 6에서, 상기 제1 스위치 회로(SW10) 및 제2 스위치 회로(SW20)가 동작 온상태 및 동작 오프상태에서, 상기 제2 바이어스 회로(220)는, 제1 스위치 회로(SW10)에 의해 상기 저항(R32)에 소스 전류가 추가 공급됨에 따라 상기 출력 트랜지스터(Q33)의 베이스에 걸리는 전압이 상승함에 따라 증가되는 상기 제2 바이어스 전류(Ibias2)를 공급할 수 있다.
예를 들어, 제1 주파수 성분(f1), 제2 주파수 성분(f2)이 높아지는 경우, IM3 위상 차를 최적화(optimization) 하기위해, 이전의 두 주파수 성분의 신호에 비해 제2 증폭회로의 바이어스 크기를 높여야 되는 상황이라면, 전술한 바와 제1 제어신호(VC1)눈 하이(High), 제2 제어신호(VC2)는 로우(Low)로 인가하여 제1 스위치 회로를 이용하여 전술한 바와 같이 소스 전류를 공급하도록 한다. 이에 따라 바이어스 크기가 높아지게 된다.
도 7은 도 4의 제2 바이어스 회로의 제3 동작 예시도이다.
도 7을 참조하면, 제1 제어신호(VC1) 및 제2 제어신호(VC2)가 동작 오프레벨 및 동작온레벨일 경우로, 상기 제1 스위치 회로(SW10) 및 제2 스위치 회로(SW20)가 동작 오프상태 및 동작온상태인 경우에 대해, 상기 제2 바이어스 회로(220)의 제3 동작 예를 보이고 있다.
도 7에서, 상기 제1 스위치 회로(SW10) 및 제2 스위치 회로(SW20)가 동작 오프상태 및 동작 온상태에서, 상기 제2 바이어스 회로(220)는, 제2 스위치 회로(SW20)에 의해 상기 출력 트랜지스터(Q33)의 베이스에서 접지로 싱크 전류가 바이패스되므로, 상기 출력 트랜지스터(Q33)의 베이스에 걸리는 전압이 하강함에 따라 하강되는 상기 제2 바이어스 전류(Ibias2)를 공급할 수 있다.
예를 들어, 제1 주파수 성분(f1), 제2 주파수 성분(f2)이 낮아지는 경우, IM3 위상 최적화(optimization)를 위해, 이전의 두 주파수 성분에 비해 제2 증폭회로의 바이어스 크기를 낮추어야 하는 상황이라면, 전술한 제1 제어신호(VC1)는 로우(Low), 제2 제어신호(VC2)는 하이(High)로 인가하여 제2 스위치 회로를 이용하여 전술한 바와같이 싱크 전류를 접지로 바이패스시킬 수 있다. 이에 따라 전술한 바와같이 제2 바이어스 전류의 크기가 낮아지게 된다.
전술한 바와 같은 동작 원리로, 넓은 주파수에 걸쳐 제2 증폭회로의 바이어스 크기를 조정하여 제1 및 제2 증폭회로의 IM3 위상 최적화(Phase optimization)를 구현함으로서 광대역 선형화 효과를 볼 수 있다.
도 8은 가변 바이어스를 사용 유무에 따른 IMD3-Pout 특성 그래프이다.
도 8에서, Q1은 가변 바이어스를 사용하지 않을 경우에 대한 IMD3-Pout 특성 그래프이고, Q2는 가변 바이어스를 사용하는 경우에 대한 IMD3-Pout 특성 그래프이며, Q1 및 Q2는 LTE B1 하이채널 (fc:1979.5MHz) 2 톤(Tone) 신호를 1MHz 톤 스페이스(Tone spacing)로 입력한 시뮬레이션 결과로, 각 IMD3과 출력 부하 저항에 전달되는 출력 파워(Pout)를 보이는 그래프이다.
도 8의 Q1 및 Q2를 참조하면, 가변 바이어스를 사용하는 경우가 가변 바이어스를 사용하지 않을 경우 대비 목표 파워(Target power) 25(dBm)에서 IMD3이 대략 4dB 정도 개선 효과가 있음을 알 수 있다.
이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
105: 구동 증폭회로
110: 제1 증폭회로
120: 제2 증폭회로
205: 구동 바이어스 회로
210: 제1 바이어스 회로
220: 제2 바이어스 회로\

Claims (14)

  1. 제1 바이어스 전류를 생성하는 제1 바이어스 회로;
    상기 제1 바이어스 전류를 공급받아, 제1 노드를 통해 입력되는 신호를 증폭하여 제1 증폭 신호를 제2 노드에 출력하는 제1 증폭회로;
    상기 제1 바이어스 전류의 크기와 다른 크기를 갖는 제2 바이어스 전류를 생성하는 제2 바이어스 회로; 및
    상기 제1 증폭회로와 병렬로 접속되어, 상기 제2 바이어스 전류를 공급받아, 상기 제1 노드를 통해 입력되는 신호를 증폭하여 제2 증폭 신호를 상기 제2 노드에 출력하는 제2 증폭회로; 를 포함하고,
    상기 제2 증폭회로는, 상기 제2 바이어스 전류에 따라, 상기 제1 증폭 신호에 포함된 IM3 성분을 상쇄시키는 위상을 갖는 3차 고조파 성분을 갖는 상기 제2 증폭 신호를 출력하고,
    상기 제2 바이어스 회로는, 상기 입력되는 신호에 포함되는 기본 주파수 크기에 대응되는 크기를 갖는 상기 제2 바이어스 전류를 생성하는
    파워 증폭 장치.
  2. 제1항에 있어서, 상기 제2 바이어스 전류는
    상기 제1 바이어스 전류의 크기보다 작은 크기를 갖는
    파워 증폭 장치.
  3. 제1항에 있어서, 상기 제2 바이어스 전류는
    상기 제1 바이어스 전류의 크기보다 큰 크기를 갖는
    파워 증폭 장치.
  4. 제1항에 있어서, 상기 제1 바이어스 전류는,
    클래스 AB 바이어스 전류이고,
    상기 제2 바이어스 전류는,
    상기 클래스 AB와 클래스 B 사이의 딥클래스 AB 바이어스 전류인
    파워 증폭 장치.
  5. 삭제
  6. 제1항에 있어서, 상기 제2 바이어스 회로는,
    상기 입력되는 신호에 포함되는 기본 주파수의 상승 또는 하강에 따라 전류 소싱 또는 전류 싱킹을 통해 상기 제2 바이어스 전류를 가변하는
    파워 증폭 장치.
  7. 제1 바이어스 전류를 생성하는 제1 바이어스 회로;
    상기 제1 바이어스 전류를 공급받아, 제1 노드를 통해 입력되는 신호를 증폭하여 제1 증폭 신호를 제2 노드에 출력하는 제1 증폭회로;
    상기 제1 바이어스 전류의 크기와 다른 크기를 갖는 제2 바이어스 전류를 생성하는 제2 바이어스 회로; 및
    상기 제1 증폭회로와 병렬로 접속되어, 상기 제2 바이어스 전류를 공급받아, 상기 제1 노드를 통해 입력되는 신호를 증폭하여 제2 증폭 신호를 상기 제2 노드에 출력하는 제2 증폭회로; 를 포함하고,
    상기 제2 증폭회로는, 상기 제2 바이어스 전류에 따라, 상기 제1 증폭 신호에 포함된 IM3 성분을 상쇄시키는 위상을 갖는 3차 고조파 성분을 갖는 상기 제2 증폭 신호를 출력하고,
    상기 제2 바이어스 회로는,
    상기 입력되는 신호에 포함되는 기본 주파수가 가변되면, 상기 기본 주파수의 가변 크기에 대응하여 상기 제2 바이어스 전류를 가변하는
    파워 증폭 장치.
  8. 구동 바이어스 전류를 생성하는 구동 바이어스 회로;
    상기 구동 바이어스 전류를 공급받아, 제1 주파수 성분 및 제2 주파수 성분을 갖는 입력 신호를 증폭하여 증폭신호를 출력하여 구동 증폭회로;
    제1 바이어스 전류를 생성하는 제1 바이어스 회로;
    상기 제1 바이어스 전류를 공급받아, 상기 구동 증폭회로의 제1 노드를 통해 입력되는 신호를 증폭하여 제1 증폭 신호를 제2 노드에 출력하는 제1 증폭회로;
    상기 제1 바이어스 전류의 크기와 다른 크기를 갖는 제2 바이어스 전류를 생성하는 제2 바이어스 회로; 및
    상기 제1 증폭회로와 병렬로 접속되어, 상기 제2 바이어스 전류를 공급받아, 상기 제1 노드를 통해 입력되는 신호를 증폭하여 제2 증폭 신호를 상기 제2 노드에 출력하는 제2 증폭회로; 를 포함하고,
    상기 제2 바이어스 회로는, 상기 입력 신호에 포함되는 기본 주파수 크기에 대응되는 크기를 갖는 상기 제2 바이어스 전류를 생성하는 파워 증폭 장치.
  9. 제8항에 있어서, 상기 제2 바이어스 전류는
    상기 제1 바이어스 전류의 크기보다 작은 크기를 갖는
    파워 증폭 장치.
  10. 제8항에 있어서, 상기 제2 바이어스 전류는
    상기 제1 바이어스 전류의 크기보다 큰 크기를 갖는
    파워 증폭 장치.
  11. 제8항에 있어서, 상기 제1 바이어스 전류는,
    클래스 AB 바이어스 전류이고,
    상기 제2 바이어스 전류는,
    상기 클래스 AB와 클래스 B 사이의 딥클래스 AB 바이어스 전류인
    파워 증폭 장치.
  12. 삭제
  13. 제8항에 있어서, 상기 제2 바이어스 회로는,
    상기 입력 신호에 포함되는 기본 주파수의 상승 또는 하강에 따라 전류 소싱 또는 전류 싱킹을 통해 상기 제2 바이어스 전류를 가변하는
    파워 증폭 장치.
  14. 구동 바이어스 전류를 생성하는 구동 바이어스 회로;
    상기 구동 바이어스 전류를 공급받아, 제1 주파수 성분 및 제2 주파수 성분을 갖는 입력 신호를 증폭하여 증폭신호를 출력하여 구동 증폭회로;
    제1 바이어스 전류를 생성하는 제1 바이어스 회로;
    상기 제1 바이어스 전류를 공급받아, 상기 구동 증폭회로의 제1 노드를 통해 입력되는 신호를 증폭하여 제1 증폭 신호를 제2 노드에 출력하는 제1 증폭회로;
    상기 제1 바이어스 전류의 크기와 다른 크기를 갖는 제2 바이어스 전류를 생성하는 제2 바이어스 회로; 및
    상기 제1 증폭회로와 병렬로 접속되어, 상기 제2 바이어스 전류를 공급받아, 상기 제1 노드를 통해 입력되는 신호를 증폭하여 제2 증폭 신호를 상기 제2 노드에 출력하는 제2 증폭회로; 를 포함하고,
    상기 제2 바이어스 회로는, 상기 입력 신호에 포함되는 기본 주파수가 가변되면, 상기 기본 주파수의 가변 크기에 대응하여 상기 제2 바이어스 전류를 가변하는
    파워 증폭 장치.
KR1020170181054A 2017-12-27 2017-12-27 광대역 선형화가 개선된 파워 증폭 장치 KR102029558B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170181054A KR102029558B1 (ko) 2017-12-27 2017-12-27 광대역 선형화가 개선된 파워 증폭 장치
US16/146,170 US10693424B2 (en) 2017-12-27 2018-09-28 Power amplifying apparatus with wideband linearity
CN201811465783.5A CN109981061B (zh) 2017-12-27 2018-12-03 功率放大设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170181054A KR102029558B1 (ko) 2017-12-27 2017-12-27 광대역 선형화가 개선된 파워 증폭 장치

Publications (2)

Publication Number Publication Date
KR20190079097A KR20190079097A (ko) 2019-07-05
KR102029558B1 true KR102029558B1 (ko) 2019-10-07

Family

ID=66949670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170181054A KR102029558B1 (ko) 2017-12-27 2017-12-27 광대역 선형화가 개선된 파워 증폭 장치

Country Status (3)

Country Link
US (1) US10693424B2 (ko)
KR (1) KR102029558B1 (ko)
CN (1) CN109981061B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230011275A (ko) 2020-05-21 2023-01-20 인텔 코포레이션 레이더 장치, 시스템 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130293311A1 (en) * 2011-02-14 2013-11-07 Panasonic Corporation High frequency power amplifier

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757229A (en) * 1996-06-28 1998-05-26 Motorola, Inc. Bias circuit for a power amplifier
JP3888785B2 (ja) * 1998-09-28 2007-03-07 三菱電機株式会社 高周波電力増幅器
JP2002368547A (ja) * 2001-06-11 2002-12-20 Hitachi Kokusai Electric Inc 歪み改善回路
US7768345B2 (en) * 2004-01-05 2010-08-03 Nec Corporation Amplifier
KR101002893B1 (ko) 2005-08-06 2010-12-21 삼성전자주식회사 전치 왜곡기를 이용하는 다중 모드 전력 증폭 방법 및 장치
US7573329B2 (en) * 2006-02-09 2009-08-11 Vt Silicon, Inc. System and method for IM3 reduction and cancellation in amplifiers
US7518448B1 (en) * 2006-09-27 2009-04-14 Nortel Networks Limited Amplifier mode switch
WO2008043098A2 (en) 2006-10-06 2008-04-10 Vikram Bidare Krishnamurthy System and method for on-chip im3 reduction over a broad range of operating powers
EP2124329A4 (en) * 2006-11-30 2011-01-12 Mitsubishi Electric Corp HIGH FREQUENCY AMPLIFICATION
TWI346449B (en) * 2007-08-16 2011-08-01 Ind Tech Res Inst Power amplifier circuit for multi-frequencies and multi-modes and method for operating the same
US9088258B2 (en) * 2008-01-14 2015-07-21 Micro Mobio Corporation RF power amplifier with linearity control
KR100905948B1 (ko) * 2008-08-28 2009-07-06 (주)카이로넷 도허티 증폭기 및 이를 포함하는 신호 증폭 시스템, 신호 증폭 방법
US7944291B2 (en) * 2009-06-30 2011-05-17 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Power amplifier having parallel amplification stages and associated impedance matching networks
US8188788B2 (en) * 2010-04-23 2012-05-29 Samsung Electro-Mechanics Systems and methods for a discrete resizing of power devices with concurrent power combining structure for radio frequency power amplifier
US20120306576A1 (en) * 2011-06-02 2012-12-06 Vamsi Paidi Method and system for improving linearity of an amplifier by means of im3 cancelation
CN103107778B (zh) * 2012-12-31 2016-03-02 东南大学 一种可降低三阶互调的多赫尔蒂功率放大器及其调试方法
US9391567B2 (en) * 2014-06-16 2016-07-12 Skyworks Solutions, Inc. Apparatus and methods for power amplifier output matching
US9800207B2 (en) * 2014-08-13 2017-10-24 Skyworks Solutions, Inc. Doherty power amplifier combiner with tunable impedance termination circuit
KR20160055492A (ko) * 2014-11-10 2016-05-18 삼성전기주식회사 바이어스 회로 및 이를 갖는 전력 증폭기
CN104836533A (zh) * 2015-05-25 2015-08-12 杭州电子科技大学 一种功率放大器及其实现方法
KR101793237B1 (ko) * 2016-08-19 2017-11-02 부산대학교 산학협력단 Ｉｍｄ3 상쇄를 위한 병렬결합 트랜지스터를 이용한 선형화된 ｈｂｔ 기반 전력증폭기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130293311A1 (en) * 2011-02-14 2013-11-07 Panasonic Corporation High frequency power amplifier

Also Published As

Publication number Publication date
KR20190079097A (ko) 2019-07-05
US20190199293A1 (en) 2019-06-27
CN109981061B (zh) 2023-07-04
US10693424B2 (en) 2020-06-23
CN109981061A (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
US10547276B2 (en) Power amplifier circuit
CN107786173B (zh) 功率放大电路
US11290060B2 (en) Bias circuit
US10910999B2 (en) Bias circuit
US11444582B2 (en) Power amplifier circuit
US10381987B2 (en) Predistorter for compensating linearity of an amplifier
WO2024141091A1 (zh) 功率放大器及电子设备
CN112152570B (zh) 功率放大电路
KR102029558B1 (ko) 광대역 선형화가 개선된 파워 증폭 장치
CN110518883B (zh) 功率放大电路
KR102491944B1 (ko) 선형성 개선을 위한 비대칭 증폭 구조를 갖는 파워 증폭 장치
CN109586674B (zh) 功率放大电路
US10998871B2 (en) Power amplifier circuit
US10476440B2 (en) Power amplification circuit
TWI669905B (zh) 用於對放大器的線性度進行補償的前置補償器
KR101891619B1 (ko) 질화갈륨 집적회로 증폭기의 선형화 바이어스 회로 기술
TWI693788B (zh) 用於對放大器的線性度進行補償的前置補償器
CN118740077A (zh) 功率放大电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant