JP2018007029A - バイアス回路 - Google Patents

Abstract

【課題】入力信号の信号レベルにかかわらずバイアス電流を安定的に供給するバイアス回路を提供する。【解決手段】バイアス回路は、無線周波数信号を増幅する増幅器に第１バイアス電流又は電圧を供給するバイアス回路であって、ドレインに電源電圧が供給され、ソースから第１バイアス電流又は電圧を出力するＦＥＴと、コレクタがＦＥＴのゲートに接続され、ベースがＦＥＴのソースに接続され、エミッタが接地され、コレクタに定電流が供給される第１バイポーラトランジスタと、一端が第１バイポーラトランジスタのコレクタに接続される第１キャパシタであって、第１バイポーラトランジスタのコレクタ電圧の変動を抑制する第１キャパシタと、を備える。【選択図】図２

Description

本発明は、バイアス回路に関する。

携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために電力増幅回路が用いられる。電力増幅回路では、増幅器にバイアス電圧又はバイアス電流を供給するためのバイアス回路が用いられる。例えば、特許文献１には、トランジスタＱ１にバイアス電流を供給するトランジスタＦｂ１と、基準電流に応じて一定量のバイアス電流が出力されようにトランジスタＦｂ１のゲート電圧を調整するトランジスタＱ１ｒと、を備えるバイアス回路が開示されている。

米国特許出願公開第２０１５／０３４９７１５号明細書

特許文献１に開示されている構成では、基準電流を生成する電流生成回路の出力端子にＲＦ信号の振幅に応じた電圧が印加されるため、ＲＦ信号の振幅の変動が大きくなると基準電流の電流量が変動し得る。これにより、トランジスタＱ１ｒによるバイアス電流の調整機能の精度が低下し、大信号入力時にバイアス電流が不足し得る。

本発明はこのような事情に鑑みてなされたものであり、入力信号の信号レベルにかかわらずバイアス電流を安定的に供給するバイアス回路を提供することを目的とする。

本発明の一側面に係るバイアス回路は、無線周波数信号を増幅する増幅器に第１バイアス電流又は電圧を供給するバイアス回路であって、ドレインに電源電圧が供給され、ソースから第１バイアス電流又は電圧を出力するＦＥＴと、コレクタがＦＥＴのゲートに接続され、ベースがＦＥＴのソースに接続され、エミッタが接地され、コレクタに定電流が供給される第１バイポーラトランジスタと、一端が第１バイポーラトランジスタのコレクタに接続される第１キャパシタであって、第１バイポーラトランジスタのコレクタ電圧の変動を抑制する第１キャパシタと、を備える。

本発明によれば、入力信号の信号レベルにかかわらずバイアス電流を安定的に供給するバイアス回路を提供することが可能となる。

本発明の第１実施形態に係る電力増幅回路１００の構成を示す図である。 本発明の第１実施形態に係る電力増幅回路１００の構成例（電力増幅回路１００Ａ）を示す図である。 本発明の第１実施形態の変形例に係る電力増幅回路１００の構成例（電力増幅回路１００Ｂ）を示す図である。 本発明の第１実施形態の他の変形例に係る電力増幅回路１００の構成例（電力増幅回路１００Ｃ）を示す図である。 本発明の第２実施形態に係る電力増幅回路１００の構成例（電力増幅回路１００Ｄ）を示す図である。 本発明の第２実施形態の変形例に係る電力増幅回路１００の構成例（電力増幅回路１００Ｅ）を示す図である。 本発明の第２実施形態の他の変形例に係る電力増幅回路１００の構成例（電力増幅回路１００Ｆ）を示す図である。

以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の第１実施形態に係る電力増幅回路１００の構成を示す図である。電力増幅回路１００は、例えば、携帯電話等の移動体通信機において、入力される無線周波数信号を増幅して出力信号を出力する。入力信号ＲＦｉｎの周波数は、例えば数ＧＨｚ程度である。

図１に示されるように、電力増幅回路１００は、増幅器１１０，１１１、電流生成回路１２０、バイアス回路１３０，１３１、インダクタ１４０，１４１、及び整合回路１５０，１５１，１５２を備える。

増幅器１１０，１１１は、２段の増幅器を構成する。増幅器１１０（ドライブ段）は、入力される入力信号ＲＦｉｎを増幅して増幅信号ＲＦａｍｐを出力する。増幅器１１１（パワー段）は、増幅器１１０から出力される増幅信号ＲＦａｍｐを増幅して出力信号ＲＦｏｕｔを出力する。増幅器１１０，１１１には、所定の電源電圧Ｖｃｃがインダクタ１４０，１４１を通じて供給される。また、増幅器１１０，１１１には、それぞれ、バイアス回路１３０，１３１からバイアス電流又はバイアス電圧が供給される。なお、増幅器の段数は２段に限られず、１段であってもよいし、３段以上であってもよい。増幅器１１０，１１１の構成の詳細は後述する。

電流生成回路１２０は、所定の電流量の基準電流（定電流）を生成し、バイアス回路１３０，１３１に供給する。電流生成回路１２０は、例えば、電流源及び電流ミラー接続されたＭＯＳＦＥＴにより構成される。

バイアス回路１３０，１３１は、それぞれ、電流生成回路１２０から供給される基準電流に応じて、増幅器１１０，１１１にバイアス電流を供給する。バイアス回路１３０，１３１の構成の詳細は後述する。

インダクタ１４０，１４１は、電源電圧端子と増幅器１１０，１１１との間に接続され、高周波信号の電源回路への結合を抑制する。

整合回路（ＭＮ：Ｍａｔｃｈｉｎｇ Ｎｅｔｗｏｒｋ）１５０，１５１，１５２は、それぞれ、増幅器１１０，１１１の前後に設けられ、増幅器間のインピーダンスを整合させる。整合回路１５０，１５１，１５２は、例えば、キャパシタやインダクタを用いて構成される。

図２は、本発明の第１実施形態に係る電力増幅回路１００の構成例（電力増幅回路１００Ａ）を示す図である。電力増幅回路１００Ａは、図１に示される増幅器１１０及びバイアス回路１３０の具体的な構成例（増幅器１１０Ａ、バイアス回路１３０Ａ）が示された図である。なお、図２〜図７においては、増幅器１１０（ドライブ段）に適用されたバイアス回路１３０を例に説明するが、当該バイアス回路の構成はいずれの段の増幅器に適用してもよい。

増幅器１１０Ａは、トランジスタ２００を備える。本実施形態においては、トランジスタ２００はヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタである。なお、増幅トランジスタとして、バイポーラトランジスタの代わりに、電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いてもよい。

トランジスタ２００は、コレクタにインダクタ１４０を通して電源電圧Ｖｃｃが供給され、ベースに整合回路１５０を通して入力信号ＲＦｉｎが供給され、エミッタが接地される。また、トランジスタ２００のベースには、バイアス回路１３０Ａからバイアス電流Ｉｂｉａｓ１（第１バイアス電流）が供給される。これにより、トランジスタ２００のコレクタから、入力信号ＲＦｉｎを増幅した増幅信号ＲＦａｍｐが出力される。

バイアス回路１３０Ａは、ＭＯＳＦＥＴ２１０、トランジスタ２２０、抵抗素子２３０，２３１、及びキャパシタ２４０を備える。バイアス回路１３０Ａは、電流生成回路１２０から出力される基準電流Ｉｒｅｆに応じた電流量のバイアス電流を生成し、増幅器１１０Ａに供給する。

ＭＯＳＦＥＴ２１０は、ドレインに電源電圧Ｖｂａｔｔが供給され、ゲートが電流生成回路１２０の出力端子及びトランジスタ２２０のコレクタに接続され、ソースが抵抗素子２３０，２３１の一端に接続される。ＭＯＳＦＥＴ２１０のゲートには、トランジスタ２２０を流れる電流Ｉａｄｊに応じた電圧が供給される。これにより、ＭＯＳＦＥＴ２１０のソースから、ゲート・ソース間電圧に応じた電流が出力される。当該電流は、抵抗素子２３０，２３１の抵抗値に応じて、トランジスタ２００のベースに供給されるバイアス電流Ｉｂｉａｓ１と、トランジスタ２２０のベースに供給されるバイアス電流Ｉｂｉａｓ１＊に分岐される。

トランジスタ２２０（第１バイポーラトランジスタ）は、本実施形態においてはバイポーラトランジスタにより構成される。トランジスタ２２０は、コレクタに基準電流Ｉｒｅｆが供給され、ベースが抵抗素子２３１の他端に接続され、エミッタが接地される。トランジスタ２２０のベースには、抵抗素子２３１を通してバイアス電流Ｉｂｉａｓ１＊が供給される。

抵抗素子２３０は、一端がＭＯＳＦＥＴ２１０のソースに接続され、他端がトランジスタ２００のベースに接続される。抵抗素子２３１は、一端がＭＯＳＦＥＴ２１０のソースに接続され、他端がトランジスタ２２０のベースに接続される。抵抗素子２３０，２３１はバイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ１＊の配分を調整する。

キャパシタ２４０（第１キャパシタ）は、一端がトランジスタ２２０のコレクタに接続され、他端がトランジスタ２２０のベースに接続される。キャパシタ２４０の機能を説明する前に、キャパシタ２４０を備えない構成について説明する。

バイアス回路１３０Ａにおいては、ＭＯＳＦＥＴ２１０により、トランジスタ２００及びトランジスタ２２０の各々に、同様の構成によってバイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ１＊が供給される。従って、トランジスタ２２０には、素子サイズに応じてトランジスタ２００に比例した電流Ｉａｄｊが流れる。

また、電流Ｉａｄｊと、電流生成回路１２０から供給される基準電流Ｉｒｅｆとが略同量となるように、ＭＯＳＦＥＴ２１０のゲート電圧Ｖｇに負帰還がかかる。例えば、バイアス電流Ｉｂｉａｓ１の電流量が増加した場合、トランジスタ２２０に流れる電流Ｉａｄｊの電流量は、トランジスタ２００を流れるベース電流又はコレクタ電流に比例するように増加する。しかし、トランジスタ２２０は基準電流Ｉｒｅｆと同量の電流が流れるように動作するため、トランジスタ２２０に流れる電流は基準電流Ｉｒｅｆにより制限される。これにより、トランジスタ２２０のコレクタ電圧（＝ＭＯＳＦＥＴ２１０のゲート電圧Ｖｇ）の上昇が抑制されるため、ＭＯＳＦＥＴ２１０を流れる電流量が安定する。上述の構成により、入力信号ＲＦｉｎの供給によりバイアス電流Ｉｂｉａｓ１が変動しても、当該変動に伴ってバイアス電流Ｉｂｉａｓ１＊もまた変動し、バイアス電流Ｉｂｉａｓ１が基準電流Ｉｒｅｆに応じた一定の電流量となるように負帰還がかかる。

一方、入力信号ＲＦｉｎが大信号となると、トランジスタ２２０のベースに漏れ出るＲＦ信号の振幅に伴って、トランジスタ２２０のコレクタ電圧が変動する。これにより、ＲＦ信号の振幅の変動が、トランジスタ２２０を通して電流生成回路１２０の出力端子に影響を与え、電流生成回路１２０が出力する基準電流Ｉｒｅｆが変動し得る。具体的には、例えば、電流生成回路１２０が、電流源と、電流ミラー接続されたＭＯＳＦＥＴとにより構成され、当該ＭＯＳＦＥＴのドレインから基準電流Ｉｒｅｆが出力される場合がある。この場合、トランジスタ２２０のコレクタ電圧の上昇に伴って当該ＭＯＳＦＥＴのドレイン・ソース間電圧が低下し、所望の電流量の基準電流が出力されないことがある。

一方、バイアス回路１３０Ａは、トランジスタ２２０のベース・コレクタ間にキャパシタ２４０を備える。ここで、キャパシタ２４０の容量値をＣｂｃ、トランジスタ２２０の電圧利得をｇｍ、トランジスタ２２０のコレクタから見た電流生成回路１２０側のインピーダンスをＺとする。キャパシタ２４０の構成は、トランジスタ２２０のベースから見て、ミラー効果によりＣｂｃの（１＋ｇｍ×Ｚ）倍の容量値でトランジスタ２２０のベースをＡＣ接地するキャパシタと等価となる。従って、当該キャパシタにより、ＲＦ信号の振幅に伴うトランジスタ２２０のベース電圧の変動が抑制される。これにより、トランジスタ２２０のコレクタ電圧の変動もまた抑制されるため、基準電流Ｉｒｅｆが安定して供給されることとなる。従って、大信号入力時にも所定量のバイアス電流Ｉｂｉａｓ１が供給されることとなる。

上述の構成により、バイアス回路１３０Ａは、入力信号ＲＦｉｎの信号レベルにかかわらず、バイアス電流を安定的に供給することができる。なお、キャパシタ２４０は、ミラー効果が得られるため、比較的小さな容量値のキャパシタを用いることができる。これにより、バイアス回路の回路面積の増大を抑制しつつ、キャパシタ２４０を備えることができる。キャパシタ２４０の容量値は、例えば、ＭＯＳＦＥＴ２１０のゲート・ソース間容量の寄生容量値より大きく、かつ、トランジスタ２２０が適切に動作する程度の容量値（例えば、２ｐＦ〜６ｐＦ程度）とすることが好ましい。

図３は、本発明の第１実施形態の変形例に係る電力増幅回路１００の構成例（電力増幅回路１００Ｂ）を示す図である。電力増幅回路１００Ｂは、図２に示されるバイアス回路１３０Ａの代わりに、バイアス回路１３０Ｂを備える。バイアス回路１３０Ｂは、図２に示されるバイアス回路１３０Ａと比較して、キャパシタ２４０の代わりにキャパシタ３００を備える。

キャパシタ３００は、一端がトランジスタ２２０のコレクタに接続され、他端が接地される。すなわち、キャパシタ３００はトランジスタ２２０のコレクタをＡＣ接地する。これにより、ＲＦ信号の振幅に起因するトランジスタ２２０のコレクタ電圧の変動を抑制することができる。このような構成においても、電力増幅回路１００Ａと同様に、基準電流Ｉｒｅｆの変動が抑制され、大信号入力時にもバイアス電流Ｉｂｉａｓ１が安定的に供給される。

なお、バイアス回路１３０Ｂにおけるキャパシタ３００は、上述のミラー効果が得られないため、バイアス回路１３０Ａにおけるキャパシタ２４０より大きな容量値を必要とする。一方、キャパシタ３００は、トランジスタ２２０のベースの代わりにコレクタを直接ＡＣ接地する。従って、バイアス回路１３０Ｂは、図２に示されるバイアス回路１３０Ａと異なり、トランジスタ２２０による負帰還に影響を与えずに、トランジスタ２２０のコレクタ電圧（すなわち、ＭＯＳＦＥＴ２１０のゲート電圧Ｖｇ）の変動を抑制することができる。これにより、バイアス回路１３０Ｂは、当該負帰還によるバイアス電流Ｉｂｉａｓ１の調整機能を維持しつつ、入力信号ＲＦｉｎの振幅に起因する基準電流Ｉｒｅｆの変動を抑制することができる。

図４は、本発明の第１実施形態の他の変形例に係る電力増幅回路１００の構成例（電力増幅回路１００Ｃ）を示す図である。電力増幅回路１００Ｃは、図２に示されるバイアス回路１３０Ａの代わりに、バイアス回路１３０Ｃを備える。バイアス回路１３０Ｃは、図２に示されるバイアス回路１３０Ａと比較して、キャパシタ２４０の代わりにキャパシタ４００を備える。

キャパシタ４００は、一端がＭＯＳＦＥＴ２１０のゲートに接続され、他端がＭＯＳＦＥＴ２１０のソースに接続される。キャパシタ４００は、図３に示されるキャパシタ３００と同様に、入力信号ＲＦｉｎの振幅に起因するトランジスタ２２０のコレクタ電圧（すなわち、ＭＯＳＦＥＴ２１０のゲート電圧Ｖｇ）の変動を抑制する。

このような構成においても、バイアス回路１３０Ａ，１３０Ｂと同様に、トランジスタ２２０のコレクタ電圧の変動が抑制されるため、基準電流Ｉｒｅｆの変動もまた抑制される。従って、大信号入力時にもバイアス電流Ｉｂｉａｓ１が安定的に供給される。

図５は、本発明の第２実施形態に係る電力増幅回路１００の構成例（電力増幅回路１００Ｄ）を示す図である。電力増幅回路１００Ｄは、図２に示されるバイアス回路１３０Ａの代わりに、バイアス回路１３０Ｄを備える。バイアス回路１３０Ｄは、図２に示されるバイアス回路１３０Ａと比較して、トランジスタ５００、抵抗素子５１０、及びキャパシタ５２０をさらに備える。トランジスタ５００、抵抗素子５１０、及びキャパシタ５２０は、トランジスタ２００のバイアス電流の供給経路であって、ＭＯＳＦＥＴ２１０を含む供給経路と異なる追加的な経路を構成する。

トランジスタ５００（第２バイポーラトランジスタ）は、本実施形態においてはバイポーラトランジスタにより構成される。トランジスタ５００は、コレクタに電源電圧Ｖｂａｔｔが供給され、ベースに制御電圧Ｖａが供給され、エミッタが抵抗素子５１０及びキャパシタ５２０の一端に接続されるエミッタフォロア回路を構成する。トランジスタ５００は、制御電圧Ｖａに応じてエミッタからバイアス電流Ｉｂｉａｓ２（第２バイアス電流）を出力し、抵抗素子５１０を通じてトランジスタ２００のベースに供給する。

抵抗素子５１０は、一端がトランジスタ５００のエミッタに接続され、他端がトランジスタ２００のベースに接続される。抵抗素子５１０は、トランジスタ２００に供給されるバイアス電流Ｉｂｉａｓ２を調整する。

キャパシタ５２０（第２キャパシタ）は、一端がトランジスタ５００のエミッタに接続され、他端に入力信号ＲＦｉｎが供給される。キャパシタ５２０を通じて入力信号ＲＦｉｎがトランジスタ５００のエミッタに供給されることにより、入力信号ＲＦｉｎの振幅に応じてトランジスタ５００のエミッタ電圧を変動させることができる。これにより、入力信号ＲＦｉｎの大信号時には、当該入力信号の振幅に応じてトランジスタ５００のエミッタ電圧が下がる場合にトランジスタ５００がオンとなり、追加的なバイアス電流Ｉｂｉａｓ２がトランジスタ２００のベースに供給されることとなる。

バイアス回路１３０Ｄにおいては、トランジスタ５００を含む供給経路により、バイアス電流Ｉｂｉａｓ１に加えてバイアス電流Ｉｂｉａｓ２がトランジスタ２００のベースに供給される。具体的には、例えば、入力信号ＲＦｉｎの小信号時にはトランジスタ５００がオフとなり、大信号時にはトランジスタ５００がオンとなるように制御電圧Ｖａを調整することができる。これにより、入力信号ＲＦｉｎの大信号時にはバイアス電流Ｉｂｉａｓ２が追加的に供給され、トランジスタ２００のベースに供給されるバイアス電流の合計量が増加する。従って、大信号入力時におけるバイアス電流の不足が抑制される。

このような構成においても、電力増幅回路１００Ａと同様に、トランジスタ２２０のコレクタ電圧の変動が抑制されるため、基準電流Ｉｒｅｆの変動もまた抑制される。従って、大信号入力時にもバイアス電流を安定的に供給することができる。また、電力増幅回路１００Ｄは、電力増幅回路１００Ａと比較して、大信号入力時におけるバイアス電流の不足が抑制される。

図６は、本発明の第２実施形態の変形例に係る電力増幅回路１００の構成例（電力増幅回路１００Ｅ）を示す図である。電力増幅回路１００Ｅは、図５に示されるバイアス回路１３０Ｄの代わりに、バイアス回路１３０Ｅを備える。バイアス回路１３０Ｅは、図５に示されるバイアス回路１３０Ｄと比較して、キャパシタ２４０の代わりにキャパシタ３００を備える。

キャパシタ３００については、図３に示されるキャパシタ３００と同様であるため、詳細な説明は省略する。このような構成においても、電力増幅回路１００Ｄと同様の効果を得ることができる。また、バイアス回路１３０Ｅは、トランジスタ２２０が構成する負帰還によるバイアス電流Ｉｂｉａｓ１の調整機能を維持しつつ、入力信号ＲＦｉｎの振幅に起因する基準電流Ｉｒｅｆの変動を抑制することができる。

図７は、本発明の第２実施形態の他の変形例に係る電力増幅回路１００の構成例（電力増幅回路１００Ｆ）を示す図である。電力増幅回路１００Ｆは、図５に示されるバイアス回路１３０Ｄの代わりに、バイアス回路１３０Ｆを備える。バイアス回路１３０Ｆは、図５に示されるバイアス回路１３０Ｄと比較して、キャパシタ２４０の代わりにキャパシタ４００を備える。

キャパシタ４００については、図４に示されるキャパシタ４００と同様であるため、詳細な説明は省略する。このような構成においても、電力増幅回路１００Ｄ，１００Ｅと同様の効果を得ることができる。

以上、本発明の例示的な実施形態について説明した。電力増幅回路１００Ａ〜１００Ｆは、ソースから第１バイアス電流又は電圧を出力するＭＯＳＦＥＴ２１０と、コレクタがＭＯＳＦＥＴ２１０のゲートに接続され、ベースがＭＯＳＦＥＴ２１０のソースに接続され、エミッタが接地され、コレクタに基準電流Ｉｒｅｆが供給されるトランジスタ２２０と、一端がトランジスタ２２０のコレクタに接続されるキャパシタと、を備える。これにより、ＲＦ信号の振幅に伴うトランジスタ２２０のベース電圧及びコレクタ電圧の変動が抑制される。従って、大信号入力時にも基準電流Ｉｒｅｆの電流量が安定し、入力信号の信号レベルにかかわらずバイアス電流が安定的に供給される。

また、電力増幅回路１００Ａは、キャパシタ２４０の他端がトランジスタ２２０のベースに接続される。これにより、キャパシタ２４０はミラー効果が得られるため、比較的小さな容量値とすることができる。従って、バイアス回路１３０Ａの回路面積の増大を抑制しつつ、キャパシタ２４０を備えることができる。

また、電力増幅回路１００Ｂは、キャパシタ３００の他端が接地される。これにより、トランジスタ２２０による負帰還に影響を与えずに、トランジスタ２２０のコレクタ電圧の変動を抑制することができる。従って、バイアス電流Ｉｂｉａｓ１の調整機能を維持しつつ、基準電流Ｉｒｅｆの変動を抑制することができる。

また、図４に示されるように、キャパシタ４００は、他端がＭＯＳＦＥＴ２１０のソースに接続されていてもよい。なお、キャパシタ４００の構成はこれに限られない。

また、電力増幅回路１００Ｄ〜１００Ｆは、コレクタに電源電圧Ｖｂａｔｔが供給され、ベースに制御電圧Ｖａが供給され、エミッタからバイアス電流Ｉｂｉａｓ２をトランジスタ２００に供給するトランジスタ５００と、一端がトランジスタ５００のエミッタに接続され、他端に入力信号ＲＦｉｎが供給されるキャパシタ５２０をさらに備える。これにより、入力信号ＲＦｉｎの大信号時にはバイアス電流Ｉｂｉａｓ２が追加的に供給されるため、トランジスタ２００のベースに供給されるバイアス電流の合計量が増加する。従って、大信号入力時におけるバイアス電流の不足が抑制される。

なお、バイアス回路１３０Ａ〜１３０Ｆはいずれも、キャパシタ２４０，３００，４００のうちいずれが一つのキャパシタを含む構成であるが、バイアス回路１３０の構成はこれに限られず、これらのキャパシタ２４０，３００，４００のうち複数のキャパシタを備えていてもよい。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ 電力増幅回路
１１０，１１１，１１０Ａ 増幅器
１２０ 電流生成回路
１３０，１３１，１３０Ａ，１３０Ｂ，１３０Ｃ，１３０Ｄ，１３０Ｅ，１３０Ｆ バイアス回路
１４０，１４１ インダクタ
１５０，１５１，１５２ 整合回路
２００，２２０，５００ トランジスタ
２１０ ＭＯＳＦＥＴ
２３０，２３１，５１０ 抵抗素子
２４０，３００，４００，５２０ キャパシタ

Claims (5)

1. 無線周波数信号を増幅する増幅器に第１バイアス電流又は電圧を供給するバイアス回路であって、
   ドレインに電源電圧が供給され、ソースから前記第１バイアス電流又は電圧を出力するＦＥＴと、
   コレクタが前記ＦＥＴのゲートに接続され、ベースが前記ＦＥＴのソースに接続され、エミッタが接地され、コレクタに定電流が供給される第１バイポーラトランジスタと、
   一端が前記第１バイポーラトランジスタのコレクタに接続される第１キャパシタであって、前記第１バイポーラトランジスタのコレクタ電圧の変動を抑制する第１キャパシタと、
   を備える、バイアス回路。
2. 請求項１記載のバイアス回路であって、
   前記第１キャパシタは、他端が前記第１バイポーラトランジスタのベースに接続される、バイアス回路。
3. 請求項１記載のバイアス回路であって、
   前記第１キャパシタは、他端が接地される、バイアス回路。
4. 請求項１記載のバイアス回路であって、
   前記第１キャパシタは、他端が前記ＦＥＴのソースに接続される、バイアス回路。
5. 請求項１〜４のいずれか一項に記載のバイアス回路であって、
   前記バイアス回路は、
   コレクタに前記電源電圧が供給され、ベースに制御電圧が供給され、エミッタから第２バイアス電流又は電圧を前記増幅器に供給する第２バイポーラトランジスタと、
   第２キャパシタと、
   をさらに備え、
   前記第２キャパシタの一端が前記第２バイポーラトランジスタのエミッタに接続され、前記第２キャパシタの他端に前記無線周波数信号が供給される、バイアス回路。

Images