JP2009017494A - バイアス回路、電力増幅回路、受信機、送信機及び送受信機 - Google Patents
バイアス回路、電力増幅回路、受信機、送信機及び送受信機 Download PDFInfo
- Publication number
- JP2009017494A JP2009017494A JP2007180078A JP2007180078A JP2009017494A JP 2009017494 A JP2009017494 A JP 2009017494A JP 2007180078 A JP2007180078 A JP 2007180078A JP 2007180078 A JP2007180078 A JP 2007180078A JP 2009017494 A JP2009017494 A JP 2009017494A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- bias
- terminal
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】温度に依存する素子特性のばらつき及び増幅用トランジスタのエミッタ端子への漏れ込み帰還が発生することを防止し、高い安定性を有する電力増幅回路を提供する。
【解決手段】出力整合回路30の接地容量104を増幅用トランジスタ7の接地端子でなく、バイアス回路40の接地端子に接地する一方で、増幅用トランジスタ7のベース端子を接地抵抗103経由で接地する。これにより、漏れ電流が増幅用トランジスタ7に帰還することがなくなり、また、増幅用トランジスタ7のベース端子に流れ込む、バイアス電流の温度変化による変動も接地抵抗103経由でグランドに流すことで電力増幅回路の温度特性のばらつきを最小化できる。
【選択図】図1
【解決手段】出力整合回路30の接地容量104を増幅用トランジスタ7の接地端子でなく、バイアス回路40の接地端子に接地する一方で、増幅用トランジスタ7のベース端子を接地抵抗103経由で接地する。これにより、漏れ電流が増幅用トランジスタ7に帰還することがなくなり、また、増幅用トランジスタ7のベース端子に流れ込む、バイアス電流の温度変化による変動も接地抵抗103経由でグランドに流すことで電力増幅回路の温度特性のばらつきを最小化できる。
【選択図】図1
Description
本発明はセルラ電話や無線LAN等の送受信機や、TV、CATV、衛星放送、衛星通信等の受信機と、それらに用いられる低雑音増幅回路、電力増幅回路に適用して有効な技術に関する。
今日携帯電話サービスは国内で9000万契約以上がなされ、生活基盤のひとつとして認識されている。またオフィスにおいては配線等の煩雑さを排除するために無線LANやBLUETOOTH(TM)といった近距離無線通信機器がごく一般的に用いられている。さらにはTV、衛星放送といった受像機、CATVや衛星通信といった送受信機も広く普及している。
これらには、送信信号の出力レベルの妥当性を検証する検波という共通の課題が存在する。本発明者が検討した技術として、検波回路を有した電力増幅回路(電力増幅・検波回路)の従来技術に関しては、たとえば一例として図9に示すような構成のものが考えられる。
図9は特開2007−74072号公報(以下特許文献1)で開示された公知の電力増幅回路を表す。
この電力増幅回路は、5GHz帯の無線LANシステムでの使用を想定している。RF信号入力端子1に入力されたRF信号を増幅用トランジスタ7により増幅し、RF信号出力端子2に出力する。このとき増幅用トランジスタ7にバイアス電流を供給するバイアス回路40は、増幅用トランジスタ7のベースとエミッタ間電圧VBEが変化することによるバイアス電流の変動をバイアス回路40のバイアス用トランジスタ41、42により構成されるカレントミラー回路とバイアス用トランジスタ43のエミッタフォロワ回路のベースとエミッタ間電圧の温度変化による変動で打ち消すことで、増幅用トランジスタ7のコレクタ電流の温度依存性を抑えている。
さらに、カレントミラー回路と増幅用トランジスタ間をバイアス用トランジスタ43によるエミッタフォロワ回路を介して接続するとともに、バイアス用トランジスタ43のベースを容量46により接地することにより、電力増幅回路における高出力時のバイアス回路のドライブ能力が不足しないようにしている。
また、増幅用トランジスタ7に流れるコレクタ電流は、電流調整用抵抗44、45の値により調整可能であり、増幅用トランジスタ7のベースとバイアス回路40の接続は、バイアス回路40のインピーダンスの影響による利得の低下を抑えるため、バイアス用抵抗10とバイアス用インダクタ11を介している。
特開2007−74072号公報
ところで、上記従来技術で示す電力増幅回路では、電力増幅回路の消費電力を抑えるため、カレントミラー回路に流れる電流を数mA程度に小さくする必要があるが、カレントミラー回路の電流を抑えた場合、バイアス電圧出力となるバイアス用トランジスタ41のコレクタとバイアス用トランジスタ42のベースとの接続点の電位が下がってしまうため、増幅用トランジスタ7のバイアス電流が不足し、十分なコレクタ電流を流すことができない。このため、図9で示した従来技術の一例では、バイアス用トランジスタ41のコレクタとバイアス用トランジスタ42のベース端子の接続点に電流調整用抵抗45を接続することで、この抵抗に流れる電流分だけバイアス電圧を高くして、バイアス用トランジスタ43のベース端子に供給することで増幅用トランジスタ7に流れる電流が不足しないようにしている。
しかし、図9で示した従来技術の一例の電力増幅回路を集積化しようとした場合、新たな問題が生じる。バイアス用トランジスタや増幅用トランジスタ7の電流増幅率hFEがばらついた場合、電流調整用抵抗45で生じる電圧はhFEばらつきには無関係であるため、バイアス用トランジスタ41と42で構成されるカレントミラー回路での増幅用トランジスタのコレクタ電流のばらつき補正を妨げる方向に働く。このため、電流調整用抵抗45を挿入することにより、電流増幅率hFEによる電流ばらつきが大きくなるので電力増幅回路の利得ばらつきも大きくなるという課題を有していた。
さらに、電力増幅回路では高出力化のため増幅用トランジスタ7のトランジスタサイズを大きくしてトランジスタの出力抵抗を小さくしている。しかし、カレントミラー回路のトランジスタサイズは集積化した場合のチップサイズをできるだけ小さくする必要があるため、バイアス用トランジスタのサイズは増幅用トランジスタに比べ、数十分の一以下にするのが一般的である。しかし、増幅用トランジスタとバイアス用トランジスタのトランジスタサイズが異なると電流増幅率hFEのばらつき比率も異なるため、増幅用トランジスタの電流ばらつきに対しバイアス回路の補正量が不足する。このため、増幅用トランジスタ7のコレクタ電流ばらつきが大きくなることで、電力増幅回路の利得ばらつきも大きくなるという課題を有していた。
また、外付け部品点数を減らすために出力整合回路30を含め電力増幅回路を集積化しようとした場合、集積化された負荷インダクタ32は、ICパッケージのボンディングワイヤとリードピンを介して電源端子3に接続される。このため、これらの寄生インダクタ成分の影響を抑えるため、内部接地容量により接地する必要がある。しかし、この内部容量は増幅用トランジスタ7のエミッタが接地される接地端子5を介して接地されるが、この接地端子5による接地はICパッケージのボンディングワイヤを介して接地されるため、寄生インダクタ成分を含んでおり完全な接地とはならない。このため、増幅用トランジスタ7のコレクタからの増幅されたRF信号の一部が接地容量33を介して増幅用トランジスタ7のエミッタに漏れ込み帰還がかかるので、ある周波数で正帰還となった場合、入出力インピーダンスに負性抵抗が発生する可能性がある。
本発明の目的は、温度に依存する素子特性のばらつき及びエミッタ端子への漏れ込み帰還が発生することを防止し、高い安定性を有する電力増幅回路を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
本願に関わるバイアス回路は、集積回路のトランジスタのバイアス電流を生成し、カレントミラー回路とエミッタフォロワ回路を含み、このカレントミラー回路は第1のバイアス用トランジスタ及び第2のバイアス用トランジスタから構成され、第1のバイアス用トランジスタのコレクタ端子と第2のバイアス用トランジスタのベース端子の接続点とカレントミラー回路とが直接接続されていることを特徴とする。
また、このバイアス回路の実装において、第1のバイアス用トランジスタ及び第2のバイアス用トランジスタのトランジスタサイズをエミッタフォロワ回路のトランジスタサイズより小さくしても良い。
このバイアス回路において、エミッタフォロワ回路を構成する第3のバイアス用トランジスタのベース端子が少なくとも容量により構成される接地端子により接地されても良い。
本発明に関わる電力増幅回路は、上述のバイアス回路及びエミッタ接地トランジスタを含むものであって、エミッタフォロワ回路を構成するトランジスタのエミッタ端子が少なくとも抵抗から構成される接地素子により接地することを特徴とする。
このバイアス回路及びエミッタ接地トランジスタを含む電力増幅回路は、エミッタフォロワ回路を構成するトランジスタのエミッタ端子からの出力が、エミッタ接地トランジスタのベース端子が抵抗により接地されても良い。
この電力増幅回路は、バイアス回路が第1の接地端で接地され、エミッタ接地トランジスタのエミッタ端子が第2の接地端で接地され、出力整合回路が前記エミッタ接地トランジスタのコレクタ端子と電源端子に接続され、電源端子との接続点が接地容量によって前記第1の接地端で接地されても良い。
この電力増幅回路は、バイアス回路の前記エミッタフォロワ回路を構成するトランジスタのエミッタ端子からの出力がエミッタ接地トランジスタのベース端子に接続されると共に、第2の接地端で接地されることを特徴としても良い。
これらの電力増幅回路は、バイアス回路のカレントミラー回路とエミッタフォロワ回路、及びエミッタ接地トランジスタを同一半導体基板上に形成することを特徴としても良い。
これらの電力増幅回路を受信機に対して低雑音増幅回路に使用することも想定する。
また、これらの電力増幅回路を送信機に対して送信電力増幅回路に使用することも想定する。
本願に関わる送受信回路は、受信したRF周波信号を増幅して出力する低雑音増幅回路と、低雑音増幅回路より出力されたRF周波信号を局部発振信号により中間周波信号に周波数変換出力する第1ミクサ回路と、第1ミクサ回路より出力された中間周波信号を復調する復調回路を有する受信部と、変調回路において変調出力される中間周波信号を局部発振信号によりRF周波信号に周波数変換出力する第2ミクサ回路と、第2ミクサ回路より出力されたRF周波信号を所望の信号レベルに増幅する電力増幅回路を有する送信部からなり、送信時は受信部をオフ状態とし、受信時は送信部をオフ状態として、送信と受信を交互に行い、低雑音増幅回路と電力増幅回路に、上述した電力増幅回路を用いたことを特徴とする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
すなわち、本発明によれば、電流増幅率hFEのばらつきに対して電力増幅回路の利得のばらつきが少なく、安定性に優れた電力増幅回路が得られるとともに、これを送信機および受信機に用いることにより、hFEのばらつきによる性能ばらつきが少なく、安定性に優れた送信機および受信機を得ることができる。
また、トランジスタの電流増幅率hFEのばらつきによる電力増幅回路の利得のばらつきを抑え、カレントミラー回路のトランジスタサイズを小さくするとともに、増幅用トランジスタのベースを抵抗により接地することで、電力増幅回路のコレクタ電流のばらつきを抑え、出力整合回路の負荷インダクタの内部接地をバイアス回路側へ接地する。これにより、電力増幅回路の安定性の改善を図ることが可能となる。
以下、図を用いて本発明の各実施の形態について説明する。
(第1の実施の形態)
図1は本発明による電力増幅回路の第1の実施の形態を示す回路図である。
図1は本発明による電力増幅回路の第1の実施の形態を示す回路図である。
本実施の形態の電力増幅回路は、増幅用トランジスタ7、入力整合回路20、出力整合回路30、バイアス回路40に大別される。また、これらだけでなく、RF信号入力端子1、RF信号出力端子2、電源端子3、基準電圧端子4、接地端子5、6の各入出力端子や、接地容量8、9、バイアス用抵抗10、バイアス用インダクタ11から構成される。
以下に各回路の目的を説明する。
RF信号入力端子1とは図示しないアンテナ等から受信したRF信号を入力する端子である。また、RF信号出力端子2は増幅後のRF信号を出力する端子である。
電源端子3は、内部のトランジスタ等を動かすための電源電圧を供給する端子である。
基準電圧端子4は、増幅用トランジスタ7のバイアス電圧を供給するための基準となる電圧を供給する端子である。
接地端子5、6は内部回路を接地するための端子である。
増幅用トランジスタ7はRF信号入力端子1に入力されたRF信号を増幅し、増幅後のRF信号をRF信号出力端子2から出力することを目的とするエミッタ接地増幅回路である。
接地容量8、9は電源端子3または基準電圧端子4から入力される電圧の急変を防ぐために設けられたコンデンサ等である。
バイアス用抵抗10及びバイアス用インダクタ11は、直列に接続されたLR回路である。この2つでローパスフィルタを構成する。
入力整合回路20は、増幅用トランジスタ7とRF信号源のインピーダンスとのインピーダンス整合を取ることを目的とする。入力整合回路20は容量21、22と、インダクタ23から構成される。
出力整合回路30は、増幅用トランジスタ7のコレクタと負荷インピーダンスとのインピーダンス整合を図る。本実施の形態の出力整合回路30は容量31と負荷インダクタ32及び負荷インダクタ32の接地容量104を有する。
バイアス回路40は、増幅用トランジスタ7のベース端子に駆動用の直流バイアス電流を供給する回路である。本実施の形態のバイアス回路40は、バイアス用トランジスタ101、バイアス用トランジスタ102、バイアス用トランジスタ43、電流調整用抵抗44及び接地容量46より構成される。このように構成することで、温度依存性を抑えることが可能となる。ここで、バイアス用トランジスタ41と42はカレントミラー回路を構成し、一方、バイアス用トランジスタ43はエミッタフォロワ回路として動作する。
次にバイアス回路40内の配置、及び電力増幅回路の実装について図9と対比の上で説明する。
本発明のバイアス回路40内のバイアス用トランジスタ101、102はバイアス用トランジスタ43のトランジスタサイズよりも、小さいトランジスタを用いる。また、図9記載の回路と異なり、バイアス用トランジスタ101のコレクタ端子とバイアス用トランジスタ102のベース端子の接続点をバイアス用トランジスタ43のベース端子に直接接続している。
すなわち、図9に示す従来の電力増幅回路におけるバイアス用トランジスタ41のコレクタとバイアス用トランジスタ42のベースの接続点は、これらトランジスタのベース・エミッタ間電圧VBEが直列的に加わるため、約1.4Vの電圧電位となる。しかし、バイアス用トランジスタ41及びバイアス用トランジスタ42のトランジスタサイズを小さくすることで、これらのトランジスタのベース・コレクタ間の等価抵抗が増大し、この接続点の電位も若干上昇する。
この効果を狙い、本実施の形態では、バイアス用トランジスタ101とバイアス用トランジスタ102のトランジスタサイズをバイアス用トランジスタ43の数分の1程度の小さいサイズにする。これにより、バイアス用トランジスタ43のベース・エミッタ間電圧VBEと増幅用トランジスタ7のVBEを加えた電圧とほぼ等しくなるため、図9の電流調整用抵抗45を削除し、バイアス用トランジスタ101のコレクタ端子、バイアス用トランジスタ102のベース端子とバイアス用トランジスタ43のベース端子間に抵抗を介在させず直接接続することが可能になる。この結果、バイアス用トランジスタや増幅用トランジスタ7の電流増幅率hFEがばらついた場合でも、バイアス用トランジスタ41と42で構成されるカレントミラー回路でばらつきを抑えられる。このため、hFEばらつきによる電力増幅回路の利得のばらつきも抑えることができる。
一方で、増幅用トランジスタ7に対して各バイアス用トランジスタに小さいトランジスタサイズのものを適用した場合、電流増幅率hFEのばらつきによって、電力増幅回路自体の利得がばらつく問題が生じる。これに対する対策は、回路間での接続関係で対応するため後述する(課題1)。
次に、上述した各回路の接続関係について説明する。
増幅用トランジスタ7はエミッタ接地増幅回路として動作する。また、この増幅用トランジスタ7のベース端子は入力整合回路20を介してRF信号入力端子1に接続される。さらに、コレクタ端子は出力整合回路30を介してRF信号出力端子に接続される。ベース端子の電位を確保するためにベース端子及びエミッタ端子間には接地抵抗103が接続される。また、バイアス回路40からのバイアス電流をベース端子に出力するために、増幅用トランジスタ7のベース端子はバイアス回路40にも、バイアス用抵抗10及びバイアス用インダクタ11を介して、接続されている。この接地抵抗103の使用は既述した(課題1)の対策でもある。バイアス用トランジスタ43からのバイアス電流の一部を接地抵抗103経由でグランドに流すことで、各バイアス用トランジスタに小さいトランジスタサイズのものを適用した場合にバイアス用トランジスタ43からのバイアス電流がばらついた場合でも、増幅用トランジスタ7のベースに流れる電流の変動を抑えることができる。このため電力増幅回路全体での利得のばらつきを抑えることが可能となる。
入力整合回路20には、RF信号入力端子1に入力されたRF信号が入力され、インピーダンス整合後、増幅用トランジスタ7のベース端子に出力される。
出力整合回路30は、入力されたRF信号の増幅のために、電源端子3及び増幅用トランジスタ7のコレクタ端子に接続される。そして、トランジスタ7によって増幅されたRF信号がRF信号出力端子2から出力される。
上記のような構成及び回路構成の目的を実現するためには、少なくとも、増幅用トランジスタ7、バイアス用トランジスタ101、バイアス用トランジスタ102、バイアス用トランジスタ43、出力整合回路30、バイアス用抵抗10、バイアス用インダクタ11、接地抵抗103、接地容量46を同一半導体基板上に形成されている。
ここで従来のように、出力整合回路30の接地容量104をICパッケージのボンディングワイヤを介して接地端子5により接地すると、寄生インダクタ成分及び負性抵抗発生の可能性が生じるため好ましくない。そこで、本発明においては、出力整合回路30の接地容量104の接地を、増幅用トランジスタ7の接地端子5に落とすのではなく、バイアス回路40の接地端子6に接地している。このようにすることで帰還回路の構成を採ることなく、負性抵抗の発生が抑えられる。
図2は図1に示す回路をICチップ上に実装した際の模式図である。この図は、図1に示した電力増幅回路を集積化した場合のICレイアウト、ワイヤボンディング方法について具体的に示したものである。
このICチップは半導体基板401、ICパッケージフレーム402、ICパッケージ403、ボンディングパッド404、ボンディングワイヤ405、接地容量406、接地端子5a、5bである。また、図1に対応する部分については同一符号をつけて説明を省略する。
図において、増幅用トランジスタ7、バイアス回路40、出力整合回路30、バイアス用抵抗10、バイアス用インダクタ11、接地抵抗103は同一半導体基板401で集積化されており、ICパッケージ403に封入されている。
また、増幅用トランジスタ7のエミッタの接地はボンディングワイヤのインダクタンス成分を低減するため、ボンディングパッド404からボンディングワイヤ405によりICパッケージフレーム402にボンディングされる。なお、エミッタの接地はボンディングワイヤのインダクタンス成分を低減するため、複数本のボンディングワイヤと複数の接地端子5a、5bにより接地される。
バイアス回路40は増幅用トランジスタ7の接地端子とは異なる接地端子6によりボンディングワイヤを介して接地されるとともに、既述の通り、出力整合回路30の接地容量104の接地を行なうことにより増幅用トランジスタ7のエミッタに帰還がかかり電力増幅回路の安定性が劣化することを防いでいる。
以上の構成とすることにより、電流増幅率hFEによる利得のばらつきや出力整合回路30を内蔵したことによる安定性の劣化が抑えられるため、集積化に適した電力増幅回路を得ることができる。
次に、本発明の実施の形態における効果を図3、図4及び図5を参照して説明する。
図3は図1で示した第1の実施の形態の電力増幅回路において、増幅用トランジスタおよびバイアス用トランジスタの電流増幅率hFEがばらついた場合のばらつきの上限値と下限値での周波数特性のシミュレーション結果であり、図4は図9で示した従来技術の一例についても同様のシミュレーションを行なった結果である。
また、図5は図1で示した第1の実施の形態の電力増幅回路と図9で示した従来技術の一例での電力増幅回路の安定係数を比較したシミュレーション結果である。なお、安定係数kは増幅回路の安定性を示す数値であり、安定係数が1より大きい場合は、発振等が発生することはなく安定であると判断できるが、安定係数が1以下の場合は安定性に問題があると判断される係数である。
図3、図4および図7は5.2GHz帯の無線LAN端末の送信部の電力増幅回路に用いた場合のシミュレーションを行なったもので、電源電圧は3.3Vである。図の横軸はRF信号周波数、図3、図4の縦軸は電力増幅回路の利得、図5の縦軸は安定係数を表す。なお、シミュレーションは、図1で示した第1の実施の形態の電力増幅回路を3段接続した構成で行なった。
図3、図4より、図9で示した従来技術の一例では、hFEの上限と下限での5GHz帯での利得のばらつきは約3dBであるのに対し、図1で示した第1の実施の形態での利得のばらつきは約1dBに改善されていることが分かり、図1で示した第1の実施の形態ではhFEばらつきによる利得のばらつきが改善されていることが分かる。
さらに、図5より、図1で示した第1の実施の形態では安定係数は1よりも大きく安定であるのに対し、図9で示した従来技術の一例では3GHz付近で安定係数が大幅に劣化しており不安定であることが分かる。このことから、出力整合回路30の接地容量をバイアス回路の接地端子に接地したことによる改善が図れていることが分かる。
(第2の実施の形態)
図6は本発明に関わる電力増幅回路の第2の実施の形態を示す回路図である。
図6は本発明に関わる電力増幅回路の第2の実施の形態を示す回路図である。
第1の実施の形態と第2の実施の形態とを対比すると、第2の実施の形態では接地抵抗103が削除されている。一方で、接地抵抗201が接地端子6に接続されている。
このような構成を採ることで、上記第1の実施の形態と同様の動作および効果が得られるのに加え、増幅用トランジスタ7のベースからみた場合、バイアス用インダクタ11とバイアス用抵抗10を介して接地抵抗201で接地される。このため、接地抵抗を付加したことで寄生成分が増加した場合の特性劣化が少ない電力増幅回路を得ることができる。
(第3の実施の形態)
図7は、第2の実施の形態の変形例である、電力増幅回路の第3の実施の形態を示す回路図である。図3により、第3の実施の形態の電力増幅回路の構成および動作の一例を説明する。
図7は、第2の実施の形態の変形例である、電力増幅回路の第3の実施の形態を示す回路図である。図3により、第3の実施の形態の電力増幅回路の構成および動作の一例を説明する。
この第3の実施の形態と、第2の実施の形態の相違点は、バイアス回路40内のバイアス用トランジスタ101、バイアス用トランジスタ102に替えて、バイアス用ダイオード301とバイアス用ダイオード302を直列接続した点にある。
図において、バイアス用ダイオード302のカソードをバイアス回路の接地端子6を介して接地し、バイアス用ダイオード301のアノードをバイアス用トランジスタ43のベースに接続するとともに、電流調整用抵抗44を介して基準電圧端子4に接続する構成とした。
以上の構成は、上記第2の実施の形態と比較して、カレントミラー回路の基準電圧にダイオードの順方向電圧を用いたものであり、バイアス用ダイオード301、302のダイオードのエリアサイズをバイアス用トランジスタ43のトランジスタサイズよりも小さくすることにより、バイアス用ダイオード301のアノードとバイアス用トランジスタ43のベースを直接接続しても増幅用トランジスタ7に十分なコレクタ電流を流すことが可能となるため、上記第2の実施の形態と同様の動作および効果が得られるのに加え、バイアス回路の簡略化を図ることができる。
(第4の実施の形態)
図8は送受信機能を有する5GHz帯の無線LAN端末の送受信部のブロック図を示したものである。この図を用いて、本発明の第4の実施の形態を説明する。
図8は送受信機能を有する5GHz帯の無線LAN端末の送受信部のブロック図を示したものである。この図を用いて、本発明の第4の実施の形態を説明する。
この無線LAN端末の送受信部は、送受信兼用アンテナ801、切り替え回路802、低雑音増幅回路803、バンドパスフィルタ804、806、814、816、ミクサ回路805、813、直交信号復調部807、ベースバンド信号処理部808、制御部809、局部発振回路810、PLL回路811、直交信号変調部812、送信電力増幅回路815より構成される。
上述の第1の実施の形態乃至第3の実施の形態で述べた電力増幅回路は本図における低雑音増幅回路803及び送信電力増幅回路815に適用可能である。
図8の無線LAN端末における送受信について、まず無線LANのアクセスポイントあるいは他の無線端末を搭載したパーソナルコンピュータより送信された5.2GHz帯のRF信号を受信する場合について説明する。
図8において、ベースバンド信号処理部808の制御部809は切り替え回路802を受信側に切り替えるとともに、送信部をオフ状態とし、受信部をオン状態とする。
そして、アクセスポイントあるいは他のパーソナルコンピュータから送信されたRF信号は送受信兼用アンテナ801より受信され、切り替え回路802を介し、低雑音増幅回路803に入力される。入力されたRF信号は増幅され、バンドパスフィルタ804を介し、ミクサ回路805に入力される。ミクサ回路805では、PLL回路811により発振周波数を制御された送受信兼用の局部発振回路810からの局部発振信号により、入力されたRF信号は1GHz帯の中間周波信号に周波数変換され、バンドパスフィルタ806を介し、直交信号復調部807に入力される。直交信号復調部807では入力された中間周波信号が、I/Qの直交信号に復調された後、ベースバンド信号処理部808により、図示していないが、ベースバンドのデータ信号に復調される。そして、この復調されたデータ信号はインターフェイスを介し、この送受信機を搭載しているパーソナルコンピュータ等のメモリに格納される。
次に、無線LANの送受信部から、アクセスポイントあるいは無線LANを搭載している他のパーソナルコンピュータに、データ信号を送信する場合について説明する。
図8において、ベースバンド信号処理部808の制御部809は切り替え回路802を送信側に切り替えるとともに、受信部をオフ状態とし、送信部をオン状態とする。
ベースバンド信号処理部808ではデータ信号をI/Qの直交信号に変調し、直交信号変調部812に入力する。入力されたI/Qの直交信号は直交信号変調部812において1GHz帯の中間周波信号として変調出力され、ミクサ回路813に入力される。入力された中間周波信号はミクサ回路813において、PLL回路811により発振周波数を制御された送受信兼用の局部発振回路810からの局部発振信号により、5.2GHz帯のRF信号に周波数変換出力され、バンドパスフィルタ814を介し送信電力増幅回路815に入力される。送信電力増幅回路815では、入力されたRF信号を電力増幅し、バンドパスフィルタ816と切り替え回路802を介し送受信用アンテナ801により送信する。
以上の図8の無線LAN端末における送受信機において、低雑音増幅回路803および送信電力増幅回路815に図1から図4に示した電力増幅回路を用いることにより、トランジスタの電流増幅率hFEのばらつきによる利得のばらつきの少なく安定性に優れた送受信機を得ることができる。
なお、送受信機の実施形態にはスーパーヘテロダイン方式、ダイレクトコンバージョン方式、ローIF方式、ゼロIF方式など各種存在するが、いずれの場合においてもミクサ回路の前後で増幅を行う。この増幅に本発明の第1乃至第3の実施例のいずれか1に記載の電力増幅回路を適用することを想定している。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
本発明の電力増幅回路は無線LANやセルラ電話等の送受信機や、TV、CATV、衛星放送、衛星通信等の受信機と、それらに用いられる低雑音増幅回路、電力増幅回路に良好に適用可能である。
1…RF信号入力端子、2…RF信号出力端子、3…電源端子、4…基準電圧端子、
5、6…接地端子、7…増幅用トランジスタ、
8、9、33、46、104、406…接地容量、10…バイアス用抵抗、
11…バイアス用インダクタ、20…入力整合回路、21、22、31…容量、
23…インダクタ、30…出力整合回路、32…負荷インダクタ、40…バイアス回路、
41、42、43…バイアス用トランジスタ、44、45…電流調整用抵抗、
101、102…バイアス用トランジスタ、103、201…接地抵抗、
301、302…バイアス用ダイオード、401…半導体基板、
402…ICフレーム、403…ICパッケージ、404…ボンディングパッド、
405…ボンディングワイヤ、801…送受信兼用アンテナ、802…切り替え回路、
803…低雑音増幅回路、804、806、814、816…バンドパスフィルタ、
805、813…ミクサ回路、807…直交信号復調部、
808…ベースバンド信号処理部、809…制御部、810…局部発振回路、
811…PLL回路、812…直交信号変調部、815…送信電力増幅回路
5、6…接地端子、7…増幅用トランジスタ、
8、9、33、46、104、406…接地容量、10…バイアス用抵抗、
11…バイアス用インダクタ、20…入力整合回路、21、22、31…容量、
23…インダクタ、30…出力整合回路、32…負荷インダクタ、40…バイアス回路、
41、42、43…バイアス用トランジスタ、44、45…電流調整用抵抗、
101、102…バイアス用トランジスタ、103、201…接地抵抗、
301、302…バイアス用ダイオード、401…半導体基板、
402…ICフレーム、403…ICパッケージ、404…ボンディングパッド、
405…ボンディングワイヤ、801…送受信兼用アンテナ、802…切り替え回路、
803…低雑音増幅回路、804、806、814、816…バンドパスフィルタ、
805、813…ミクサ回路、807…直交信号復調部、
808…ベースバンド信号処理部、809…制御部、810…局部発振回路、
811…PLL回路、812…直交信号変調部、815…送信電力増幅回路
Claims (11)
- 集積回路のトランジスタのバイアス電流を生成するバイアス回路であって、該バイアス回路はカレントミラー回路とエミッタフォロワ回路を含み、
前記カレントミラー回路は第1のバイアス用トランジスタ及び第2のバイアス用トランジスタを有し、前記第1のバイアス用トランジスタのコレクタ端子と前記第2のバイアス用トランジスタのベース端子の接続点と前記カレントミラー回路とが直接接続されていることを特徴とするバイアス回路。 - 請求項1記載のバイアス回路において、前記第1のバイアス用トランジスタ及び前記第2のバイアス用トランジスタのトランジスタサイズが前記エミッタフォロワ回路のトランジスタサイズより小さいことを特徴とするバイアス回路。
- 請求項1または2に記載のバイアス回路において、前記エミッタフォロワ回路を構成する第3のバイアス用トランジスタのベース端子が少なくとも容量により構成される接地端子により接地されることを特徴とするバイアス回路。
- 請求項1乃至3のいずれか1項に記載のバイアス回路及びエミッタ接地トランジスタを含む電力増幅回路であって、
前記エミッタフォロワ回路を構成するトランジスタのエミッタ端子が少なくとも抵抗から構成される接地素子により接地することを特徴とする電力増幅回路。 - 請求項1乃至3のいずれか1項に記載のバイアス回路及びエミッタ接地トランジスタを含む電力増幅回路であって、
前記エミッタ接地トランジスタのベース端子が抵抗により接地されることを特徴とする電力増幅回路。 - 請求項1乃至3のいずれか1項に記載のバイアス回路、エミッタ接地トランジスタ及び、出力整合回路を含む電力増幅回路であって、
前記バイアス回路が第1の接地端で接地され、
前記エミッタ接地トランジスタのエミッタ端子が第2の接地端で接地され、
前記出力整合回路が前記エミッタ接地トランジスタのコレクタ端子と電源端子に接続され、前記電源端子との接続点が接地容量によって前記第1の接地端で接地されることを特徴とする電力増幅回路。 - 請求項6に記載の電力増幅回路において、
前記バイアス回路の前記エミッタフォロワ回路を構成するトランジスタのエミッタ端子からの出力が前記エミッタ接地トランジスタのベース端子に接続されると共に、前記第2の接地端で接地されることを特徴とする電力増幅回路。 - 請求項4乃至7のいずれか1項に記載の電力増幅回路において、前記バイアス回路の前記カレントミラー回路と前記エミッタフォロワ回路、及びエミッタ接地トランジスタを同一半導体基板上に形成することを特徴とする電力増幅回路。
- 請求項4乃至8のいずれか1項に記載の電力増幅回路を低雑音増幅回路に使用することを特徴とする受信機。
- 請求項4乃至8のいずれか1項に記載の電力増幅回路を送信電力増幅回路に使用することを特徴とする送信機。
- 受信したRF周波信号を増幅して出力する低雑音増幅回路と、前記低雑音増幅回路より出力されたRF周波信号を局部発振信号により中間周波信号に周波数変換出力するミクサ回路と、前記ミクサ回路より出力された中間周波信号を復調する復調回路を有する受信部と、変調回路において変調出力される中間周波信号を局部発振信号によりRF周波信号に周波数変換出力するミクサ回路と、前記ミクサ回路より出力されたRF周波信号を所望の信号レベルに増幅する電力増幅回路を有する送信部を有し、
送信時は前記受信部をオフ状態とし、受信時は前記送信部をオフ状態として、送信と受信を交互に行う構成の送受信機において、
前記低雑音増幅回路と電力増幅回路に、請求項4乃至請求項8のいずれか1項に記載の電力増幅回路を用いたことを特徴とする送受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180078A JP2009017494A (ja) | 2007-07-09 | 2007-07-09 | バイアス回路、電力増幅回路、受信機、送信機及び送受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180078A JP2009017494A (ja) | 2007-07-09 | 2007-07-09 | バイアス回路、電力増幅回路、受信機、送信機及び送受信機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009017494A true JP2009017494A (ja) | 2009-01-22 |
Family
ID=40357771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007180078A Pending JP2009017494A (ja) | 2007-07-09 | 2007-07-09 | バイアス回路、電力増幅回路、受信機、送信機及び送受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009017494A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107479614A (zh) * | 2017-08-16 | 2017-12-15 | 电子科技大学 | 一种具有高电源抑制比的偏置电路 |
CN112152570A (zh) * | 2019-06-27 | 2020-12-29 | 株式会社村田制作所 | 功率放大电路 |
-
2007
- 2007-07-09 JP JP2007180078A patent/JP2009017494A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107479614A (zh) * | 2017-08-16 | 2017-12-15 | 电子科技大学 | 一种具有高电源抑制比的偏置电路 |
CN112152570A (zh) * | 2019-06-27 | 2020-12-29 | 株式会社村田制作所 | 功率放大电路 |
CN112152570B (zh) * | 2019-06-27 | 2024-05-28 | 株式会社村田制作所 | 功率放大电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008167017A (ja) | 電力増幅・検波回路及びそれを用いた送信器、送受信器 | |
US8229373B2 (en) | High frequency power amplifier, transmitter and mobile communication terminal using the power amplifier | |
US7714657B2 (en) | Low noise amplifier gain controlled scheme | |
US7227415B2 (en) | High frequency power amplifier circuit and radio communication system | |
US7340227B2 (en) | Wireless communication system and semiconductor integrated circuit | |
US7839217B2 (en) | High-frequency amplifier, high-frequency module, and mobile wireless apparatus using the same | |
US7332966B2 (en) | High frequency power amplifier circuit | |
JP2006013566A (ja) | 高周波電力増幅用電子部品 | |
JP2008271517A (ja) | 高周波電力増幅器、半導体装置、および高周波電力増幅方法 | |
US7863983B2 (en) | Smart linearized power amplifier and related systems and methods | |
US7525387B2 (en) | Amplifier circuit | |
US7515648B2 (en) | Transmitter and wireless communication apparatus using same | |
JP2009165100A (ja) | 高周波増幅器及び高周波モジュール並びにそれらを用いた移動体無線機 | |
JP2009165100A5 (ja) | ||
KR101161476B1 (ko) | 증폭기 피드백 및 바이어스 구성 | |
US20100093303A1 (en) | Circuit current generation apparatus and method thereof, and signal processing apparatus | |
US7382198B2 (en) | Differential amplifier circuitry formed on semiconductor substrate with rewiring technique | |
JP2009017494A (ja) | バイアス回路、電力増幅回路、受信機、送信機及び送受信機 | |
US10348253B2 (en) | Radio frequency module and communication device | |
JP2007074072A (ja) | 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
JP2009141589A (ja) | 電力増幅回路と検波回路とを具備した半導体集積回路およびそれを用いた送受信機 | |
JP2008035203A (ja) | 電力増幅回路およびそれを用いた送信機ならびに送受信機 | |
US7282995B2 (en) | Variable gain amplifier | |
JP2007195100A (ja) | 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
US20050136847A1 (en) | Communication semiconductor integrated circuit device and electrical apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |