KR20160092111A - 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템 - Google Patents

선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20160092111A
KR20160092111A KR1020150012147A KR20150012147A KR20160092111A KR 20160092111 A KR20160092111 A KR 20160092111A KR 1020150012147 A KR1020150012147 A KR 1020150012147A KR 20150012147 A KR20150012147 A KR 20150012147A KR 20160092111 A KR20160092111 A KR 20160092111A
Authority
KR
South Korea
Prior art keywords
dram
devices
dram devices
clock enable
enable signal
Prior art date
Application number
KR1020150012147A
Other languages
English (en)
Other versions
KR102222445B1 (ko
Inventor
하태웅
고병철
김대경
김종환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150012147A priority Critical patent/KR102222445B1/ko
Priority to US14/966,039 priority patent/US9792974B2/en
Publication of KR20160092111A publication Critical patent/KR20160092111A/ko
Application granted granted Critical
Publication of KR102222445B1 publication Critical patent/KR102222445B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 메모리 시스템을 제공한다. 메모리 시스템은 각각이 적어도 두 개의 디램 장치들을 포함하는 하나 이상의 디램 그룹들을 포함하는 복수의 디램 장치, 및 클록 인에이블 신호에 응답하여 노멀 모드로 동작하는 대상 디램 장치를 하나 이상의 디램 그룹들로부터 각각 하나씩 선택하기 위해 이용되는 선택 신호를 제어하도록 구성되는 디램 컨트롤러를 포함할 수 있다. 하나 이상의 디램 그룹들로부터 각각 선택된 하나 이상의 대상 디램 장치들 외의 하나 이상의 대기 디램 장치들은 셀프 리프레시 모드로 동작할 수 있다. 본 발명에 따르면, 디램 컨트롤러가 재설계되지 않고도, 디램 컨트롤러에 의해 인식되거나 지원될 수 있는 것보다 많은 버퍼링 용량을 갖는 메모리 시스템이 얻어질 수 있다.

Description

선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템{MEMORY SYSTEM INCLUDING PLURALITY OF DRAM DEVICES OPERATING SELECTIVELY}
본 발명은 메모리에 관한 것으로, 좀 더 구체적으로는 디램(DRAM; Dynamic Random Access Memory)을 포함하는 메모리 시스템에 관한 것이다.
메모리들은 불휘발성 메모리들 및 휘발성 메모리들로 분류된다. 불휘발성 메모리들은 전원 공급에 관계없이 데이터를 보존하기 위해 이용된다. 반면, 전원이 공급되지 않는 경우, 휘발성 메모리들에 저장된 데이터는 손실된다. 그러나, 휘발성 메모리들은 빠르게 동작한다. 따라서, 휘발성 메모리들은 컴퓨팅 장치 또는 전자 시스템의 워킹(Working) 메모리, 버퍼(Buffer) 메모리, 또는 연산 메모리로 이용된다.
디램은 휘발성 메모리들 중 하나이다. 디램은 동작 중에도 데이터를 유지하기 위해 리프레시(Refresh) 동작을 수행한다. 그러나, 디램은 상대적으로 낮은 비용으로 제작되고, 매우 빠른 주파수로 동작한다. 따라서, 사용자들에 의해 널리 이용되고 있는 컴퓨팅 장치 또는 전자 시스템은 많은 양의 연산을 수행하기 위해 하나 이상의 디램들을 워킹 메모리 또는 버퍼 메모리로서 이용한다.
많은 양의 연산을 수행하기 위해, 큰 버퍼링 용량을 갖는 디램 시스템이 요구된다. 디램 시스템의 버퍼링 용량을 늘리기 위해, 디램 시스템은 많은 개수의 디램 장치들을 포함할 수 있다. 그러나, 디램 시스템의 전반적인 동작들을 제어하는 디램 컨트롤러는, 설계의 제한 때문에, 제한된 개수의 디램 장치들만을 인식하거나 제한된 용량을 갖는 디램 시스템만을 지원할 수 있다.
따라서, 디램 컨트롤러에 의해 인식되거나 지원될 수 있는 버퍼링 용량의 제한을 극복하기 위해, 디램 컨트롤러가 재설계될 필요가 있다. 그러나, 디램 컨트롤러의 재설계는 긴 시간 및 많은 비용을 소모한다.
디램 컨트롤러의 재설계 없이 버퍼링 용량의 제한을 극복하기 위한 구성을 포함하는 메모리 시스템이 제공된다. 본 발명의 실시 예에서, 메모리 시스템에 포함되는 복수의 디램 장치는 선택 신호에 응답하여 선택적으로 동작할 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템은, 각각이 적어도 두 개의 디램 장치들을 포함하는 하나 이상의 디램 그룹들을 포함하는 복수의 디램 장치; 및 클록 인에이블 신호를 출력하고, 클록 인에이블 신호에 응답하여 노멀 모드로 동작하는 대상 디램 장치를 하나 이상의 디램 그룹들로부터 각각 하나씩 선택하기 위해 이용되는 선택 신호를 제어하도록 구성되는 디램 컨트롤러를 포함할 수 있다. 이 실시 예에서, 하나 이상의 디램 그룹들로부터 각각 선택된 하나 이상의 대상 디램 장치들 외의 하나 이상의 대기 디램 장치들은 셀프 리프레시 모드로 동작할 수 있다.
본 발명의 일 실시 예에서, 선택 신호는 디램 컨트롤러에서 출력되는 신호들 중에서 복수의 디램 장치와 디램 컨트롤러 사이의 인터페이싱에 이용되는 신호들을 제외한 다용도 입출력 신호들 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템은: 디램 컨트롤러로부터 클록 인에이블 신호를 제공받고, 선택 신호에 응답하여 하나 이상의 대상 디램 장치들로 클록 인에이블 신호를 전달하도록 구성되는 선택 회로를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 복수의 디램 장치 각각은: 클록 인에이블 신호의 제 1 논리 값에 응답하여 노멀 모드로 동작하고, 클록 인에이블 신호의 제 2 논리 값에 응답하여 셀프 리프레시 모드로 동작할 수 있다.
본 발명의 일 실시 예에서, 선택 회로는 하나 이상의 대기 디램 장치들로 클록 인에이블 신호를 전달하지 않을 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템은: 셀프 리프레시 모드의 동작에 이용되는 클록 인에이블 신호의 논리 값과 동일한 레벨을 갖는 셀프 리프레시 신호를 복수의 디램 장치로 제공하도록 구성되는 복수의 안정화 회로를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 복수의 안정화 회로는 선택 신호에 응답하여 하나 이상의 대기 디램 장치들로 셀프 리프레시 신호를 제공할 수 있다.
본 발명의 일 실시 예에서, 하나 이상의 대상 디램 장치들은 선택 회로를 통해 디램 컨트롤러로부터 전달된 클록 인에이블 신호에 응답하여 노멀 모드로 동작하고, 하나 이상의 대기 디램 장치들은 복수의 안정화 회로로부터 제공된 셀프 리프레시 신호에 응답하여 셀프 리프레시 모드로 동작할 수 있다.
본 발명의 일 실시 예에서, 하나 이상의 대상 디램 장치들의 이용 가능 저장 용량이 불충분한 경우 또는 하나 이상의 대기 디램 장치들 중 적어도 하나로의 접근이 요청된 경우, 디램 컨트롤러는 하나 이상의 대기 디램 장치들을 노멀 모드로 동작시킬 것을 판별할 수 있다.
본 발명의 일 실시 예에서, 디램 컨트롤러는 하나 이상의 대기 디램 장치들을 노멀 모드로 동작시키기 위해: 하나 이상의 대상 디램 장치들을 셀프 리프레시 모드로 동작시키기 위해 클록 인에이블 신호의 논리 값을 반전시키고; 클록 인에이블 신호를 하나 이상의 대기 디램 장치들로 전달하기 위해 선택 신호를 변경시키고; 하나 이상의 대기 디램 장치들을 노멀 모드로 동작시키기 위해 클록 인에이블 신호의 논리 값을 재반전시킬 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템은: 복수의 디램 장치는 하나 이상의 디램 그룹들에 포함되지 않는 하나 이상의 일반 디램 장치들을 더 포함할 수 있다.
본 발명의 일 실시 예에서, 하나 이상의 일반 디램 장치들은 선택 신호와 관계없이 클록 인에이블 신호를 제공받음으로써 노멀 모드로 동작할 수 있다.
본 발명의 일 실시 예에서, 하나 이상의 대상 디램 장치들은 제 1 데이터를 버퍼링하고, 하나 이상의 일반 디램 장치들은 제 2 데이터를 버퍼링할 수 있다. 이 실시 예에서, 제 2 데이터는 제 1 데이터보다 자주 접근될 수 있다.
본 발명의 다른 실시 예에 따른 메모리 시스템은, 각각이 적어도 두 개의 디램 장치들을 포함하는 하나 이상의 디램 그룹들을 포함하는 복수의 디램 장치; 및 클록 인에이블 신호를 출력하고, 각각이 하나 이상의 디램 그룹들 중 대응하는 하나의 디램 그룹으로부터 클록 인에이블 신호에 응답하여 노멀 모드로 동작하는 하나의 대상 디램 장치를 선택하기 위해 이용되는 하나 이상의 선택 신호들을 제어하도록 구성되는 디램 컨트롤러를 포함할 수 있다. 이 실시 예에서, 하나 이상의 디램 그룹들로부터 각각 선택된 하나 이상의 대상 디램 장치들 외의 하나 이상의 대기 디램 장치들은 셀프 리프레시 모드로 동작할 수 있다.
본 발명의 다른 실시 예에서, 하나 이상의 디램 그룹들 중 하나에 포함되는 디램 장치들 중에서 하나 이상의 선택 신호들 중 하나에 기초하여 선택된 하나의 디램 장치가 하나 이상의 대상 디램 장치들 중 하나로서 노멀 모드로 동작하고, 하나 이상의 디램 그룹들 중 하나에 포함되는 디램 장치들 중에서 노멀 모드로 동작하는 하나의 디램 장치 외의 디램 장치는 하나 이상의 대기 디램 장치들 중 하나로서 셀프 리프레시 모드로 동작할 수 있다.
본 발명의 다른 실시 예에 따른 메모리 시스템은: 각각이 디램 컨트롤러로부터 클록 인에이블 신호를 제공받고, 하나 이상의 선택 신호들에 각각 응답하여, 하나 이상의 대상 디램 장치들로 클록 인에이블 신호를 각각 전달하도록 구성되는 하나 이상의 선택 회로를 더 포함할 수 있다.
본 발명의 다른 실시 예에서, 디램 컨트롤러는 하나 이상의 디램 그룹들 중 하나에 포함되는 대상 디램 장치 및 대기 디램 장치의 동작 모드들을 전환하기 위해: 대상 디램 장치를 셀프 리프레시 모드로 동작시키기 위해 클록 인에이블 신호의 논리 값을 반전시키고; 클록 인에이블 신호를 대기 디램 장치로 전달하기 위해 하나 이상의 선택 신호들 중 하나를 변경시키고; 대기 디램 장치를 노멀 모드로 동작시키기 위해 클록 인에이블 신호의 논리 값을 재반전시킬 수 있다.
본 발명의 다른 실시 예에서, 하나 이상의 선택 신호들 중 하나의 변경에 응답하여, 셀프 리프레시 모드의 동작에 이용되는 클록 인에이블 신호의 논리 값과 동일한 레벨을 갖는 셀프 리프레시 신호가 대상 디램 장치로 제공될 수 있다.
본 발명의 다른 실시 예에서, 대상 디램 장치의 이용 가능 저장 용량이 불충분한 경우 또는 대기 디램 장치로의 접근이 요청된 경우, 디램 컨트롤러는 대상 디램 장치 및 대기 디램 장치의 동작 모드들을 전환할 것을 판별할 수 있다.
본 발명의 또 다른 실시 예에 따른 메모리 시스템은, 각각이 적어도 두 개의 디램 장치들을 포함하는 하나 이상의 디램 그룹들을 포함하는 복수의 디램 장치; 각각이 하나 이상의 디램 그룹들 중 대응하는 하나의 디램 그룹으로부터 클록 인에이블 신호에 응답하여 노멀 모드로 동작하는 하나의 대상 디램 장치를 선택하기 위해 이용되는 하나 이상의 선택 신호들을 제어하고, 하나 이상의 디램 그룹들로부터 각각 선택된 하나 이상의 대상 디램 장치들로 클록 인에이블 신호를 제공하도록 구성되는 디램 컨트롤러를 포함할 수 있다. 이 실시 예에서, 디램 컨트롤러는: 하나 이상의 선택 신호들에 각각 응답하여, 하나 이상의 디램 그룹들로부터 각각 선택된 하나 이상의 대상 디램 장치들로 클록 인에이블 신호를 각각 전달하도록 구성되는 하나 이상의 선택 회로들을 포함할 수 있다. 나아가, 이 실시 예에서, 하나 이상의 디램 그룹들에서 하나 이상의 대상 디램 장치들 외의 하나 이상의 대기 디램 장치들은 셀프 리프레시 모드로 동작할 수 있다.
본 발명의 실시 예에 따르면, 디램 컨트롤러에 의해 인식되거나 지원될 수 있는 것보다 많은 버퍼링 용량을 갖는 메모리 시스템이 얻어질 수 있다. 특히, 디램 컨트롤러가 재설계되지 않고도, 본 발명의 실시 예에 따른 메모리 시스템이 얻어질 수 있다. 따라서, 본 발명의 실시 예에 따르면, 디램 컨트롤러를 재설계하기 위한 시간 및 비용이 소모되지 않을 수 있다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템의 구성을 보여주는 블록도이다.
도 2는 도 1의 메모리 시스템의 동작을 더 설명하기 위한 개념도이다.
도 3은 본 발명의 일 실시 예에 따른 메모리 시스템의 다른 구성을 보여주는 블록도이다.
도 4는 도 3의 시스템의 동작을 설명하기 위한 개념도이다.
도 5는 도 1의 메모리 시스템에 포함되는 디램 장치들의 동작 모드 전환을 설명하기 위한 개념도이다.
도 6은 도 1의 메모리 시스템에 포함되는 디램 장치들의 동작 모드 전환을 설명하는 흐름도이다.
도 7은 본 발명의 일 실시 예에 따른 메모리 시스템의 또 다른 구성을 보여주는 블록도이다.
도 8은 도 7의 메모리 시스템의 동작을 설명하는 흐름도이다.
도 9는 본 발명의 다른 실시 예에 따른 메모리 시스템의 구성을 보여주는 블록도이다.
도 10은 본 발명의 또 다른 실시 예에 따른 메모리 시스템의 구성을 보여주는 블록도이다.
도 11은 본 발명의 실시 예에 따른 버퍼 메모리를 포함하는 저장 장치 및 스토리지 시스템의 구성을 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 워킹 메모리를 포함하는 컴퓨팅 장치의 구성을 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 워킹 메모리를 포함하는 전자 시스템의 구성 및 그것의 인터페이스들을 나타낸 블록도이다.
전술한 특성 및 이하 상세한 설명은 모두 본 발명의 설명 및 이해를 돕기 위한 예시적인 사항이다. 즉, 본 발명은 이와 같은 실시 예에 한정되지 않고 다른 형태로 구체화될 수 있다. 다음 실시 형태들은 단지 본 발명을 완전히 개시하기 위한 예시이며, 본 발명이 속하는 기술 분야의 통상의 기술자들에게 본 발명을 전달하기 위한 설명이다. 따라서, 본 발명의 구성 요소들을 구현하기 위한 방법이 여럿 있는 경우에는, 이들 방법 중 특정한 것 또는 이와 동일성 있는 것 가운데 어떠한 것으로든 본 발명의 구현이 가능함을 분명히 할 필요가 있다.
본 명세서에서 어떤 구성이 특정 요소들을 포함한다는 언급이 있는 경우, 또는 어떤 과정이 특정 단계들을 포함한다는 언급이 있는 경우는, 그 외 다른 요소 또는 다른 단계들이 더 포함될 수 있음을 의미한다. 즉, 본 명세서에서 사용되는 용어들은 특정 실시 형태를 설명하기 위한 것일 뿐이고, 본 발명의 개념을 한정하기 위한 것이 아니다. 나아가, 발명의 이해를 돕기 위해 설명한 예시들은 그것의 상보적인 실시 예도 포함한다.
본 명세서에서 사용되는 용어들은 본 발명이 속하는 기술 분야의 통상의 기술자들이 일반적으로 이해하는 의미를 갖는다. 보편적으로 사용되는 용어들은 본 명세서의 맥락에 따라 일관적인 의미로 해석되어야 한다. 또한, 본 명세서에서 사용되는 용어들은, 그 의미가 명확히 정의된 경우가 아니라면, 지나치게 이상적이거나 형식적인 의미로 해석되지 않아야 한다. 이하 첨부된 도면을 통하여 본 발명의 실시 예가 설명된다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템의 구성을 보여주는 블록도이다. 메모리 시스템(100)은 복수의 디램(DRAM; Dynamic Random Access Memory) 장치(110), 디램 컨트롤러(130), 및 선택 회로(150)를 포함할 수 있다. 메모리 시스템(100)은 컴퓨팅 장치 또는 전자 시스템의 워킹(Working) 메모리, 버퍼(Buffer) 메모리, 또는 연산 메모리로 이용될 수 있다.
복수의 디램 장치(110)는 하나 이상의 디램 그룹(Group)들을 포함할 수 있다. 예로서, 복수의 디램 장치(110)는 두 개의 디램 그룹들(G1, G2)을 포함할 수 있다. 하나의 디램 그룹은 적어도 두 개의 디램 장치들을 포함할 수 있다. 예로서, 제 1 디램 그룹(G1)은 두 개의 디램 장치들(111, 112)을 포함할 수 있고, 제 2 디램 그룹(G2)은 두 개의 디램 장치들(113, 114)을 포함할 수 있다.
다만, 본 발명은 도 1에 나타낸 구성에 의해 제한되지 않는다. 예로서, 복수의 디램 장치(110)는 한 개의 디램 그룹만을 포함하거나 세 개 이상의 디램 그룹들을 포함할 수 있다. 예로서, 하나의 디램 그룹은 세 개 이상의 디램 장치들을 포함할 수 있다. 도 1은 본 발명의 이해를 돕기 위해 예시적인 구성을 보여줄 뿐이다. 복수의 디램 장치(110)에 포함되는 디램 그룹들의 개수 및 하나의 디램 그룹에 포함되는 디램 장치들의 개수는 필요에 따라 다양하게 변경 또는 수정될 수 있다.
디램 컨트롤러(130)는 메모리 시스템(100)의 전반적인 동작들을 제어할 수 있다. 디램 컨트롤러(130)는 복수의 디램 장치(110)와 다양한 커맨드 신호들 및 데이터 신호들을 교환할 수 있다. 예로서, 디램 컨트롤러(130)는 복수의 디램 장치(110)로 제공될 클록 인에이블(Clock Enable) 신호(CKE)를 출력할 수 있다.
클록 인에이블 신호(CKE)는 복수의 디램 장치(110) 각각의 동작을 제어하기 위해 이용될 수 있다. 제 1 논리 값(예컨대, 논리 하이(High))을 갖는 클록 인에이블 신호(CKE)가 제공될 때, 복수의 디램 장치(110) 각각은 "노멀 모드(Normal Mode)"로 동작할 수 있다. 노멀 모드에서, 복수의 디램 장치(110) 각각은 클록 신호에 동기하여 디램 컨트롤러(130)의 제어에 따라 데이터를 입력 또는 출력할 수 있다.
반면, 제 2 논리 값(예컨대, 논리 로우(Low))을 갖는 클록 인에이블 신호(CKE)가 제공될 때, 복수의 디램 장치(110) 각각으로 제공되는 클록 신호는 무시될 수 있다. 따라서, 복수의 디램 장치(110) 각각에서, 디램 컨트롤러(130)로부터 제공되는 커맨드들이 번역(Interpretation)되지 않을 수 있다. 나아가, 제 2 논리 값을 갖는 클록 인에이블 신호(CKE)가 제공될 때, 복수의 디램 장치(110) 각각은 "셀프 리프레시(Self-refresh) 모드"로 동작할 수 있다. 셀프 리프레시 모드에서, 복수의 디램 장치(110) 각각은 데이터를 유지하기 위해 리프레시 동작을 수행할 수 있다.
본 발명의 실시 예에서, 디램 컨트롤러(130)는 선택 신호(SEL)를 제어할 수 있다. 선택 신호(SEL)는 "대상 디램 장치"를 하나 이상의 디램 그룹들로부터 각각 하나씩 선택하기 위해 이용될 수 있다. 대상 디램 장치는 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작하는 디램 장치이다.
예로서, 도 1의 실시 예에서, 선택 신호(SEL)는 제 1 디램 그룹(G1)으로부터 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작하는 하나의 대상 디램 장치를 선택하기 위해 이용될 수 있다. 제 1 디램 장치(111) 및 제 2 디램 장치(112) 중 하나가 대상 디램 장치로서 선택될 수 있다. 나아가, 선택 신호(SEL)는 제 2 디램 그룹(G2)으로부터 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작하는 하나의 대상 디램 장치를 선택하기 위해 이용될 수 있다. 제 3 디램 장치(113) 및 제 4 디램 장치(114) 중 하나가 대상 디램 장치로서 선택될 수 있다.
본 발명의 실시 예에서, 하나 이상의 디램 그룹들에서 선택된 하나 이상의 대상 디램 장치들 외의 하나 이상의 "대기(Stand-by) 디램 장치"들은 셀프 리프레시 모드로 동작할 수 있다. 예로서, 도 1의 실시 예에서, 제 1 디램 장치(111)가 대상 디램 장치로서 선택되고 노멀 모드로 동작하는 경우, 제 2 디램 장치(112)는 대기 디램 장치로서 셀프 리프레시 모드로 동작할 수 있다. 나아가, 제 3 디램 장치(113)가 대상 디램 장치로서 선택되고 노멀 모드로 동작하는 경우, 제 4 디램 장치(114)는 대기 디램 장치로서 셀프 리프레시 모드로 동작할 수 있다. 다만, 본 발명은 위 예들에 의해 제한되지 않는다. 대상 디램 장치 또는 대기 디램 장치로서 선택되는 디램 장치는 다양하게 변경 또는 수정될 수 있다.
요약하면, 본 발명의 실시 예에서, 하나의 디램 그룹에 포함되는 디램 장치들 중 하나는 대상 디램 장치로서 선택되고 노멀 모드로 동작할 수 있다. 나아가, 대상 디램 장치 외의 하나 이상의 디램 장치들 각각은 대기 디램 장치로서 셀프 리프레시 모드로 동작할 수 있다.
선택 신호(SEL)는 메모리 시스템(100)의 설계에 따라 다양하게 구현될 수 있다. 실시 예로서, 선택 신호(SEL)는 디램 컨트롤러(130)에서 직접 출력될 수 있다. 예로서, 선택 신호(SEL)는 디램 컨트롤러(130)에서 출력되는 신호들 중에서 다용도 입출력(GPIO; General-purpose Input/Output) 신호들 중 적어도 하나를 포함할 수 있다. 다용도 입출력 신호들은 복수의 디램 장치(110)와 디램 컨트롤러(130) 사이의 인터페이싱에 이용되는 신호들을 제외한 신호들을 포함한다. 즉, 실시 예로서, 선택 신호(SEL)는 예약된(Reserved) 신호들 중 하나 이상을 이용하여 구현될 수 있다.
다른 실시 예로서, 선택 신호(SEL)는 디램 컨트롤러(130)에 의해 직접적으로 또는 간접적으로 제어될 수 있다. 예로서, 메모리 시스템(100)은 그것의 구성 요소들을 구동하기 위해 펌웨어(Firmware)를 포함할 수 있다. 디램 컨트롤러(130)는 제어 신호를 출력하고, 펌웨어는 제어 신호를 처리함으로써 선택 신호(SEL)를 생성할 수 있다. 즉, 디램 컨트롤러(130)는 펌웨어를 통해 선택 신호(SEL)를 직접적으로 또는 간접적으로 제어할 수 있다.
다만, 위 실시 예들은 본 발명의 이해를 돕기 위한 예시들일 뿐이다. 본 발명은 위 실시 예들에 의해 제한되지 않는다. 선택 신호(SEL)는 필요에 따라 위 실시 예들과 다르게 구현될 수 있다.
선택 회로(150)는, 예로서, 하나 이상의 선택기들을 포함할 수 있다. 도 1의 실시 예에서, 선택 회로(150)는 제 1 선택기(S1) 및 제 2 선택기(S2)를 포함할 수 있다. 도 1은 선택 회로(150)가 두 개의 선택기들(S1, S2)을 포함하는 것으로 표현되었으나, 본 발명은 도 1에 나타낸 구성에 의해 제한되지 않는다. 선택 회로(150)에 포함되는 선택기들의 개수는 필요에 따라 변경 또는 수정될 수 있다. 다만, 선택 회로(150)에 포함되는 선택기들의 개수는 복수의 디램 장치(110)에 포함되는 디램 그룹들의 개수와 동일할 수 있다. 그 이유는, 하나의 선택기가 하나의 디램 그룹에서 하나의 대상 디램 장치를 선택하도록 구성될 수 있기 때문이다.
나아가, 도 1은 선택 회로(150)가 하위 구성 요소(Sub Component; 즉, 선택기들)를 포함하는 것으로 표현되었으나, 본 발명은 도 1에 나타낸 구성에 의해 제한되지 않는다. 선택 회로(150)는 단일의 회로로 구현되고 아래에서 설명되는 고유의 기능을 수행하도록 구성될 수 있다. 도 1에 나타낸 구성은 본 발명의 이해를 돕기 위한 예시일 뿐이다.
선택 회로(150)는 디램 컨트롤러(130)로부터 클록 인에이블 신호(CKE)를 제공받을 수 있다. 본 발명의 실시 예에서, 선택 회로(150)는 선택 신호(SEL)에 응답하여 클록 인에이블 신호(CKE)를 복수의 디램 장치(110)로 전달할 수 있다. 좀 더 구체적으로, 선택 회로(150)는 선택 신호(SEL)에 응답하여 하나 이상의 디램 그룹들로부터 각각 선택된 하나 이상의 대상 디램 장치들로 클록 인에이블 신호(CKE)를 전달할 수 있다. 반면, 선택 회로(150)는 복수의 디램 장치(110) 중에서 하나 이상의 대상 디램 장치들 외의 하나 이상의 대기 디램 장치들로 클록 인에이블 신호(CKE)를 전달하지 않을 수 있다.
예로서, 선택 신호(SEL)의 논리 값이 논리 로우인 경우, 제 1 선택기(S1)는 제 1 디램 장치(111)로 클록 인에이블 신호(CKE)를 전달하고 제 2 선택기(S2)는 제 3 디램 장치(113)로 클록 인에이블 신호(CKE)를 전달할 수 있다. 여기서, 제 2 디램 장치(112) 및 제 4 디램 장치(114)는 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다. 반면, 선택 신호(SEL)의 논리 값이 논리 하이인 경우, 제 1 선택기(S1)는 제 2 디램 장치(112)로 클록 인에이블 신호(CKE)를 전달하고 제 2 선택기(S2)는 제 4 디램 장치(114)로 클록 인에이블 신호(CKE)를 전달할 수 있다. 여기서, 제 1 디램 장치(111) 및 제 3 디램 장치(113)는 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다.
그러나, 본 발명은 위 예에 의해 제한되지 않는다. 대상 디램 장치를 선택하기 위한 선택 신호(SEL)의 논리 값들은 필요에 따라 변경 또는 수정될 수 있다. 나아가, 하나의 디램 그룹에 포함되는 디램 장치들의 개수가 많아지는 경우, 선택 신호(SEL)는 복수의 비트를 포함하도록 구성될 수 있다. 예로서, 하나의 디램 그룹이 네 개의 디램 장치들을 포함하는 경우, 선택 신호(SEL)는 하나의 대상 디램 장치를 선택하기 위해 두 개의 비트들을 포함하도록 구성될 수 있다. 즉, 본 발명의 실시 예는 필요에 따라 다양하게 변경 또는 수정될 수 있다.
예로서, 도 1의 실시 예에서, 제 1 디램 그룹(G1)의 제 1 디램 장치(111) 및 제 2 디램 그룹(G2)의 제 3 디램 장치(113)가 대상 디램 장치들로서 선택되는 경우, 선택 회로(150)는 제 1 디램 장치(111) 및 제 3 디램 장치(113)로 클록 인에이블 신호(CKE)를 전달할 수 있다. 예로서, 제 1 선택기(S1)는 선택 신호(SEL)에 응답하여 제 1 디램 장치(111)로 클록 인에이블 신호(CKE)를 전달할 수 있고, 제 2 선택기(S2)는 선택 신호(SEL)에 응답하여 제 3 디램 장치(113)로 클록 인에이블 신호(CKE)를 전달할 수 있다. 이로써, 제 1 디램 장치(111) 및 제 3 디램 장치(113)는 대상 디램 장치들로서 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다.
반면, 위 예에서, 선택 회로(150)는 제 2 디램 장치(112) 및 제 4 디램 장치(114)로 클록 인에이블 신호(CKE)를 전달하지 않을 수 있다. 제 2 디램 장치(112) 및 제 4 디램 장치(114)는 대기 디램 장치들로서 셀프 리프레시 모드로 동작할 수 있다. 복수의 디램 장치(110)의 동작은 도 2에 대한 참조와 함께 더 설명된다.
그런데, 위에서 언급된 것과 같이 클록 인에이블 신호(CKE)가 대기 디램 장치들로 제공되지 않는 경우, 대기 디램 장치들에서 클록 인에이블 신호(CKE)를 제공받도록 구성되는 노드(Node)들이 플로팅(Floating)될 수 있다. 따라서, 대기 디램 장치들의 동작들이 불안정해질 수 있다. 대기 디램 장치들의 동작들을 안정화시키기 위해, 안정화 회로가 이용될 수 있다. 안정화 회로는 도 3 및 도 4에 대한 참조와 함께 설명된다.
예로서, 선택 회로(150)에 포함되는 선택기들(S1, S2)은 선택 신호(SEL)에 응답하여 동작하는 디멀티플렉서(Demultiplexer)들을 포함할 수 있다. 그러나, 본 발명은 이 예에 의해 제한되지 않는다. 선택 회로(150)는 하나 이상의 대상 디램 장치들로 클록 인에이블 신호(CKE)를 전달하기 위해 스위치 회로, 게이트 회로 등 다양한 종류의 회로들로 구현될 수 있다.
실시 예로서, 몇몇 경우에, 복수의 디램 장치(110)의 동작 모드 전환(Conversion)이 요구될 수 있다. 실시 예로서, 하나 이상의 대상 디램 장치들의 이용 가능(Available) 저장 용량이 불충분한 경우, 동작 모드 전환이 요구될 수 있다. 다른 실시 예로서, 하나 이상의 대기 디램 장치들 중 적어도 하나로의 접근이 요청된 경우, 동작 모드 전환이 요구될 수 있다. 동작 모드들이 전환되면, 노멀 모드로 동작했던 하나 이상의 대상 디램 장치들이 셀프 리프레시 모드로 동작하고, 셀프 리프레시 모드로 동작했던 하나 이상의 대기 디램 장치들이 노멀 모드로 동작할 수 있다. 동작 모드 전환은 도 5 및 도 6에 대한 참조와 함께 설명된다.
도 2는 도 1의 메모리 시스템의 동작을 더 설명하기 위한 개념도이다. 도 2에서, 메모리 시스템(100)에 포함되는 제 1 선택기(S1), 제 1 디램 장치(111), 및 제 2 디램 장치(112)만이 도시되었다. 그러나, 메모리 시스템(100)은 도 2에 나타내지 않은 다른 구성 요소들을 더 포함할 수 있다. 나아가, 위에서 언급된 것과 같이, 디램 장치들의 개수는 필요에 따라 다양하게 변경 또는 수정될 수 있다. 도 2에 나타낸 구성은 본 발명을 제한하기 위한 것이 아니고, 본 발명의 이해를 돕기 위한 예시일 뿐이다.
제 1 선택기(S1)는 디램 컨트롤러(130, 도 1 참조)로부터 클록 인에이블 신호(CKE)를 제공받을 수 있다. 제 1 선택기(S1)는 디램 컨트롤러(130)에 의해 제어되는 선택 신호(SEL)를 제공받을 수 있다. 제 1 선택기(S1)는 선택 신호(SEL)에 응답하여, 제 1 디램 그룹(G1, 도 1 참조)에 포함되는 제 1 디램 장치(111) 및 제 2 디램 장치(112) 중 하나로 클록 인에이블 신호(CKE)를 전달할 수 있다.
선택 신호(SEL)에 기초하여, 제 1 디램 장치(111) 및 제 2 디램 장치(112) 중 하나가 대상 디램 장치로서 선택될 수 있다. 선택된 대상 디램 장치는 제 1 선택기(S1)를 통해 클록 인에이블 신호(CKE)를 제공받고, 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다. 반면, 대상 디램 장치 외의 대기 디램 장치는 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다.
예로서, 선택 신호(SEL)의 논리 값이 논리 로우인 경우, 도 2에 나타낸 것과 같이, 제 1 디램 장치(111)가 대상 디램 장치로서 선택될 수 있다. 제 1 선택기(S1)는 제 1 디램 장치로(111)로 클록 인에이블 신호(CKE)를 전달할 수 있다. 제 1 디램 장치(111)는 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다. 제 2 디램 장치(112)는 대기 디램 장치로서 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다. 즉, 요약하면, 클록 인에이블 신호(CKE)는 선택 신호(SEL)에 기초하여, 하나의 디램 그룹에 포함되는 디램 장치들 중 하나로 제공될 수 있다.
반면, 선택 신호(SEL)의 논리 값이 논리 하이인 경우, 도 2에 나타낸 것과 달리, 제 2 디램 장치(112)가 대상 디램 장치로서 선택될 수 있다. 제 1 선택기(S1)는 제 2 디램 장치(112)로 클록 인에이블 신호(CKE)를 전달할 수 있다. 제 2 디램 장치(112)는 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다. 제 1 디램 장치(111)는 대기 디램 장치로서 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다. 즉, 한 디램 장치가 대상 디램 장치인지 또는 대기 디램 장치인지 여부는 선택 신호(SEL)에 기초하여 결정되는 상대적인 요인이다.
다만, 본 발명은 위 예에 의해 제한되지 않는다. 제 1 디램 장치(111) 및 제 2 디램 장치(112)를 대상 디램 장치로서 각각 선택하기 위한 선택 신호(SEL)의 논리 값들은 서로 바뀔 수 있다. 위 예는 본 발명의 이해를 돕기 위해 제공된 것일 뿐이다.
선택 회로(150)에 포함되는 제 2 선택기(S2, 도 1 참조) 및 제 2 디램 그룹(G2, 도 1 참조)에 포함되는 제 3 디램 장치(113, 도 1 참조) 및 제 4 디램 장치(114, 도 1 참조)는 위 설명들과 유사하게 동작할 수 있다. 설명의 편의를 위해, 중복되는 설명들은 생략된다.
하나의 디램 그룹에 세 개 이상의 디램 장치들이 포함되는 경우, 그 세 개 이상의 디램 장치들 및 그것들로 클록 인에이블 신호(CKE)를 전달하도록 구성되는 선택 회로는 위 설명들과 유사하게 동작할 수 있다. 세 개 이상의 디램 장치들 중 하나는 선택 신호에 기초하여 대상 디램 장치로서 선택되고, 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다. 반면, 세 개 이상의 디램 장치들 중 대상 디램 장치를 제외한 나머지 디램 장치들은 대기 디램 장치로서 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다.
도 1 및 도 2에 대한 참조와 함께 설명된 본 발명의 실시 예에 따르면, 디램 컨트롤러(130)에 의해 인식되거나 지원될 수 있는 것보다 많은 버퍼링 용량을 갖는 메모리 시스템(100)이 구현될 수 있다. 예로서, 디램 컨트롤러(130)가 두 개의 디램 장치들(예컨대, 제 1 디램 장치(111) 및 제 3 디램 장치(113))만을 지원하도록 구성되더라도, 본 발명의 실시 예에 따라 선택 신호(SEL) 및 선택 회로(150)를 이용함으로써, 추가의 디램 장치들(예컨대, 제 2 디램 장치(112) 및 제 4 디램 장치(114))이 더 지원될 수 있다.
필요에 따라, 추가의 디램 장치들을 노멀 모드로 동작시킴으로써, 디램 컨트롤러(130)에 의해 인식되거나 지원될 수 있는 것보다 많은 저장 용량이 얻어질 수 있다. 특히, 디램 컨트롤러(130)의 재설계 없이 선택 회로(150)만을 구비함으로써 본 발명의 실시 예에 따른 효과가 얻어질 수 있다. 따라서, 본 발명의 실시 예에 따르면, 디램 컨트롤러(130)를 재설계하기 위한 시간 및 비용이 소모되지 않을 수 있다.
도 3은 본 발명의 일 실시 예에 따른 메모리 시스템의 다른 구성을 보여주는 블록도이다. 메모리 시스템(200)은 복수의 디램 장치(210), 디램 컨트롤러(230), 선택 회로(250), 및 복수의 안정화 회로(270)를 포함할 수 있다. 메모리 시스템(200)은 컴퓨팅 장치 또는 전자 시스템의 워킹 메모리, 버퍼 메모리, 또는 연산 메모리로 이용될 수 있다.
복수의 디램 장치(210)에 포함되는 제 1 디램 그룹(G1) 및 제 2 디램 그룹(G2)은 각각 도 1의 복수의 디램 장치(110)에 포함되는 제 1 디램 그룹(G1) 및 제 2 디램 그룹(G2)에 대응할 수 있다. 나아가, 제 1 디램 장치(211) 내지 제 4 디램 장치(214)의 구성들 및 기능들은 각각 도 1의 제 1 디램 장치(111) 내지 제 4 디램 장치(114)의 구성들 및 기능들을 포함할 수 있다. 설명의 편의를 위해, 복수의 디램 장치(210)에 관한 중복되는 설명들은 생략된다.
디램 컨트롤러(230) 및 선택 회로(250)의 구성들 및 기능들은 각각 도 1의 디램 컨트롤러(130) 및 선택 회로(150)의 구성들 및 기능들을 포함할 수 있다. 설명의 편의를 위해, 디램 컨트롤러(230) 및 선택 회로(250)에 관한 중복되는 설명들은 생략된다.
복수의 안정화 회로(270)는, 예로서, 제 1 안정화 회로(271) 내지 제 4 안정화 회로(274)를 포함할 수 있다. 복수의 안정화 회로(270)는 셀프 리프레시 신호를 복수의 디램 장치(210)로 제공할 수 있다. 셀프 리프레시 신호는 셀프 리프레시 모드의 동작에 이용되는 클록 인에이블 신호(CKE)의 제 2 논리 값(예컨대, 논리 로우)과 동일한 레벨을 가질 수 있다.
위에서 언급된 것과 같이, 하나 이상의 대상 디램 장치들은 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다. 좀 더 구체적으로, 하나 이상의 대상 디램 장치들은 클록 인에이블 신호(CKE)의 제 1 논리 값(예컨대, 논리 하이)에 응답하여 노멀 모드로 동작할 수 있다.
반면, 위에서 언급된 것과 같이, 클록 인에이블(CKE) 신호는 하나 이상의 대기 디램 장치들로 제공되지 않을 수 있다. 따라서, 대기 디램 장치들에서 클록 인에이블 신호(CKE)를 제공받도록 구성되는 노드(Node)들이 플로팅(Floating)될 수 있다. 결과적으로, 대기 디램 장치들의 동작들이 불안정해질 수 있다.
본 발명의 실시 예에서, 복수의 안정화 회로(270)는 하나 이상의 대기 디램 장치들로 셀프 리프레시 신호를 제공할 수 있다. 위에서 언급된 것과 같이, 셀프 리프레시 신호는 클록 인에이블 신호(CKE)의 제 2 논리 값과 동일한 레벨을 갖는다. 따라서, 하나 이상의 대기 디램 장치들이 셀프 리프레시 신호를 제공받는 경우, 하나 이상의 대기 디램 장치들은 클록 인에이블 신호(CKE) 없이 셀프 리프레시 신호에 응답하여 안정적으로 셀프 리프레시 모드로 동작할 수 있다.
제 1 안정화 회로(271) 내지 제 4 안정화 회로(274)는 각각 제 1 디램 장치(211) 내지 제 4 디램 장치(214)로 셀프 리프레시 신호를 제공하도록 구성될 수 있다. 실시 예로서, 복수의 안정화 회로(270)는 선택 신호(SEL)에 응답하여 하나 이상의 대기 디램 장치들로 셀프 리프레시 신호를 제공할 수 있다. 복수의 안정화 회로(270)는 셀프 리프레시 모드로 동작하는 디램 장치로 셀프 리프레시 신호를 제공하고, 노멀 모드로 동작하는 디램 장치로 셀프 리프레시 신호를 제공하지 않을 수 있다.
예로서, 논리 로우의 논리 값을 갖는 선택 신호(SEL)에 응답하여 제 1 디램 장치(211)가 대상 디램 장치로 선택되고 제 2 디램 장치(212)가 셀프 리프레시 모드로 동작하는 경우, 제 1 안정화 회로(271)는 동작하지 않고 제 2 안정화 회로(272)는 제 2 디램 장치(212)로 셀프 리프레시 신호를 제공할 수 있다. 예로서, 논리 하이의 논리 값을 갖는 선택 신호(SEL)에 응답하여 제 3 디램 장치(213)가 셀프 리프레시 모드로 동작하고 제 4 디램 장치(214)가 대상 디램 장치로 선택되는 경우, 제 3 안정화 회로(273)는 제 3 디램 장치(213)로 셀프 리프레시 신호를 제공하고 제 4 안정화 회로(274)는 동작하지 않을 수 있다.
다만, 위 예들은 본 발명의 이해를 돕기 위해 제공된 것일 뿐이다. 복수의 안정화 회로(270)의 구성은 필요에 따라 다양하게 변경 또는 수정될 수 있다. 본 발명은 도 3에 대한 설명 및 도 3에 나타낸 구성에 의해 제한되지 않는다. 복수의 안정화 회로(270)의 구성은 도 4에 대한 참조와 함께 더 설명된다.
도 4는 도 3의 메모리 시스템의 동작을 설명하기 위한 개념도이다. 도 4에서, 메모리 시스템(200)에 포함되는 제 1 선택기(S1), 제 1 디램 장치(211), 제 2 디램 장치(212), 제 1 안정화 회로(271), 및 제 2 안정화 회로(272)만이 도시되었다. 그러나, 메모리 시스템(200)은 도 4에 나타내지 않은 다른 구성 요소들을 더 포함할 수 있다. 나아가, 위에서 언급된 것과 같이, 디램 장치들의 개수는 필요에 따라 다양하게 변경 또는 수정될 수 있다. 도 4에 나타낸 구성은 본 발명을 제한하기 위한 것이 아니고, 본 발명의 이해를 돕기 위한 예시일 뿐이다.
실시 예로서, 제 1 안정화 회로(271)는 NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터를 포함하고, 제 2 안정화 회로(272)는 PMOS(P-channel MOS) 트랜지스터를 포함할 수 있다. 제 1 안정화 회로(271)는 논리 하이의 논리 값을 갖는 선택 신호(SEL)에 응답하여 제 1 디램 장치(211)로 셀프 리프레시 신호(SFR)를 제공할 수 있다. 제 2 안정화 회로(272)는 논리 로우의 논리 값을 갖는 선택 신호(SEL)에 응답하여 제 2 디램 장치(212)로 셀프 리프레시 신호(SFR)를 제공할 수 있다.
예로서, 선택 신호(SEL)의 논리 값이 논리 로우인 경우, 도 4에 나타낸 것과 같이, 제 1 디램 장치(211)가 대상 디램 장치로서 선택될 수 있다. 제 1 선택기(S1)는 제 1 디램 장치로(211)로 클록 인에이블 신호(CKE)를 전달할 수 있다. 제 1 디램 장치(211)는 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다. 이 예에서, 선택 신호(SEL)의 논리 값이 논리 로우이기 때문에, 제 1 안정화 회로(271)는 동작하지 않을 수 있다.
나아가, 위 예에서, 제 2 디램 장치(212)는 대기 디램 장치로서 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다. 선택 신호(SEL)의 논리 값이 논리 로우인 경우, 제 2 안정화 회로(272)는 선택 신호(SEL)에 응답하여 제 2 디램 장치(212)로 셀프 리프레시 신호(SFR)를 제공할 수 있다. 위에서 언급된 것과 같이, 셀프 리프레시 신호(SFR)는 셀프 리프레시 모드의 동작에 이용되는 클록 인에이블 신호(CKE)의 제 2 논리 값(예컨대, 논리 로우)과 동일한 레벨을 가질 수 있다. 따라서, 제 2 디램 장치(212)는 클록 인에이블 신호(CKE) 대신 셀프 리프레시 신호(SFR)에 응답하여 안정적으로 셀프 리프레시 모드로 동작할 수 있다.
반면, 선택 신호(SEL)의 논리 값이 논리 하이인 경우, 도 4에 나타낸 것과 달리, 제 2 디램 장치(212)가 대상 디램 장치로서 선택될 수 있다. 제 1 선택기(S1)는 제 2 디램 장치로(212)로 클록 인에이블 신호(CKE)를 전달할 수 있다. 제 2 디램 장치(212)는 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다. 선택 신호(SEL)의 논리 값이 논리 하이이기 때문에, 제 2 안정화 회로(272)는 동작하지 않을 수 있다.
나아가, 제 1 디램 장치(211)는 대기 디램 장치로서 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다. 선택 신호(SEL)의 논리 값이 논리 하이인 경우, 제 1 안정화 회로(271)는 선택 신호(SEL)에 응답하여 제 1 디램 장치(211)로 셀프 리프레시 신호(SFR)를 제공할 수 있다. 따라서, 제 1 디램 장치(211)는 클록 인에이블 신호(CKE) 대신 셀프 리프레시 신호(SFR)에 응답하여 안정적으로 셀프 리프레시 모드로 동작할 수 있다.
다만, 본 발명은 위 예에 의해 제한되지 않는다. 제 1 디램 장치(211) 및 제 2 디램 장치(212)를 대상 디램 장치로서 각각 선택하기 위한 선택 신호(SEL)의 논리 값들은 서로 바뀔 수 있다. 나아가, 제 1 안정화 회로(271) 및 제 2 안정화 회로(272)의 동작들은 메모리 시스템(200) 및 선택 신호(SEL)의 설계에 따라 다양하게 변경 또는 수정될 수 있다. 위 예는 본 발명의 이해를 돕기 위해 제공된 것일 뿐이다.
제 1 안정화 회로(271) 및 제 2 안정화 회로(272)의 구성들은 필요에 따라 도 4에 나타낸 것과 다르게 변경 또는 수정될 수 있다. 예로서, 제 1 안정화 회로(271) 및 제 2 안정화 회로(272)는 선택 신호(SEL)에 응답하여 셀프 리프레시 신호(SFR)를 제 1 디램 장치(211) 및 제 2 디램 장치(212)로 각각 제공하기 위해, 트랜지스터, 게이트 회로, 스위치 회로, 레벨 시프터 회로 등 다양한 종류의 회로들로 구현될 수 있다. 도 4는 본 발명의 이해를 돕기 위한 예시를 보여줄 뿐이고, 본 발명은 도 4에 나타낸 구성에 의해 제한되지 않는다.
제 2 선택기(S2, 도 3 참조), 제 3 디램 장치(213, 도 3 참조), 제 4 디램 장치(214, 도 3 참조), 제 3 안정화 회로(273), 및 제 4 안정화 회로(274)는 위 설명들과 유사하게 동작할 수 있다. 설명의 편의를 위해, 중복되는 설명들은 생략된다.
도 3 및 도 4에 대한 참조와 함께, 본 발명의 실시 예에 따른 안정화 회로가 설명되었다. 그러나, 안정화 회로는 본 발명의 실시 예에 따른 메모리 시스템을 구현하기 위해 활용될 수 있는 구성 요소의 예시일 뿐이고, 본 발명을 제한하기 위한 것은 아니다. 예로서, 별개의 안정화 회로 없이, 선택 회로(150 또는 250)는 선택 신호(SEL)에 응답하여 대상 디램 장치로 클록 인에이블 신호(CKE)를 제공하고 대기 디램 장치로 셀프 리프레시 신호를 제공하도록 구성될 수 있다. 즉, 본 발명의 실시 예는 필요에 따라 다양하게 변경 또는 수정될 수 있다.
도 5는 도 1의 메모리 시스템에 포함되는 디램 장치들의 동작 모드 전환을 설명하기 위한 개념도이다. 도 6은 도 1의 메모리 시스템에 포함되는 디램 장치들의 동작 모드 전환을 설명하는 흐름도이다. 동작 모드 전환을 설명하기 위해, 도 5 및 도 6이 함께 참조된다.
시각 't1'에서, 선택 신호(SEL)는 논리 로우의 논리 값을 가질 수 있다. 예로서, 선택 신호(SEL)에 기초하여, 제 1 디램 장치(111)는 대상 디램 장치로서 동작하고 제 2 디램 장치(112)는 대기 디램 장치로서 동작할 수 있다. 제 1 선택기(S1)는 논리 하이의 논리 값을 갖는 클록 인에이블 신호(CKE)를 제 1 디램 장치(111)로 전달할 수 있다. 제 1 디램 장치(111)는 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다. 제 2 디램 장치(112)는 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다. 실시 예로서, 도 3 및 도 4에 대한 참조와 함께 설명된 안정화 회로가 이용되는 경우, 셀프 리프레시 신호(SFR)가 제 2 디램 장치(112)로 제공될 수 있다.
S110 단계가 시각 't1' 및 시각 't2' 사이에 수행될 수 있다. S110 단계에서, 복수의 디램 장치(110, 도 1 참조)에서 동작 모드 전환이 수행될 것인지 여부가 판별될 수 있다. 실시 예로서, 디램 컨트롤러(130, 도 1 참조)는 복수의 디램 장치(110)의 동작들 및 복수의 디램 장치(110)로의 접근들을 모니터링할 수 있다. 디램 컨트롤러(130)는 모니터링 결과에 기초하여, 동작 모드를 전환할 것인지 여부를 판별할 수 있다.
위에서 언급된 것과 같이, 몇몇 경우에, 복수의 디램 장치(110)의 동작 모드 전환이 요구될 수 있다. 즉, 하나 이상의 대상 디램 장치들의 동작 모드와 하나 이상의 대기 디램 장치들의 동작 모드를 서로 바꿀 필요가 있을 수 있다. 실시 예로서, 하나 이상의 대상 디램 장치들의 이용 가능 저장 용량이 불충분한 경우, 동작 모드 전환이 요구될 수 있다. 다른 실시 예로서, 하나 이상의 대기 디램 장치들 중 적어도 하나로의 접근이 요청된 경우, 동작 모드 전환이 요구될 수 있다. 다만, 본 발명은 이 실시 예들로 제한되지 않는다. 동작 모드 전환을 필요로 하는 다른 경우들이 더 있을 수 있다.
실시 예로서, 하나 이상의 대상 디램 장치들의 이용 가능 저장 용량이 불충분한 경우 또는 하나 이상의 대기 디램 장치들 중 적어도 하나로의 접근이 요청된 경우, 디램 컨트롤러(130)는 하나 이상의 대상 디램 장치들 및 하나 이상의 대기 디램 장치들의 동작 모드들을 전환할 것을 판별할 수 있다. 즉, 디램 컨트롤러(130)는 하나 이상의 대기 디램 장치들을 노멀 모드로 동작시키고 하나 이상의 대상 디램 장치들을 셀프 리프레시 모드로 동작시킬 것을 판별할 수 있다. 디램 컨트롤러(130)가 동작 모드를 전환할 것을 판별한 경우, 시각 't2'에서 S120 단계가 수행될 수 있다.
S120 단계에서, 디램 컨트롤러(130)의 제어에 따라, 클록 인에이블 신호(CKE)의 논리 값이 반전될 수 있다. 다만, 시각 't2'에서, 선택 신호(SEL)는 여전히 논리 로우의 논리 값을 가질 수 있다. 따라서, 클록 인에이블 신호(CKE)는 여전히 제 1 디램 장치(111)로 제공될 수 있다. 이로써, 대상 디램 장치로 선택된 제 1 디램 장치(111)가 셀프 리프레시 모드로 동작할 수 있다. 나아가, 셀프 리프레시 신호(SFR)는 여전히 대기 디램 장치로서 동작하는 제 2 디램 장치(112)로 제공될 수 있다.
이후, 시각 't3'에서 S130 단계가 수행될 수 있다. S130 단계에서, 디램 컨트롤러(130)의 제어에 따라, 선택 신호(SEL)가 변경될 수 있다. 예로서, 선택 신호(SEL)의 논리 값이 논리 로우에서 논리 하이로 변경될 수 있다. 이로써, 제 1 선택기(S1)는 대기 디램 장치로 동작했던 제 2 디램 장치(112)로 클록 인에이블 신호(CKE)를 전달할 수 있다. 다만, 클록 인에이블 신호(CKE)가 논리 로우의 논리 값을 갖기 때문에, 제 2 디램 장치(112)는 여전히 셀프 리프레시 모드로 동작할 수 있다.
이후, 시각 't4'에서 S140 단계가 수행될 수 있다. S140 단계에서, 디램 컨트롤러(130)의 제어에 따라, 클록 인에이블 신호(CKE)의 논리 값이 재반전될 수 있다. 따라서, 논리 하이의 논리 값을 갖는 클록 인에이블 신호(CKE)가 제 2 디램 장치(112)로 제공될 수 있다. 이로써, 제 2 디램 장치(112)는 노멀 모드로 동작할 수 있다.
S150 단계에서, 선택 신호(SEL)의 변경에 응답하여, 셀프 리프레시 신호(SFR)가 제 1 디램 장치(111)로 제공될 수 있다(시각 't3' 및 시각 't4' 참조). 이로써, 제 1 디램 장치(111)는 클록 인에이블 신호(CKE) 없이 셀프 리프레시 신호(SFR)에 응답하여 안정적으로 셀프 리프레시 모드로 동작할 수 있다.
요약하면, 동작 모드들이 전환되는 경우, 노멀 모드로 동작했던 하나 이상의 대상 디램 장치들(예컨대, 제 1 디램 장치(111))이 셀프 리프레시 신호(SFR)에 응답하여 셀프 리프레시 모드로 동작할 수 있다. 나아가, 동작 모드들이 전환되는 경우, 셀프 리프레시 모드로 동작했던 하나 이상의 대기 디램 장치(예컨대, 제 2 디램 장치(112))들이 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다.
다만, 본 발명은 위 예에 의해 제한되지 않는다. 제 1 디램 장치(111) 및 제 2 디램 장치(112)를 대상 디램 장치로서 각각 선택하기 위한 선택 신호(SEL)의 논리 값들은 서로 바뀔 수 있다. 위 예는 본 발명의 이해를 돕기 위해 제공된 것일 뿐이다. 나아가, 제 2 선택기(S2, 도 1 참조), 제 3 디램 장치(113, 도 1 참조), 및 제 4 디램 장치(114, 도 1 참조)는 위 설명들과 유사하게 동작할 수 있다. 설명의 편의를 위해, 중복되는 설명들은 생략된다.
도 7은 본 발명의 일 실시 예에 따른 메모리 시스템의 또 다른 구성을 보여주는 블록도이다. 도 8은 도 7의 메모리 시스템의 동작을 설명하는 흐름도이다. 메모리 시스템(300)의 구성 및 동작을 설명하기 위해, 도 7 및 도 8이 함께 참조된다.
메모리 시스템(300)은 복수의 디램 장치(310), 디램 컨트롤러(330), 및 선택 회로(350)를 포함할 수 있다. 메모리 시스템(300)은 컴퓨팅 장치 또는 전자 시스템의 워킹 메모리, 버퍼 메모리, 또는 연산 메모리로 이용될 수 있다.
디램 컨트롤러(330) 및 선택 회로(350)의 구성들 및 기능들은 각각 도 1의 디램 컨트롤러(130) 및 선택 회로(150)의 구성들 및 기능들을 포함할 수 있다. 설명의 편의를 위해, 디램 컨트롤러(330) 및 선택 회로(350)에 관한 중복되는 설명들은 생략된다.
복수의 디램 장치(310)에 포함되는 제 1 디램 그룹(G1) 및 제 2 디램 그룹(G2)은 각각 도 1의 복수의 디램 장치(110)에 포함되는 제 1 디램 그룹(G1) 및 제 2 디램 그룹(G2)에 대응할 수 있다. 나아가, 제 1 디램 장치(311) 내지 제 4 디램 장치(314)의 구성들 및 기능들은 각각 도 1의 제 1 디램 장치(111) 내지 제 4 디램 장치(114)의 구성들 및 기능들을 포함할 수 있다. 설명의 편의를 위해, 제 1 디램 장치(311) 내지 제 4 디램 장치(314)에 관한 중복되는 설명들은 생략된다.
실시 예로서, 복수의 디램 장치(310)는 하나 이상의 "일반 디램 장치"들을 더 포함할 수 있다. 일반 디램 장치는 하나 이상의 디램 그룹들에 포함되지 않을 수 있다. 예로서, 도 7의 실시 예에서, 복수의 디램 장치(310)는 일반 디램 장치들로서 제 5 디램 장치(315) 및 제 6 디램 장치(316)를 포함할 수 있다. 제 5 디램 장치(315) 및 제 6 디램 장치(316)는 제 1 디램 그룹(G1) 또는 제 2 디램 그룹(G2)에 포함되지 않을 수 있다.
일반 디램 장치들은 선택 신호(SEL)와 관계없이 클록 인에이블 신호(CKE)를 제공받을 수 있다. 일반 디램 장치들은 선택 신호(SEL)와 관계없이 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다.
예로서, 제 5 디램 장치(315) 및 제 6 디램 장치(316)는 선택 신호(SEL)와 관계없이 클록 인에이블 신호(CKE)를 제공받을 수 있다. 이로써, 제 5 디램 장치(315) 및 제 6 디램 장치(316)는 노멀 모드로 동작할 수 있다. 필요에 따라, 클록 인에이블 신호(CKE)의 논리 값을 반전시킴으로써, 제 5 디램 장치(315) 및 제 6 디램 장치(316)는 셀프 리프레시 모드로 동작할 수 있다. 그러나, 선택 신호(SEL)는 제 5 디램 장치(315) 및 제 6 디램 장치(316)의 동작들에 영향을 주지 않을 수 있다.
실시 예로서, 하나 이상의 디램 그룹들에 각각 포함되는 하나 이상의 대상 디램 장치들은 자주 접근되지 않는 제 1 데이터(즉, "콜드(Cold) 데이터")를 버퍼링할 수 있다. 나아가, 하나 이상의 일반 디램 장치들은 자주 접근되는 제 2 데이터(즉, "핫(Hot) 데이터")를 버퍼링할 수 있다. 하나 이상의 일반 디램 장치들에서 버퍼링되는 제 2 데이터는 하나 이상의 대상 디램 장치들에서 버퍼링되는 제 1 데이터보다 자주 접근될 수 있다.
하나 이상의 디램 그룹들에 포함되는 디램 장치는 대상 디램 장치 또는 대기 디램 장치로서 동작할 수 있다. 도 5 및 도 6에 대한 참조와 함께 설명된 것과 같이, 대기 디램 장치에 버퍼링된 데이터를 읽기 위해 동작 모드를 전환할 필요가 있다. 따라서, 선택 신호(SEL)와 관계없이 동작하는 핫 데이터를 일반 디램 장치에서 버퍼링하는 것이 효율적일 수 있다.
도 8을 참조하면, S210 단계에서, 입력 데이터가 메모리 시스템(300)으로 제공될 수 있다. S220 단계에서, 디램 컨트롤러(330)의 제어에 따라, 입력 데이터가 핫 데이터인지 여부가 판별될 수 있다. 입력 데이터가 핫 데이터인 경우, S230 단계가 수행될 수 있다. 반면, 입력 데이터가 콜드 데이터인 경우, S240 단계가 수행될 수 있다. 입력 데이터가 핫 데이터인지 또는 콜드 데이터인지 여부는 메모리 시스템(300)의 동작 정책, 입력 데이터에 관한 접근 횟수 값, 입력 데이터에 관한 최근 접근 시각 등 다양한 기준들에 기초하여 판별될 수 있다.
S230 단계에서, 입력 데이터가 일반 디램 장치(예컨대, 도 7의 제 5 디램 장치(315) 또는 제 6 디램 장치(316))에서 버퍼링될 수 있다. 입력 데이터가 핫 데이터인 경우, 입력 데이터가 곧 다시 접근될 가능성이 크다. 따라서, 일반 디램 장치는 입력 데이터를 제 2 데이터로서 버퍼링할 수 있다. 일반 디램 장치는 동작 모드 전환 없이 노멀 모드로 동작할 수 있다. 따라서, 핫 데이터가 일반 디램 장치에서 버퍼링되는 경우, 핫 데이터가 효율적으로 접근될 수 있다.
S240 단계에서, 입력 데이터가 대상 디램 장치에서 버퍼링될 수 있다. 입력 데이터가 콜드 데이터인 경우, 입력 데이터는 자주 접근되지 않을 수 있다. 대상 디램 장치는 동작 모드 전환에 의해 대기 디램 장치로 변경될 수 있다. 필요에 따라, 콜드 데이터를 제 1 데이터로서 대상 디램 장치에서 버퍼링해도 무방하다.
다만, 본 발명은 도 7 및 도 8에 대한 참조와 함께 설명된 실시 예에 의해 제한되지 않는다. 예로서, 도 7은 복수의 디램 장치(310)가 두 개의 일반 디램 장치들을 포함하는 것으로 도시되었으나, 일반 디램 장치들의 개수는 필요에 따라 다양하게 변경 또는 수정될 수 있다. 나아가, 복수의 디램 장치(310)가 하나 이상의 일반 디램 장치들을 포함하는 경우, 일반 디램 장치들의 이용은 필요에 따라 다양하게 변경 또는 수정될 수 있다. 도 7 및 도 8에 대한 참조와 함께 설명된 실시 예는 본 발명의 메모리 시스템을 구현한 예시일 뿐이다.
도 9는 본 발명의 다른 실시 예에 따른 메모리 시스템의 구성을 보여주는 블록도이다. 메모리 시스템(400)은 복수의 디램 장치(410), 디램 컨트롤러(430), 및 선택 회로들(451, 452)을 포함할 수 있다. 메모리 시스템(400)은 컴퓨팅 장치 또는 전자 시스템의 워킹 메모리, 버퍼 메모리, 또는 연산 메모리로 이용될 수 있다.
복수의 디램 장치(410)는 하나 이상의 디램 그룹들을 포함할 수 있다. 예로서, 복수의 디램 장치(410)는 두 개의 디램 그룹들(G1, G2)을 포함할 수 있다. 하나의 디램 그룹은 적어도 두 개의 디램 장치들을 포함할 수 있다. 예로서, 제 1 디램 그룹(G1)은 두 개의 디램 장치들(411, 412)을 포함할 수 있고, 제 2 디램 그룹(G2)은 네 개의 디램 장치들(413, 414, 415, 416)을 포함할 수 있다.
다만, 본 발명은 도 9에 나타낸 구성에 의해 제한되지 않는다. 예로서, 복수의 디램 장치(410)는 한 개의 디램 그룹만을 포함하거나 세 개 이상의 디램 그룹들을 포함할 수 있다. 예로서, 하나의 디램 그룹은 세 개의 디램 장치들을 포함하거나 다섯 개 이상의 디램 장치들을 포함할 수 있다. 도 9은 본 발명의 이해를 돕기 위해 예시적인 구성을 보여줄 뿐이다. 복수의 디램 장치(410)에 포함되는 디램 그룹들의 개수 및 하나의 디램 그룹에 포함되는 디램 장치들의 개수는 필요에 따라 다양하게 변경 또는 수정될 수 있다.
디램 컨트롤러(430)는 복수의 디램 장치(410)로 제공될 클록 인에이블 신호(CKE)를 출력할 수 있다. 나아가, 본 발명의 실시 예에서, 디램 컨트롤러(430)는 선택 신호들(SEL1, SEL2)을 제어할 수 있다. 선택 신호들(SEL1, SEL2) 각각은, 도 1 내지 도 8에 대한 참조와 함께 설명된 선택 신호(SEL)와 유사하게, 디램 그룹들(G1, G2) 중 대응하는 하나의 디램 그룹으로부터 하나의 대상 디램 장치를 선택하기 위해 이용될 수 있다. 선택 신호들(SEL1, SEL2)은, 도 1 내지 도 8에 대한 참조와 함께 설명된 선택 신호(SEL)와 유사하게, 메모리 시스템(400)의 설계에 따라 다양하게 구현될 수 있다.
예로서, 제 1 선택 신호(SEL1)는 제 1 디램 그룹(G1)에 포함되는 제 1 디램 장치(411) 및 제 2 디램 장치(412) 중에서 하나의 대상 디램 장치를 선택하기 위해 이용될 수 있다. 제 2 선택 신호(SEL2)는 제 2 디램 그룹(G2)에 포함되는 제 3 디램 장치(413) 내지 제 6 디램 장치(416) 중에서 하나의 대상 디램 장치를 선택하기 위해 이용될 수 있다. 대상 디램 장치들은 노멀 모드로 동작할 수 있다.
나아가, 제 1 디램 장치(411) 및 제 2 디램 장치(412) 중에서 대상 디램 장치 외의 대기 디램 장치는 셀프 리프레시 모드로 동작할 수 있다. 그리고, 제 3 디램 장치(413) 내지 제 6 디램 장치(416) 중에서 대상 디램 장치 외의 대기 디램 장치들은 셀프 리프레시 모드로 동작할 수 있다.
선택 회로들(451, 452)은 디램 컨트롤러(430)로부터 클록 인에이블 신호(CKE)를 제공받을 수 있다. 선택 회로들(451, 452)은 선택 신호들(SEL1, SEL2)에 각각 응답하여, 디램 그룹들(G1, G2)로부터 각각 선택된 대상 디램 장치들로 클록 인에이블 신호(CKE)를 각각 전달할 수 있다. 예로서, 제 1 선택 회로(451)는 제 1 선택 신호(SEL1)에 응답하여 제 1 디램 그룹(G1)으로부터 선택된 하나의 대상 디램 장치로 클록 인에이블 신호(CKE)를 전달할 수 있다. 제 2 선택 회로(452)는 제 2 선택 신호(SEL2)에 응답하여 제 2 디램 그룹(G2)으로부터 선택된 하나의 대상 디램 장치로 클록 인에이블 신호(CKE)를 전달할 수 있다.
다만, 본 발명은 도 9에 나타낸 구성에 의해 제한되지 않는다. 도 9는 메모리 시스템(400)이 두 개의 선택 회로들(451, 452)을 포함하는 것으로 도시되었으나, 선택 회로들의 개수는 필요에 따라 다양하게 변경 또는 수정될 수 있다. 예로서, 선택 회로는 한 개일 수 있다(이 예에 따른 구성은 도 1에 나타낸 구성과 유사할 수 있다). 또는, 메모리 시스템(400)은 세 개 이상의 선택 회로들을 포함할 수 있다. 다만, 선택 회로들의 개수는 복수의 디램 장치(410)에 포함되는 디램 그룹들의 개수와 동일할 수 있다.
나아가, 도 9에 나타낸 실시 예는 두 개의 선택 신호들(SEL1, SEL2)을 이용하는 것으로 설명되었으나, 선택 신호들의 개수는 필요에 따라 다양하게 변경 또는 수정될 수 있다. 다만, 선택 신호들은 선택 회로들의 개수만큼 생성 및 제어될 수 있다. 이로써, 하나의 선택 회로는 하나의 선택 신호에 응답하여, 대응하는 하나의 디램 그룹으로 클록 인에이블 신호(CKE)를 전달할 수 있다. 나아가, 하나의 선택 신호에 기초하여, 하나의 디램 그룹에 포함되는 디램 장치들 중 하나가 대상 디램 장치로서 선택될 수 있다.
위에서 언급된 것과 같이, 클록 인에이블 신호(CKE)는 대기 디램 장치들로 제공되지 않을 수 있다. 대기 디램 장치들은 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다. 실시 예로서, 메모리 시스템(400)은 대기 디램 장치들의 동작들을 안정화시키기 위해 복수의 디램 장치(410)로 셀프 리프레시 신호를 제공하도록 구성되는 안정화 회로를 포함할 수 있다. 안정화 회로는 도 3 및 도 4에 대한 참조와 함께 설명되었다.
예로서, 선택 회로들(451, 452)은 선택 신호들(SEL1, SEL2)에 응답하여 동작하는 디멀티플렉서들을 포함할 수 있다. 그러나, 본 발명은 이 예에 의해 제한되지 않는다. 선택 회로들(451, 452)은 스위치 회로, 게이트 회로 등 다양한 종류의 회로들로 구현될 수 있다.
실시 예로서, 몇몇 경우에, 복수의 디램 장치(410)의 동작 모드 전환이 요구될 수 있다. 실시 예로서, 대상 디램 장치의 이용 가능 저장 용량이 불충분한 경우 또는 대기 디램 장치로의 접근이 요청된 경우, 동작 모드 전환이 요구될 수 있다. 동작 모드 전환은 도 5 및 도 6에 대한 참조와 함께 설명되었다.
도 1에 나타낸 실시 예와 달리, 도 9에 나타낸 실시 예에서, 선택 회로들은 각각 서로 다른 선택 신호들에 응답하여 동작할 수 있다. 도 9에 나타낸 실시 예에 따르면, 선택 회로들에 각각 대응하는 디램 그룹들에서 동작 모드 전환이 독립적으로 수행될 수 있다. 예로서, 제 1 디램 그룹(G1)의 동작 모드 전환은 제 1 선택 신호(SEL1)에 기초하여 수행되고, 제 2 디램 그룹(G2)의 동작 모드 전환은 제 2 선택 신호(SEL2)에 기초하여 수행될 수 있다. 제 1 디램 그룹(G1)의 동작 모드 전환은 제 2 디램 그룹(G2)의 동작 모드 전환과 독립적으로 수행될 수 있다. 따라서, 도 9에 나타낸 실시 예에 따르면, 메모리 시스템(400)의 동작이 필요에 따라 좀 더 유연하게 제어될 수 있다.
도 9에 나타낸 실시 예에 따르면, 둘 이상의 디램 그룹들에 각각 포함되는 디램 장치들의 개수가 서로 다를 수 있다. 따라서, 메모리 시스템(400)의 구성이 필요에 따라 좀 더 유연하게 설계될 수 있다. 그러나, 본 발명은 도 9에 나타낸 구성에 의해 제한되지 않는다. 다른 실시 예에서, 둘 이상의 디램 그룹들에 각각 포함되는 디램 장치들의 개수가 동일할 수 있다.
실시 예로서, 복수의 디램 장치(410)는 하나 이상의 디램 그룹들에 포함되지 않는 하나 이상의 일반 디램 장치들을 더 포함할 수 있다. 일반 디램 장치의 구성 및 동작은 도 7 및 도 8에 대한 참조와 함께 설명되었다.
도 9에 대한 참조와 함께 설명된 본 발명의 실시 예에 따르면, 디램 컨트롤러(430)에 의해 인식되거나 지원될 수 있는 것보다 많은 버퍼링 용량을 갖는 메모리 시스템(400)이 구현될 수 있다. 뿐만 아니라, 도 9에 나타낸 실시 예에 따르면, 필요에 따라 유연하게 구성 및 제어되는 메모리 시스템(400)이 얻어질 수 있다.
도 10은 본 발명의 또 다른 실시 예에 따른 메모리 시스템의 구성을 보여주는 블록도이다. 메모리 시스템(500)은 복수의 디램 장치(510) 및 디램 컨트롤러(530)를 포함할 수 있다. 메모리 시스템(500)은 컴퓨팅 장치 또는 전자 시스템의 워킹 메모리, 버퍼 메모리, 또는 연산 메모리로 이용될 수 있다.
복수의 디램 장치(510)는 하나 이상의 디램 그룹들을 포함할 수 있다. 예로서, 복수의 디램 장치(510)는 두 개의 디램 그룹들(G1, G2)을 포함할 수 있다. 하나의 디램 그룹은 적어도 두 개의 디램 장치들을 포함할 수 있다. 예로서, 제 1 디램 그룹(G1)은 두 개의 디램 장치들(511, 512)을 포함할 수 있고, 제 2 디램 그룹(G2)은 두 개의 디램 장치들(513, 514)을 포함할 수 있다.
다만, 본 발명은 도 10에 나타낸 구성에 의해 제한되지 않는다. 예로서, 복수의 디램 장치(510)는 한 개의 디램 그룹만을 포함하거나 세 개 이상의 디램 그룹들을 포함할 수 있다. 예로서, 하나의 디램 그룹은 세 개 이상의 디램 장치들을 포함할 수 있다. 도 10은 본 발명의 이해를 돕기 위해 예시적인 구성을 보여줄 뿐이다. 복수의 디램 장치(510)에 포함되는 디램 그룹들의 개수 및 하나의 디램 그룹에 포함되는 디램 장치들의 개수는 필요에 따라 다양하게 변경 또는 수정될 수 있다.
디램 컨트롤러(530)는 복수의 디램 장치(510)로 제공될 클록 인에이블 신호(CKE)를 출력할 수 있다. 나아가, 본 발명의 실시 예에서, 디램 컨트롤러(530)는 선택 신호들(SEL1, SEL2)을 제어할 수 있다. 선택 신호들(SEL1, SEL2) 각각은 디램 그룹들(G1, G2) 중 대응하는 하나의 디램 그룹으로부터 하나의 대상 디램 장치를 선택하기 위해 이용될 수 있다. 선택 신호들(SEL1, SEL2)은, 도 1 내지 도 8에 대한 참조와 함께 설명된 선택 신호(SEL)와 유사하게, 메모리 시스템(500)의 설계에 따라 다양하게 구현될 수 있다.
디램 컨트롤러(530)는 복수의 디램 장치(510)로 클록 인에이블 신호(CKE)를 제공할 수 있다. 좀 더 구체적으로, 디램 컨트롤러(530)는 디램 그룹들로부터 각각 선택된 대상 디램 장치들로 클록 인에이블 신호(CKE)를 제공할 수 있다. 대상 디램 장치들은 클록 인에이블 신호(CKE)에 응답하여 노멀 모드로 동작할 수 있다. 클록 인에이블 신호(CKE)는 대상 디램 장치들 외의 대기 디램 장치들로 제공되지 않을 수 있다. 대기 디램 장치들은 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다.
실시 예로서, 디램 컨트롤러(530)는 선택 회로들(531, 532)을 포함할 수 있다. 선택 회로들(531, 532)은 선택 신호들(SEL1, SEL2)에 각각 응답하여, 디램 그룹들(G1, G2)로부터 각각 선택된 대상 디램 장치들로 클록 인에이블 신호(CKE)를 각각 전달할 수 있다.
다만, 본 발명은 도 10에 나타낸 구성에 의해 제한되지 않는다. 도 10은 메모리 시스템(500)이 두 개의 선택 회로들(531, 532)을 포함하는 것으로 도시되었으나, 선택 회로들의 개수는 필요에 따라 다양하게 변경 또는 수정될 수 있다. 예로서, 선택 회로는 한 개일 수 있다(이 예에 따른 구성은 도 1에 나타낸 구성과 유사할 수 있다). 또는, 메모리 시스템(500)은 세 개 이상의 선택 회로들을 포함할 수 있다. 다만, 선택 회로들의 개수는 복수의 디램 장치(510)에 포함되는 디램 그룹들의 개수와 동일할 수 있다.
나아가, 도 10에 나타낸 실시 예는 두 개의 선택 신호들(SEL1, SEL2)을 이용하는 것으로 설명되었으나, 선택 신호들의 개수는 필요에 따라 다양하게 변경 또는 수정될 수 있다. 다만, 선택 신호들은 선택 회로들의 개수만큼 생성 및 제어될 수 있다. 이로써, 하나의 선택 회로는 하나의 선택 신호에 응답하여, 대응하는 하나의 디램 그룹으로 클록 인에이블 신호(CKE)를 전달할 수 있다. 나아가, 하나의 선택 신호에 기초하여, 하나의 디램 그룹에 포함되는 디램 장치들 중 하나가 대상 디램 장치로서 선택될 수 있다.
위에서 언급된 것과 같이, 클록 인에이블 신호(CKE)는 대기 디램 장치들로 제공되지 않을 수 있다. 대기 디램 장치들은 클록 인에이블 신호(CKE) 없이 셀프 리프레시 모드로 동작할 수 있다. 실시 예로서, 메모리 시스템(500)은 대기 디램 장치들의 동작들을 안정화시키기 위해 복수의 디램 장치(510)로 셀프 리프레시 신호를 제공하도록 구성되는 안정화 회로를 포함할 수 있다. 안정화 회로는 도 3 및 도 4에 대한 참조와 함께 설명되었다.
예로서, 선택 회로들(531, 532)은 선택 신호들(SEL1, SEL2)에 응답하여 동작하는 디멀티플렉서들을 포함할 수 있다. 그러나, 본 발명은 이 예에 의해 제한되지 않는다. 선택 회로들(531, 532)은 스위치 회로, 게이트 회로 등 다양한 종류의 회로들로 구현될 수 있다.
실시 예로서, 몇몇 경우에, 복수의 디램 장치(510)의 동작 모드 전환이 요구될 수 있다. 실시 예로서, 대상 디램 장치의 이용 가능 저장 용량이 불충분한 경우 또는 대기 디램 장치로의 접근이 요청된 경우, 동작 모드 전환이 요구될 수 있다. 동작 모드 전환은 도 5 및 도 6에 대한 참조와 함께 설명되었다. 도 10에 나타낸 실시 예에서, 선택 회로들에 각각 대응하는 디램 그룹들에서 동작 모드 전환이 독립적으로 수행될 수 있다.
실시 예로서, 복수의 디램 장치(510)는 하나 이상의 디램 그룹들에 포함되지 않는 하나 이상의 일반 디램 장치들을 더 포함할 수 있다. 일반 디램 장치의 구성 및 동작은 도 7 및 도 8에 대한 참조와 함께 설명되었다.
도 10에 대한 참조와 함께 설명된 본 발명의 실시 예에 따르면, 디램 컨트롤러(530)에 의해 인식되거나 지원될 수 있는 것보다 많은 버퍼링 용량을 갖는 메모리 시스템(500)이 구현될 수 있다. 뿐만 아니라, 도 10에 나타낸 실시 예에 따르면, 필요에 따라 유연하게 구성 및 제어되는 메모리 시스템(500)이 얻어질 수 있다.
특히, 도 10에 나타낸 것과 같이 선택 회로들(531, 532)이 디램 컨트롤러(530)에 포함되는 경우, 메모리 시스템(500)에 의해 차지되는 면적이 줄어들 수 있다. 도 10에 나타낸 실시 예에 따르면, 디램 컨트롤러(530)의 코어의 재설계 없이, 클록 인에이블 신호(CKE)를 출력하기 위한 단자 앞에 선택 회로들(531, 532)을 추가함으로써 메모리 시스템(500)이 구현될 수 있다.
도 11은 본 발명의 실시 예에 따른 버퍼 메모리를 포함하는 저장 장치 및 스토리지 시스템의 구성을 보여주는 블록도이다. 스토리지 시스템(1000)은 호스트(1100) 및 저장 장치(1300)를 포함할 수 있다.
호스트(1100)는 저장 장치(1300)에 데이터를 저장하거나, 저장 장치(1300)에 저장된 데이터를 읽을 수 있다. 예로서, 호스트(1100)는 하나 이상의 프로세서 코어들을 포함하는 컴퓨팅 장치일 수 있다. 다른 예로서, 호스트(1100)는 어플리케이션 프로세서(Application Processor)를 포함하는 이동식 전자 장치일 수 있다.
저장 장치(1300)는 스토리지 컨트롤러(1310), 메모리 장치(1330), 및 버퍼 메모리(1350)를 포함할 수 있다. 다만, 저장 장치(1300)는 도 11에 나타내지 않은 다른 구성 요소들을 더 포함할 수 있다. 도 11에 나타낸 구성은 본 발명의 이해를 돕기 위한 예시일 뿐이다. 예로서, 저장 장치(1300)는 SSD(Solid State Drive), eMMC(Embedded Multimedia Card) 등과 같은 반도체 장치일 수 있다.
스토리지 컨트롤러(1310)는 저장 장치(1300)의 전반적인 동작들을 제어할 수 있다. 스토리지 컨트롤러(1310)는 호스트(1100)와 교환된 데이터를 처리하고 관리할 수 있다. 스토리지 컨트롤러(1310)의 제어에 따라, 저장 장치(1300)는 고유의 기능을 수행할 수 있다. 실시 예로서, 스토리지 컨트롤러(1310)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCIe(Peripheral Component Interconnect Express), M-PCIe(Mobile PCIe), ATA(Advanced Technology Attachment), PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI), IDE(Integrated Drive Electronics), UFS(Univeral Flash Storage) 등 다양한 인터페이스 규약들 중 하나 이상에 따라 저장 장치(1300)를 제어할 수 있다.
메모리 장치(1330)는 전원 공급에 관계없이 데이터를 저장하도록 구성되는 불휘발성 메모리를 포함할 수 있다. 예로서, 메모리 장치(1330)는 플래시(Flash) 메모리, PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리들 중 적어도 하나를 포함할 수 있다. 메모리 장치(1330)는 스토리지 컨트롤러(1310)의 제어에 따라 데이터를 저장할 수 있다. 또는, 메모리 장치(1330)는 스토리지 컨트롤러(1310)의 제어에 따라 데이터를 출력할 수 있다.
버퍼 메모리(1350)는 데이터를 일시적으로 저장하도록 구성되는 휘발성 메모리를 포함할 수 있다. 버퍼 메모리(1350)는 저장 장치(1300)의 동작에 이용되는 데이터, 메모리 장치(1330)에 저장될 데이터, 및 메모리 장치(1330)로부터 읽힌 데이터 중 적어도 하나를 저장할 수 있다. 예로서, 버퍼 메모리(1350)는 DRAM, SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리 시스템을 포함할 수 있다.
버퍼 메모리(1350)는 본 발명의 실시 예에 따라 구현될 수 있다. 버퍼 메모리(1350)는 선택 신호 및 선택 회로를 이용하여 복수의 메모리 장치의 일부를 선택적으로 노멀 모드로 동작시키도록 구성될 수 있다. 본 발명의 실시 예들은 도 1 내지 도 10에 대한 설명에서 언급되었다. 설명의 편의를 위해, 본 발명의 실시 예들에 관한 중복되는 설명들은 생략된다.
도 12는 본 발명의 실시 예에 따른 워킹 메모리를 포함하는 컴퓨팅 장치의 구성을 보여주는 블록도이다. 컴퓨팅 장치(2000)는 중앙 처리 유닛(2100), 워킹 메모리(2200), 저장부(2300), 통신 유닛(2400), 유저 인터페이스(2500), 및 버스(2600)를 포함할 수 있다. 예로서, 컴퓨팅 장치(2000)는 퍼스널 컴퓨터(Personal Computer), 워크스테이션(Workstation), 노트북 등 중 하나일 수 있다.
중앙 처리 유닛(2100)은 컴퓨팅 시스템(2000)의 전반적인 동작을 제어할 수 있다. 중앙 처리 유닛(2100)은 다양한 종류의 산술 연산, 논리 연산 등을 수행할 수 있다. 예로서, 중앙 처리 유닛(2100)은 범용 프로세서로서 이용되는 하나 이상의 프로세서 코어들을 포함할 수 있다.
워킹 메모리(2200)는 중앙 처리 유닛(2100)과 데이터를 교환할 수 있다. 워킹 메모리(2200)는 컴퓨팅 장치(2000)의 동작에 이용되는 데이터를 일시적으로 저장할 수 있다. 예로서, 워킹 메모리(2200)는 DRAM, SDRAM 등과 같은 휘발성 메모리 시스템을 포함할 수 있다. 워킹 메모리(2200)는 하나 이상의 메모리 모듈 또는 하나 이상의 메모리 패키지를 포함할 수 있다.
워킹 메모리(2200)는 본 발명의 실시 예에 따라 구현될 수 있다. 워킹 메모리(2200)는 선택 신호 및 선택 회로를 이용하여 복수의 메모리 장치의 일부를 선택적으로 노멀 모드로 동작시키도록 구성될 수 있다. 본 발명의 실시 예들은 도 1 내지 도 10에 대한 설명에서 언급되었다. 설명의 편의를 위해, 본 발명의 실시 예들에 관한 중복되는 설명들은 생략된다.
저장부(2300)는 전원 공급에 관계없이 보존을 필요로 하는 데이터를 저장할 수 있다. 예로서, 저장부(2300)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 불휘발성 메모리들 중 적어도 하나를 포함할 수 있다. 실시 예로서, 저장부(2300)는 SSD와 같은 스토리지 장치, eMMC와 같은 메모리 카드, 및 메모리 스틱 중 적어도 하나를 포함할 수 있다.
통신 유닛(2400)은 중앙 처리 유닛(2100)의 제어에 따라 컴퓨팅 장치(2000)의 외부와 통신할 수 있다. 통신 유닛(2400)은 유선 통신 규약 또는 무선 통신 규약에 따라 컴퓨팅 장치(2000)의 외부와 통신할 수 있다. 예로서, 통신 유닛(2400)은 LTE(Long Term Evolution), WiMax(World Interoperability for Microwave Access), GSM(Global System for Mobile communications), CDMA(Code Division Multiple Access), Bluetooth, NFC(Near Field Communication), WiFi(Wireless Fidelity), RFID(Radio Frequency Identification) 등의 다양한 무선 통신 규약 중 적어도 하나, 또는 USB, SCSI, PCIe, ATA, PATA, SATA, SAS, IDE, Firewire, UFS 등의 다양한 유선 통신 규약 중 적어도 하나에 따라 컴퓨팅 장치(2000)의 외부와 통신할 수 있다.
유저 인터페이스(2500)는 중앙 처리 유닛(2100)의 제어에 따라 사용자와 컴퓨팅 장치(2000) 사이의 통신을 중계할 수 있다. 실시 예로서, 유저 인터페이스(2500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서 등의 입력 인터페이스를 포함할 수 있다. 나아가, 유저 인터페이스(2500)는 LCD(Liquid Crystal Display) 장치, LED(Light Emitting Diode) 표시 장치, OLED(Organic LED) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, 스피커, 모터 등의 출력 인터페이스를 포함할 수 있다.
버스(2600)는 컴퓨팅 장치(2000)의 구성 요소들 사이에서 통신 경로를 제공할 수 있다. 컴퓨팅 장치(2000)의 구성 요소들은 버스 포맷에 따라 서로 데이터를 주고 받을 수 있다. 실시 예로서, 버스 포맷은 USB, SCSI, PCIe, ATA, PATA, SATA, SAS, IDE 등을 포함할 수 있다.
도 13은 본 발명의 실시 예에 따른 워킹 메모리를 포함하는 전자 시스템의 구성 및 그것의 인터페이스들을 나타낸 블록도이다. 전자 시스템(3000)은 MIPI(Mobile Industry Processor Interface) 연합(Alliance)에 의해 제안된 인터페이스들을 이용하거나 지원할 수 있는 데이터 처리 장치로 구현될 수 있다. 예로서, 전자 시스템(3000)은 휴대용 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 스마트폰, 웨어러블(Wearable) 장치 등 중 하나일 수 있다.
전자 시스템(3000)은 어플리케이션 프로세서(3100), 디스플레이(3220), 및 이미지 센서(3230)를 포함할 수 있다. 어플리케이션 프로세서(3100)는 DigRF 마스터(3110), DSI(Display Serial Interface) 호스트(3120), CSI(Camera Serial Interface) 호스트(3130), 및 물리 계층(3140)을 포함할 수 있다.
DSI 호스트(3120)는 DSI에 따라 디스플레이(3220)의 DSI 장치(3225)와 통신할 수 있다. 예로서, DSI 호스트(3120)에는 광 시리얼라이저(SER)가 구현될 수 있다. 예로서, DSI 장치(3225)에는 광 디시리얼라이저(DES)가 구현될 수 있다.
CSI 호스트(3130)는 CSI에 따라 이미지 센서(3230)의 CSI 장치(3235)와 통신할 수 있다. 예로서, CSI 호스트(3130)에는 광 디시리얼라이저(DES)가 구현될 수 있다. 예로서, CSI 장치(3235)에는 광 시리얼라이저(SER)가 구현될 수 있다.
전자 시스템(3000)은 어플리케이션 프로세서(3100)와 통신하는 RF(Radio Frequency) 칩(3240)을 더 포함할 수 있다. RF 칩(3240)은 물리 계층(3242), DigRF 슬레이브(3244), 및 안테나(3246)를 포함할 수 있다. 예로서, RF 칩(3240)의 물리 계층(3242)과 어플리케이션 프로세서(3100)의 물리 계층(3140)은 MIPI 연합에 의해 제안된 DigRF 인터페이스에 의해 서로 데이터를 교환할 수 있다.
전자 시스템(3000)은 워킹 메모리(3250) 및 임베디드/카드 스토리지(3255)를 더 포함할 수 있다. 워킹 메모리(3250) 및 임베디드/카드 스토리지(3255)는 어플리케이션 프로세서(3100)로부터 제공받은 데이터를 저장할 수 있다. 나아가, 워킹 메모리(3250) 및 임베디드/카드 스토리지(3255)는 저장된 데이터를 어플리케이션 프로세서(3100)로 제공할 수 있다. 임베디드/카드 스토리지(3255)는 전원 공급에 관계없이 데이터를 저장할 수 있다.
워킹 메모리(3250)는 어플리케이션 프로세서(3100)에 의해 처리된 또는 처리될 데이터를 일시적으로 저장할 수 있다. 워킹 메모리(3250)는 DRAM, SDRAM 등과 같은 휘발성 메모리 시스템을 포함할 수 있다. 워킹 메모리(3250)는 본 발명의 실시 예에 따라 구현될 수 있다. 워킹 메모리(3250)는 선택 신호 및 선택 회로를 이용하여 복수의 메모리 장치의 일부를 선택적으로 노멀 모드로 동작시키도록 구성될 수 있다. 본 발명의 실시 예들은 도 1 내지 도 10에 대한 설명에서 언급되었다. 설명의 편의를 위해, 본 발명의 실시 예들에 관한 중복되는 설명들은 생략된다.
전자 시스템(3000)은 WiMax(3260), WLAN(Wireless Local Area Network; 3262), UWB(Ultra Wideband; 3264) 등을 통해 외부 시스템과 통신할 수 있다. 전자 시스템(3000)은 음성 정보를 처리하기 위한 스피커(3270) 및 마이크(3275)를 더 포함할 수 있다. 전자 시스템(3000)은 위치 정보를 처리하기 위한 GPS(Global Positioning System) 장치(3280)를 더 포함할 수 있다. 전자 시스템(3000)은 주변 장치들과의 연결을 관리하기 위한 브릿지(Bridge) 칩(3290)을 더 포함할 수 있다.
본 발명의 실시 예에 따른 메모리들, 및 회로들은 다양한 종류의 반도체 패키지들을 이용하여 실장될 수 있다. 예로서, 본 발명의 실시 예에 따른 메모리 시스템은 PoP(Package on Package), BGAs(Ball Grid Arrays), CSPs(Chip Scale Packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-line Package), MQFP(Metric Quad Flat Pack), TQFP(Thin Quad Flat Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등의 패키지를 이용하여 실장될 수 있다.
각각의 개념도에 나타낸 구성은 단지 개념적인 관점에서 이해되어야 한다. 본 발명의 이해를 돕기 위해, 개념도에 나타낸 구성 요소 각각의 형태, 구조, 크기 등은 과장 또는 축소되어 표현되었다. 실제로 구현되는 구성은 각각의 개념도에 나타낸 것과 다른 물리적 형상을 가질 수 있다. 각각의 개념도는 구성 요소의 물리적 형상을 제한하기 위한 것이 아니다.
각각의 블록도에 나타낸 장치 구성은 발명의 이해를 돕기 위한 것이다. 각각의 블록은 기능에 따라 더 작은 단위의 블록들로 형성될 수 있다. 또는, 복수의 블록들은 기능에 따라 더 큰 단위의 블록을 형성할 수 있다. 즉, 본 발명의 기술 사상은 블록도에 도시된 구성에 의해 한정되지 않는다.
이상에서 본 발명에 대한 실시 예를 중심으로 본 발명이 설명되었다. 다만, 본 발명이 속하는 기술 분야의 특성상, 본 발명이 이루고자 하는 목적은 본 발명의 요지를 포함하면서도 위 실시 예들과 다른 형태로 달성될 수 있다. 따라서, 위 실시 예들은 한정적인 것이 아니라 설명적인 측면에서 이해되어야 한다. 즉, 본 발명의 요지를 포함하면서 본 발명과 같은 목적을 달성할 수 있는 기술 사상은 본 발명의 기술 사상에 포함되는 것으로 해석되어야 한다.
따라서, 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 수정 또는 변형된 기술 사상은 본 발명이 청구하는 보호 범위에 포함되는 것이다. 또한, 본 발명의 보호 범위는 위 실시 예들로 한정되는 것이 아니다.
100 : 메모리 시스템
110 : 복수의 디램 장치 111, 112, 113, 114 : 디램 장치
130 : 디램 컨트롤러 150 : 선택 회로
200 : 메모리 시스템
210 : 복수의 디램 장치 211, 212, 213, 214 : 디램 장치
230 : 디램 컨트롤러 250 : 선택 회로
270 : 복수의 안정화 회로 271, 272, 273, 274 : 안정화 회로
300 : 메모리 시스템 310 : 복수의 디램 장치
311, 312, 313, 314, 315, 316 : 디램 장치
330 : 디램 컨트롤러 350 : 선택 회로
400 : 메모리 시스템 410 : 복수의 디램 장치
411, 412, 413, 414, 415, 416 : 디램 장치
430 : 디램 컨트롤러 451, 452 : 선택 회로
500 : 메모리 시스템
510 : 복수의 디램 장치 511, 512, 513, 514 : 디램 장치
530 : 디램 컨트롤러 531, 532, 선택 회로
1000 : 스토리지 시스템 1100 : 호스트
1300 : 저장 장치 1310 : 스토리지 컨트롤러
1330 : 메모리 장치 1350 : 버퍼 메모리
2000 : 컴퓨팅 장치 2100 : 중앙 처리 유닛
2200 : 워킹 메모리 2300 : 저장부
2400 : 통신 유닛 2500 : 유저 인터페이스
2600 : 버스
3000 : 전자 시스템 3100 : 어플리케이션 프로세서
3110 : DigRF 마스터 3120 : DSI 호스트
3130 : CSI 호스트 3140 : 물리 계층
3220 : 디스플레이 3225 : DSI 장치
3230 : 이미지 센서 3235 : CSI 장치
3240 : RF 칩 3242 : 물리 계층
3244 : DigRF 슬레이브 3246 : 안테나
3250 : 워킹 메모리 3255 : 임베디드/카드 스토리지
3260 : Wimax 3262 : WLAN
3264 : UWB 3270 : 스피커
3275 : 마이크 3280 : GPS
3290 : 브릿지 칩

Claims (10)

  1. 각각이 적어도 두 개의 디램 장치들을 포함하는 하나 이상의 디램 그룹들을 포함하는 복수의 디램 장치; 및
    클록 인에이블 신호를 출력하고, 상기 클록 인에이블 신호에 응답하여 노멀 모드로 동작하는 대상 디램 장치를 상기 하나 이상의 디램 그룹들로부터 각각 하나씩 선택하기 위해 이용되는 선택 신호를 제어하도록 구성되는 디램 컨트롤러를 포함하되,
    상기 하나 이상의 디램 그룹들로부터 각각 선택된 하나 이상의 대상 디램 장치들 외의 하나 이상의 대기 디램 장치들은 셀프 리프레시 모드로 동작하도록 구성되는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 디램 컨트롤러로부터 상기 클록 인에이블 신호를 제공받고, 상기 선택 신호에 응답하여 상기 하나 이상의 대상 디램 장치들로 상기 클록 인에이블 신호를 전달하도록 구성되는 선택 회로를 더 포함하는 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 셀프 리프레시 모드의 동작에 이용되는 상기 클록 인에이블 신호의 논리 값과 동일한 레벨을 갖는 셀프 리프레시 신호를 상기 복수의 디램 장치로 제공하도록 구성되는 복수의 안정화 회로를 더 포함하는 메모리 시스템.
  4. 제 1 항에 있어서,
    상기 하나 이상의 대상 디램 장치들의 이용 가능 저장 용량이 불충분한 경우 또는 상기 하나 이상의 대기 디램 장치들 중 적어도 하나로의 접근이 요청된 경우, 상기 디램 컨트롤러는 상기 하나 이상의 대기 디램 장치들을 상기 노멀 모드로 동작시킬 것을 판별하도록 구성되는 메모리 시스템.
  5. 제 1 항에 있어서,
    상기 복수의 디램 장치는 상기 하나 이상의 디램 그룹들에 포함되지 않는 하나 이상의 일반 디램 장치들을 더 포함하는 메모리 시스템.
  6. 제 5 항에 있어서,
    상기 하나 이상의 일반 디램 장치들은 상기 선택 신호와 관계없이 상기 클록 인에이블 신호를 제공받음으로써 상기 노멀 모드로 동작하도록 구성되는 메모리 시스템.
  7. 제 5 항에 있어서,
    상기 하나 이상의 대상 디램 장치들은 제 1 데이터를 버퍼링하도록 구성되고, 상기 하나 이상의 일반 디램 장치들은 제 2 데이터를 버퍼링하도록 구성되되,
    상기 제 2 데이터는 상기 제 1 데이터보다 자주 접근되는 메모리 시스템.
  8. 각각이 적어도 두 개의 디램 장치들을 포함하는 하나 이상의 디램 그룹들을 포함하는 복수의 디램 장치; 및
    클록 인에이블 신호를 출력하고, 각각이 상기 하나 이상의 디램 그룹들 중 대응하는 하나의 디램 그룹으로부터 상기 클록 인에이블 신호에 응답하여 노멀 모드로 동작하는 하나의 대상 디램 장치를 선택하기 위해 이용되는 하나 이상의 선택 신호들을 제어하도록 구성되는 디램 컨트롤러를 포함하되,
    상기 하나 이상의 디램 그룹들로부터 각각 선택된 하나 이상의 대상 디램 장치들 외의 하나 이상의 대기 디램 장치들은 셀프 리프레시 모드로 동작하도록 구성되는 메모리 시스템.
  9. 제 8 항에 있어서,
    상기 디램 컨트롤러는 상기 하나 이상의 디램 그룹들 중 하나에 포함되는 대상 디램 장치 및 대기 디램 장치의 동작 모드들을 전환하기 위해:
    상기 대상 디램 장치를 상기 셀프 리프레시 모드로 동작시키기 위해 상기 클록 인에이블 신호의 논리 값을 반전시키고;
    상기 클록 인에이블 신호를 상기 대기 디램 장치로 전달하기 위해 상기 하나 이상의 선택 신호들 중 하나를 변경시키고;
    상기 대기 디램 장치를 상기 노멀 모드로 동작시키기 위해 상기 클록 인에이블 신호의 논리 값을 재반전시키도록 구성되는 메모리 시스템.
  10. 각각이 적어도 두 개의 디램 장치들을 포함하는 하나 이상의 디램 그룹들을 포함하는 복수의 디램 장치;
    각각이 상기 하나 이상의 디램 그룹들 중 대응하는 하나의 디램 그룹으로부터 클록 인에이블 신호에 응답하여 노멀 모드로 동작하는 하나의 대상 디램 장치를 선택하기 위해 이용되는 하나 이상의 선택 신호들을 제어하고, 상기 하나 이상의 디램 그룹들로부터 각각 선택된 하나 이상의 대상 디램 장치들로 상기 클록 인에이블 신호를 제공하도록 구성되는 디램 컨트롤러를 포함하되,
    상기 디램 컨트롤러는:
    상기 하나 이상의 선택 신호들에 각각 응답하여, 상기 하나 이상의 디램 그룹들로부터 각각 선택된 상기 하나 이상의 대상 디램 장치들로 상기 클록 인에이블 신호를 각각 전달하도록 구성되는 하나 이상의 선택 회로들을 포함하고,
    상기 하나 이상의 디램 그룹들에서 상기 하나 이상의 대상 디램 장치들 외의 하나 이상의 대기 디램 장치들은 셀프 리프레시 모드로 동작하도록 구성되는 메모리 시스템.
KR1020150012147A 2015-01-26 2015-01-26 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템 KR102222445B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150012147A KR102222445B1 (ko) 2015-01-26 2015-01-26 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
US14/966,039 US9792974B2 (en) 2015-01-26 2015-12-11 Memory system including plurality of DRAM devices operating selectively

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150012147A KR102222445B1 (ko) 2015-01-26 2015-01-26 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20160092111A true KR20160092111A (ko) 2016-08-04
KR102222445B1 KR102222445B1 (ko) 2021-03-04

Family

ID=56433797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150012147A KR102222445B1 (ko) 2015-01-26 2015-01-26 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US9792974B2 (ko)
KR (1) KR102222445B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230115038A (ko) 2022-01-26 2023-08-02 한국전자통신연구원 확장 메모리 풀의 리프레시 주기 조절 방법 및 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3533058B1 (en) * 2016-10-31 2021-09-22 Intel Corporation Applying chip select for memory device identification and power management control
KR20220048869A (ko) * 2020-10-13 2022-04-20 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040093461A1 (en) * 2002-11-07 2004-05-13 Kim Tae Yun Self-refresh device and method
US20100177583A1 (en) * 2009-01-14 2010-07-15 Elpida Memory, Inc. Semiconductor memory device, memory system including memory controller, and refresh control method for a semiconductor memory device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
US6349051B1 (en) 1998-01-29 2002-02-19 Micron Technology, Inc. High speed data bus
JP2000105726A (ja) 1998-09-29 2000-04-11 Sharp Corp 記憶再生装置および記憶再生方法
JP2001125828A (ja) 1999-10-29 2001-05-11 Toshiba Tec Corp 電子機器
KR100451799B1 (ko) 1999-11-22 2004-10-08 엘지전자 주식회사 운용 메모리부의 메모리 모듈
US6478231B1 (en) 2001-06-29 2002-11-12 Hewlett Packard Company Methods for reducing the number of interconnects to the PIRM memory module
US7126873B2 (en) 2004-06-29 2006-10-24 Super Talent Electronics, Inc. Method and system for expanding flash storage device capacity
TW200901042A (en) 2007-06-23 2009-01-01 Jmicron Technology Corp Storage device and circuit element switching method thereof
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8271827B2 (en) 2007-12-10 2012-09-18 Qimonda Memory system with extended memory density capability
US8332607B2 (en) 2008-07-31 2012-12-11 Skymedi Corporation Non-volatile memory storage device and operation method thereof
KR101467623B1 (ko) 2008-08-08 2014-12-01 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 메모리 모듈 및 메모리 모듈 제어 방법
KR20100101959A (ko) 2009-03-10 2010-09-20 삼성전자주식회사 저장 장치
US20110047318A1 (en) 2009-08-19 2011-02-24 Dmitroca Robert W Reducing capacitive load in a large memory array
US20110060862A1 (en) 2009-09-08 2011-03-10 Lsi Corporation Systems and Methods for Switchable Memory Configuration
KR20110093086A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040093461A1 (en) * 2002-11-07 2004-05-13 Kim Tae Yun Self-refresh device and method
US20100177583A1 (en) * 2009-01-14 2010-07-15 Elpida Memory, Inc. Semiconductor memory device, memory system including memory controller, and refresh control method for a semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230115038A (ko) 2022-01-26 2023-08-02 한국전자통신연구원 확장 메모리 풀의 리프레시 주기 조절 방법 및 장치

Also Published As

Publication number Publication date
KR102222445B1 (ko) 2021-03-04
US20160217847A1 (en) 2016-07-28
US9792974B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
US11886754B2 (en) Apparatuses and methods for configuring I/Os of memory for hybrid memory modules
US10566075B2 (en) Electronic device performing training on memory device by rank unit and training method thereof
TWI630613B (zh) Ｓｒａｍ位元線及寫入輔助設備與用於降低動態功率和峰值電流之方法、以及雙輸入位準移位器
US9274983B2 (en) Memory systems including nonvolatile buffering and methods of operating the same
KR102044827B1 (ko) 데이터 로딩 회로 및 이를 포함하는 반도체 메모리 장치
TWI493338B (zh) 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統
US9515686B2 (en) Signal transmitting circuit using common clock, and storage device therewith
JP6363316B1 (ja) 複数のインターフェースによるメモリ空間へのコンカレントアクセス
US20150168992A1 (en) Configurable clock mesh circuit and devices including the same
US10032494B2 (en) Data processing systems and a plurality of memory modules
US20170038974A1 (en) Storage device changing condition parameter value based on aging level and method for managing the same
US20160189759A1 (en) Semiconductor device for reducing an instantaneous voltage drop
KR20180034778A (ko) 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치로의 바이패스 경로를 제공하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 그것을 이용하여 통신하는 방법
US20160363986A1 (en) Fast link wake-up in serial-based io fabrics
KR20150081635A (ko) 불휘발성 반도체 메모리를 포함하는 저장 장치 및 그것의 관리 방법
KR102222445B1 (ko) 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
US9571098B2 (en) Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith
US10424346B2 (en) Electronic device including monitoring circuit and storage device included therein
CN116583823A (zh) 使用长向量仲裁的异步管线合并
US9817759B2 (en) Multi-core CPU system for adjusting L2 cache character, method thereof, and devices having the same
US9281033B2 (en) Semiconductor devices and semiconductor systems including the same
KR102396441B1 (ko) 통신 중단시 데이터 손실을 방지하도록 동작하는 스토리지 장치
KR20160022453A (ko) 임베디드 메모리를 포함하는 이동식 전자 장치
US20150185812A1 (en) Memory system and computing system
KR102482443B1 (ko) 공급 전압을 가변하는 전자 장치 및 그것의 공급 전압 변경 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant