KR20220048869A - 스토리지 장치 및 그 동작 방법 - Google Patents

스토리지 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20220048869A
KR20220048869A KR1020200132222A KR20200132222A KR20220048869A KR 20220048869 A KR20220048869 A KR 20220048869A KR 1020200132222 A KR1020200132222 A KR 1020200132222A KR 20200132222 A KR20200132222 A KR 20200132222A KR 20220048869 A KR20220048869 A KR 20220048869A
Authority
KR
South Korea
Prior art keywords
data
stored
memory
logical address
command
Prior art date
Application number
KR1020200132222A
Other languages
English (en)
Inventor
엄기표
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200132222A priority Critical patent/KR20220048869A/ko
Priority to US17/225,505 priority patent/US11693589B2/en
Priority to CN202110670722.8A priority patent/CN114356209A/zh
Publication of KR20220048869A publication Critical patent/KR20220048869A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/62—Details of cache specific to multiprocessor cache arrangements
    • G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른, 동일 어드레스에 대한 데이터의 일관성(consistency)을 유지할 수 있는 스토리지 장치는, 복수의 메모리 블록들을 포함하는 메모리 장치, 호스트로부터 수신한 데이터를 임시 저장하는 복수의 캐시 버퍼들을 포함하는 버퍼 메모리 장치 및 상기 호스트로부터 입력된 쓰기 요청에 응답하여, 상기 쓰기 요청에 대응되는 쓰기 데이터의 논리 어드레스와 동일한 논리 어드레스에 대응되는 데이터가 상기 복수의 캐시 버퍼들에 상기 쓰기 요청이 입력되기 전에 저장되어있었는지 여부에 따라 상기 복수의 캐시 버퍼들 중 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 데이터가 저장된 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장하도록 상기 버퍼 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다.

Description

스토리지 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 스토리지 장치 및 그 동작 방법에 관한 것이다.
스토리지 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 스토리지 장치는 데이터를 저장하는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분될 수 있다.
휘발성 메모리 장치는 전원이 공급되는 동안에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치일 수 있다. 휘발성 메모리 장치에는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 포함될 수 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 동일 어드레스에 대한 데이터의 일관성(consistency)을 유지할 수 있는 스토리지 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 스토리지 장치는, 복수의 메모리 블록들을 포함하는 메모리 장치, 호스트로부터 수신한 데이터를 임시 저장하는 복수의 캐시 버퍼들을 포함하는 버퍼 메모리 장치 및 상기 호스트로부터 입력된 쓰기 요청에 응답하여, 상기 쓰기 요청에 대응되는 쓰기 데이터의 논리 어드레스와 동일한 논리 어드레스에 대응되는 데이터가 상기 복수의 캐시 버퍼들에 상기 쓰기 요청이 입력되기 전에 저장되어있었는지 여부에 따라 상기 복수의 캐시 버퍼들 중 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 데이터가 저장된 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장하도록 상기 버퍼 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 장치를 제어하는 메모리 컨트롤러는, 호스트로부터 제공된 데이터 중 제1 속성을 갖는 데이터를 임시 저장하는 제1 캐시 버퍼, 상기 호스트로부터 제공된 데이터 중 제2 속성을 갖는 데이터를 임시 저장하는 제2 캐시 버퍼, 상기 제1 캐시 버퍼에 저장된 데이터의 논리 어드레스에 관한 커맨드들을 저장하는 제1 커맨드 리스트 저장부, 상기 제2 캐시 버퍼에 저장된 데이터의 논리 어드레스에 관한 커맨드들을 저장하는 제2 커맨드 리스트 저장부 및 상기 제1 속성을 갖는 쓰기 데이터가 상기 호스트로부터 입력되면, 상기 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 관한 커맨드가 상기 제2 커맨드 리스트 저장부에 저장되어 있는지 여부에 따라 상기 제2 캐시 버퍼에 임시 저장된 데이터를 상기 메모리 장치에 저장하도록 상기 메모리 장치를 제어하는 쓰기 동작 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법은, 호스트로부터 입력된 데이터의 속성에 따라 복수의 캐시 버퍼들 중 어느 하나의 캐시 버퍼에 상기 데이터를 임시 저장하는 단계 및 상기 어느 하나의 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장하기 전에 상기 어느 하나의 캐시 버퍼를 제외한 나머지 캐시 버퍼들 중 상기 데이터의 논리 어드레스와 같은 논리 어드레스를 갖는 데이터가 저장된 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장하도록 상기 메모리 장치를 제어하는 단계를 포함할 수 있다.
본 기술에 따르면 동일 어드레스에 대한 데이터의 일관성(consistency)을 유지할 수 있는 스토리지 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 블록들 중 어느 하나의 메모리 블록의 구조를 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 스토리지 장치의 동작을 설명하기 위한 도면이다.
도 5는 복수의 캐시 버퍼들에 데이터가 임시 저장된 상태를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 스토리지 장치의 구조를 설명하기 위한 블록도이다.
도 7은 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하기 위한 순서도이다.
도 8은 도 1의 메모리 컨트롤러의 다른 실시 예를 나타낸 도면이다.
도 9는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 10은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 11은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 스토리지 장치(50)는 메모리 장치(100), 메모리 컨트롤러(200), 버퍼 메모리 장치(300)를 포함할 수 있다. 스토리지 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(400)의 제어에 따라 데이터를 저장하는 장치일 수 있다. 또는 스토리지 장치(50)는 서버, 데이터 센터 등과 같이 한 곳에 고용량의 데이터를 저장하는 호스트(400)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
스토리지 장치(50)는 호스트(400)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 스토리지 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
스토리지 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(미도시)를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이(미도시)는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 각 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 스토리지 장치(50)의 전반적인 동작을 제어할 수 있다.
스토리지 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(400)와 메모리 장치(100) 간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트(400)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 리드 리클레임(read reclaim), 가비지 컬렉션(garbage collection)등을 수행하는데 수반되는 프로그램 동작, 리드 동작 및 소거 동작들을 수행하기 위한 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들에 대한 동작이 중첩되도록 제어하는 방식일 수 있다.
메모리 컨트롤러(200)는 쓰기 동작 제어부(210)를 더 포함할 수 있다.
쓰기 동작 제어부(210)는 호스트(400)로부터 입력된 쓰기 요청을 처리할 수 있다. 쓰기 동작 제어부(210)는 호스트(400)로부터 입력된 쓰기 요청에 응답하여 쓰기 요청과 함께 제공된 쓰기 데이터를 버퍼 메모리 장치(300)에 저장하고, 쓰기 데이터를 메모리 장치(100)에 저장하는데 사용되는 커맨드를 생성할 수 있다. 쓰기 동작 제어부(210)는 생성된 커맨드 및 쓰기 데이터를 메모리 장치(100)에 제공할 수 있다. 실시 예에서, 쓰기 동작 제어부(210)는 버퍼 메모리 장치(300)에 미리 설정된 크기의 데이터가 확보되면, 버퍼 메모리 장치(300)에 임시 저장되어 있는 데이터를 메모리 장치(100)에 저장하는 플러시 커맨드를 생성할 수 있다. 쓰기 동작 제어부(210)는 플러시 커맨드에 따라 버퍼 메모리 장치(300)에 저장된 데이터를 메모리 장치(100)에 저장하도록 메모리 장치(100) 및 버퍼 메모리 장치(300)를 제어할 수 있다.
본 발명의 실시 예에 따르면, 쓰기 동작 제어부(210)는 호스트(400)로부터 입력된 쓰기 요청에 응답하여, 쓰기 데이터의 논리 어드레스와 동일한 논리 어드레스를 갖는 데이터가 이전에 버퍼 메모리 장치(300)에 저장되어 있었는지를 판단할 수 있다. 쓰기 동작 제어부(210)는 쓰기 데이터의 논리 어드레스와 동일한 논리 어드레스를 갖는 데이터가 이전에 버퍼 메모리 장치(300)에 저장되어 있었던 경우, 버퍼 메모리 장치(300)에 임시 저장되어 있는 데이터를 메모리 장치(100)에 저장한 뒤, 쓰기 요청을 처리할 수 있다.
버퍼 메모리 장치(300)는 호스트(400)로부터 제공된 쓰기 데이터를 메모리 장치(100)에 저장하기 전에 임시로 쓰기 데이터를 저장할 수 있다. 또는 버퍼 메모리 장치(300)는 메모리 장치(100)로부터 획득한 데이터를 호스트(400)에 제공하기 전에 임시로 저장할 수 있다.
버퍼 메모리 장치(300)는 복수의 캐시 버퍼들을 포함할 수 있다. 캐시 버퍼는 미리 설정된 크기를 갖는 임시 저장 공간일 수 있다. 버퍼 메모리 장치(300)는 쓰기 데이터의 속성 정보에 따라 서로 다른 캐시 버퍼에 쓰기 데이터를 임시 저장할 수 있다. 같은 캐시 버퍼에 저장된 데이터는 함께 메모리 장치(100)에 저장될 것이므로, 같은 메모리 블록에 저장될 수 있다. 즉, 서로 다른 캐시 버퍼에 저장된 데이터는 메모리 장치(100)에 저장될 때, 서로 다른 메모리 블록에 각각 저장될 수 있다.
실시 예에서, 쓰기 데이터의 속성 정보는 쓰기 데이터가 핫 데이터 또는 콜드 데이터 중 어느 데이터에 해당하는지를 나타내는 정보일 수 있다. 핫 데이터와 콜드 데이터를 따로 관리하는 경우, 스토리지 장치(50)의 동작 성능이 향상될 수 있다. 예를 들어, 핫 데이터는 콜드 데이터보다 상대적으로 높은 엑세스 횟수를 갖는 데이터일 수 있다. 따라서, 핫 데이터와 콜드 데이터를 따로 관리하면, 상대적으로 높은 엑세스 횟수를 갖는 핫 데이터는 SLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장하고, 콜드 데이터는 MLC, TLC 또는 QLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장할 수 있다. SLC가 MLC, TLC 또는 QLC보다 리드 속도가 빠르므로 엑세스 횟수가 상대적으로 많은 핫 데이터를 더 빠르게 호스트(400)에 제공할 수 있다.
실시 예에서, 쓰기 데이터의 속성 정보는 쓰기 데이터를 생성한 어플리케이션에 관한 정보일 수 있다. 호스트(400)가 제공하는 쓰기 데이터는 호스트(400)가 실행하는 다양한 어플리케이션들에 의해 생성될 수 있다. 같은 어플리케이션에 의해 생성된 쓰기 데이터는 함께 리드 요청될 것이므로 같은 속성을 가진 데이터로 관리하는 경우, 리드 요청에 대한 응답 속도가 개선될 수 있다.
실시 예에서, 쓰기 데이터의 속성 정보는 쓰기 데이터에 대한 엑세스 응답 속도에 관한 정보일 수 있다. 예를 들어, 상대적으로 빠른 엑세스 응답 속도가 요구되는 데이터들은 SLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장되고, 상대적으로 느린 엑세스 응답 속도가 요구되는 데이터들은 MLC, TLC 또는 QLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장될 수 있다. 따라서, 스토리지 장치(50)는 호스트(400)가 요구하는 응답 속도에 따라 데이터를 유동적으로 관리할 수 있다.
실시 예에서, 쓰기 데이터의 속성 정보는 상기 쓰기 데이터에 대해 요구되는 신뢰도에 관한 정보일 수 있다. 예를 들어, 상대적으로 높은 신뢰도가 요구되는 데이터들은 SLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장되고, 상대적으로 낮은 신뢰도가 요구되는 데이터들은 MLC, TLC 또는 QLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장될 수 있다. 따라서, 스토리지 장치(50)는 호스트(400)가 요구하는 데이터의 신뢰도에 따라 메모리 장치(100)에 데이터를 저장할 수 있다.
실시 예에서, 버퍼 메모리 장치(300)는 휘발성 메모리 장치일 수 있다. 예를 들어, 버퍼 메모리 장치(300)는 DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)일 수 있다.
도 1에서는 버퍼 메모리 장치(300)가 메모리 컨트롤러(200)의 외부에 있는 것으로 도시되어 있으나, 실시 예에서, 버퍼 메모리 장치(300)는 메모리 컨트롤러(200) 내부에 집적되어 하나의 메모리 컨트롤러(200) 칩 내부에 포함될 수 있다.
호스트(400)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 스토리지 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 전압 생성부(120), 어드레스 디코더(130), 입출력 회로(140) 및 제어 로직(150)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKi)을 포함한다. 복수의 메모리 블록들(BLK1~BLKi)은 행 라인들(RL)을 통해 어드레스 디코더(130)에 연결된다. 복수의 메모리 블록들(BLK1~BLKi)은 열 라인들(CL)을 통해 입출력 회로(140)에 연결될 수 있다. 실시 예에서, 행 라인들(RL)은 워드라인들, 소스 선택 라인들, 드레인 선택 라인들을 포함할 수 있다. 실시 예에서, 열 라인들(CL)은 비트라인들을 포함할 수 있다.
복수의 메모리 블록들(BLK1~BLKi) 각각은 복수의 메모리 셀들을 포함한다. 실시 예에서, 복수의 메모리 셀들은 불휘발성 메모리 셀들일 수 있다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의될 수 있다. 즉 메모리 셀 어레이(110)는 복수의 물리 페이지들을 포함할 수 있다. 메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
실시 예에서, 전압 생성부(120), 어드레스 디코더(130) 및 입출력 회로(140)는 주변 회로(peripheral circuit)로 통칭될 수 있다. 주변 회로는 제어 로직(150)의 제어에 따라 메모리 셀 어레이(110)를 구동할 수 있다. 주변 회로는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
전압 생성부(120)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압들을 발생하도록 구성된다. 전압 생성부(120)는 제어 로직(150)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(120)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(120)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(120)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압들을 생성할 수 있다. 전압 생성부(120)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(120)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(120)는 다양한 전압 레벨들을 갖는 복수의 동작 전압들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(150)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압들을 생성할 것이다.
생성된 복수의 동작 전압들은 어드레스 디코더(130)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
어드레스 디코더(130)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(130)는 제어 로직(150)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(130)는 제어 로직(150)으로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKi) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 로우 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 로우 어드레스에 따라 선택된 메모리 블록의 워드라인들 중 적어도 하나의 워드라인을 선택할 수 있다. 실시 예에서, 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 컬럼 어드레스에 따라 입출력 회로(140)와 메모리 셀 어레이(110)를 연결할 수 있다.
예시적으로, 어드레스 디코더(130)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
입출력 회로(140)는 복수의 페이지 버퍼들을 포함할 수 있다. 복수의 페이지 버퍼들은 비트 라인들을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 프로그램 동작 시, 복수의 페이지 버퍼들에 저장된 데이터에 따라 선택된 메모리 셀들에 데이터가 저장될 수 있다.
리드 동작 시, 선택된 메모리 셀들에 저장된 데이터가 비트라인들을 통해서 센싱되고, 센싱된 데이터는 페이지 버퍼들에 저장될 수 있다.
제어 로직(150)은 어드레스 디코더(130), 전압 생성부(120) 및 입출력 회로(140)를 제어할 수 있다. 제어 로직(150)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다. 제어 로직(150)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 제어 신호들을 생성하여 주변 회로들을 제어할 수 있다.
도 3은 도 2의 메모리 블록들 중 어느 하나의 메모리 블록의 구조를 설명하기 위한 도면이다.
메모리 블록(BLKi)은 도 2의 메모리 블록들(BLK1~BLKi)중 어느 하나의 메모리 블록(BLKi)을 나타낸 도면이다.
도 2를 참조하면, 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 복수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 복수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링(ST)들에 각각 연결될 수 있고, 소스 라인(SL)은 스트링(ST)들에 공통으로 연결될 수 있다. 스트링(ST)들은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(MC1~MC16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(MC1~MC16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(MC1~MC16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링(ST)들에 포함된 소스 셀렉트 트랜지스터(SST)들의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)들의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(MC1~MC16)의 게이트들은 복수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링(ST)들에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지(PG)들이 포함될 수 있다.
하나의 메모리 셀은 1비트의 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)라고 부른다. 이 경우 하나의 물리 페이지(PG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다.
하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이 경우 하나의 물리 페이지(PG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
도 4는 본 발명의 실시 예에 따른 스토리지 장치의 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 스토리지 장치에 포함된 쓰기 동작 제어부(210)는 호스트 컨트롤러(211), 동작 제어부(212) 및 커맨드 리스트 저장부(213)를 포함할 수 있다.
호스트 컨트롤러(211)는 호스트(400)로부터 쓰기 요청 및 쓰기 데이터를 수신할 수 있다.
버퍼 메모리 장치(300)는 캐시 버퍼(310)를 포함할 수 있다. 캐시 버퍼(310)는 호스트(400)가 제공한 쓰기 데이터를 임시로 저장하는 영역일 수 있다.
호스트 컨트롤러(211)는 쓰기 데이터를 캐시 버퍼(310)에 임시 저장하도록 버퍼 메모리 장치(300)를 제어할 수 있다. 호스트 컨트롤러(211)는 쓰기 데이터의 논리 어드레스에 대응되는 커맨드를 생성하고, 생성된 커맨드를 동작 제어부(212)에 제공할 수 있다.
동작 제어부(212)는 수신된 커맨드를 커맨드 리스트 저장부(213)에 저장할 수 있다. 커맨드 리스트 저장부(213)는 캐시 버퍼(310)에 저장된 쓰기 데이터의 논리 어드레스에 각각 대응되는 커맨드들을 순차적으로 저장할 수 있다.
도 4에서 논리 어드레스0~논리 어드레스9(LA0~LA9)에 대응되는 제1 데이터(DATA1), 논리 어드레스10~논리 어드레스19(LA10~LA19)에 대응되는 제2 데이터(DATA2), 논리 어드레스20~논리 어드레스29(LA20~LA29)에 대응되는 제3 데이터(DATA3) 및 논리 어드레스30~논리 어드레스39(LA30~LA39)에 대응되는 제4 데이터(DATA4) 순으로 입력된 쓰기 데이터가 캐시 버퍼(310)에 저장된 상태가 도시된다. 또한, 제1 내지 제4 데이터의 각각의 논리 어드레스들에 대응되는 커맨드가 커맨드 리스트 저장부(213)에 저장되어 있다.
이 상태에서, 논리 어드레스0~논리 어드레스9(LA0~LA9)에 대응되는 제5 데이터(DATA5)가 입력된 경우, 캐시 버퍼(310)에는 논리 어드레스0~논리 어드레스9(LA0~LA9)에 대응되는 데이터가 제1 데이터(DATA1)와 제5 데이터(DATA5)가 동시에 존재한다. 제1 데이터(DATA1)는 올드 데이터로써 무효 데이터로 취급될 것이고, 논리 어드레스0~논리 어드레스9(LA0~LA9)에 대응되는 데이터는 제5 데이터(DATA5)가 최신 데이터인 유효 데이터로 취급될 수 있다.
호스트 컨트롤러(211)는 이후 쓰기 데이터가 추가적으로 입력되면, 캐시 버퍼(310)의 공간에 데이터가 모두 저장되고 난 뒤, 캐시 버퍼(310)에 저장된 데이터를 도 1을 참조하여 설명된 메모리 장치(100)에 저장하는 플러시 커맨드를 생성하고, 생성된 플러시 커맨드를 동작 제어부(212)에 제공할 수 있다.
동작 제어부(210)는 플러시 커맨드에 따라 캐시 버퍼(310)에 저장된 데이터를 메모리 장치(100)에 저장하도록 메모리 장치(100) 및 버퍼 메모리 장치(300)를 제어할 수 있다.
도 5는 복수의 캐시 버퍼들에 데이터가 임시 저장된 상태를 설명하기 위한 도면이다.
도 5를 참조하면, 스토리지 장치가 복수의 캐시 버퍼들(510)를 이용하여 데이터를 임시 저장하는 경우의 실시 예가 도시된다.
복수의 캐시 버퍼들(510)은 캐시 버퍼1 및 캐시 버퍼2를 포함할 수 있다. 도 1을 참조하여 설명된 호스트(400)가 제공하는 쓰기 데이터는 쓰기 요청에 포함된 속성 정보에 따라 캐시 버퍼1 또는 캐시 버퍼2 중 어느 하나의 캐시 버퍼에 임시 저장될 수 있다.
예를 들어, 쓰기 데이터의 속성 정보는, 쓰기 데이터가 핫 데이터 또는 콜드 데이터 중 어느 데이터에 해당하는지를 나타내는 정보일 수 있다. 핫 데이터와 콜드 데이터를 따로 관리하는 경우, 스토리지 장치(50)의 동작 성능이 향상될 수 있다. 예를 들어, 핫 데이터는 콜드 데이터보다 상대적으로 높은 엑세스 횟수를 갖는 데이터일 수 있다. 따라서, 핫 데이터와 콜드 데이터를 따로 관리하면, 상대적으로 높은 엑세스 횟수를 갖는 핫 데이터는 SLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장하고, 콜드 데이터는 MLC, TLC 또는 QLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장할 수 있다. SLC가 MLC, TLC 또는 QLC보다 리드 속도가 빠르므로 엑세스 횟수가 상대적으로 많은 핫 데이터를 더 빠르게 호스트(400)에 제공할 수 있다.
실시 예에서, 쓰기 데이터의 속성 정보는 쓰기 데이터를 생성한 어플리케이션에 관한 정보일 수 있다. 호스트(400)가 제공하는 쓰기 데이터는 호스트(400)가 실행하는 다양한 어플리케이션들에 의해 생성될 수 있다. 같은 어플리케이션에 의해 생성된 쓰기 데이터는 함께 리드 요청될 것이므로 같은 속성을 가진 데이터로 관리하는 경우, 리드 요청에 대한 응답 속도가 개선될 수 있다.
실시 예에서, 쓰기 데이터의 속성 정보는 쓰기 데이터에 대한 엑세스 응답 속도에 관한 정보일 수 있다. 예를 들어, 상대적으로 빠른 엑세스 응답 속도가 요구되는 데이터들은 SLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장되고, 상대적으로 느린 엑세스 응답 속도가 요구되는 데이터들은 MLC, TLC 또는 QLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장될 수 있다. 따라서, 스토리지 장치(50)는 호스트(400)가 요구하는 응답 속도에 따라 데이터를 유동적으로 관리할 수 있다.
실시 예에서, 쓰기 데이터의 속성 정보는 상기 쓰기 데이터에 대해 요구되는 신뢰도에 관한 정보일 수 있다. 예를 들어, 상대적으로 높은 신뢰도가 요구되는 데이터들은 SLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장되고, 상대적으로 낮은 신뢰도가 요구되는 데이터들은 MLC, TLC 또는 QLC로 프로그램 되는 메모리 셀들을 포함하는 메모리 블록에 저장될 수 있다. 따라서, 스토리지 장치(50)는 호스트(400)가 요구하는 데이터의 신뢰도에 따라 메모리 장치(100)에 데이터를 저장할 수 있다.
캐시 버퍼1은 논리 어드레스0~논리 어드레스9(LA0~LA9)에 대응되는 제1 데이터(DATA1), 논리 어드레스10~논리 어드레스19(LA10~LA19)에 대응되는 제2 데이터(DATA2), 논리 어드레스20~논리 어드레스29(LA20~LA29)에 대응되는 제3 데이터(DATA3) 및 논리 어드레스30~논리 어드레스39(LA30~LA39)에 대응되는 제4 데이터(DATA4)를 임시 저장하고 있고, 제2 캐시 버퍼2는 논리 어드레스 논리 어드레스40~논리 어드레스49(LA40~LA49)에 대응되는 제5 데이터(DATA5), 논리 어드레스50~논리 어드레스59(LA50~LA59)에 대응되는 제6 데이터(DATA6)가 저장할 수 있다. 이 상태에서 논리 어드레스 논리 어드레스0~논리 어드레스9(LA0~LA9)에 대응되는 제7 데이터(DATA7) 데이터가 호스트(400)로부터 입력된 경우를 가정한다.
제7 데이터(DATA7)의 속성 정보는 캐시 버퍼2에 저장된 나머지 데이터와 동일한 속성 정보를 갖는다. 만일 제7 데이터(DATA7)의 속성 정보가 캐시 버퍼1에 저장된 제1 매지 제4 데이터(DATA1~DATA4)의 속성 정보와 같은 경우, 제7 데이터(DATA7)는 캐시 버퍼1에 저장될 것이므로, 도 4의 실시 예와 동일한 형태가 되므로 상대적으로 늦게 입력된 제7 데이터(DATA7)이 먼저 저장되지 않을 것이다.
그러나, 제7 데이터(DATA7)의 속성 정보가 캐시 버퍼2에 저장된 데이터와 동일하므로, 만일 캐시 버퍼2가 먼저 플러시 되어 제7 데이터(DATA7)이 메모리 장치(100)에 저장되면, 무효 데이터로 취급되어야 하는 제1 데이터(DATA1)가 논리 어드레스0~논리 어드레스9(LA0~LA9)의 최신 데이터이자 유효 데이터로 취급되는 문제가 발생할 수 있다. 이 경우, 스토리지 장치(50)에 저장된 데이터의 신뢰성이 낮아질 수 있다.
따라서, 본 발명의 실시 예에 따르면, 스토리지 장치(50)는 쓰기 데이터와 동일한 논리 어드레스를 갖는 데이터가 이전에 캐시 버퍼들에 저장되어 있으면, 쓰기 데이터와 동일한 논리 어드레스를 갖는 데이터가 저장된 캐시 버퍼를 먼저 플러시 하는 것을 보장함으로써 데이터의 신뢰성에 문제가 발생하지 않을 수 있다.
도 6은 본 발명의 실시 예에 따른 스토리지 장치의 구조를 설명하기 위한 블록도이다.
도 6을 참조하면, 스토리지 장치(600)는 쓰기 동작 제어부(610), 버퍼 메모리 장치(620), 복수의 커맨드 리스트 저장부들(630) 및 동작 제어부(640)를 더 포함할 수 있다.
쓰기 동작 제어부(610)는 버퍼 제어부(611), 중복 데이터 써치부(612), 및 커맨드 생성부(613)를 더 포함할 수 있다.
버퍼 메모리 장치(620)는 캐시 버퍼1 및 캐시 버퍼2를 포함할 수 있다.
복수의 커맨드 리스트 저장부들(630)은 커맨드 리스트 저장부1 및 커맨드 리스트 저장부2를 포함할 수 있다.
커맨드 리스트 저장부1은 캐시 버퍼1에 저장된 데이터의 논리 어드레스에 관한 커맨드들을 저장할 수 있다. 커맨드 리스트 저장부2는 캐시 버퍼2에 저장된 데이터의 논리 어드레스에 관한 커맨드들을 저장할 수 있다.
버퍼 제어부(611)는 도 1을 참조하여 설명된 호스트(400)로부터 수신한 쓰기 데이터를 그 속성 정보에 따라 캐시 버퍼1 및 캐시 버퍼2 중 어느 하나의 캐시 버퍼에 저장할 수 있다. 실시 예에서, 속성 정보는, 쓰기 데이터가 핫 데이터 또는 콜드 데이터 중 어느 데이터에 해당하는지를 나타내는 정보일 수 있다. 또는 속성 정보는, 쓰기 데이터를 생성한 어플리케이션에 관한 정보일 수 있다. 또는 속성 정보는, 쓰기 데이터에 대한 엑세스 응답 속도에 관한 정보일 수 있다. 또는 속성 정보는, 쓰기 데이터에 대해 요구되는 신뢰도에 관한 정보를 포함할 수 있다.
중복 데이터 써치부(612)는 쓰기 데이터의 논리 어드레스와 동일한 어드레스를 갖는 데이터가 캐시 버퍼1 및 캐시 버퍼2에 저장되어 있었는지를 판단할 수 있다. 실시 예에서, 중복 데이터 써치부(612)는 쓰기 데이터가 저장된 캐시 버퍼를 제외한 나머지 캐시 버퍼만 써치할 수도 있다. 구체적으로, 중복 데이터 써치부(612)는 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 존재하는지 판단하기 위해 커맨드 리스트 저장부1 및 커맨드 리스트 저장부2를 써치할 수 있다. 또는 중복 데이터 써치부(612)는 복수의 커맨드 리스트 저장부들(630) 중 쓰기 데이터가 저장된 캐시 버퍼에 대응되는 커맨드 리스트 저장부를 제외한 나머지 커맨드 리스트 저장부에 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 존재하는지를 판단하기 위해 쓰기 데이터가 저장된 캐시 버퍼에 대응되는 커맨드 리스트 저장부를 제외한 나머지 커맨드 리스트 저장부를 써치할 수 있다.
중복 데이터 써치부(612)는 복수의 커맨드 리스트 저장부들(630)에 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 존재하는지 여부를 나타내는 중복 데이터 정보를 생성할 수 있다. 중복 데이터 써치부(612)는 생성된 중복 데이터 정보를 커맨드 생성부(613)에 제공할 수 있다.
커맨드 생성부(613)는 중복 데이터 정보를 기초로 쓰기 데이터의 논리 어드레스에 대응되는 커맨드를 생성하거나, 캐시 버퍼1 및 캐시 버퍼2 중 어느 하나의 캐시 버퍼에 저장된 데이터를 메모리 장치에 저장할 것을 지시하는 플러시 커맨드를 생성할 수 있다. 여기서 중복 데이터 정보는 복수의 커맨드 리스트 저장부들(630)에 저장된 커맨드들 중 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 저장된 커맨드 리스트 저장부에 관한 정보를 포함할 수 있다.
예를 들어, 커맨드 생성부(613)는 복수의 커맨드 리스트 저장부들(630)에 저장된 커맨드들 중 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 존재함을 나타내는 중복 데이터 정보에 응답하여, 캐시 버퍼1 및 캐시 버퍼2 중 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 저장된 커맨드 리스트 저장부에 대응되는 캐시 버퍼에 대한 플러시 커맨드를 생성하고, 동작 제어부(640)는 플러시 커맨드에 따라 캐시 버퍼1 및 캐시 버퍼2 중 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 저장된 커맨드 리스트 저장부에 대응되는 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장하는 프로그램 동작을 수행하도록 메모리 장치를 제어할 수 있다.
또는, 커맨드 생성부(613)는 복수의 커맨드 리스트 저장부들(630)에 저장된 커맨드들 중 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 부존재함을 나타내는 중복 데이터 정보에 응답하여, 쓰기 데이터의 논리 어드레스에 대응되는 커맨드를 생성할 수 있다. 동작 제어부(640)는 복수의 커맨드 리스트 저장부들(630) 중 쓰기 데이터가 저장된 캐시 버퍼에 대응되는 커맨드 리스트 저장부에 쓰기 데이터의 논리 어드레스에 대응되는 커맨드를 저장할 수 있다.
캐시 버퍼1 및 캐시 버퍼2에 각각 저장된 데이터는 메모리 장치에 포함된 복수의 메모리 블록들 중 서로 다른 메모리 블록에 저장될 수 있다. 예를 들어, 캐시 버퍼1에 저장된 데이터는 SLC방식으로 프로그램 되는 메모리 블록에 저장될 수 있고, 캐시 버퍼2에 저장된 데이터는 메모리 셀당 복수의 비트들을 저장하는 방식으로 프로그램 되는 메모리 블록에 저장될 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하기 위한 순서도이다.
도 7을 참조하면, S701단계에서, 메모리 컨트롤러는, 호스트로부터 쓰기 요청 및 쓰기 데이터를 수신할 수 있다. S703 단계에서, 메모리 컨트롤러는 복수의 커맨드 리스트 저장부들에 저장된 커맨드들 중 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 저장되어 있는지를 판단할 수 있다. 즉, 메모리 컨트롤러는 쓰기 데이터의 논리 어드레스와 동일한 논리 어드레스에 대응되는 데이터가 복수의 캐시 버퍼들에 쓰기 요청이 입력되기 전에 저장되어있었는지를 판단할 수 있다. 만일 쓰기 데이터의 논리 어드레스와 동일한 논리 어드레스에 대응되는 데이터가 복수의 캐시 버퍼들에 쓰기 요청이 입력되기 전에 저장되어있었다면, 중복 데이터가 존재하는 것이고, 쓰기 데이터의 논리 어드레스와 동일한 논리 어드레스에 대응되는 데이터가 복수의 캐시 버퍼들에 쓰기 요청이 입력되기 전에 저장되어 있지 않으면, 중복 데이터가 존재하지 않는 것이다.
S705단계에서, 메모리 컨트롤러는, 중복 데이터 즉, 쓰기 데이터의 논리 어드레스와 동일한 논리 어드레스에 대응되는 데이터가 저장된 캐시 버퍼에 저장된 데이터를 메모리 장치에 저장하는 플러시 커맨드를 생성하고, 쓰기 데이터의 논리 어드레스와 동일한 논리 어드레스에 대응되는 데이터가 저장된 캐시 버퍼에 저장된 데이터를 메모리 장치에 저장할 수 있다.
S707단계에서, 메모리 컨트롤러는, 쓰기 데이터의 속성에 따라 데이터를 복수의 캐시 버퍼들 중 어느 하나의 캐시 버퍼에 저장할 수 있다. 도 7에서 S707단계는 S705단계에서 플러시 동작을 수행한 뒤에 수행되는 것으로 도시되어 있으나, 다양한 실시 예에서, S707단계는 S703단계 이전에 수행될 수 있다.
S709단계에서, 메모리 컨트롤러는, 쓰기 데이터의 논리 어드레스에 관한 커맨드를 생성하고, 생성된 커맨드를 쓰기 데이터가 저장된 캐시 버퍼에 대응되는 커맨드 리스트 저장부에 저장할 수 있다.
도 8은 도 1의 메모리 컨트롤러의 다른 실시 예를 나타낸 도면이다.
도 8을 참조하면, 메모리 컨트롤러(800)는 프로세서(810), RAM(820), 에러 정정 회로(830), 호스트 인터페이스(840), ROM(850), 및 플래시 인터페이스(860)를 포함할 수 있다.
프로세서(810)는 메모리 컨트롤러(800)의 제반 동작을 제어할 수 있다. RAM(820)은 메모리 컨트롤러(800)의 버퍼 메모리, 캐시 메모리, 동작 메모리 등으로 사용될 수 있다. 예시적으로, 도 1을 참조하여 설명된 엑세스 제어부(210)는 프로세서(810)가 수행하는 펌웨어에 포함된 소프트 웨어의 형태로 RAM(820) 또는 ROM(850)에 저장될 수 있다. 도 1을 참조하여 설명된 사용자 정보 저장부(320)는 도 8의 실시 예와 같이 메모리 컨트롤러(800)에 포함된 RAM(820)일 수 있다.
ROM(850)은 메모리 컨트롤러(800)가 동작하는데 요구되는 다양한 정보들을 펌웨어 형태로 저장할 수 있다.
메모리 컨트롤러(800)는 호스트 인터페이스(840)를 통해 외부 장치(예를 들어, 호스트(400), 애플리케이션 프로세서 등)와 통신할 수 있다.
메모리 컨트롤러(800)는 플래시 인터페이스(860)를 통해 메모리 장치(100)와 통신할 수 있다. 메모리 컨트롤러(800)는 플래시 인터페이스(860)를 통해 커맨드(CMD), 어드레스(ADDR), 및 제어 신호(CTRL) 등을 메모리 장치(100)로 전송할 수 있고, 데이터(DATA)를 수신할 수 있다. 예시적으로, 플래시 인터페이스(860)는 낸드 인터페이스(NAND Interface)를 포함할 수 있다.
도 9는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 9를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 리드, 프로그램, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC (embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어 (Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin Transfer Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 10은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 10을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호를 주고 받고, 전원 커넥터(3002)를 통해 전원을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호는 USB (Universal Serial Bus), MMC (multimedia card), eMMC (embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어 (Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 11은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 11을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 스토리지 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 스토리지 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 쓰기 동작 제어부
300: 버퍼 메모리 장치
400: 호스트

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 장치;
    호스트로부터 수신한 데이터를 임시 저장하는 복수의 캐시 버퍼들을 포함하는 버퍼 메모리 장치; 및
    상기 호스트로부터 입력된 쓰기 요청에 응답하여, 상기 쓰기 요청에 대응되는 쓰기 데이터의 논리 어드레스와 동일한 논리 어드레스에 대응되는 데이터가 상기 복수의 캐시 버퍼들에 상기 쓰기 요청이 입력되기 전에 저장되어있었는지 여부에 따라 상기 복수의 캐시 버퍼들 중 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 데이터가 저장된 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장하도록 상기 버퍼 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러;를 포함하는 스토리지 장치.
  2. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 캐시 버퍼들에 각각 대응되고, 상기 복수의 캐시 버퍼들에 저장된 데이터의 논리 어드레스들에 대응되는 커맨드들을 각각 저장하는 복수의 커맨드 리스트 저장부들; 및
    상기 복수의 커맨드 리스트 저장부들에 상기 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 상기 쓰기 요청이 입력되기 전에 저장되어 있었는지 여부에 따라 상기 쓰기 데이터의 논리 어드레스에 대응되는 커맨드 또는 상기 복수의 캐시 버퍼들 중 어느 하나의 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장할 것을 지시하는 플러시 커맨드를 생성하는 호스트 컨트롤러; 및
    상기 플러시 커맨드 또는 상기 쓰기 데이터의 논리 어드레스에 대응되는 커맨드에 따라 상기 메모리 장치를 제어하는 동작 제어부;를 포함하는 스토리지 장치.
  3. 제 2항에 있어서, 상기 호스트 컨트롤러는,
    상기 쓰기 요청에 포함된 상기 쓰기 데이터의 속성 정보에 따라 상기 쓰기 데이터를 상기 복수의 캐시 버퍼들 중 어느 하나의 캐시 버퍼에 저장하는 버퍼 제어부;
    상기 복수의 커맨드 리스트 저장부들에 저장된 커맨드들 중 상기 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 존재하는지 여부에 관한 정보인 중복 데이터 정보를 생성하는 중복 데이터 써치부; 및
    상기 중복 데이터 정보를 기초로 상기 쓰기 데이터의 논리 어드레스에 대응되는 커맨드 또는 상기 복수의 캐시 버퍼들 중 어느 하나의 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장할 것을 지시하는 플러시 커맨드를 상기 동작 제어부에 제공하는 커맨드 생성부를; 포함하는 스토리지 장치.
  4. 제 3항에 있어서, 상기 중복 데이터 정보는,
    상기 복수의 커맨드 리스트 저장부들에 저장된 커맨드들 중 상기 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 저장된 커맨드 리스트 저장부에 관한 정보를 포함하는 스토리지 장치.
  5. 제 3항에 있어서, 상기 커맨드 생성부는,
    상기 복수의 커맨드 리스트 저장부들에 저장된 커맨드들 중 상기 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 존재함을 나타내는 상기 중복 데이터 정보에 응답하여, 상기 복수의 캐시 버퍼들 중 상기 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 저장된 커맨드 리스트 저장부에 대응되는 캐시 버퍼에 대한 플러시 커맨드를 생성하고,
    상기 동작 제어부는,
    상기 플러시 커맨드에 따라 상기 복수의 캐시 버퍼들 중 상기 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 저장된 커맨드 리스트 저장부에 대응되는 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장하는 프로그램 동작을 수행하도록 상기 메모리 장치를 제어하는 스토리지 장치.
  6. 제 3항에 있어서, 상기 커맨드 생성부는,
    상기 복수의 커맨드 리스트 저장부들에 저장된 커맨드들 중 상기 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 대응되는 커맨드가 부존재함을 나타내는 상기 중복 데이터 정보에 응답하여, 상기 쓰기 데이터의 논리 어드레스에 대응되는 커맨드를 생성하고,
    상기 동작 제어부는,
    상기 복수의 커맨드 리스트 저장부들 중 상기 쓰기 데이터가 저장된 캐시 버퍼에 대응되는 커맨드 리스트 저장부에 상기 쓰기 데이터의 논리 어드레스에 대응되는 커맨드를 저장하는 스토리지 장치.
  7. 제 3항에 있어서, 상기 속성 정보는,
    상기 쓰기 데이터가 핫 데이터 또는 콜드 데이터 중 어느 데이터에 해당하는지를 나타내는 정보인 스토리지 장치.
  8. 제 3항에 있어서, 상기 속성 정보는,
    상기 쓰기 데이터를 생성한 어플리케이션에 관한 정보를 포함하는 스토리지 장치.
  9. 제 3항에 있어서, 상기 속성 정보는,
    상기 쓰기 데이터에 대한 엑세스 응답 속도에 관한 정보를 포함하는 스토리지 장치.
  10. 제 3항에 있어서, 상기 속성 정보는, 상기 쓰기 데이터에 대해 요구되는 신뢰도에 관한 정보를 포함하는 스토리지 장치.
  11. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 캐시 버퍼들에 각각 저장된 데이터를 상기 복수의 메모리 블록들 중 서로 다른 메모리 블록들에 저장하도록 상기 버퍼 메모리 장치 및 메모리 장치를 제어하는 스토리지 장치.
  12. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 캐시 버퍼들 중 제1 캐시 버퍼에 저장된 데이터를 상기 메모리 블록들 중 메모리 셀당 1비트를 저장하는 방식으로 프로그램 되는 제1 메모리 블록에 저장하고, 상기 복수의 캐시 버퍼들 중 제2 캐시 버퍼에 저장된 데이터를 상기 메모리 블록들 중 메모리 셀당 복수의 비트들을 저장하는 방식으로 프로그램 되는 제2 메모리 블록에 저장하도록 상기 메모리 장치를 제어하는 스토리지 장치.
  13. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    호스트로부터 제공된 데이터 중 제1 속성을 갖는 데이터를 임시 저장하는 제1 캐시 버퍼;
    상기 호스트로부터 제공된 데이터 중 제2 속성을 갖는 데이터를 임시 저장하는 제2 캐시 버퍼;
    상기 제1 캐시 버퍼에 저장된 데이터의 논리 어드레스에 관한 커맨드들을 저장하는 제1 커맨드 리스트 저장부;
    상기 제2 캐시 버퍼에 저장된 데이터의 논리 어드레스에 관한 커맨드들을 저장하는 제2 커맨드 리스트 저장부; 및
    상기 제1 속성을 갖는 쓰기 데이터가 상기 호스트로부터 입력되면, 상기 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 관한 커맨드가 상기 제2 커맨드 리스트 저장부에 저장되어 있는지 여부에 따라 상기 제2 캐시 버퍼에 임시 저장된 데이터를 상기 메모리 장치에 저장하도록 상기 메모리 장치를 제어하는 쓰기 동작 제어부;를 포함하는 메모리 컨트롤러.
  14. 제 13항에 있어서, 상기 쓰기 동작 제어부는,
    상기 쓰기 데이터를 상기 제1 캐시 버퍼에 저장하고, 상기 쓰기 데이터의 논리 어드레스에 관한 커맨드를 상기 제1 커맨드 리스트 저장부에 저장하는 메모리 컨트롤러.
  15. 제 13항에 있어서, 상기 쓰기 동작 제어부는,
    상기 쓰기 데이터의 논리 어드레스와 같은 논리 어드레스에 관한 커맨드가 상기 제2 커맨드 리스트 저장부에 저장되어 있으면, 상기 제2 캐시 버퍼에 임시 저장된 데이터를 상기 메모리 장치에 저장하는 프로그램 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  16. 제 15항에 있어서, 상기 쓰기 동작 제어부는,
    상기 프로그램 동작이 완료되면, 상기 제2 캐시 버퍼 및 제2 커맨드 리스트 저장부를 초기화 하는 메모리 컨트롤러.
  17. 제 13항에 있어서, 상기 제1 속성을 갖는 데이터는,
    핫 데이터이고,
    제2 속성을 갖는 데이터는,
    콜드 데이터인 메모리 컨트롤러.
  18. 제 13항에 있어서, 상기 제1 속성을 갖는 데이터와 상기 제2 속성을 갖는 데이터는,
    서로 다른 어플리케이션으로부터 생성된 데이터인 메모리 컨트롤러.
  19. 제 13항에 있어서, 상기 제1 속성을 갖는 데이터는,
    상기 제2 속성을 갖는 데이터보다 상대적으로 높은 신뢰성이 요구되는 데이터인 메모리 컨트롤러.
  20. 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    호스트로부터 입력된 데이터의 속성에 따라 복수의 캐시 버퍼들 중 어느 하나의 캐시 버퍼에 상기 데이터를 임시 저장하는 단계; 및
    상기 어느 하나의 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장하기 전에 상기 어느 하나의 캐시 버퍼를 제외한 나머지 캐시 버퍼들 중 상기 데이터의 논리 어드레스와 같은 논리 어드레스를 갖는 데이터가 저장된 캐시 버퍼에 저장된 데이터를 상기 메모리 장치에 저장하도록 상기 메모리 장치를 제어하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
KR1020200132222A 2020-10-13 2020-10-13 스토리지 장치 및 그 동작 방법 KR20220048869A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200132222A KR20220048869A (ko) 2020-10-13 2020-10-13 스토리지 장치 및 그 동작 방법
US17/225,505 US11693589B2 (en) 2020-10-13 2021-04-08 Storage device using cache buffer and method of operating the same
CN202110670722.8A CN114356209A (zh) 2020-10-13 2021-06-17 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200132222A KR20220048869A (ko) 2020-10-13 2020-10-13 스토리지 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20220048869A true KR20220048869A (ko) 2022-04-20

Family

ID=81078961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200132222A KR20220048869A (ko) 2020-10-13 2020-10-13 스토리지 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11693589B2 (ko)
KR (1) KR20220048869A (ko)
CN (1) CN114356209A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220048869A (ko) * 2020-10-13 2022-04-20 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
CN116027988B (zh) * 2023-03-22 2023-06-23 电子科技大学 用于存储器的损耗均衡方法及其芯片控制器的控制方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530850A (en) * 1993-10-25 1996-06-25 International Business Machines Corporation Data storage library array with log-structured file system which allows simultaneous write and garbage collection
US6412045B1 (en) * 1995-05-23 2002-06-25 Lsi Logic Corporation Method for transferring data from a host computer to a storage media using selectable caching strategies
US6185521B1 (en) * 1996-02-16 2001-02-06 Emc Corporation System and method for emulating mainframe channel programs by open systems computer systems
US5778442A (en) * 1996-03-25 1998-07-07 Oracle Corporation Method and apparatus for buffering data in a computer system
US20030212865A1 (en) * 2002-05-08 2003-11-13 Hicken Michael S. Method and apparatus for flushing write cache data
KR101257848B1 (ko) * 2005-07-13 2013-04-24 삼성전자주식회사 복합 메모리를 구비하는 데이터 저장 시스템 및 그 동작방법
KR100874702B1 (ko) * 2006-10-02 2008-12-18 삼성전자주식회사 플래시 메모리 파일 시스템을 효율적으로 관리하기 위한장치 드라이버 및 방법
US8117396B1 (en) * 2006-10-10 2012-02-14 Network Appliance, Inc. Multi-level buffer cache management through soft-division of a uniform buffer cache
TWI368224B (en) * 2007-03-19 2012-07-11 A Data Technology Co Ltd Wear-leveling management and file distribution management of hybrid density memory
US8549222B1 (en) * 2008-02-12 2013-10-01 Netapp, Inc. Cache-based storage system architecture
US8959280B2 (en) * 2008-06-18 2015-02-17 Super Talent Technology, Corp. Super-endurance solid-state drive with endurance translation layer (ETL) and diversion of temp files for reduced flash wear
KR101474344B1 (ko) 2008-07-11 2014-12-18 시게이트 테크놀로지 엘엘씨 캐시 플러시 제어 방법 및 이를 이용한 데이터 저장 시스템
US8135926B1 (en) * 2008-10-21 2012-03-13 Nvidia Corporation Cache-based control of atomic operations in conjunction with an external ALU block
KR101631162B1 (ko) 2009-06-11 2016-06-17 삼성전자주식회사 플래시 메모리를 구비하는 저장 장치 및 이의 데이터 저장 방법
US9026737B1 (en) * 2011-06-29 2015-05-05 Emc Corporation Enhancing memory buffering by using secondary storage
KR101374065B1 (ko) * 2012-05-23 2014-03-13 아주대학교산학협력단 칩 레벨 평행 플래시 메모리를 위한 정보 분별 방법 및 장치
WO2014047159A1 (en) * 2012-09-21 2014-03-27 Violin Memory Inc. Write cache sorting
KR101481633B1 (ko) * 2013-07-03 2015-01-15 아주대학교산학협력단 플래시 메모리 기반 세가지 상태를 가지는 버퍼 관리 장치 및 방법
US9317204B2 (en) * 2013-11-14 2016-04-19 Sandisk Technologies Inc. System and method for I/O optimization in a multi-queued environment
US9715455B1 (en) * 2014-05-05 2017-07-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Hint selection of a cache policy
KR102222445B1 (ko) * 2015-01-26 2021-03-04 삼성전자주식회사 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
KR20160132204A (ko) * 2015-05-07 2016-11-17 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102356523B1 (ko) * 2015-08-04 2022-02-03 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10514848B2 (en) * 2015-09-28 2019-12-24 Beijing Lenovo Software Ltd. Data storage method for selectively storing data in a buffer preset in a memory of an electronic device or an inherent buffer in an SSD
US10303372B2 (en) * 2015-12-01 2019-05-28 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
KR20170130011A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 캐시 메모리를 포함하는 서버 장치 및 그것의 동작 방법
KR102611292B1 (ko) * 2016-06-22 2023-12-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10733100B2 (en) * 2017-06-12 2020-08-04 Western Digital Technologies, Inc. Method and apparatus for classifying and buffering write commands
KR20190083148A (ko) * 2018-01-03 2019-07-11 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US10725686B2 (en) * 2018-09-28 2020-07-28 Burlywood, Inc. Write stream separation into multiple partitions
KR20220009523A (ko) * 2020-07-15 2022-01-25 삼성전자주식회사 스토리지 컨트롤러, 및 스토리지 컨트롤러의 동작 방법
KR20220048869A (ko) * 2020-10-13 2022-04-20 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US11693589B2 (en) 2023-07-04
US20220113900A1 (en) 2022-04-14
CN114356209A (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US20210365372A1 (en) Memory controller and method of operating the same
US11543986B2 (en) Electronic system including host, memory controller and memory device and method of operating the same
US11853202B2 (en) Memory system performing garbage collection operation by exchanging information related to garbage collection with host and method of operating the memory system
KR20210144180A (ko) 스토리지 장치 및 그 동작 방법
KR20210126984A (ko) 스토리지 장치 및 그 동작 방법
US11726706B2 (en) Storage device and method of operating the same
KR102701111B1 (ko) 메모리 컨트롤러 및 그 동작 방법
US11544184B2 (en) Storage device and method of operating the same for processing a trim request of host
KR20210123884A (ko) 스토리지 장치 및 그 동작 방법
KR20220059266A (ko) 스토리지 시스템
KR20220023598A (ko) 메모리 컨트롤러 및 그 동작 방법
US11693589B2 (en) Storage device using cache buffer and method of operating the same
US11561712B2 (en) Storage device and method of operating the same
US11734167B2 (en) Storage device and method for updating meta slice including map chunks stored in nonvolatile memory device according to journal entries
KR102569823B1 (ko) 스토리지 장치 및 그 동작 방법
KR20210154401A (ko) 스토리지 장치 및 그 동작 방법
US11836370B2 (en) Storage device and operating method thereof
US11625178B2 (en) Storage device and method of operating the same
US11789650B2 (en) Storage device and method of operating the same
KR102714850B1 (ko) 메모리 장치 및 그 동작 방법
US20210318952A1 (en) Storage device and method of operating the same
US20210357318A1 (en) Memory controller and method of operating the same
KR20230038971A (ko) 스토리지 장치 및 그 동작 방법
KR20220169397A (ko) 컴퓨팅 시스템 및 그 동작 방법
KR20240129456A (ko) 저장 장치 및 그 동작 방법