JP2000268006A - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム

Info

Publication number
JP2000268006A
JP2000268006A JP11068434A JP6843499A JP2000268006A JP 2000268006 A JP2000268006 A JP 2000268006A JP 11068434 A JP11068434 A JP 11068434A JP 6843499 A JP6843499 A JP 6843499A JP 2000268006 A JP2000268006 A JP 2000268006A
Authority
JP
Japan
Prior art keywords
cache
memory
data
processor
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11068434A
Other languages
English (en)
Inventor
Shinobu Koseki
忍 小関
Takeshi Kamimura
健 上村
Kenichi Kobayashi
健一 小林
Kazuhiro Sakasai
一宏 逆井
Tsutomu Hamada
勉 浜田
Masao Funada
雅夫 舟田
Keiji Fujimagari
啓志 藤曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP11068434A priority Critical patent/JP2000268006A/ja
Priority to US09/517,624 priority patent/US6651139B1/en
Publication of JP2000268006A publication Critical patent/JP2000268006A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】本発明は、複数のプロセッサとそれら複数のプ
ロセッサにより共有された光バスを持つマルチプロセッ
サシステムに関し、キャッシュ制御を簡単化し、ハード
ウェア量の削減とメモリアクセス処理時間の短縮化を図
る。 【解決手段】共有メモリ１６と、共有メモリ１６に接続
されたキャッシュメモリ１５と、キャッシュメモリ１５
が接続された光バス１３と、光バス１３に接続されその
光バス１３を介在させてキャッシュメモリ１５をアクセ
スする複数のプロセッサ１１ａ，１１ｂ，１１ｃ，１１
ｄとを備えた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数のプロセッサ
とそれら複数のプロセッサにより共有された共有メモリ
を持つマルチプロセッサシステムに関する。
【０００２】
【従来の技術】近年のプロセッサ技術の進歩によって、
プロセッサ内部の処理速度が飛躍的に向上してきている
反面、メモリやバスの動作速度の向上はプロセッサの性
能向上に比べて低く、プロセッサとメモリとの間のデー
タ転送速度がコンピュータシステム全体の性能を左右す
るようになってきている。また近年のコンピュータシス
テムの高速化、多機能化への要求と共に、システム構成
としてマルチプロセッサ構成にすることが必須となって
いる。マルチプロセッサシステムでは、プロセッサ間で
データの通信を行いながら並列してプロセスを実行す
る。データの通信用に全てのプロセッサから参照される
共有メモリを用いる方式は、システム構成が比較的単純
となるため、用いられることが多い。共有メモリを用い
たマルチプロセッサシステムについては、例えば文献
「並列コンピュータ」（天野英晴著、１９９６年、昭晃
堂）に詳しい。この方式においては、共有バスに複数の
プロセッサや共有メモリ、あるいは他のＩ／Ｏデバイス
などを接続する。そして共有メモリ上のデータを複数の
プロセッサやＩ／Ｏデバイスが適宜読み書きしながら並
列処理を行う。このような共有バス型の構成をとると、
バスの転送バンド幅やシステム中に発生するバストラフ
ィック頻度、あるいはメモリのアクセスレイテンシなど
により、システムの処理能力が左右される。
【０００３】バスボトルネックを解決する方法として、
図２１に示した、特開平３−１７６７５４号公報に記載
されているマルチプロセッサシステムが挙げられる。こ
こに示されたマルチプロセッサシステムにおいては、共
有メモリを、異なる連続したアドレス領域を割り当てた
モジュールに分け、全てのプロセッサと共有メモリモジ
ュールのいずれか一つとに接続された複数のバスを設
け、プロセッサからのアクセス要求を分散してバス競合
を削減しようとするものである。
【０００４】また、メモリアクセスのボトルネックを解
決する一つの方法として、各プロセッサに高速のローカ
ルキャッシュを付加し、できるだけ多くのメモリアクセ
スをプロセッサとキャッシュメモリ間でローカルに処理
して共有バスの使用を少なくする方法も広く用いられて
いる。こうすることでアクセスタイムの長い共有メモリ
までアクセスに行かなければならない確率が大きく減少
し、メモリアクセスの平均レイテンシ時間を改善でき
る。
【０００５】さらに、図２２に示した、特開平８−３３
９３５３号公報に開示された例のように、バスの転送バ
ンド幅を上げるために同種類のバスを複数持ち、複数の
バッファを通して共有メモリにアクセスする方法も提案
されている。これはアクセスタイムの遅いメモリへの書
き込みに際し、一旦データを空いているバッファに書き
込んで、プロセッサが次の処理に移れるようにしたもの
である。通常は、メモリへのデータ書き込みにかかる
間、プロセッサはウェイト状態にあるが、複数のバッフ
ァ領域を活用することで処理速度の遅いメモリに律則さ
れることのないシステムを構築できる。
【０００６】ここでいうバッファは、先に挙げた例のキ
ャッシュメモリとは役割の異なるものである。この公報
中の記載によると、バッファは共有メモリへ読み書きす
るデータを一時的に格納する場所であり、処理速度の違
うプロセッサとメモリの間をつなぐことが目的である。
したがってバッファに書き込まれたデータは、プロセッ
サの読み出し要求の場合はメモリからプロセッサへ、プ
ロセッサの書き込み要求の場合はプロセッサからメモリ
への受け渡しに利用される。すなわち、このバッファ
は、キャッシュメモリのような、共有メモリにあるデー
タの写しを貯えておき、プロセッサからの読み出し要求
に対して直接応答するといった役割りを担うものではな
い。一方、キャッシュメモリは、共有メモリにあるデー
タの写しを格納し、頻繁にプロセッサから読み書きされ
る点が異なる。一般に、キャッシュメモリには、プロセ
ッサの速度に見合ったアクセスタイムを持つメモリが採
用されることが多い。
【０００７】
【発明が解決しようとする課題】しかしながら、いずれ
の方式も以下に述べるような問題がある。特開平３−１
７６７５４号公報に示した例（図２１参照）のように、
複数のバスを持つ方式では、バスの実装面積がバスの数
だけ増えてしまう。バスに接続されるＩＣのピン数が動
作速度に与える影響は大きく、ピン数が増えるほど動作
速度が低くなったり、実装や設計が困難になるという傾
向がある。またバスの動作速度が上がると電磁輻射によ
るＥＭＣノイズや伝送遅延等が無視できなくなり、新た
な問題が生ずる。
【０００８】また、ローカルキャッシュを付加すること
による問題もある。この点に関し、図２３を参照して説
明する。図２３では４つのプロセッサユニット１０１ａ
〜１０１ｄが共通バス１０３に接続されて共有メモリ１
０４にアクセスできる状態を示している。プロセッサユ
ニット１０１ａ〜１０１ｄは各々ローカルキャッシュ１
０２ａ〜１０２ｄを持っている。今、共有メモリ１０４
の同じアドレスのデータを２つのプロセッサ１０１ａ，
１０１ｂが読み込んだとする。読み込んだデータはそれ
ぞれ各プロセッサ１０１ａ，１０１ｂのキャッシュ１０
２ａ，１０２ｂにコピーする。次にプロセッサ１０１ａ
がある演算によりこのキャッシュデータを書き換えたと
する。すなわち、これは元の共有メモリ１０４上のその
アドレスのデータを書き換えたことに相当する。すると
プロセッサ１０１ｂが読み込み、キャッシュ１０２ｂに
置いたデータは、もはや正しいデータでは無くなる。し
たがって再びプロセッサ１０１ｂが同じアドレスのデー
タを読み込むためには、再び共有メモリ１０４からデー
タを読み出して来なければならない。つまり、プロセッ
サ１０１ａがキャッシュデータを書き換えた時、その情
報を他のキャッシュに対して通知し、他のキャッシュで
はそのデータを破棄するような手続きを行わなければな
らない。このようなキャッシュのコヒーレンシを保つた
めのプロトコルはいろいろと提案されている。この分野
に関しては、例えば文献「共有記憶型並列システムの実
際」（鈴木則久、清水茂則、山内長承共著、１９９３
年、コロナ社）に詳しい。一般には、キャッシュ上のデ
ータの状況を記録するテーブルを保持し、そのテーブル
を参照しながら一致性を制御するディレクトリ方式か、
あるいは、共有バス上を流れるメモリアクセスをすべて
監視し、必要に応じてローカルキャッシュに対する制御
を行うスヌープキャッシュ方式が用いられている。しか
し、これらは複雑な制御が必要となるばかりでなく、ハ
ードウエアへの実装規模が大きくなるという問題があ
る。
【０００９】さらに、バスボトルネックを解消するため
にデータバスを複数個持つ場合には、その処理がさらに
複雑になる。ディレクトリ方式、スヌープキャッシュ方
式のいずれの場合でも、全てのメモリアクセスを監視し
てキャッシュの状態を正確に把握しなければならない。
データの通り道が一つの場合はそこに流れるメモリアク
セス情報を監視すればよいが、通り道が複数になるとそ
のすべてを監視すると共に、お互いのメモリアクセスが
整合性を保つようにする必要がある。バスが一つの場合
は同じアドレスに対して他のプロセッサが同時にアクセ
スすることはバスが空いていないためできないが、バス
が複数ある場合は異なるバスを使って同じアドレスにア
クセス要求を出すことも考えられる。あるプロセッサが
演算処理の結果である共有メモリ上のデータを置き換え
るときは、バスを獲得してメモリを書き換える動作を行
う前に、そのアドレスに対するデータが他のプロセッサ
によって読み出しあるいは書き込みがされていないこと
を確認しなければならない。このように、複数のバスが
あった場合にはメモリアクセスの整合性やキャッシュの
同期処理を行わなくてはならず、キャッシュ制御がさら
に複雑になる。
【００１０】特開平８−３３９３５３号公報（図２２）
においてはバッファメモリを共有メモリとバスの間に置
いているが、同じデータを何回も読み出すと行ったキャ
ッシュ機能は備えていない。また、バッファ制御部にキ
ャッシュ機能を具備したとしても、いずれにせよ全ての
メモリアクセスがバス上を流れることになり、たとえア
クセスタイムの速いメモリをキャッシュに使ってもバス
の動作速度が律則となってアクセスタイムが遅くなって
しまうという問題がある。さらに、従来の電気配線によ
るバスを使った場合、バスの実装面積が大きくなるとい
ったハードウェア設計の問題、あるいはＥＭＣノイズの
問題や伝送遅延の問題が無視できないため、従来の電気
配線によるバスの限界を避けることができない。
【００１１】本発明は、上記事情に鑑み、複数のプロセ
ッサと共有メモリとを備えたマルチプロセッサシステム
において、キャッシュ制御を簡単化し、ハードウェア量
の削減とメモリアクセス処理時間の短縮化を図ることを
目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成する本発
明のマルチプロセッサシステムは、共有メモリと、その
共有メモリに接続されたキャッシュメモリと、そのキャ
ッシュメモリが接続された光相互結合網と、その光相互
結合網に接続されその光相互結合網を介在させて上記キ
ャッシュメモリをアクセスする複数のプロセッサとを備
えたことを特徴とする。
【００１３】ここで、上記本発明のマルチプロセッサシ
ステムは、上記キャッシュメモリを複数備えたものであ
ってもよいが、その場合は、これら複数のキャッシュメ
モリは、共有メモリの、相互に異なるアドレスに対する
データの写しを格納するものであることが必要である。
【００１４】また、上記本発明のマルチプロセッサシス
テムにおいて、上記光相互結合網は、複数種類の光信号
の同時伝送が可能なものであることが好ましく、また上
記光相互結合網は、キャッシュメモリが発信した信号を
複数のプロセッサに向けてブロードキャスト可能なもの
であることも好ましい形態である。
【００１５】さらに、上記本発明のマルチプロセッサシ
ステムにおいて、上記キャッシュメモリは、複数のポー
トで上記光相互結合網と接続されてなるものであること
が好ましく、その場合に、上記光相互結合網は、複数種
類の光信号の同時伝送が可能なものであって、上記キャ
ッシュメモリは、上記光相互結合網の、同時伝送可能な
光信号の種類の数と同数のポートでその光相互結合網と
接続されてなるものであることがさらに好ましい。
【００１６】
【発明の実施の形態】以下本発明の実施形態について説
明する。
【００１７】図１は複数のプロセッサとひとつの共有メ
モリがキャッシュメモリを介してひとつの光バスに接続
していることを示す、本発明のマルチプロセッサシステ
ムの一実施形態の概略構成図である。それぞれのプロセ
ッサ１１ａ，１１ｂ，１１ｃ，１１ｄに入出力する電気
信号は、それぞれバスインターフェース１２ａ，１２
ｂ，１２ｃ，１２ｄを通して光バス１３内に伝播され
る。この光バス１３は、本発明にいう光相互結合網の一
例である。ここで、バスインターフェース１２ａ，１２
ｂ，１２ｃ，１２ｄは、それぞれが図２に示すバスイン
ターフェース１２のように、レベルシフタ２３、レーザ
ーダイオードドライバ２４、レーザーダイオード２５か
らなる電気−光変換部２１と、フォトダイオード２８、
アンプ２７、レベルシフタ２６からなる光−電気変換部
２２とを備えている。光バス１３は光信号を対向面に具
備した受信部に伝播する機能を持っている。光バスの、
プロセッサモジュールとの対向面には、メモリモジュー
ルが接続されており、バスインターフェースを通じて電
気に変換された信号がメモリに送られる。共有メモリに
は、大容量化が容易なダイナミックランダムアクセスメ
モリ（ＤＲＡＭ）を用いることが一般的である。しかし
ＤＲＡＭはプロセッサの動作速度に比べてアクセスタイ
ムが遅く、システム全体の動作速度の律則になってしま
うので、アクセスタイムの向上を図るために、キャッシ
ュメモリ１５を光バスと共有メモリとの間に挿入する。
また図１には示していないが、プロセッサ同士の信号の
やり取りやメモリアクセスの競合を回避するためのアー
ビトレーションを行うアービタ部も具備している。また
キャッシュメモリ１５は、後述する図９に示すように、
スタティックランダムアクセスメモリ（ＳＲＡＭ）など
からなるデータ記憶部１５１と、キャッシュに格納され
ているデータのアドレス情報を保持するキャッシュテー
ブル１５２とからなる。また本実施形態では光バス１３
を矩形で示したが、形はこれに限るものではなく、楕円
形や多角形などでも構わない。また、光ファイバや光ス
イッチ等を用いて個々のモジュールを接続することによ
っても実現できる。またプロセッサとメモリと光バスは
同一の面上にある必要もない。またスターカプラ形式に
なっていても構わない。
【００１８】次に、複数のプロセッサの並列動作につい
て説明する。各プロセッサは並列にプログラムを実行
し、演算結果を随時メモリに書き出していく。共有メモ
リ上のあるデータを読み出した際に、頻繁に参照される
データはアクセスタイムのかかる共有メモリにいちいち
アクセスすると効率が悪いので、より高速動作が可能な
キャッシュメモリにデータの写しを置く。このキャッシ
ュメモリとしてＳＲＡＭを使うのが一般的であるが、高
速に動作するメモリならばＳＲＡＭに限るものではな
い。今プロセッサ１１ａが共有メモリ１６からデータを
読み出し、それをキャッシュ１５にコピーしたものとす
る。そのとき、キャッシュ１５内のキャッシュテーブル
に、コピーを置いたアドレスを記録しておく。すると次
に別のプロセッサ１１ｂが同じデータを必要としたとき
にはキャッシュテーブルを参照してキャッシュ１５にあ
るデータを読み出せばいいので、効率の良いデータ取得
が可能になる。また、プロセッサ１１ｃの演算結果をプ
ロセッサ１１ｄに渡す場合を考える。この場合は一旦演
算結果をキャッシュ１５に書き込む。そしてプロセッサ
１１ｄがそのデータを参照すると共に、必要に応じて共
有メモリ１６にもデータを書き込めば、キャッシュが別
のデータの写しに置き換わった場合でも後々参照でき
る。これらの動作の中では、共有メモリのデータをキャ
ッシュに移すときに、同じデータの写しが複数作られな
いようにすることが重要である。例えば従来のスヌープ
キャッシュ方式のプロセッサシステムにおいては、図２
３に示すように、プロセッサの近くにローカルキャッシ
ュを置き、高速データアクセスを実現している。しかし
この場合は各プロセッサにローカルキャッシュを設ける
ため、同じアドレスを持った共有メモリのデータの写し
が複数できる可能性がある。そして、その内の一部だけ
がプロセッサの演算結果により書き換わり、他の写しと
不一致の状態になることがある。その場合は直ちに他の
写しを無効にすることを各プロセッサに通達する必要が
あり、そのためにバス上に流れる全てのメモリアクセス
を監視する必要がある。しかし本発明では同じデータの
写しが複数できることはないので、このキャッシュのコ
ヒーレンシ処理を行う必要がない。一方、図１に示す実
施形態では、全てのメモリアクセスがバスを流れるとい
う、バストラフィックが増加する問題が考えられるが、
光信号を使った高速データ伝送が可能であるので、シス
テムの全体性能を低下させることもなく、またＥＭＣノ
イズやデータ遅延も低減される。
【００１９】次に、光バス中の伝送チャネル種類を複数
用いた、多重通信を可能とする実施形態について説明す
る。例えば図３に示すように、レベルシフタ２３，２６
に光信号レベル制御部２９を設け、任意の光強度で信号
をやり取りできるようにする。すると光の加算性、非干
渉性によって複数の信号を同時に双方向にも同方向にも
通信できるので、マルチプロセッサシステムでバスの競
合によるプロセッサの遊休時間を減少させることができ
る。ここで、光信号の種類は光の強度変調に限るもので
はなく、信号ごとに偏光を変えてもよいし、波長を変え
てもよいことはもちろんである。
【００２０】次に、ブロードキャストを可能とする実施
形態について説明する。本実施形態では、図４に示すよ
うに、レーザーダイオード４１から光バス１３への光入
射部に拡散板４２を設け、光信号を広い角度で拡散させ
ると光信号は光出射部へブロードキャストされ、対向す
る面の全ての受光部で均等に信号を受信することができ
るようになる。信号の送信先に伝送することをあらかじ
めアービトレーションにより決定、通知しておけば、任
意の希望の送信先に信号を送ることができる。このよう
に、レーザーダイオード４１からの光信号を拡散板４２
を通して光バス１３へ入射することで、光結合部のアラ
イメントの制限が緩く、ユーザーが簡単にモジュールを
抜き差しできるという利点がある。よってメモリモジュ
ールやプロセッサモジュールを新たに追加したり、除去
することが容易に可能で、システムの柔軟性を高める効
果がある。またこれは多重通信の場合も同様であり、送
る信号の種類（強度、偏光、波長など）をあらかじめ通
知しておけば、図４に示したように、受光するフォトダ
イオード４３の前に信号選択機能を持ったフィルタ４４
を設けることにより、必要な信号のみ選択することが可
能である。強度多重の場合は、フィルタに多値強度認識
機能が備わっていれば良い。よって、光スイッチや光フ
ァイバーを用いるより、簡単な構成で光バスを実現する
ことができる。
【００２１】次に、光バスとキャッシュメモリと共有メ
モリの接続形態に特徴を有する実施形態について説明す
る。以下に説明する実施形態は、キャッシュメモリと光
バスが少なくとも２つ以上のポートで接続することを特
徴とする。例えば図１にあるように、一つの共有メモリ
１６とマルチポートを持つ一つのキャッシュメモリ１５
からメモリモジュールを構成し、そのメモリモジュール
が光バスに接続している形態でも構わない。また図５に
示したように、マルチポートを持つ一つのキャッシュメ
モリ１５ａと複数の共有メモリ１６ａとから一つのメモ
リモジュールを構成し、これと同様に、マルチポートを
持つ一つのキャッシュメモリ１５ｂと複数の共有メモリ
１６ｂとから一つのメモリモジュールを構成し、そのよ
うな複数のメモリモジュールが光バスに接続する形態で
もよい。また図６に示したように、一つのキャッシュメ
モリ１５ａと一つの共有メモリ１６ａとから一つのメモ
リモジュールを構成し、これと同様に一つのキャッシュ
メモリ１５ｂと一つの共有メモリ１６ｂとから一つのメ
モリモジュールを構成し、そのような複数のメモリモジ
ュールが光バスに接続する形態でもよい。また図７に示
したように、マルチポートを持つ一つのキャッシュメモ
リ１５と複数の共有メモリ１６ａ，１６ｂとから一つの
メモリモジュールを構成し、そのメモリモジュールが複
数のポートで光バス１３に接続する形態でもよい。また
図８に示したように、複数のキャッシュメモリ１５ａ，
１５ｂとマルチポートを持つ一つの共有メモリ１６から
メモリモジュールを構成し、キャッシュメモリの数と同
数のポートで光バスに接続する形態でも構わない。この
ような構成にした場合、共有メモリの特定のアドレスに
対応するデータの写しは複数作らないことが重要であ
る。図８の実施形態においてこれを実現するには、例え
ば各キャッシュメモリに格納されるデータに対応する共
有メモリのアドレス空間が重ならないような割付をすれ
ばよい。
【００２２】以上のように、複数のポートを持つこと
で、ポートが一つのプロセッサにより使われている場合
に、他のプロセッサのメモリアクセス待ち時間を減らす
ことができる。上述の実施形態ではメモリポートの数が
２つまたは４つの例を示したが、より効果的にはプロセ
ッサの数と同じかそれ以上であるとプロセッサの待ち時
間が少なくなり、より処理速度が向上する。また、従来
の、プロセッサの近くにローカルキャッシュを持つ構成
の場合（図２２参照）は、共有メモリの同じアドレスに
対するコピーが複数できるが、本発明ではそれが無いた
めに、メモリ領域を効率的に使うことができる。また本
発明ではスヌープキャッシュを行うためのハード部が必
要ないので、実装コストも安くなる。
【００２３】次に、光バス内を伝播する光の多重度とメ
モリポートの数に関して説明する。多重通信を行う際に
は、送信に使う信号の種類をアービトレーションにより
あらかじめ決定する必要があるが、多重通信の多重度と
メモリポートの数を等しくすることにより、アービトレ
ーションの処理時間を減らすことができる。すなわち、
仮に光の多重度とメモリポートの数をいずれも２とし、
それをそれぞれ光信号１、光信号２、メモリポート１、
メモリポート２とする。光信号１は常にメモリポート１
に対する通信で使われるものとし、光信号２は常にメモ
リポート２に対する通信で使われるものとする。このよ
うにすることで、通信に関するアービトレーションの
内、通信先のメモリアドレスが決定すれば、それと同時
に使用する光信号の種類も決まるので、アービトレーシ
ョンの処理時間が減る。また、メモリ受光部において
も、必要な信号を抽出するフィルターは単機能のもので
よいので、コスト削減にも繋がる。
【００２４】次に、処理時間削減の効果を従来例と比較
しながら説明する。
【００２５】以下の説明は、本発明例については図９に
示す構成のマルチプロセッサシステム、従来例について
は、図１０に示す構成のマルチプロセッサシステムを前
提とする。ただし、いずれもバスインターフェースにつ
いては図示省略されている。図９の本発明例と図１０の
従来例との主な相違点は、本発明例（図９）では光バス
１３が用いられているのに対し従来例（図１０）では電
気バス１３０が用いられている点、および、本発明例
（図９）では、キャッシュ１５が共有メモリ１６側に配
置されているのに対し、従来例（図１０）では、プロセ
ッサ１１ａ，１１ｂ側に、各プロセッサ１１ａ，１１ｂ
それぞれに対応する各キャッシュ１５ａ，１５ｂが配置
されている点である。
【００２６】図１１，図１２はある単一のプロセッサＰ
ａから共有メモリ上のアドレスＸ番地にあるデータの読
み出し要求を出したときの処理ステップを示した図であ
り、図１１は本発明例、図１２は従来例を示す。読み出
し要求が出ると（ステップ（１））、そのデータがまず
キャッシュＣに存在するかどうかを、キャッシュテーブ
ルを参照することによって確認する（ステップ
（２））。データが存在する（ＨＩＴ）場合は、そのキ
ャッシュＣからプロセッサＰａにデータが出力される
（ステップ（５））。一方、キャッシュＣにデータが存
在しない（ＭＩＳＳ）場合は、共有メモリＭからキャッ
シュＣへ該当データがコピーされる（ステップ
（３））。そしてその情報をキャッシュテーブルに書き
込み（ステップ（４））、キャッシュＣからプロセッサ
Ｐａへデータが出力される（ステップ（５））。
【００２７】図１２のケース（従来例）では、読み出し
要求（ステップ（１））のあと、他のキャッシュテーブ
ルを参照するスヌープ動作を実行する（ステップ
（６））ことが必要となる。したがって従来例の場合
は、先ずは、このスヌープ動作を実行する必要がある
分、同一の処理に対する処理時間が増す結果となる。
【００２８】また、図１１のケース（本発明例）では、
キャッシュＣ上にデータが存在するかしないかいに拘わ
らずバスが駆動される。しかし本発明におけるバスは光
信号を用いて伝送を行うので電気配線によるバスより高
速伝送が可能なため、信号伝送速度の律則とはならな
い。一方図１２のケース（従来例）では、キャッシュＣ
ａ上にデータが存在する場合は伝送速度の遅い電気バス
を駆動しないので高速読み出しが可能であるが、キャッ
シュＣａ上にデータが存在しない場合は共有メモリＭか
らデータを読み出すことになるので、伝送速度の遅い電
気バスが高速読み出しの律則になる。
【００２９】次にある単一のプロセッサＰａが共有メモ
リＭのＸ番地にデータを書き込む場合を図１３（本発明
例）および図１４（従来例）によって説明する。プロセ
ッサＰａから書き込み要求があると（ステップ
（７））、まずキャッシュテーブルを参照して（ステッ
プ（８））、同じアドレスのデータがある場合はその部
分に上書き、無い場合はキャッシュＣへの新規書き込み
を行う（ステップ（９））。図１３（本発明例）の場
合、キャッシュ情報を更新（ステップ（１０））したの
ち直ちに共有メモリＭにデータをコピーする（ステップ
（１１））が、図１４（従来例）の場合はキャッシュＣ
ａの内容を更新したことを他のプロセッサが持つローカ
ルキャッシュに通知する必要がある（ステップ（１
３））。例えば他のプロセッサＰｂがアドレスＸ番地に
相当するデータのコピーを持っていた場合は、その内容
を無効にしなければならない（ステップ（１４））。し
たがって図１３（本発明例）のケースに比べ処理が増え
る。またプロセッサＰａからの書き込み要求（ステップ
（７））の後、他のキャッシュテーブルを参照するスヌ
ープ動作を要求とする（ステップ（１２））分も、処理
時間が増す結果となる。
【００３０】次に、同じ番地にあるデータを複数のプロ
セッサに同時に放送（ブロードキャスト）場合を考え
る。例えば、あるプロセッサがアドレスを出力し、複数
のプロセッサがそのアドレスのデータを取り込んで処理
を行うケースなどが考えられる。図１５（本発明例）お
よび図１６（従来例）にあるように、プロセッサＰａが
共有メモリＭ上のアドレスＸ番地に図１１（本発明例）
および図１２（従来例）の手続きと同様に書き込み処理
（ステップ（１５））を行った後、他の複数のプロセッ
サに向けてそのデータの放送要求を出す（ステップ（１
６））。この時、図１５（本発明例）のケースではキャ
ッシュＣにアドレスＸ番地と同じデータが格納してある
ので、そのままキャッシュからデータを読み出し（ステ
ップ（１７））、高速で処理が可能である。しかし図１
６（従来例）のケースでは、共有メモリＭから直接デー
タを読み出し（ステップ（１８））、各キャッシュＣ
ａ，Ｃｂから各プロセッサＰａ，Ｐｂにデータを渡す
（ステップ（１９））ことになるので、図１５のケース
（本発明例）に比べてアクセス速度が遅くなる。
【００３１】次に、共有メモリ上のアドレスＸ番地のデ
ータを複数のプロセッサが連続して読み出すケースを図
１７（本発明例）および図１８（従来例）によって説明
する。まずプロセッサＰａがデータを読み出すのは、図
１１（本発明例）、図１２（従来例）に示したケースと
同様である。その後別のプロセッサＰｂから同じアドレ
スＸ番地のデータを読み出し要求が出る（ステップ（２
０））。図１７（本発明）のケースではキャッシュテー
ブルを参照すれば確実にデータが格納されているので、
キャッシュから高速読み出しが可能になる（ステップ
（２１），（２２）。一方図１８（従来例）のケースで
は、Ｐａの読み出しの場合と条件は同じであり、ステッ
プ（２３）において、Ｐａのときの全てのステップ
（１）、（６）、（２）〜（５）の全てを繰り返す必要
がある。すなわち、図１７（本発明）のケースでは同じ
データを連続して読み出す場合、２回目以降は高速読み
出しが可能であるが、図１８（従来例）のケースではそ
うなるとは限らない。
【００３２】次に、共有メモリＭ上の同じアドレスＸ番
地に複数のプロセッサが次々に書き込むケースを考え
る。本発明による構成のケースを図１９に、従来例によ
る構成のケースを図２０に示す。図１９（本発明例）で
は、プロセッサＰａが書き込み処理を行っている最中に
別のプロセッサから同じアドレスに書き込み要求があっ
ても（ステップ（７’））、アービターによりキャッシ
ュＣはプロセッサＰａからアクセスしていることがわか
るので（ステップ（２４））、プロセッサＰｂの処理は
待ち状態になる（ステップ（２５））。そしてプロセッ
サＰａの書き込み処理が終了した時点で、プロセッサＰ
ｂの処理が再開する。尚、各ステップ（８’）〜（１
１’）はプロセッサＰａに関する各ステップ（７）〜
（１１）と同様である。一方、図２０（従来例）では、
プロセッサＰｂがプロセッサＰａの書き込み処理中に同
じアドレスに書き込み要求を出しても（ステップ
（７’））、他のプロセッサのメモリアクセスを監視し
ているので（ステップ（１２’））、プロセッサＰａが
ローカルキャッシュＣａのキャッシュテーブルを書き換
えていることを認識し、処理待ちの状態になる（ステッ
プ（２５））。その後、プロセッサＰａの持つキャッシ
ュテーブルの情報を他のプロセッサに通知した（ステッ
プ（１３））後にプロセッサＰｂの書き込み処理が再開
される。したがって、図１９（本発明側）に比べて待ち
時間が多くなり、元々の書き込み処理のオーバーヘッド
と比べ、処理時間がますます大きくなってしまう結果と
なる。尚、図２０において各ステップ（８’），
（９’），（１１’），（１３’），（１４’）はプロ
セッサＰａに関する各ステップ（８），（９），（１
１），（１３），（１４）の処理と同様である。
【００３３】以上説明してきたように、メモリアクセス
の多くの場面で本発明例では従来のスヌープキャッシュ
方式のマルチプロセッサシステムより処理時間が短い。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
キャッシュメモリ上に共有メモリ上の同じデータの写し
が複数できることがないために、キャッシュ制御が簡単
で、ハードウェア量の削減と、バス制御のオーバーヘッ
ドを削減することによるメモリアクセス処理時間の短縮
が実現できる。また複数のプロセッサそれぞれにキャッ
シュを備える場合と異なり、システムに組み込んだ全て
のＳＲＡＭのアドレス空間を全てのプロセッサが参照で
きるので、高価なＳＲＡＭをより効率よく使うことも可
能になる。またプロセッサとメモリとの間の伝送を光バ
スなどの光相互結合網で行うことにより、キャッシュへ
のアクセス速度も従来の電気配線に比べて高速である。
更にＥＭＣの問題や信号遅延、ノイズの影響が少なく伝
送バンド幅の高い光相互結合網を構成できる。また光信
号を多重化することにより、実装面積を増やすこと無く
多重化を実現することができる。よって、光相互結合網
で結合された共有メモリ型のマルチプロセッサシステム
において、効率のよい並列プロセッシングを実現するこ
とが可能になる。
【図面の簡単な説明】
【図１】本発明のマルチプロセッサシステムの一実施形
態を示す図である。
【図２】本発明のバスインターフェースの構成を示す図
である。
【図３】本発明のバスインターフェースの別の構成を示
す図である。
【図４】本発明の実施形態を示す図である。
【図５】本発明の別の実施形態を示す図である。
【図６】本発明の別の実施形態を示す図である。
【図７】本発明の別の実施形態を示す図である。
【図８】本発明の別の実施形態を示す図である。
【図９】本発明のマルチプロセッサシステムの構成例を
示す図である。
【図１０】従来のマルチプロセッサシステムの構成例を
示す図である。
【図１１】メモリアクセス処理の流れ（本発明例）を説
明する図である。
【図１２】メモリアクセス処理の流れ（従来例）を説明
する図である。
【図１３】メモリアクセス処理の流れ（本発明例）を説
明する図である。
【図１４】メモリアクセス処理の流れ（従来例）を説明
する図である。
【図１５】メモリアクセス処理の流れ（本発明例）を説
明する図である。
【図１６】メモリアクセス処理の流れ（従来例）を説明
する図である。
【図１７】メモリアクセス処理の流れ（本発明例）を説
明する図である。
【図１８】メモリアクセス処理の流れ（従来例）を説明
する図である。
【図１９】メモリアクセス処理の流れ（本発明例）を説
明する図である。
【図２０】メモリアクセス処理の流れ（従来例）を説明
する図である。
【図２１】従来提案されているマルチプロセッサシステ
ムの構成図である。
【図２２】従来提案されているマルチプロセッサシステ
ムの構成図である。
【図２３】従来の、ローカルキャッシュが付加されたマ
ルチプロセッサシステムの構成図である。
【符号の説明】 １１ａ，１１ｂ，１１ｃ，１１ｄ プロセッサ １２ａ，１２ｂ，１２ｃ，１２ｄ，１４ａ，１４ｂ，１
４ｃ，１４ｄ バスインターフェース １３ 光バス １５ キャッシュメモリ １６ 共有メモリ ２１ 電気―光変換部 ２２ 光―電気変換部 ２３，２６ レベルシフタ ２４ レーザダイオードドライバ ２５，４１ レーザダイオード ２７ アンプ ２８，４３ フォトダイオード ２９ 光信号レベル制御部 ４２ 拡散板 ４４ フィルタ １３０ 電気バス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 15/167 Ｇ０６Ｆ 15/167 Ａ 15/173 15/173 Ａ (72)発明者 小林 健一 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 逆井 一宏 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 浜田 勉 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 舟田 雅夫 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 藤曲 啓志 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 Ｆターム(参考） 5B005 JJ12 KK03 KK13 MM01 PP24 UU02 5B045 BB04 BB12 DD01 DD12 5B061 AA00 BA01 BA02 BB41 FF22 GG13 GG14 5B077 AA25 BA02 BA06 DD03 HH04

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 共有メモリと、該共有メモリに接続され
    たキャッシュメモリと、該キャッシュメモリが接続され
    た光相互結合網と、該光相互結合網に接続され該光相互
    結合網を介在させて前記キャッシュメモリをアクセスす
    る複数のプロセッサとを備えたことを特徴とするマルチ
    プロセッサシステム。
  2. 【請求項２】 前記キャッシュメモリを複数備え、これ
    ら複数のキャッシュメモリは、前記共有メモリの、相互
    に異なるアドレスに対するデータの写しを格納するもの
    であることを特徴とする請求項１記載のマルチプロセッ
    サシステム。
  3. 【請求項３】 前記光相互結合網は、複数種類の光信号
    の同時伝送が可能なものであることを特徴とする請求項
    １記載のマルチプロセッサシステム。
  4. 【請求項４】 前記光相互結合網は、前記キャッシュメ
    モリが発信した信号を複数のプロセッサに向けてブロー
    ドキャスト可能なものであることを特徴とする請求項１
    記載のマルチプロセッサシステム。
  5. 【請求項５】 前記キャッシュメモリは、複数のポート
    で前記光相互結合網と接続されてなるものであることを
    特徴とする請求項１記載のマルチプロセッサシステム。
  6. 【請求項６】 前記光相互結合網は、複数種類の光信号
    の同時伝送が可能なものであって、前記キャッシュメモ
    リは、前記光相互結合網の、同時伝送可能な光信号の種
    類の数と同数のポートで該光相互結合網と接続されてな
    るものであることを特徴とする請求項１記載のマルチプ
    ロセッサシステム。
JP11068434A 1999-03-15 1999-03-15 マルチプロセッサシステム Pending JP2000268006A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11068434A JP2000268006A (ja) 1999-03-15 1999-03-15 マルチプロセッサシステム
US09/517,624 US6651139B1 (en) 1999-03-15 2000-03-03 Multiprocessor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11068434A JP2000268006A (ja) 1999-03-15 1999-03-15 マルチプロセッサシステム

Publications (1)

Publication Number Publication Date
JP2000268006A true JP2000268006A (ja) 2000-09-29

Family

ID=13373606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11068434A Pending JP2000268006A (ja) 1999-03-15 1999-03-15 マルチプロセッサシステム

Country Status (2)

Country Link
US (1) US6651139B1 (ja)
JP (1) JP2000268006A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535038A (ja) * 2002-08-05 2005-11-17 マイクロン テクノロジー インコーポレイテッド 内部ロウキャッシングを有するメモリハブおよびアクセス方法。
JP2007122167A (ja) * 2005-10-25 2007-05-17 Fujitsu Ltd データ転送プログラム、データ転送方法およびデータ転送装置
JP2007520800A (ja) * 2003-12-29 2007-07-26 マイクロン テクノロジー，インコーポレイテッド メモリシステムのパフォーマンスモニタリングのためのメモリハブおよび方法
JP2007537541A (ja) * 2004-05-14 2007-12-20 マイクロン テクノロジー，インコーポレイテッド メモリシーケンスのためのメモリハブおよび方法
US8239607B2 (en) 2004-06-04 2012-08-07 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US8504782B2 (en) 2004-01-30 2013-08-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US8880833B2 (en) 2003-12-29 2014-11-04 Micron Technology, Inc. System and method for read synchronization of memory modules

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7257129B2 (en) * 2000-11-22 2007-08-14 Silicon Image Memory architecture with multiple serial communications ports
US7941056B2 (en) * 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
CA2461500A1 (en) * 2001-09-26 2003-04-03 Siemens Aktiengesellschaft Method for processing consistent data sets
US6925512B2 (en) * 2001-10-15 2005-08-02 Intel Corporation Communication between two embedded processors
US7254331B2 (en) * 2002-08-09 2007-08-07 Micron Technology, Inc. System and method for multiple bit optical data transmission in memory systems
US7836252B2 (en) 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US7245145B2 (en) 2003-06-11 2007-07-17 Micron Technology, Inc. Memory module and method having improved signal routing topology
US20040267919A1 (en) * 2003-06-30 2004-12-30 International Business Machines Corporation Method and system for providing server management peripheral caching using a shared bus
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
JP4412981B2 (ja) 2003-11-26 2010-02-10 株式会社日立製作所 ストレージシステム及同システムにおけるデータキャッシング方法
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7120723B2 (en) 2004-03-25 2006-10-10 Micron Technology, Inc. System and method for memory hub-based expansion bus
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US7809278B2 (en) * 2004-07-26 2010-10-05 Hewlett-Packard Development Company, L.P. Apparatus and method of providing separate control and data channels between arrays of light emitters and detectors for optical communication and alignment
US7251388B2 (en) * 2004-08-10 2007-07-31 Hewlett-Packard Development Company, L.P. Apparatus for providing optical communication between integrated circuits of different PC boards and an integrated circuit assembly for use therein
US7623793B2 (en) * 2004-08-10 2009-11-24 Hewlett-Packard Development Company, L.P. System and method of configuring fiber optic communication channels between arrays of emitters and detectors
US7623783B2 (en) * 2004-08-10 2009-11-24 Hewlett-Packard Development Company, L.P. System and method of self-configuring optical communication channels between arrays of emitters and detectors
US7269321B2 (en) * 2004-08-10 2007-09-11 Hewlett-Packard Development Company, L.P. System and method of configuring fiber optic communication channels between arrays of emitters and detectors
US7392331B2 (en) 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
US7653108B2 (en) * 2004-09-09 2010-01-26 Hewlett-Packard Development Company, L.P. Apparatus and method of establishing optical communication channels between a steerable array of laser emitters and an array of optical detectors
US7229218B2 (en) * 2004-09-20 2007-06-12 Hewlett-Packard Development Company, L.P. Apparatus and method of providing an optical connection between PC boards for optical communication
US20060093361A1 (en) * 2004-11-03 2006-05-04 Fenwick David M Optical bus system
US7444473B1 (en) * 2005-06-17 2008-10-28 Sun Microsystems, Inc. Speculative memory accesses in a proximity communication-based off-chip cache memory architecture
US7496712B1 (en) * 2005-06-17 2009-02-24 Sun Microsystems, Inc. Proximity communication-based off-chip cache memory architectures
US7562190B1 (en) 2005-06-17 2009-07-14 Sun Microsystems, Inc. Cache protocol enhancements in a proximity communication-based off-chip cache memory architecture
CN100375067C (zh) * 2005-10-28 2008-03-12 中国人民解放军国防科学技术大学 异构多核微处理器局部空间共享存储方法
US20070147839A1 (en) * 2005-12-23 2007-06-28 Intel Corporation Clock strobed data over one waveguide or fiber
US7970990B2 (en) * 2006-09-22 2011-06-28 Oracle America, Inc. Memory module with optical interconnect that enables scalable high-bandwidth memory access
US7786427B2 (en) * 2008-05-06 2010-08-31 Oracle America, Inc. Proximity optical memory module having an electrical-to-optical and optical-to-electrical converter
US20140212085A1 (en) * 2013-01-29 2014-07-31 Georgios Margaritis Optocoupler
KR102102160B1 (ko) * 2013-12-19 2020-04-21 한국전자통신연구원 중앙처리장치와 주기억장치의 인터페이스 장치 및 방법
JP6396715B2 (ja) * 2014-08-07 2018-09-26 ルネサスエレクトロニクス株式会社 データ処理装置
US9983558B2 (en) * 2015-05-22 2018-05-29 Goodrich Corporation Control systems state vector management using co-processing and multiport ram

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254362A (ja) 1988-08-19 1990-02-23 Toshiba Corp 並列処理コンピュータ
JPH03176754A (ja) 1989-12-06 1991-07-31 Toshiba Corp マルチプロセッサシステム
US5537574A (en) * 1990-12-14 1996-07-16 International Business Machines Corporation Sysplex shared data coherency method
GB2271201B (en) * 1992-10-01 1995-12-13 Digital Equipment Int Low-overhead,non-coherent cache refreshment mechanism
US5414819A (en) * 1992-12-18 1995-05-09 Nec Research Institute, Inc. Optical interconnection network
US5544345A (en) * 1993-11-08 1996-08-06 International Business Machines Corporation Coherence controls for store-multiple shared data coordinated by cache directory entries in a shared electronic storage
JPH08339353A (ja) 1995-06-09 1996-12-24 Hitachi Ltd マルチプロセッサ装置
US5568574A (en) * 1995-06-12 1996-10-22 University Of Southern California Modulator-based photonic chip-to-chip interconnections for dense three-dimensional multichip module integration
US6016211A (en) * 1995-06-19 2000-01-18 Szymanski; Ted Optoelectronic smart pixel array for a reconfigurable intelligent optical interconnect
JP3724215B2 (ja) * 1997-11-10 2005-12-07 富士ゼロックス株式会社 光信号伝送装置および信号処理装置
US6052498A (en) * 1997-12-19 2000-04-18 Intel Corporation Method and apparatus providing an optical input/output bus through the back side of an integrated circuit die
US6493811B1 (en) * 1998-01-26 2002-12-10 Computer Associated Think, Inc. Intelligent controller accessed through addressable virtual space
JP3589058B2 (ja) * 1998-12-25 2004-11-17 富士ゼロックス株式会社 信号通信装置および多重バス制御装置
US6321298B1 (en) * 1999-01-25 2001-11-20 International Business Machines Corporation Full cache coherency across multiple raid controllers

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535038A (ja) * 2002-08-05 2005-11-17 マイクロン テクノロジー インコーポレイテッド 内部ロウキャッシングを有するメモリハブおよびアクセス方法。
US8954687B2 (en) 2002-08-05 2015-02-10 Micron Technology, Inc. Memory hub and access method having a sequencer and internal row caching
JP2007520800A (ja) * 2003-12-29 2007-07-26 マイクロン テクノロジー，インコーポレイテッド メモリシステムのパフォーマンスモニタリングのためのメモリハブおよび方法
JP4700621B2 (ja) * 2003-12-29 2011-06-15 マイクロン テクノロジー， インク． メモリシステムのパフォーマンスモニタリングのためのメモリハブおよび方法
US8880833B2 (en) 2003-12-29 2014-11-04 Micron Technology, Inc. System and method for read synchronization of memory modules
US8504782B2 (en) 2004-01-30 2013-08-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US8788765B2 (en) 2004-01-30 2014-07-22 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
JP2007537541A (ja) * 2004-05-14 2007-12-20 マイクロン テクノロジー，インコーポレイテッド メモリシーケンスのためのメモリハブおよび方法
JP4769797B2 (ja) * 2004-05-14 2011-09-07 マイクロン テクノロジー， インク． メモリシーケンスのためのメモリハブおよび方法
US8239607B2 (en) 2004-06-04 2012-08-07 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
JP2007122167A (ja) * 2005-10-25 2007-05-17 Fujitsu Ltd データ転送プログラム、データ転送方法およびデータ転送装置

Also Published As

Publication number Publication date
US6651139B1 (en) 2003-11-18

Similar Documents

Publication Publication Date Title
JP2000268006A (ja) マルチプロセッサシステム
US6247100B1 (en) Method and system for transmitting address commands in a multiprocessor system
US6971098B2 (en) Method and apparatus for managing transaction requests in a multi-node architecture
JP4593594B2 (ja) 複数ノード間での通信方法、相互接続ポートおよび相互接続システム
US6950913B2 (en) Methods and apparatus for multiple cluster locking
KR100329968B1 (ko) 이중포트 구조로 이루어진 다수의 트랜잭션 버퍼를 구비한캐쉬 제어기
US6078337A (en) Maintaining consistency of cache memory data by arbitrating use of a connection route by plural nodes
JP2591502B2 (ja) 情報処理システムおよびそのバス調停方式
US6826643B2 (en) Method of synchronizing arbiters within a hierarchical computer system
JP3067976B2 (ja) マルチレベルバス結合型マルチプロセッサシステム
Ha et al. The SPEED cache coherence protocol for an optical multi-access interconnect architecture
JP2000268007A (ja) マルチプロセッサシステム
JP3466728B2 (ja) 情報処理システム及びその方法
US6735654B2 (en) Method and apparatus for efficiently broadcasting transactions between an address repeater and a client
JPH0750466B2 (ja) 並列計算機キャッシュ・メモリ制御方式
JP3599381B2 (ja) 情報処理システム及びその方法
KR100198808B1 (ko) 저장용 미디어간의 직접 자료 복사 방법
US7194585B2 (en) Coherency controller management of transactions
JP2001273191A (ja) コンピュータシステム
US20020133652A1 (en) Apparatus for avoiding starvation in hierarchical computer systems that prioritize transactions
Ha Optical Multi-Access Interconnect Architecture
KR19980048939A (ko) 멀티 프로세서의 캐쉬 백업장치
JPH0991261A (ja) 並列計算機
JPH0883228A (ja) 情報処理システム及びその方法
KR19990004244A (ko) 다중처리 시스템의 스누프 필터회로

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060117