CN113451260A - 一种基于系统总线的三维芯片及其三维化方法 - Google Patents

一种基于系统总线的三维芯片及其三维化方法 Download PDF

Info

Publication number
CN113451260A
CN113451260A CN202110612403.1A CN202110612403A CN113451260A CN 113451260 A CN113451260 A CN 113451260A CN 202110612403 A CN202110612403 A CN 202110612403A CN 113451260 A CN113451260 A CN 113451260A
Authority
CN
China
Prior art keywords
chip
system bus
isomorphic
dimensional
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110612403.1A
Other languages
English (en)
Other versions
CN113451260B (zh
Inventor
王鹏超
李晓霖
郝沁汾
叶笑春
范东睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Computing Technology of CAS
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CN202110612403.1A priority Critical patent/CN113451260B/zh
Publication of CN113451260A publication Critical patent/CN113451260A/zh
Application granted granted Critical
Publication of CN113451260B publication Critical patent/CN113451260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提出一种基于系统总线的三维芯片及其三维化方法，包括至少两片同构逻辑芯片，且该同构逻辑芯片间相互垂直堆叠，同构逻辑芯片间的各个模块相互重合；每片同构逻辑芯片内部的系统总线与相邻其同构逻辑芯片内部的系统总线相连。本发明通过上述结构实现同构芯片之间的通信，以实现芯片的3D化。

Description

一种基于系统总线的三维芯片及其三维化方法
技术领域
本发明属于集成电路芯片设计领域，并特别涉及一种基于系统总线的三维芯片及其三维化方法。
背景技术
如今在摩尔定律放缓的时代，就提高晶体管的密度提出了3D芯片的概念。目前多家企业已经实现了在存储芯片的多层堆叠。针对于逻辑芯片如何实现3D化成为了人们关注的话题。众所周知，若采用先进的制造工艺就意味着更高的流片成本，若能够实现逻辑芯片的3D化也就意味着可以采用成本低的工艺技术来实现先进工艺芯片的性能。
在芯片3D化的发展过程中，相继出现了TSV和DBI的封装技术，这为3D芯片在物理上能够实现奠定了基础。就如何将芯片设计实现3D化，本发明提出具体的同构逻辑芯片3D化的实现方法。
目前3D化主流是存储芯片，与逻辑芯片存在本质区别。本发明的三维逻辑芯片设计要通过系统总线来实现芯片间的互连，要在系统总线上做出很大调整。故无法按照存储芯片的三维化思路处理逻辑芯片。
发明内容
本发明要解决的问题是如何在设计上实现同构芯片之间的通信，以实现芯片的3D化。为解决上述问题，本发明提供了一种实现同构芯片3D化的设计方法。该3D芯片包括：
两片及以上同构逻辑芯片；
多层同构逻辑芯片垂直堆叠，芯片的各个模块完全重合；
各层芯片之间通过系统总线在片内或者片外互连实现片间通信。
本发明提出同构芯片垂直堆叠的设计方法。将多层同构逻辑芯片进行垂直堆叠，通过系统总线实现片间通信，完成同构芯片3D化。
本发明还提出了一种基于系统总线的三维芯片，其中包括：
至少两片同构逻辑芯片，且该同构逻辑芯片间相互垂直堆叠，同构逻辑芯片间的各个模块相互重合，
每片同构逻辑芯片内部的系统总线与相邻其同构逻辑芯片内部的系统总线相连，以构成该三维芯片。
所述的基于系统总线的三维芯片，其中该相连包括片内连接和/或片外相连。
所述的基于系统总线的三维芯片，其中该片内连接包括在该三维芯片内直接键合，和/或在该三维芯片内以硅通孔的方式相连。
所述的基于系统总线的三维芯片，其中该片外连接具体为：同构逻辑芯片中系统总线向三维芯片片外延伸至三维芯片的外围，在三维芯片外通过键合的方式相互连接。
所述的基于系统总线的三维芯片，其中每片同构逻辑芯片内部的系统总线通过多条通道与相邻其同构逻辑芯片内部的系统总线相连。
本发明还提出了一种基于系统总线的三维芯片的三维化方法，其中包括：
步骤1、将同构逻辑芯片相互垂直堆叠，且同构逻辑芯片间的各个模块相互重合；
步骤2、每片同构逻辑芯片通过其内部的系统总线与相邻同构逻辑芯片内部的系统总线相连，以形成该三维芯片。
所述的基于系统总线的三维芯片的三维化方法，其中该相连包括片内连接和/或片外相连。
所述的基于系统总线的三维芯片的三维化方法，其中该片内连接包括在该三维芯片内以硅通孔的方式相连；
在每个同构逻辑芯片的底部与顶部分别设有Bump与Pad，Bump与Pad之间形成硅通孔，该同构逻辑芯片中系统总线上的I/O与Bump相连。
所述的基于系统总线的三维芯片的三维化方法，其中该片外连接具体为：同构逻辑芯片中系统总线向三维芯片片外延伸至三维芯片的外围，在三维芯片外通过键合的方式相互连接。
所述的基于系统总线的三维芯片的三维化方法，其中每片同构逻辑芯片内部的系统总线通过多条通道与相邻其同构逻辑芯片内部的系统总线相连。
附图说明
图1a和图1b为本发明的一种实施例，所述的3D芯片由两层同构芯片堆叠，在系统总线通过直接键合的方式在片内实现互连的效果图；
图2为本发明的一种实施例，所述的3D芯片由两层同构芯片堆叠，在系统总线通过wirebonding的方式在片外实现互连的效果图；
图3为本发明的一种实施例，所述的3D芯片由三层同构芯片堆叠，在系统总线通过直接键合和硅通孔的方式在片内实现互连的效果图；
图4为本发明的一种实施例，所述的3D芯片是由三层同构芯片堆叠，在系统总线通过wirebonding的方式在片外实现互连的效果图；
图5为本发明通过顶部与底部在片内以硅通孔(TSV)的方式进行堆叠的效果图。
具体实施方式
为让本发明的上述特征和效果能阐述的更明确易懂，下文特举实施例，并配合说明书附图作详细说明如下。
在本发明优选的实施例中，提出了多层同构逻辑芯片垂直堆叠的方式。其中包括：两片及两片以上同构逻辑芯片在设计上如何在片内或者片外实现信息通信，来完成芯片的3D化。
如图1a和图1b所示，该3D芯片(100)，它是由两片同构逻辑芯片(110和120)通过顶部与顶部在片内以直接键合(130)的方式(比如：DBI)进行堆叠。芯片中的各个模块完全重叠。将各个芯片中的系统总线(140和150)通过直接键合的方式实现片间的信息交互，完成芯片的3D化设计。
在每片芯片的系统总线之间形成两条通道(160和170)，用于各自作为主(从)设备时进行信息交互。例如若第一层芯片为主设备，第二层芯片为从设备时用一条，若第二层芯片作主设备，第一层芯片就为从设备用另外一条通道。
如图2所示，该3D芯片(200)，它是由两片同构逻辑芯片(210和220)通过顶部与顶部的方式进行堆叠。芯片中的各个模块完全重叠。将各个芯片中的系统总线(250和260)向片外延伸到芯片的外围，在片外通过键合wire bonding(240)的方式实现片间的信息交互，完成芯片的3D化设计。片外信息交互的优点是难度低，成本低，缺点是延时就会高。
片内键合优点延时低，缺点难度大，成本就高。
为降低通信延时，其wirebonding的连接方法是：每层芯片要与其他层芯片进行两两互连，比如三层芯片1，2相连；2，3相连；1，3相连。
如图3所示，该3D芯片(300)，它是由三层同构逻辑芯片(310、320和330)堆叠而成，其中第一层和第二层(310和320)通过顶部与顶部在片内通过直接键合(340)的方式(比如：DBI)进行堆叠，第二层和第三层(320和330)通过顶部与底部在片内以硅通孔(TSV)(350)的方式进行堆叠。芯片中的各个模块完全重叠。将各个芯片中的系统总线(360、370和380)通过直接键合(340)和/或硅通孔(350)的方式实现片间的信息交互，完成芯片的3D化设计。
具体来说，本发明的三维逻辑芯片设计要通过系统总线来实现芯片间的互连，要在系统总线上做出很大调整，包括如图5所示，通过顶部与底部在片内以硅通孔(TSV)的方式进行堆叠。芯片中的各个模块完全重叠。在单个芯片的底部与顶部分别作上Bump凸块与Pad引脚，Bump与Pad之间形成硅通孔，将系统总线上的I/O引入到Bump上，以此实现各层芯片之间的信息交互。
如图4所示，该3D芯片(400)，它是由三层同构逻辑芯片(410、420和430)堆叠而成，其中第一层和第二层(410和420)通过顶部与顶部进行堆叠，第二层和第三层(420和430)通过顶部与底部进行堆叠。芯片中的各个模块完全重叠。将各个芯片中的系统总线(440、450和460)向片外延伸到芯片的外围，在片外通过wirebonding(470)的方式实现片间的信息交互，完成芯片的3D化设计。
以下为与上述实施例对应的方法实施例，本实施方式可与上述实施方式互相配合实施。上述实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在上述实施方式中。
本发明还提出了一种基于系统总线的三维芯片的三维化方法，其中包括：
步骤1、将同构逻辑芯片相互垂直堆叠，且同构逻辑芯片间的各个模块相互重合；
步骤2、每片同构逻辑芯片通过其内部的系统总线与相邻同构逻辑芯片内部的系统总线相连，以形成该三维芯片。
所述的基于系统总线的三维芯片的三维化方法，其中该相连包括片内连接和/或片外相连。
所述的基于系统总线的三维芯片的三维化方法，其中该片内连接包括在该三维芯片内以硅通孔的方式相连；
在每个同构逻辑芯片的底部与顶部分别设有Bump与Pad，Bump与Pad之间形成硅通孔，该同构逻辑芯片中系统总线上的I/O与Bump相连。
所述的基于系统总线的三维芯片的三维化方法，其中该片外连接具体为：同构逻辑芯片中系统总线向三维芯片片外延伸至三维芯片的外围，在三维芯片外通过键合的方式相互连接。
所述的基于系统总线的三维芯片的三维化方法，其中每片同构逻辑芯片内部的系统总线通过多条通道与相邻其同构逻辑芯片内部的系统总线相连。

Claims (10)

1.一种基于系统总线的三维芯片，其特征在于，包括：
至少两片同构逻辑芯片，且该同构逻辑芯片间相互垂直堆叠，同构逻辑芯片间的各个模块相互重合。
每片同构逻辑芯片内部的系统总线与相邻其同构逻辑芯片内部的系统总线相连，以构成该三维芯片。
2.如权利要求1所述的基于系统总线的三维芯片，其特征在于，该相连包括片内连接和/或片外相连。
3.如权利要求2所述的基于系统总线的三维芯片，其特征在于，该片内连接包括在该三维芯片内以硅通孔的方式相连；
在每个同构逻辑芯片的底部与顶部分别设有Bump与Pad，Bump与Pad之间形成硅通孔，该同构逻辑芯片中系统总线上的I/O与Bump相连。
4.如权利要求2所述的基于系统总线的三维芯片，其特征在于，该片外连接具体为：同构逻辑芯片中系统总线向三维芯片片外延伸至三维芯片的外围，在三维芯片外通过键合的方式相互连接。
5.如权利要求1所述的基于系统总线的三维芯片，其特征在于，每片同构逻辑芯片内部的系统总线通过多条通道与相邻其同构逻辑芯片内部的系统总线相连。
6.一种基于系统总线的三维芯片的三维化方法，其特征在于，包括：
步骤1、将同构逻辑芯片相互垂直堆叠，且同构逻辑芯片间的各个模块相互重合；
步骤2、每片同构逻辑芯片通过其内部的系统总线与相邻同构逻辑芯片内部的系统总线相连，以形成该三维芯片。
7.如权利要求6所述的基于系统总线的三维芯片的三维化方法，其特征在于，该相连包括片内连接和/或片外相连。
8.如权利要求7所述的基于系统总线的三维芯片的三维化方法，其特征在于，该片内连接包括在该三维芯片内以硅通孔的方式相连；
在每个同构逻辑芯片的底部与顶部分别设有Bump与Pad，Bump与Pad之间形成硅通孔，该同构逻辑芯片中系统总线上的I/O与Bump相连。
9.如权利要求7所述的基于系统总线的三维芯片的三维化方法，其特征在于，该片外连接具体为：同构逻辑芯片中系统总线向三维芯片片外延伸至三维芯片的外围，在三维芯片外通过键合的方式相互连接。
10.如权利要求6所述的基于系统总线的三维芯片的三维化方法，其特征在于，每片同构逻辑芯片内部的系统总线通过多条通道与相邻其同构逻辑芯片内部的系统总线相连。
CN202110612403.1A 2021-06-02 2021-06-02 一种基于系统总线的三维芯片及其三维化方法 Active CN113451260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110612403.1A CN113451260B (zh) 2021-06-02 2021-06-02 一种基于系统总线的三维芯片及其三维化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110612403.1A CN113451260B (zh) 2021-06-02 2021-06-02 一种基于系统总线的三维芯片及其三维化方法

Publications (2)

Publication Number Publication Date
CN113451260A true CN113451260A (zh) 2021-09-28
CN113451260B CN113451260B (zh) 2024-01-16

Family

ID=77810694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110612403.1A Active CN113451260B (zh) 2021-06-02 2021-06-02 一种基于系统总线的三维芯片及其三维化方法

Country Status (1)

Country Link
CN (1) CN113451260B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226571A1 (zh) * 2022-05-23 2023-11-30 华为技术有限公司 芯片和用于芯片互联的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126103A1 (en) * 2005-12-01 2007-06-07 Intel Corporation Microelectronic 3-D package defining thermal through vias and method of making same
CN101976281A (zh) * 2010-10-15 2011-02-16 复旦大学 一种堆叠式三维fpga芯片的稳态热分析方法
US20110119508A1 (en) * 2009-11-16 2011-05-19 International Business Machines Corporation Power Efficient Stack of Multicore Microprocessors
US20120146207A1 (en) * 2010-12-08 2012-06-14 Industrial Technology Research Institute Stacked structure and stacked method for three-dimensional chip
CN111027274A (zh) * 2019-12-18 2020-04-17 京微齐力(北京)科技有限公司 一种三维芯片布局的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126103A1 (en) * 2005-12-01 2007-06-07 Intel Corporation Microelectronic 3-D package defining thermal through vias and method of making same
US20110119508A1 (en) * 2009-11-16 2011-05-19 International Business Machines Corporation Power Efficient Stack of Multicore Microprocessors
CN101976281A (zh) * 2010-10-15 2011-02-16 复旦大学 一种堆叠式三维fpga芯片的稳态热分析方法
US20120146207A1 (en) * 2010-12-08 2012-06-14 Industrial Technology Research Institute Stacked structure and stacked method for three-dimensional chip
CN111027274A (zh) * 2019-12-18 2020-04-17 京微齐力(北京)科技有限公司 一种三维芯片布局的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226571A1 (zh) * 2022-05-23 2023-11-30 华为技术有限公司 芯片和用于芯片互联的方法

Also Published As

Publication number Publication date
CN113451260B (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
TWI737832B (zh) 直接接合的原生互連及主動基本晶粒
US11217563B2 (en) Fully interconnected heterogeneous multi-layer reconstructed silicon device
TWI725771B (zh) 具有正交頂部互連層的面對面安裝積體電路晶粒
KR101073709B1 (ko) 장치, 칩 및 집적 회로 패키지
JP4587676B2 (ja) チップ積層構成の３次元半導体装置
US7791175B2 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
US10509752B2 (en) Configuration of multi-die modules with through-silicon vias
CN113410223B (zh) 芯片组及其制造方法
CN114467174A (zh) 用于在3d堆叠产品中实现管芯重用的方案
CN103887288B (zh) 半导体集成电路和具有半导体集成电路的半导体系统
CN113451260A (zh) 一种基于系统总线的三维芯片及其三维化方法
US9177892B2 (en) Apparatus and method for increasing bandwidths of stacked dies
CN117457619B (zh) 一种基于高带宽互联技术的半导体器件
WO2022261812A1 (zh) 三维堆叠封装及三维堆叠封装制造方法
KR101923727B1 (ko) 적층형 반도체 모듈
CN114446924A (zh) 半导体结构及芯片封装方法
TW202329374A (zh) 三維積體電路
WO2012021310A1 (en) Disaggregated semiconductor chip assembly and packaging technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant