KR20020048530A - 반도체 장치의 금속 배선 형성 방법 - Google Patents

반도체 장치의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20020048530A
KR20020048530A KR1020000077728A KR20000077728A KR20020048530A KR 20020048530 A KR20020048530 A KR 20020048530A KR 1020000077728 A KR1020000077728 A KR 1020000077728A KR 20000077728 A KR20000077728 A KR 20000077728A KR 20020048530 A KR20020048530 A KR 20020048530A
Authority
KR
South Korea
Prior art keywords
metal
layer
film
metal wiring
tungsten
Prior art date
Application number
KR1020000077728A
Other languages
English (en)
Other versions
KR100400768B1 (ko
Inventor
곽상현
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0077728A priority Critical patent/KR100400768B1/ko
Publication of KR20020048530A publication Critical patent/KR20020048530A/ko
Application granted granted Critical
Publication of KR100400768B1 publication Critical patent/KR100400768B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 금속 배선 형성 방법이 제안된다. 먼저, 좁은 배선용 패턴이 밀집된 제1 트렌치 영역과 넓은 배선용 패턴을 갖는 제2 트렌치 영역을 형성되면,
상기 트렌치 영역들이 어느 정도 채워지도록 상기 금속 배리어층의 노출된 전 표면 상에 금속 배선층이 형성된다. 상기 금속 배선층상에 상기 금속 배선층에 비해 낮은 연마 속도를 갖는 연마 스톱용 금속층이 형성되고, 그리고 CMP를 수행하여 상기 트렌치 영역들내에 상기 금속 배선층만을 남기고 불필요한 모든 물질을 제거한다.

Description

반도체 장치의 금속 배선 형성 방법{Method of Forming Metal line in Semiconductor Device}
본 발명은 반도체 장치의 금속 배선 형성 방법에 관한 것이다. 특히, 본 발명은 상기 금속 배선 형성 공정중 화학적 기계적 연마 공정을 후행할 시 대면적 금속막이 디싱(dishing)되는 것을 방지하기 위한 것이다.
이하에서 도 1a 및 도 1b를 참조하여 종래 반도체 장치의 금속 배선 형성 방법에 대하여 설명하기로 한다.
먼저, 도 1에 나타낸 바와 같이, 기판(1)상에 두꺼운 산화막(2)이 형성되고, 이 두꺼운 산화막(2)을 패터닝(patterning)하는 것에 의해 패턴 밀집 영역(5)과 면적이 넓은 금속 배선이 형성될 패턴 영역(6)이 형성된다.
이어서, 도 1a에 나타낸 바와 같이, 상기 금속 배선용 패턴 영역(6)과 상기 패턴 밀집 영역(5) 상에 금속 배리어(barrier)층(3)이 형성된다.
여기서, 상기 금속 배리어층(3)은 Ti층과 TiN층의 이중층으로 구성된다.
이어서, 상기 영역(5)(6)들이 충분히 채워지도록 상기 금속 배리어층(3)의 노출된 전 표면 상에 금속 배선층(4)이 두껍게 형성된다.
이어서, 도 1b에 나타낸 바와 같이, 화학 기계 폴리싱(CMP) 공정을 수행하여 상기 패턴 밀집 영역(5)과 금속 배선 패턴 영역(6)의 홀들내의 금속 배선층(4)만을 제외하고 불필요한 금속 배선층(4)의 물질을 제거한다. 따라서, 상기 홀들내에 금속 배선이 만들어진다.
전술한 바와 같이, 도 1a 및 도 1b에 도시된 종래 기술은 상감법(Damascene)을 사용한 공정 방법이다.
상기 CMP 이전을 보여주는 도 1a와 상기 CMP 공정 이후를 보여주는 도 1b의 구조를 비교해 보면 알 수 있듯이, 얇은 폭으로 상기 금속 배선층(4)이 증착되는패턴 밀집 영역(5)에 비하여 넓은 폭(약 10마이크로 미터 이상)으로 상기 금속 배선층(4)이 증착되는 금속 배선용 패턴 영역(6)에서 디싱(dishing)이 과도하게 나타난다.
요약하면, 상기 상감법을 이용한 금속 배선 형성 공정은 절연 산화막에 배선이 형성될 부분을 식각한 후 금속막을 증착하여 상기 식각된 부분을 채운다.
이어서, 상기 CMP(chemical mechanical polishing) 공정을 수행하여 배선 형성 이외의 불필요한 금속막을 제거함으로써 상기 금속 배선을 형성한다.
이와같이, 상기 불필요한 금속막을 제거할 때, 상기 금속막을 연마하기 위한 슬러리를 사용하게 되는데, 상기 CMP 수행시 상기 금속막의 상기 산화막에 대한 선택비가 매우 크다.
면적이 넓은 금속 패턴의 경우 상대적으로 좁은 면적의 패턴에 비해 연마량이 많게 된다. 따라서, 넓은 면적의 금속 패턴의 경우 디싱(dishing) 현상에 매우 취약하다.
이러한 금속 패턴막은 두께가 매우 얇아지거나 모두 연마되어 버리는등 배선의 단락을 유발하거나 또는 저항을 증가 시키는 문제점이 있다.
또한, 상기 디싱을 줄이기 위해서는 상기 연마 시간을 줄여야 하는데, 이것은 공정의 마진(margin)을 떨어뜨릴 수 있으므로 다른 방법을 찾는 것이 필요하다.
본 발명의 목적은 상기 문제점을 해소하기 위한 것으로, 금속 배선 제조시 디싱 현상을 피할 수 있는 반도체 장치의 금속 배선 형성 방법을 제공하는데 있다.
도 1a 및 도 1b는 종래 반도체 장치의 금속 배선 형성 공정을 보여주는 단면도들이다.
도 2a 및 도 2e는 본 발명의 제1 실시예에 따른 반도체 장치의 금속 배선 형성 공정을 보여주는 단면도들이다.
도 3은 본 발명의 제2 실시예에 따른 반도체 장치의 금속 배선 형성 공정을 보여주는 단면도이다.
도면의 주요부분에 대한 부호의 설명
11; 기판 12: 절연막
13: 금속 배리어막 14: 금속 배선층
15,16: 트렌치 영역 17: 연마 스톱층
18: 금속 배선층과 동일 물질층 19: 금속층
상기 목적을 달성하기 위하여, 본 발명은 금속 배선을 형성하기 위한 금속층을 다중층으로 증착한다.
이를 좀 더 자세히 설명하면, 실제 배선용으로 사용되는 금속막 위에 연마 속도가 낮은 금속막을 증착 시킴으로써 셀의 내부나 그외의 미세 금속 패턴 영역의 연마가 진행중 일 때 상기 넓은 면적의 금속막상에 형성된 낮은 연마 속도의 금속막이 상기 넓은 면적의 금속막의 연마를 막아주므로써 상기 디싱을 방지하게 된다.
일반적으로 밀도(density)가 높은 패턴 영역에서는 에치 선택비가 줄어들기 때문에 상기 셀상에서는 상기 다중 금속층의 연마 속도의 차이가 적고, 상기 넓은 면적의 금속막 상에서는 연마 속도의 차이가 크게 된다. 따라서, 상기 다중 금속막의 증착으로 인해 상기 디싱을 방지할 수 있게 된다.
이하에서 도 2a 및 도 2e를 참조하여 본 발명의 제1 실시예에 따른 반도체 장치의 금속 배선 형성 공정을 설명하기로 한다.
먼저, 도 2에 나타낸 바와 같이, 기판(11)상에 두꺼운 산화막(12)이 형성되고, 이 두꺼운 산화막(12)을 패터닝(patterning)하는 것에 의해 금속 배선용 패턴 밀집 영역(15)과 면적이 넓은 패턴 영역(16)이 형성된다.
이어서, 도 2a에 나타낸 바와 같이, 상기 금속 배선용의 면적이 넓은 영역(16)과 상기 패턴 밀집 영역(15) 상에 금속 배리어(barrier)층(13)이 형성된다. 여기서, 상기 금속 배리어층(13)은 Ti층과 TiN층의 이중층으로 구성된다.
이어서, 도 2b에 나타낸 바와 같이, 상기 영역(15)(16)들이 어느 정도 채워지도록 상기 Ti/TiN의 이중층으로 구성된 상기 금속 배리어층(13)의 노출된 전 표면 상에 금속 배선층(14)으로서 텅스텐(W)이 두껍게 형성된다.
여기서, 상기 텅스텐막을 상기 영역들(15)(16)에 증착하는데 있어서, 공정 방법은 기존의 방법과 동일하나, 상기 넓은 면적의 금속막 영역(16)에서는 상기 텅스텐이 모두 채워지지 않고 1/2 - 1/3 정도 채워지도록 상기 금속 배선층(14)으로서의 텅스텐(W)을 증착한다.
상기 텅스텐막을 상기 패턴 밀집 영역(15) 및 상기 넓은 면적의 금속막 영역(16)을 완전히 덮지 않는 이유는 후속하여 형성될 Ti막이 도 2c와 도 2d에 나타낸 바와 같이 상기 넓은 면적의 금속막 영역(16)의 밖으로 드러나지 않도록 하기 위함이다.
그렇게 상기 텅스텐막(14) 및 Ti막(17)을 형성한 후에 이후에 수행되는 상기 CMP 공정에 의해 상기 Ti막(17)과 연마 패드와의 접착 압력이 약하게 되고, 그래서 기계적 연마의 강도가 낮아지고 상기 넓은 면적의 금속막 영역(16)내에서는 단지 화학적인 연마만 발생하고 상기 Ti막(17) 아래에 증착된 상기 금속 배선층(14)으로서의 상기 텅스텐의 연마가 방지된다.
이어서, 도 2c에 나타낸 바와 같이, 상기 텅스텐의 형성 후 상기 Ti막(17)이 상기 금속 배선층(14) 상에 200-400Å의 두께를 가지고 증착된다.
여기서, 상기 Ti막(17)을 증착하는 이유는 상기 Ti막(17)의 연마 속도가 상기 금속 배선층(14)으로서의 상기 텅스텐에 비해 현저하게 낮기 때문이다. 따라서, 상기 금속 배선층(14)을 연마할 시 상기 금속 배선층(14)이 과도하게 깎여 나가는것을 방지할 수 있게 된다.
상기 넓은 면적을 갖는 금속막 영역(16)을 제외한 상기 영역(15)을 포함한 영역들상에서 상기 Ti막(17)은 상기 영역(16) 밖으로 드러나 있기 때문에, 전술한 경우와는 달리 연마 패드와의 접촉시 큰 압력을 받게 된다.
특히, 상기 밀집 패턴 영역(15)에서는 더욱 연마 속도가 증가하여 상기 넓은 면적의 금속막 영역(16)에서의 연마 속도와 많은 차이를 보이게 된다. 따라서, 상기 영역(16)안에 함몰되어 있는 상기 금속 배선층(14)으로서의 텅스텐은 상기 Ti막(17)에 의해 보호 된다.
이어서, 도 2d에 나타낸 바와 같이, 상기 Ti막(17)을 형성한 후에 다시 텅스텐막(18)을 상기 Ti막(17)상에 형성한다.
이때의 텅스텐막(18)은 상기 금속 배선층(14)으로서의 텅스텐이 상기 일종의 트렌치(trench) 영역들인 상기 영역들(15)(16)내에 이미 채워졌기 때문에 CVD법과 같은 증착 방법으로 형성되지 않고 단순히 상기 Ti막(17) 상에 스퍼터링(sputtering) 방법으로 증착된다.
이후에, 도 2e에 나타낸 바와 같이, 텅스텐용 CMP를 수행하는 것에 의해 상기 상감법에 의 그속 배선의 형성 공정을 완료한다.
이하에서, 본 발명의 제2 실시예를 도 3을 참조하여 상세히 설명하기로 한다.
상기 제1 실시예의 도 2c에서 사용된 Ti막(17) 대신 본 제2 실시예에서는 Ti/TiN의 이중층(19)이 사용된다.
그리고 상기 도 2d의 텅스텐막(18)은 화학 기상 증착법(CVD)으로 형성될 수 있다. 여기서, 도 2d의 텅스텐막(18)을 증착하는 것 대신 본 실시예에서는 두꺼운 TiN막과 Ti막 중 어느 한막 이 증착될 수 있다. 그리고나서, 도 2e에 나타낸 바와 같이, 상기 CMP 공정이 수행된다.
한편, 전술한 내용은 상기 금속 배선층으로서 상기 텅스텐을 사용한 경우이나 상기 텅스텐 대신 구리나 또는 알루미늄이 상기 금속 배선층으로서 사용될 수 있다. 이 경우에도, 상기 금속 배선층상에는 다른 선택비를 갖는 다른 금속층을 형성한 후 상기 CMP 공정을 수행 하여야 한다.
전술한 바와 같이 본 발명에 따르면 다음과 같은 효과를 얻을 수 있다.
금속 배선막이 넓게 증착되는 트렌치 영역에서의 디싱 정도를 줄이기 위해 상기 디싱이 발생할 영역에 스톱층 역할을 하는 적은 연마 속도를 갖는 금속을 형성한다.
이와 같이, 같은 금속막을 형성하였으므로 상기 금속 CMP 공정을 동일하게 적용하여 상기 상감 공정을 수행할 수 있으며 상기 디싱도 크게 줄일 수 있게 된다.
또한, 종래 사용하는 금속 증착 공정을 그대로 사용하기 때문에 공정이 비교적 간단하다는 장점을 갖는다.

Claims (8)

  1. 기판상에 절연막을 형성하고, 상기 절연막을 패터닝하는 것에 의해 좁은 배선용 패턴이 밀집된 제1 트렌치 영역과 넓은 배선용 패턴을 갖는 제2 트렌치 영역을 형성하는 스텝;
    상기 제1 트렌치 영역과 제2 트렌치 영역을 포함한 노출된 전 표면상에 금속 배리어층을 형성하는 스텝;
    상기 트렌치 영역들이 어느 정도 채워지도록 상기 금속 배리어층의 노출된 전 표면 상에 금속 배선층을 형성하는 스텝;
    상기 금속 배선층상에 상기 금속 배선층에 비해 낮은 연마 속도를 갖는 연마 스톱용 금속층을 형성하는 스텝; 그리고
    CMP를 수행하여 상기 트렌치 영역들내에 상기 금속 배선층만을 남기고 불필요한 모든 물질을 제거하는 스텝을 구비함을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 금속 배선층은 텅스텐 이고, 상기 금속 배리어층은 Ti층과 TiN층의 이중층으로 구성됨을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  3. 제2항에 있어서, 상기 제1 트렌치 영역에서는 상기 금속 배선층으로서 텅스텐이 모두 채워지지 않고 상기 제1 트렌치 영역의 1/2 - 1/3 깊이 정도 채워지는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  4. 제2항에 있어서, 상기 텅스텐의 형성 후 상기 연마 스톱용 금속막으로서 Ti막이 상기 금속 배선층인 텅스텐 상에 200-400Å의 두께를 가지고 증착되고, 상기 Ti막상에 TiN막이 형성됨을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  5. 제2항에 있어서, 상기 텅스텐의 형성 후 상기 연마 스톱용 금속막으로서 Ti막이 상기 금속 배선층인 텅스텐 상에 200-400Å의 두께를 가지고 증착되고, 상기 Ti막상에 또 다른 텅스텐층이 형성됨을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  6. 제5항에 있어서, 상기 금속 배선층으로서의 텅스텐은 CVD법에 의해 증착되고, 상기 또 다른 텅스텐은 스퍼터링 방법에 의해 증착됨을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  7. 제2항에 있어서, 상기 연마 스톱층으로서의 Ti막 대신 TiN/Ti의 이중층이 형성됨을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  8. 제1항에 있어서, 상기 금속 배선층의 물질은 텅스텐(W), 알루미늄, 그리고구리 중 어느 하나임을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
KR10-2000-0077728A 2000-12-18 2000-12-18 반도체 장치의 금속 배선 형성 방법 KR100400768B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077728A KR100400768B1 (ko) 2000-12-18 2000-12-18 반도체 장치의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077728A KR100400768B1 (ko) 2000-12-18 2000-12-18 반도체 장치의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20020048530A true KR20020048530A (ko) 2002-06-24
KR100400768B1 KR100400768B1 (ko) 2003-10-08

Family

ID=27682745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0077728A KR100400768B1 (ko) 2000-12-18 2000-12-18 반도체 장치의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100400768B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411231B1 (ko) * 2011-11-22 2014-06-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다마신 상호연결 구조물들을 형성하는 메커니즘들

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3077990B2 (ja) * 1990-04-12 2000-08-21 富士通株式会社 半導体装置の製造方法
JP3116879B2 (ja) * 1997-11-10 2000-12-11 日本電気株式会社 半導体装置の製造方法
JP2000036533A (ja) * 1998-05-11 2000-02-02 Sony Corp 半導体装置の製造方法
JP2000183067A (ja) * 1998-12-18 2000-06-30 Rohm Co Ltd 半導体装置の製造方法
JP3033574B1 (ja) * 1999-02-15 2000-04-17 日本電気株式会社 研磨方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411231B1 (ko) * 2011-11-22 2014-06-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다마신 상호연결 구조물들을 형성하는 메커니즘들
US9269612B2 (en) 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
US9953868B2 (en) 2011-11-22 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures

Also Published As

Publication number Publication date
KR100400768B1 (ko) 2003-10-08

Similar Documents

Publication Publication Date Title
US4666737A (en) Via metallization using metal fillets
KR0124644B1 (ko) 반도체소자의 다층금속배선의 형성방법
JP2000323479A (ja) 半導体装置およびその製造方法
KR20060113825A (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
US20020142582A1 (en) Method for forming copper lines for semiconductor devices
US6831007B2 (en) Method for forming metal line of Al/Cu structure
KR100400768B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100462762B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100772073B1 (ko) 엠아이엠 캐패시터 제조방법
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
KR100498647B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100414732B1 (ko) 금속배선 형성 방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
KR19990062003A (ko) 반도체장치의 다층 금속배선 형성방법
KR101101192B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100582372B1 (ko) 대머신 타입 금속배선 형성방법
KR100639457B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20050032435A (ko) 반도체소자의 플러그 제조 방법
KR100862826B1 (ko) 반도체 소자의 구리배선 형성방법
KR20000042855A (ko) 반도체 소자의 금속배선 형성방법
KR20010063639A (ko) 반도체 소자의 금속배선 형성방법
KR20020051041A (ko) 반도체 소자의 제조방법
KR20000027825A (ko) 반도체 장치의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee