JP2000183067A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000183067A JP2000183067A JP10361221A JP36122198A JP2000183067A JP 2000183067 A JP2000183067 A JP 2000183067A JP 10361221 A JP10361221 A JP 10361221A JP 36122198 A JP36122198 A JP 36122198A JP 2000183067 A JP2000183067 A JP 2000183067A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal wiring
- barrier metal
- insulating film
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】金属配線にディッシングが生じることを防止す
る。 【解決手段】凹部３が形成された絶縁膜２上にバリアメ
タル膜４を形成した後、ＣＭＰ処理を行うことにより、
図１(d) に示すように、凹部３外のバリアメタル膜４を
除去する。次いで、図１(e),(f) に示すように、絶縁膜
２の凹部３外の表面２ａ上およびバリアメタル膜４の凹
部３内の表面上に、たとえばＣｕからなるシード膜５お
よび金属配線膜６を形成する。そして、ＣＭＰ処理を行
うことにより、シード膜５上の不要な金属配線膜６およ
び凹部３外のシード膜５を化学的および物理的に研磨し
ていく。そして、図１(h) に示すように、凹部３外のシ
ード膜５がすべて除去されて、絶縁膜２の凹部３外の表
面２ａが露出した時点で、このＣＭＰ処理を終了するこ
とにより、金属配線７のパターンを得ることができる。
る。 【解決手段】凹部３が形成された絶縁膜２上にバリアメ
タル膜４を形成した後、ＣＭＰ処理を行うことにより、
図１(d) に示すように、凹部３外のバリアメタル膜４を
除去する。次いで、図１(e),(f) に示すように、絶縁膜
２の凹部３外の表面２ａ上およびバリアメタル膜４の凹
部３内の表面上に、たとえばＣｕからなるシード膜５お
よび金属配線膜６を形成する。そして、ＣＭＰ処理を行
うことにより、シード膜５上の不要な金属配線膜６およ
び凹部３外のシード膜５を化学的および物理的に研磨し
ていく。そして、図１(h) に示すように、凹部３外のシ
ード膜５がすべて除去されて、絶縁膜２の凹部３外の表
面２ａが露出した時点で、このＣＭＰ処理を終了するこ
とにより、金属配線７のパターンを得ることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、たとえばＬＳＩ
（大規模集積回路）などの半導体装置の製造方法に関す
る。特に、半導体基板上に形成された絶縁膜の表面に金
属配線を配設するための方法に関する。
（大規模集積回路）などの半導体装置の製造方法に関す
る。特に、半導体基板上に形成された絶縁膜の表面に金
属配線を配設するための方法に関する。
【０００２】
【従来の技術】ＬＳＩなどの半導体装置の製造工程にお
いて、半導体基板上に形成された絶縁膜の表面に金属配
線をパターン形成するために、いわゆるダマシン法が用
いられることがある。図３は、従来のダマシン法による
金属配線のパターン形成工程を順に示す断面図である。
まず、図３(a) に示すように、半導体基板９１の上に、
ＳｉＯ2（酸化シリコン）からなる絶縁膜９２が形成さ
れる。そして、図３(b) に示すように、絶縁膜９２の表
面の金属配線を形成すべき領域に対応する部分に、フォ
トリソグラフィ技術により、金属配線埋め込み用の凹部
９３が形成される。
いて、半導体基板上に形成された絶縁膜の表面に金属配
線をパターン形成するために、いわゆるダマシン法が用
いられることがある。図３は、従来のダマシン法による
金属配線のパターン形成工程を順に示す断面図である。
まず、図３(a) に示すように、半導体基板９１の上に、
ＳｉＯ2（酸化シリコン）からなる絶縁膜９２が形成さ
れる。そして、図３(b) に示すように、絶縁膜９２の表
面の金属配線を形成すべき領域に対応する部分に、フォ
トリソグラフィ技術により、金属配線埋め込み用の凹部
９３が形成される。
【０００３】その後、図３(c) に示すように、凹部９３
が形成された絶縁膜９２上に、たとえばＴｉＮ（窒化チ
タン）からなるバリアメタル膜９４が形成される。さら
に、図３(d) に示すように、このバリアメタル膜９４の
上に、たとえばＣｕ（銅）のような金属からなるシード
膜９５が形成される。そして、図３(e) に示すように、
シード膜９５上に、シード膜９５と同種の金属を用いた
電気メッキが施されることにより金属配線膜９６が形成
される。
が形成された絶縁膜９２上に、たとえばＴｉＮ（窒化チ
タン）からなるバリアメタル膜９４が形成される。さら
に、図３(d) に示すように、このバリアメタル膜９４の
上に、たとえばＣｕ（銅）のような金属からなるシード
膜９５が形成される。そして、図３(e) に示すように、
シード膜９５上に、シード膜９５と同種の金属を用いた
電気メッキが施されることにより金属配線膜９６が形成
される。
【０００４】次に、ＣＭＰ(Chemical Mechanical Polis
hing：化学的機械的研磨法) 処理が行われて、図３(e)
〜(g) に示すように、絶縁膜９２上の金属配線膜９６、
シード膜９５およびバリアメタル膜９４が順に削られて
いく。そして、絶縁膜９２の凹部９３外の表面領域９２
ａ上に積層された金属配線膜９６、シード膜９５および
バリアメタル膜９４がすべて削られて、表面領域９２ａ
の全域が露出するとＣＭＰ処理が終了される。これによ
り、絶縁膜９２の表面には、凹部９３に埋め込まれた金
属配線９７のパターンが形成されることになる。
hing：化学的機械的研磨法) 処理が行われて、図３(e)
〜(g) に示すように、絶縁膜９２上の金属配線膜９６、
シード膜９５およびバリアメタル膜９４が順に削られて
いく。そして、絶縁膜９２の凹部９３外の表面領域９２
ａ上に積層された金属配線膜９６、シード膜９５および
バリアメタル膜９４がすべて削られて、表面領域９２ａ
の全域が露出するとＣＭＰ処理が終了される。これによ
り、絶縁膜９２の表面には、凹部９３に埋め込まれた金
属配線９７のパターンが形成されることになる。
【０００５】
【発明が解決しようとする課題】ところが、上述した従
来の方法では、図３(g) に示すように、ＣＭＰ処理が終
了した時点で、絶縁膜９２の凹部９３外の表面と金属配
線９７の表面とが面一にならずに、金属配線９７の表面
が断面視において皿状に窪む、いわゆるディッシングを
生じてしまうといった問題があった。
来の方法では、図３(g) に示すように、ＣＭＰ処理が終
了した時点で、絶縁膜９２の凹部９３外の表面と金属配
線９７の表面とが面一にならずに、金属配線９７の表面
が断面視において皿状に窪む、いわゆるディッシングを
生じてしまうといった問題があった。
【０００６】詳細に説明すれば、通常、ＣＭＰ処理にお
いて、Ｃｕなどの金属材料で構成される金属配線膜９６
は、たとえばＴｉＮで構成されるバリアメタル膜よりも
削れやすい。そのため、ＣＭＰ処理が進み、図３(f) に
示すように、表面領域９２ａ上のバリアメタル膜９４が
露出した後は、表面領域９２ａ上のバリアメタル膜９４
よりも凹部９３内の金属配線膜９６の研磨レートが大き
くなる。その結果、表面領域９２ａの全域が露出した時
点で、凹部９３内に埋め込まれた状態の金属配線９７に
ディッシングを生じてしまう。
いて、Ｃｕなどの金属材料で構成される金属配線膜９６
は、たとえばＴｉＮで構成されるバリアメタル膜よりも
削れやすい。そのため、ＣＭＰ処理が進み、図３(f) に
示すように、表面領域９２ａ上のバリアメタル膜９４が
露出した後は、表面領域９２ａ上のバリアメタル膜９４
よりも凹部９３内の金属配線膜９６の研磨レートが大き
くなる。その結果、表面領域９２ａの全域が露出した時
点で、凹部９３内に埋め込まれた状態の金属配線９７に
ディッシングを生じてしまう。
【０００７】このような金属配線９７のディッシングに
より、金属配線９７の断面積が設計値よりも小さくな
り、その結果、金属配線９７の電気抵抗が設計値よりも
大きくなる。また、半導体基板上に多層配線が施される
場合には、金属配線９７にディッシングが生じている
と、その後の工程に悪影響を及ぼしてしまう。たとえ
ば、金属配線９７にディッシングが生じていると、金属
配線９７が埋め込まれた絶縁膜９２上に新たな酸化シリ
コン絶縁膜を形成した場合に、この新たな酸化シリコン
絶縁膜の表面の金属配線９７に対向する部分が窪んでし
まうために、新たな金属配線埋め込み用の凹部をパター
ニングするためのフォトリソグラフィ工程中の露光処理
時において焦点ずれを生じてしまう。また、新たな酸化
シリコン膜上に金属配線膜を形成した後、凹部外の金属
配線膜の不要部分を除去するためにＣＭＰ処理を施して
も、新たな酸化シリコン絶縁膜に生じた窪みに金属配線
膜が残ってしまい、この残留した金属配線膜によって、
新たな金属配線の短絡を生じるおそれがある。
より、金属配線９７の断面積が設計値よりも小さくな
り、その結果、金属配線９７の電気抵抗が設計値よりも
大きくなる。また、半導体基板上に多層配線が施される
場合には、金属配線９７にディッシングが生じている
と、その後の工程に悪影響を及ぼしてしまう。たとえ
ば、金属配線９７にディッシングが生じていると、金属
配線９７が埋め込まれた絶縁膜９２上に新たな酸化シリ
コン絶縁膜を形成した場合に、この新たな酸化シリコン
絶縁膜の表面の金属配線９７に対向する部分が窪んでし
まうために、新たな金属配線埋め込み用の凹部をパター
ニングするためのフォトリソグラフィ工程中の露光処理
時において焦点ずれを生じてしまう。また、新たな酸化
シリコン膜上に金属配線膜を形成した後、凹部外の金属
配線膜の不要部分を除去するためにＣＭＰ処理を施して
も、新たな酸化シリコン絶縁膜に生じた窪みに金属配線
膜が残ってしまい、この残留した金属配線膜によって、
新たな金属配線の短絡を生じるおそれがある。
【０００８】このような不都合を回避する方法として、
新たな酸化シリコン絶縁膜の表面を平坦化した後にフォ
トリソグラフィ工程を実行することが考えられるが、こ
の方法は、工程数が増加し、製造コストの増大を招くの
で好ましくない。そこで、この発明の目的は、上述の技
術的課題を解決し、金属配線にディッシングが生じるこ
とを防止できる半導体装置の製造方法を提供することで
ある。
新たな酸化シリコン絶縁膜の表面を平坦化した後にフォ
トリソグラフィ工程を実行することが考えられるが、こ
の方法は、工程数が増加し、製造コストの増大を招くの
で好ましくない。そこで、この発明の目的は、上述の技
術的課題を解決し、金属配線にディッシングが生じるこ
とを防止できる半導体装置の製造方法を提供することで
ある。
【０００９】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体基
板上に形成された絶縁膜の表面に金属配線を配設して半
導体装置を製造するための方法であって、上記絶縁膜に
凹部を形成する工程と、上記凹部が形成された絶縁膜上
にバリアメタル膜を積層する工程と、上記凹部外のバリ
アメタル膜を選択的に除去する工程と、上記バリアメタ
ル膜の除去後に、上記凹部内に残されたバリアメタル膜
上に金属配線材料からなる金属配線膜を堆積する工程
と、上記金属配線膜を化学的機械的研磨法により研磨す
る工程とを含むことを特徴とする半導体装置の製造方法
である。
目的を達成するための請求項１記載の発明は、半導体基
板上に形成された絶縁膜の表面に金属配線を配設して半
導体装置を製造するための方法であって、上記絶縁膜に
凹部を形成する工程と、上記凹部が形成された絶縁膜上
にバリアメタル膜を積層する工程と、上記凹部外のバリ
アメタル膜を選択的に除去する工程と、上記バリアメタ
ル膜の除去後に、上記凹部内に残されたバリアメタル膜
上に金属配線材料からなる金属配線膜を堆積する工程
と、上記金属配線膜を化学的機械的研磨法により研磨す
る工程とを含むことを特徴とする半導体装置の製造方法
である。
【００１０】この発明によれば、凹部外のバリアメタル
膜は、金属配線膜の形成に先立って除去されているか
ら、不要な金属配線膜を除去するための化学的機械的研
磨法による処理時において、バリアメタル膜を除去する
ために金属配線膜の研磨が進みすぎるといったことがな
い。ゆえに、金属配線にディッシングが生じることを良
好に防止できる。
膜は、金属配線膜の形成に先立って除去されているか
ら、不要な金属配線膜を除去するための化学的機械的研
磨法による処理時において、バリアメタル膜を除去する
ために金属配線膜の研磨が進みすぎるといったことがな
い。ゆえに、金属配線にディッシングが生じることを良
好に防止できる。
【００１１】これにより、設計値どおりの断面積および
電気抵抗を有する良質な金属配線を得ることができる。
また、請求項２記載のように、上記化学的機械的研磨法
により研磨する工程を、上記絶縁膜の凹部外の表面が露
出した時点で終了することにより、凹部内の金属配線膜
の表面と絶縁膜の凹部外の表面とをほぼ面一にすること
ができる。
電気抵抗を有する良質な金属配線を得ることができる。
また、請求項２記載のように、上記化学的機械的研磨法
により研磨する工程を、上記絶縁膜の凹部外の表面が露
出した時点で終了することにより、凹部内の金属配線膜
の表面と絶縁膜の凹部外の表面とをほぼ面一にすること
ができる。
【００１２】したがって、この発明を多層配線に適用し
た場合には、絶縁膜および金属配線上に新たな絶縁膜を
ほぼ平坦に形成することができる。よって、この新たに
形成した絶縁膜に金属配線埋め込み用の凹部をパターニ
ングするためのフォトリソグラフィ工程中の露光処理時
において焦点ずれを生じることを防止できる。また、新
たな絶縁膜に生じた窪みに金属配線膜が残ることによる
金属配線の短絡を防止できる。しかも、この焦点ずれや
金属配線の短絡を防止するために、新たに形成した絶縁
膜を平坦化するための処理を追加して行う必要もないの
で、製造コストの増大を招くといったこともない。
た場合には、絶縁膜および金属配線上に新たな絶縁膜を
ほぼ平坦に形成することができる。よって、この新たに
形成した絶縁膜に金属配線埋め込み用の凹部をパターニ
ングするためのフォトリソグラフィ工程中の露光処理時
において焦点ずれを生じることを防止できる。また、新
たな絶縁膜に生じた窪みに金属配線膜が残ることによる
金属配線の短絡を防止できる。しかも、この焦点ずれや
金属配線の短絡を防止するために、新たに形成した絶縁
膜を平坦化するための処理を追加して行う必要もないの
で、製造コストの増大を招くといったこともない。
【００１３】なお、上記金属配線膜は、上記凹部内に残
されたバリアメタル膜上にのみ形成されてもよいし、上
記絶縁膜の凹部外の表面上および上記凹部内に残された
バリアメタル膜上の両方に形成されてもよい。また、上
記金属配線膜を堆積する工程は、上記凹部内に残された
バリアメタル膜上にスパッタ法によって金属配線材料か
らなるシード膜を形成する工程と、このシード膜上に金
属配線材料を用いた電気メッキを施す工程とを含んでい
ることが好ましい。
されたバリアメタル膜上にのみ形成されてもよいし、上
記絶縁膜の凹部外の表面上および上記凹部内に残された
バリアメタル膜上の両方に形成されてもよい。また、上
記金属配線膜を堆積する工程は、上記凹部内に残された
バリアメタル膜上にスパッタ法によって金属配線材料か
らなるシード膜を形成する工程と、このシード膜上に金
属配線材料を用いた電気メッキを施す工程とを含んでい
ることが好ましい。
【００１４】さらに、上記バリアメタル膜を選択的に除
去する工程において、上記凹部外のバリアメタル膜は、
請求項３記載のように、化学的機械的研磨法によって除
去されてもよいし、請求項４記載のように、上記凹部内
のバリアメタル膜の表面を選択的に覆うパターニング用
マスクを形成した後に、このパターニング用マスクでマ
スキングされた部分以外のバリアメタル膜を選択的にエ
ッチングすることによって除去されてもよい。
去する工程において、上記凹部外のバリアメタル膜は、
請求項３記載のように、化学的機械的研磨法によって除
去されてもよいし、請求項４記載のように、上記凹部内
のバリアメタル膜の表面を選択的に覆うパターニング用
マスクを形成した後に、このパターニング用マスクでマ
スキングされた部分以外のバリアメタル膜を選択的にエ
ッチングすることによって除去されてもよい。
【００１５】
【発明の実施の形態】以下に、この発明の一実施形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の製造方法を工程順
に示す断面図である。この図１に示す製造方法は、半導
体基板上に形成された絶縁膜の表面に凹部を形成して、
金属配線を上記凹部に埋め込んだ状態に配設するための
方法である。
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の製造方法を工程順
に示す断面図である。この図１に示す製造方法は、半導
体基板上に形成された絶縁膜の表面に凹部を形成して、
金属配線を上記凹部に埋め込んだ状態に配設するための
方法である。
【００１６】まず、図１(a) に示すように、シリコン基
板１の一方表面に、たとえばＳｉＯ 2（酸化シリコン）
からなる絶縁膜２を形成する。この絶縁膜２は、たとえ
ば、シリコン基板１を酸素雰囲気中で加熱して、シリコ
ン基板１の一方表面を酸化させる熱酸化法や、酸化シリ
コンの気化物をシリコン基板１の一方表面上に沈着させ
るＣＶＤ(Chemical Vapor Deposition) 法により形成す
ることができる。
板１の一方表面に、たとえばＳｉＯ 2（酸化シリコン）
からなる絶縁膜２を形成する。この絶縁膜２は、たとえ
ば、シリコン基板１を酸素雰囲気中で加熱して、シリコ
ン基板１の一方表面を酸化させる熱酸化法や、酸化シリ
コンの気化物をシリコン基板１の一方表面上に沈着させ
るＣＶＤ(Chemical Vapor Deposition) 法により形成す
ることができる。
【００１７】次に、図１(b) に示すように、フォトリソ
グラフィ技術により、絶縁膜２の表面の金属配線を形成
すべき領域に対応する部分に、金属配線埋め込み用の凹
部３を形成する。つづいて、図１(c) に示すように、凹
部３が形成された絶縁膜２上に、スパッタ法によって、
たとえばＴｉＮからなるバリアメタル膜４を形成する。
このバリアメタル膜４は、金属配線を構成するＣｕなど
の金属が絶縁膜２中に拡散するのを防ぐためのものであ
り、上記したＴｉＮの他にも、たとえばＴｉ、Ｔａ（タ
ンタル）、ＴａＮ（窒化タンタル）、Ｗ（タングステ
ン）などで構成することができる。
グラフィ技術により、絶縁膜２の表面の金属配線を形成
すべき領域に対応する部分に、金属配線埋め込み用の凹
部３を形成する。つづいて、図１(c) に示すように、凹
部３が形成された絶縁膜２上に、スパッタ法によって、
たとえばＴｉＮからなるバリアメタル膜４を形成する。
このバリアメタル膜４は、金属配線を構成するＣｕなど
の金属が絶縁膜２中に拡散するのを防ぐためのものであ
り、上記したＴｉＮの他にも、たとえばＴｉ、Ｔａ（タ
ンタル）、ＴａＮ（窒化タンタル）、Ｗ（タングステ
ン）などで構成することができる。
【００１８】その後、ＣＭＰ(Chemical Mechanical Pol
ishing：化学的機械的研磨法) 処理を行うことにより、
図１(d) に示すように、凹部３外のバリアメタル膜４を
除去する。これにより、絶縁膜２の凹部３外の表面２ａ
の全域が露出し、バリアメタル膜４は、凹部３内のみに
残された状態となる。次いで、図１(e) に示すように、
絶縁膜２の凹部３外の表面２ａ上および凹部３内に残さ
れたバリアメタル膜４の表面上に、スパッタ法によっ
て、たとえばＣｕからなるシード膜５を形成する。そし
て、図１(f) に示すように、たとえば電気メッキによっ
て、シード膜５の上に、シード膜５と同種の金属（たと
えばＣｕ）からなる金属配線膜６を形成する。
ishing：化学的機械的研磨法) 処理を行うことにより、
図１(d) に示すように、凹部３外のバリアメタル膜４を
除去する。これにより、絶縁膜２の凹部３外の表面２ａ
の全域が露出し、バリアメタル膜４は、凹部３内のみに
残された状態となる。次いで、図１(e) に示すように、
絶縁膜２の凹部３外の表面２ａ上および凹部３内に残さ
れたバリアメタル膜４の表面上に、スパッタ法によっ
て、たとえばＣｕからなるシード膜５を形成する。そし
て、図１(f) に示すように、たとえば電気メッキによっ
て、シード膜５の上に、シード膜５と同種の金属（たと
えばＣｕ）からなる金属配線膜６を形成する。
【００１９】金属配線膜６の膜厚は、凹部３内が金属配
線膜６で満たされるのに十分な膜厚に設定されるとよ
く、また、絶縁膜２に複数の凹部が形成されている場合
には、最も幅の広い凹部が金属配線膜で満たされるのに
十分な膜厚に設定されるとよい。たとえば、凹部３の深
さが約１μｍの場合、金属配線膜６の膜厚は約２〜３μ
ｍに設定されるのが好ましい。また、シード膜５および
金属配線膜６の材料としては、上記したＣｕの他にも、
たとえばＡｕ（金）やＡｇ（銀）のような導電性の優れ
た金属材料を用いることができる。
線膜６で満たされるのに十分な膜厚に設定されるとよ
く、また、絶縁膜２に複数の凹部が形成されている場合
には、最も幅の広い凹部が金属配線膜で満たされるのに
十分な膜厚に設定されるとよい。たとえば、凹部３の深
さが約１μｍの場合、金属配線膜６の膜厚は約２〜３μ
ｍに設定されるのが好ましい。また、シード膜５および
金属配線膜６の材料としては、上記したＣｕの他にも、
たとえばＡｕ（金）やＡｇ（銀）のような導電性の優れ
た金属材料を用いることができる。
【００２０】次に、図１(g) に示すように、ＣＭＰ処理
を行うことにより、シード膜５上の不要な金属配線膜６
および凹部３外のシード膜５を化学的および物理的に研
磨していく。そして、図１(h) に示すように、凹部３外
のシード膜５がすべて除去されて、絶縁膜２の凹部３外
の表面２ａが露出し、この表面２ａと凹部３内の金属配
線膜６の表面とがほぼ面一になると、このＣＭＰ処理を
終了する。これにより、金属配線７のパターンを得るこ
とができる。
を行うことにより、シード膜５上の不要な金属配線膜６
および凹部３外のシード膜５を化学的および物理的に研
磨していく。そして、図１(h) に示すように、凹部３外
のシード膜５がすべて除去されて、絶縁膜２の凹部３外
の表面２ａが露出し、この表面２ａと凹部３内の金属配
線膜６の表面とがほぼ面一になると、このＣＭＰ処理を
終了する。これにより、金属配線７のパターンを得るこ
とができる。
【００２１】以上のようにこの実施形態によれば、絶縁
膜２の凹部３以外の表面２ａ上のバリアメタル膜４は、
シード膜５（金属配線膜６）の形成に先立って除去され
ているから、不要なシード膜５および金属配線膜６を除
去するためのＣＭＰ処理時において、バリアメタル膜４
を除去するために金属配線膜６の研磨が進みすぎるとい
ったことがない。ゆえに、金属配線７にディッシングが
生じることを良好に防止できる。
膜２の凹部３以外の表面２ａ上のバリアメタル膜４は、
シード膜５（金属配線膜６）の形成に先立って除去され
ているから、不要なシード膜５および金属配線膜６を除
去するためのＣＭＰ処理時において、バリアメタル膜４
を除去するために金属配線膜６の研磨が進みすぎるとい
ったことがない。ゆえに、金属配線７にディッシングが
生じることを良好に防止できる。
【００２２】これにより、設計値どおりの断面積および
電気抵抗を有する良質な金属配線８を得ることができ
る。また、不要な金属配線膜６を除去するためのＣＭＰ
処理を、凹部３外のシード膜５がすべて除去されて、絶
縁膜２の凹部３外の表面２ａが露出した時点で終了する
ことにより、凹部３内の金属配線膜６の表面と凹部３外
の絶縁膜２の表面とをほぼ面一にすることができる。し
たがって、この実施形態に係る方法を多層配線に適用し
た場合、絶縁膜２および金属配線８上に形成される新た
な絶縁膜の表面起伏を小さくすることができる。よっ
て、この新たに形成した絶縁膜に金属配線埋め込み用の
凹部をパターニングするためのフォトリソグラフィ工程
中の露光処理時において焦点ずれを生じるおそれをなく
すことができる。また、新たな絶縁膜に生じた窪みに金
属配線膜が残ることによる金属配線の短絡を防止でき
る。しかも、この焦点ずれや金属配線の短絡を防止する
ために、新たに形成した絶縁膜を平坦化するための処理
を追加して行う必要もないので、製造コストの増大を招
くといったこともない。
電気抵抗を有する良質な金属配線８を得ることができ
る。また、不要な金属配線膜６を除去するためのＣＭＰ
処理を、凹部３外のシード膜５がすべて除去されて、絶
縁膜２の凹部３外の表面２ａが露出した時点で終了する
ことにより、凹部３内の金属配線膜６の表面と凹部３外
の絶縁膜２の表面とをほぼ面一にすることができる。し
たがって、この実施形態に係る方法を多層配線に適用し
た場合、絶縁膜２および金属配線８上に形成される新た
な絶縁膜の表面起伏を小さくすることができる。よっ
て、この新たに形成した絶縁膜に金属配線埋め込み用の
凹部をパターニングするためのフォトリソグラフィ工程
中の露光処理時において焦点ずれを生じるおそれをなく
すことができる。また、新たな絶縁膜に生じた窪みに金
属配線膜が残ることによる金属配線の短絡を防止でき
る。しかも、この焦点ずれや金属配線の短絡を防止する
ために、新たに形成した絶縁膜を平坦化するための処理
を追加して行う必要もないので、製造コストの増大を招
くといったこともない。
【００２３】図２は、この発明の他の実施形態に係る半
導体装置の製造方法を工程順に示す断面図である。この
図２において、図１に示された各部に対応する部分に
は、図１の場合と同じ参照符号を付して示す。図１に示
す製造方法では、凹部３外のバリアメタル膜４をＣＭＰ
処理によって除去することとしているのに対し、この図
２に示す製造方法は、エッチングによって凹部３外のバ
リアメタル膜４を除去する点で異なる。
導体装置の製造方法を工程順に示す断面図である。この
図２において、図１に示された各部に対応する部分に
は、図１の場合と同じ参照符号を付して示す。図１に示
す製造方法では、凹部３外のバリアメタル膜４をＣＭＰ
処理によって除去することとしているのに対し、この図
２に示す製造方法は、エッチングによって凹部３外のバ
リアメタル膜４を除去する点で異なる。
【００２４】すなわち、まず、図２(a) に示すように、
シリコン基板１の一方表面に、熱酸化法またはＣＶＤ法
により、たとえばＳｉＯ2からなる絶縁膜２を形成す
る。次に、図２(b) に示すように、フォトリソグラフィ
技術により、絶縁膜２の表面の金属配線を形成すべき領
域に対応する部分に、金属配線埋め込み用の凹部３を形
成する。つづいて、図２(c) に示すように、凹部３が形
成された絶縁膜２上に、スパッタ法によって、たとえば
ＴｉＮからなるバリアメタル膜４を形成する。
シリコン基板１の一方表面に、熱酸化法またはＣＶＤ法
により、たとえばＳｉＯ2からなる絶縁膜２を形成す
る。次に、図２(b) に示すように、フォトリソグラフィ
技術により、絶縁膜２の表面の金属配線を形成すべき領
域に対応する部分に、金属配線埋め込み用の凹部３を形
成する。つづいて、図２(c) に示すように、凹部３が形
成された絶縁膜２上に、スパッタ法によって、たとえば
ＴｉＮからなるバリアメタル膜４を形成する。
【００２５】その後、図２(d) に示すように、フォトリ
ソグラフィ技術によって、凹部３内のバリアメタル膜４
の表面を覆うように、たとえばＳｉＯ2からなるパター
ニング用マスク８を選択的に形成する。そして、このパ
ターニング用マスク８でマスキングされた部分以外のバ
リアメタル膜４を除去すべく、たとえばドライエッチン
グを行う。これにより、図２(e) に示すように、凹部３
内のバリアメタル膜４のみが残されて、絶縁膜２の凹部
３外の表面２ａの全域が露出する。
ソグラフィ技術によって、凹部３内のバリアメタル膜４
の表面を覆うように、たとえばＳｉＯ2からなるパター
ニング用マスク８を選択的に形成する。そして、このパ
ターニング用マスク８でマスキングされた部分以外のバ
リアメタル膜４を除去すべく、たとえばドライエッチン
グを行う。これにより、図２(e) に示すように、凹部３
内のバリアメタル膜４のみが残されて、絶縁膜２の凹部
３外の表面２ａの全域が露出する。
【００２６】次いで、たとえばウエットエッチングによ
り、図２(f) に示すように、パターニング用マスク８を
除去する。つづいて、図２(g) に示すように、絶縁膜２
の凹部３外の表面２ａ上およびバリアメタル膜４の凹部
３内の表面上に、スパッタ法によって、たとえばＣｕか
らなるシード膜５を形成する。そして、図２(h) に示す
ように、たとえば電気メッキによって、シード膜５の上
に、たとえばＣｕからなる金属配線膜６を形成する。
り、図２(f) に示すように、パターニング用マスク８を
除去する。つづいて、図２(g) に示すように、絶縁膜２
の凹部３外の表面２ａ上およびバリアメタル膜４の凹部
３内の表面上に、スパッタ法によって、たとえばＣｕか
らなるシード膜５を形成する。そして、図２(h) に示す
ように、たとえば電気メッキによって、シード膜５の上
に、たとえばＣｕからなる金属配線膜６を形成する。
【００２７】その後、図２(i) に示すように、ＣＭＰ処
理を行うことにより、不要な金属配線膜６および凹部３
外のシード膜５を化学的および物理的に研磨していく。
そして、図２(j) に示すように、凹部３外のシード膜５
がすべて除去されて、絶縁膜２の凹部３外の表面２ａが
露出し、この表面２ａと凹部３内の金属配線膜６の表面
とがほぼ面一になると、このＣＭＰ処理を終了する。こ
れにより、金属配線７のパターンを得ることができる。
理を行うことにより、不要な金属配線膜６および凹部３
外のシード膜５を化学的および物理的に研磨していく。
そして、図２(j) に示すように、凹部３外のシード膜５
がすべて除去されて、絶縁膜２の凹部３外の表面２ａが
露出し、この表面２ａと凹部３内の金属配線膜６の表面
とがほぼ面一になると、このＣＭＰ処理を終了する。こ
れにより、金属配線７のパターンを得ることができる。
【００２８】以上の方法によっても、上述した図１に示
す製造方法と同様な効果を達成することができる。以
上、この発明の２つの実施形態について説明したが、こ
の発明は、上述の各実施形態に限定されるものではな
い。たとえば、パターニング用マスクは、上記したＳｉ
Ｏ2などの酸化物以外に、たとえばＳｉ3Ｎ4（窒化シリ
コン）のような窒化物で構成されてもよい。
す製造方法と同様な効果を達成することができる。以
上、この発明の２つの実施形態について説明したが、こ
の発明は、上述の各実施形態に限定されるものではな
い。たとえば、パターニング用マスクは、上記したＳｉ
Ｏ2などの酸化物以外に、たとえばＳｉ3Ｎ4（窒化シリ
コン）のような窒化物で構成されてもよい。
【００２９】また、上述の各実施形態においては、バリ
アメタル膜上に、スパッタ法によってシード膜が形成さ
れ、このシード膜上に、電気メッキによって金属配線膜
が形成されるとしている。しかしながら、必ずしもシー
ド膜が形成される必要はなく、たとえば、バリアメタル
膜上に、スパッタ法によって金属配線膜が直接に形成さ
れてもよい。
アメタル膜上に、スパッタ法によってシード膜が形成さ
れ、このシード膜上に、電気メッキによって金属配線膜
が形成されるとしている。しかしながら、必ずしもシー
ド膜が形成される必要はなく、たとえば、バリアメタル
膜上に、スパッタ法によって金属配線膜が直接に形成さ
れてもよい。
【００３０】その他、特許請求の範囲に記載された事項
の範囲内で、種々の設計変更を施すことができる。
の範囲内で、種々の設計変更を施すことができる。
【図１】この発明の一実施形態に係る半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図２】この発明の他の実施形態に係る半導体装置の製
造方法を工程順に示す断面図である。
造方法を工程順に示す断面図である。
【図３】従来のダマシン法による金属配線のパターン形
成工程を順に示す断面図である。
成工程を順に示す断面図である。
１ シリコン基板 ２ 絶縁膜 ２ａ 表面（絶縁膜の凹部外の表面） ３ 凹部 ４ バリアメタル膜 ５ シード膜 ６ 金属配線膜 ７ 金属配線 ８ パターニング用マスク
Claims (4)
- 【請求項１】半導体基板上に形成された絶縁膜の表面に
金属配線を配設して半導体装置を製造するための方法で
あって、 上記絶縁膜に凹部を形成する工程と、 上記凹部が形成された絶縁膜上にバリアメタル膜を積層
する工程と、 上記凹部外のバリアメタル膜を選択的に除去する工程
と、 上記バリアメタル膜の除去後に、上記凹部内に残された
バリアメタル膜上に金属配線材料からなる金属配線膜を
堆積する工程と、 上記金属配線膜を化学的機械的研磨法により研磨する工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】上記化学的機械的研磨法により研磨する工
程は、上記絶縁膜の凹部外の表面が露出した時点で終了
されることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】上記バリアメタル膜を選択的に除去する工
程は、 上記凹部外のバリアメタル膜を化学的機械的研磨法によ
って除去する工程を含むことを特徴とする請求項１また
は２記載の半導体装置の製造方法。 - 【請求項４】上記バリアメタル膜を選択的に除去する工
程は、 上記凹部内のバリアメタル膜の表面を選択的に覆うパタ
ーニング用マスクを形成する工程と、 このパターニング用マスクでマスキングされた部分以外
のバリアメタル膜をエッチングによって選択的に除去す
る工程とを含むことを特徴とする請求項１または２記載
の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10361221A JP2000183067A (ja) | 1998-12-18 | 1998-12-18 | 半導体装置の製造方法 |
| KR1019990057754A KR100700255B1 (ko) | 1998-12-18 | 1999-12-15 | 반도체장치의 제조방법 |
| US09/465,397 US6709973B1 (en) | 1998-12-18 | 1999-12-17 | Method of fabricating semiconductor device |
| KR1020060092815A KR100730871B1 (ko) | 1998-12-18 | 2006-09-25 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10361221A JP2000183067A (ja) | 1998-12-18 | 1998-12-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183067A true JP2000183067A (ja) | 2000-06-30 |
Family
ID=18472690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10361221A Pending JP2000183067A (ja) | 1998-12-18 | 1998-12-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183067A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364260B1 (ko) * | 2001-01-05 | 2002-12-11 | 삼성전자 주식회사 | 반도체 집적 회로의 제조 방법 |
| KR100400768B1 (ko) * | 2000-12-18 | 2003-10-08 | 주식회사 하이닉스반도체 | 반도체 장치의 금속 배선 형성 방법 |
| KR100744599B1 (ko) * | 2001-12-15 | 2007-08-01 | 매그나칩 반도체 유한회사 | 구리 배선 형성 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354712A (en) * | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| JPH09306991A (ja) * | 1996-05-15 | 1997-11-28 | Toshiba Corp | 配線基板の製造方法 |
| JPH10284603A (ja) * | 1997-04-03 | 1998-10-23 | Internatl Business Mach Corp <Ibm> | 連続高伝導金属配線およびその製法 |
| JPH10321561A (ja) * | 1997-05-12 | 1998-12-04 | Motorola Inc | 基板の表面上に金属層を作製する方法 |
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| JP2000049224A (ja) * | 1998-07-22 | 2000-02-18 | United Integrated Circuits Corp | 集積回路の金属相互接続構造を製造する方法 |
| JP2002526926A (ja) * | 1998-09-29 | 2002-08-20 | コネクサント システムズ， インコーポレイテッド | バリア層形成のための改善した方法 |
-
1998
- 1998-12-18 JP JP10361221A patent/JP2000183067A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5354712A (en) * | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| JPH09306991A (ja) * | 1996-05-15 | 1997-11-28 | Toshiba Corp | 配線基板の製造方法 |
| JPH10284603A (ja) * | 1997-04-03 | 1998-10-23 | Internatl Business Mach Corp <Ibm> | 連続高伝導金属配線およびその製法 |
| JPH10321561A (ja) * | 1997-05-12 | 1998-12-04 | Motorola Inc | 基板の表面上に金属層を作製する方法 |
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| JP2000049224A (ja) * | 1998-07-22 | 2000-02-18 | United Integrated Circuits Corp | 集積回路の金属相互接続構造を製造する方法 |
| JP2002526926A (ja) * | 1998-09-29 | 2002-08-20 | コネクサント システムズ， インコーポレイテッド | バリア層形成のための改善した方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400768B1 (ko) * | 2000-12-18 | 2003-10-08 | 주식회사 하이닉스반도체 | 반도체 장치의 금속 배선 형성 방법 |
| KR100364260B1 (ko) * | 2001-01-05 | 2002-12-11 | 삼성전자 주식회사 | 반도체 집적 회로의 제조 방법 |
| KR100744599B1 (ko) * | 2001-12-15 | 2007-08-01 | 매그나칩 반도체 유한회사 | 구리 배선 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4169150B2 (ja) | 犠牲ハードマスクを用いて金属パターンを形成する方法 | |
| KR100366625B1 (ko) | 듀얼 다마신 배선구조의 반도체 소자 및 그 제조방법 | |
| JP5334616B2 (ja) | 相互接続を作製するための方法 | |
| US6468898B1 (en) | Method of manufacturing semiconductor device | |
| JPH11260917A (ja) | バリヤ層及びその製造方法 | |
| KR100730871B1 (ko) | 반도체장치의 제조방법 | |
| JP2009135518A (ja) | 相互接続の製造方法 | |
| KR100653997B1 (ko) | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 | |
| JP2005197692A (ja) | 半導体素子のデュアルダマシンパターン形成方法 | |
| JP3933332B2 (ja) | 半導体装置の製造方法 | |
| JP2002299437A (ja) | 半導体装置の製造方法 | |
| JP2000183067A (ja) | 半導体装置の製造方法 | |
| US6927160B1 (en) | Fabrication of copper-containing region such as electrical interconnect | |
| JP2001053151A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
| JP3933331B2 (ja) | 半導体装置の製造方法 | |
| JP4172732B2 (ja) | 半導体装置の製造方法 | |
| JP3477484B2 (ja) | 半導体装置の製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JP4077987B2 (ja) | 半導体装置の製造方法 | |
| KR100467815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7381638B1 (en) | Fabrication technique using sputter etch and vacuum transfer | |
| JP4605995B2 (ja) | 配線構造の形成方法 | |
| KR100349696B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법 | |
| TW451408B (en) | A method to avoid copper contamination on the sidewall of a via or a dual damascene structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081008 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081017 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081121 |