KR100730871B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100730871B1
KR100730871B1 KR1020060092815A KR20060092815A KR100730871B1 KR 100730871 B1 KR100730871 B1 KR 100730871B1 KR 1020060092815 A KR1020060092815 A KR 1020060092815A KR 20060092815 A KR20060092815 A KR 20060092815A KR 100730871 B1 KR100730871 B1 KR 100730871B1
Authority
KR
South Korea
Prior art keywords
film
metal wiring
insulating film
metal
polishing
Prior art date
Application number
KR1020060092815A
Other languages
English (en)
Other versions
KR20060108580A (ko
Inventor
다스야 사카모토
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10361221A external-priority patent/JP2000183067A/ja
Priority claimed from JP36121898A external-priority patent/JP3933331B2/ja
Priority claimed from JP36122298A external-priority patent/JP4172732B2/ja
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20060108580A publication Critical patent/KR20060108580A/ko
Application granted granted Critical
Publication of KR100730871B1 publication Critical patent/KR100730871B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체기판상에 형성된 절연막의 표면에 금속배선을 배치하는 방법.
이 방법은 절연막에 오목한 부가 형성되고, 이 오목한 부가 형성된 절연막상에 금속배선재료로 된 금속배선막이 적층된다.
또한, 절연막의 오목한 부 이외의 표면영역상에 적층된 금속배선막이 선택적으로 제거된다.
그후 오목한 부의 위쪽에 적층된 금속배선막을 화학적 기계적 연마법에 의해 연마한다.

Description

반도체장치의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 (a)∼(i)이며, 본 발명의 제1의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도.
도 2는 (a)∼(h)이며, 본 발명의 제2의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도.
도 3은 (a)∼(j)이며, 본 발명의 제3의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도.
도 4는 (a)∼(g)이며, 본 발명의 제4의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도.
도 5는 (a)∼(g)이며, 본 발명의 제5의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도.
도 6은 (a)∼(f)이며, 본 발명의 제6의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도.
도 7은 (a)∼(e)이며, 본 발명의 제7의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도.
도 8은 (a)∼(g)이며, 종래의 다마신법에 의한 금속배선의 패턴형성공정을 나타내는 단면도.
(도면의 주요 부분에 대한 부호의 설명)
6. 접촉구멍 11. 실리콘기판
12. 절연막 12a. 표면영역
13. 오목한 부 14. 배리어 금속막
15. 시드막 16. 금속배선막
17. 패터닝용 마스크 18. 금속배선
19. 패터닝용 마스크 21. 2차 금속배선
1, 31. 실리콘기판 4, 32. 절연막
4a, 32a. 표면 5, 33. 오목한 부
7, 34. 배리어 금속막 8, 35. 시드막
9, 36. 금속배선막 9a, 36a. 우묵하게 들어간 부
10,37. 연마비율조정막 38. 1차 금속배선
41. 평탄화 금속막
본 발명은 예를들면, LSI(대규모 집적회로) 등의 반도체장치의 제조방법에 관한 것이며, 더욱 상세하게는 반도체기판상에 형성된 절연막의 표면에 금속배선을 배치하기 위한 방법에 관한 것이다.
LSI 등의 반도체장치의 제조공정에 있어서, 반도체 기판상에 형성된 절연막 의 표면에 금속배선을 패턴 형성하기 위해 소위 다마신법이 사용되는 일이 있다.
도 8a∼8g는 종래의 다마신법에 의한 금속배선의 패턴형성 공정을 순차로 나타내는 단면도이다.
우선, 도 8a에 나타내는 바와 같이, 반도체기판(91)상에 SiO2(산화실리콘)로 이루어진 절연막(92)이 형성된다.
그리고, 도 8b에 나타내는 바와 같이 절연막(92)의 표면의 금속배선을 형성해야할 영역에 대응하는 부분에 사진인쇄(photolithography)기술에 의해 금속배선매립용의 오목한 부(93)가 형성된다.
그 후 도 8c에 나타내는 바와 같이, 오목한 부(93)가 형성된 절연막(92)상에, 예를들면, TiN(질화티탄)으로 이루어진 배리어(barrier) 금속막(94)이 형성된다.
또, 도 8d에 나타내는 바와 같이, 이 배리어 금속막(94)상에 예를들면, Cu(동)과 같은 금속으로 된 시드막(seed layer)(95)이 형성된다.
그리고, 도 8e에 나타내는 바와 같이 시드막(95)상에 시드막(95)과 동종의 금속을 사용한 전기도금이 실시되므로서 금속배선막(96)이 형성된다.
다음에 CMP(Chemical Mechanical Polishing : 화학적기계적 연마법)처리가 행해져서 도 8e∼도 8g에 나타내는 바와 같이 절연막(92)상의 금속배선막(96), 시드막(95) 및 배리어 금속막(94)이 순차로 삭감되어간다.
그리고, 절연막(92)의 오목한 부(93) 이외의 표면영역(92a)상에 적층된 금속 배선막(96), 시드막(95) 및 배리어 금속막(94)이 모두 삭감되어 표면영역(92a)의 전영역이 노출되면 CMP처리가 종료된다.
이에 의해 절연막(92)의 표면에는 오목한 부(93)에 매립된 금속배선(97)의 패턴이 형성되게 된다.
그렇지만 상술한 종래의 방법에서는 도 8g에 나타내는 바와 같이 CMP처리가 종료된 시점에서, 절연막(92)의 오목한 부(93) 이외의 표면과 금속배선(97)의 표면이 동일면이 되지 않고, 금속배선(97)의 표면이 단면으로 보아 접시형상으로 우묵하게 들어간, 소위 디싱(dishing)이 생긴다고 하는 문제가 있었다.
상세히 설명하면, 시드막(95)상에 전기도금에 의해 금속배선막(96)을 형성하면, 도 8e에 나타내는 바와 같이, 금속배선막(96)의 표면에는 절연막(92)의 오목한 부(93)와 대향하는 부분에 우묵하게 들어간 부가 생긴다.
그 후에 행해지는 CMP처리에서 사용되는 정반패드(pad)는, 예를들면, 발포폴리우레탄과 같은 유연성을 갖는 재료로 구성되어 있다.
이 때문에 금속배선막(96)의 표면 기복에 따른 형상으로 변형하여 그 금속배선막(96)의 표면 전역을 거의 균일하게 연마해 간다.
따라서, 금속배선막(96)의 표면은 절연막(92)의 오목한 부(93)에 대향하는 부분이 우묵하게 들어간 상태로 삭감되어 간다.
그로 인하여, 오목한 부(93)내의 금속배선막(96)의 표면이 절연막(92)의 오목한 부(93) 이외의 표면과 거의 동일면이 된 시점에서는, 도 8f에 나타내는 바와 같이 표면영역(92a)상에 금속배선막(96), 시드막(95) 및 배리어 금속막(94)이 남은 상태가 된다.
이 표면영역(92a)상에 잔류하고 있는 금속배선막(96), 시드막(95) 및 배리어 금속막(94)을 제거하기 위해 CMP처리가 계속되면, 오목한 부(93)내의 금속배선막(96)이 서서히 삭감되어 간다.
또, CMP처리에 있어서는 Cu 등의 금속재료로 구성되는 금속배선막(96)은, 예를들면, TiN으로 구성되는 배리어 금속막(94)보다도 삭감되기 쉽다.
그 때문에 표면영역(92a)에 있어서, 배리어 금속막(94)이 노출된 후는, 표면영역(92a)상의 배리어 금속막(94)의 영역보다도 오목한 부(93)내의 금속배선막(96)의 영역의 연마비율이 커지게 된다.
그 결과, 표면영역(92a)의 전역이 노출된 시점에서 오목한 부(93)내에 매립된 상태의 금속배선(97)에 디싱이 생기고 만다.
이와 같은 금속배선(97)의 디싱에 의해 금속배선(97)의 단면적이 설계치보다도 작게 되고, 그 결과 금속배선(97)의 전기저항이 설계치보다도 크게 된다.
또, 반도체 기판상에 다층배선이 형성되는 경우에는 금속배선(97)에 디싱이 생기고 있으면 그 후의 공정에 악영향을 미치게 되어 버린다.
예를들면, 금속배선(97)에 디싱이 생겨있으면, 금속배선(97)이 매립된 절연막(92)상에 새로운 산화 실리콘 절연막을 형성한 경우에, 이 새로운 산화 실리콘 절연막의 표면의 금속배선(97)에 대향하는 부분이 우묵하게 들어가 버린다.
그 때문에 새로운 금속배선매립용의 오목한 부를 패터닝하기 위한 사진인쇄공정중의 노출처리시에 있어서 초점 어긋남이 생겨버린다.
또, 새로운 산화실리콘막상에 금속배선막을 형성한 후, 오목한 부 이외의 금속배선막의 불필요 부분을 제거하기 위해 CMP처리를 실행하여도 새로운 산화실리콘 절연막에 생긴 우묵히 들어간 곳에 금속배선막이 남아버린다.
이 잔류한 금속배선막에 의해 새로운 금속배선의 단락을 생기게 할 우려가 있다.
이와 같은 불합리함을 회피하는 방법으로서 새로운 산화실리콘 절연막의 표면을 평탄화시킨 후에 사진인쇄공정을 실행하는 것을 고려할 수가 있다.
그러나, 이 방법은 공정수가 증가하고, 제조비용의 증대를 초래하므로 바람직하지 않다.
본 발명의 목적은 금속배선에 디싱이 생기는 것을 방지할 수 있는 반도체장치의 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 제1의 발명은, 반도체기판상에 형성된 절연막의 표면에 금속배선을 배치하기 위한 방법으로서, 상기 절연막에 오목한 부를 형성하는 공정과, 이 오목한 부가 형성된 절연막상에 금속배선재료로 이루어진 금속배선막을 적층하는 공정과, 상기 절연막의 오목한 부 이외의 표면영역상에 적층된 금속배선막을 선택적으로 제거하는 공정과, 이 금속배선막의 선택제거후에 상기 오목한 부의 위쪽에 적층된 금속배선막을 화학적 기계적 연마법에 의해 연마하는 공정을 포함한다.
상기한 화학적 기계적 연마법에 의해 연마하는 공정은, 금속배선막의 표면과 상기 절연막의 오목한 부 이외의 표면이 거의 동일면이 되기까지 계속되는 것이 바람직하다.
본 발명에 의하면, 절연막의 오목한 부 이외의 표면영역상의 금속배선막은, 화학적 기계적 연마법에 의한 처리가 행해지기 전에 제거되어 있다.
이 때문에 불필요한 금속배선막을 제거하기 위한 화학적 기계적 연마법에 의한 처리는, 금속배선막의 표면이 절연막의 오목한 부 이외의 표면과 동일면이 된 시점에서 종료시킬수가 있다.
따라서, 절연막의 오목한 부에 매립된 금속배선에 디싱이 생기는 것을 방지할 수가 있다.
이에 의해 설계대로의 단면적 및 전기저항을 갖는 양질의 금속배선을 얻을 수가 있다.
또, 절연막의 표면과 금속배선의 표면을 거의 동일면으로 할 수 있기 때문에, 본 발명에 관한 방법이 다층배선의 형성에 적용되는 경우에는, 절연막 및 금속배선상에 새로운 절연막을 거의 평탄하게 형성할 수가 있다.
따라서, 이 새로이 형성한 절연막에 금속배선매립용의 오목한 부를 패터닝하기 위한 사진인쇄공정중의 노출처리시에 있어서, 초점 어긋남이 생기는 것을 방지할 수가 있다.
또, 새로운 절연막에 생긴 우묵하게 들어간 부에 금속배선막이 잔류하는 것에 의한 금속배선의 단락을 방지할 수 있다.
또한, 초점 어긋남이나 금속배선의 단락을 방지하기 위해 새로이 형성한 절연막을 평탄화하기 위한 처리를 추가해서 행할 필요도 없다.
따라서, 제조비용의 증대를 초래하는 일도 없다.
상기한 금속배선막을 선택적으로 제거하는 공정은, 상기한 금속배선막의 표면의 상기 오목한 부에 대향하는 영역상에 패터닝(patterning)용 마스크(mask)를 선택적으로 형성하는 공정과, 이 패터닝용 마스크로 마스킹(masking)된 부분 이외의 금속배선막을 선택적으로 제거하는 공정을 포함하는 것이 바람직하다.
또한, 상기한 패터닝용 마스크로 마스킹 된 부분 이외의 금속배선막은 에칭(etching)에 의해 제거되는 것이 바람직하다.
이 방법에 의하면, 절연막의 오목한 부 이외의 표면 영역상의 금속배선막은, 금속배선막의 표면의 오목한 부에 대향하는 영역에 패터닝용 마스크를 형성한 후에, 예를들면, 패터닝용 마스크로 마스킹 된 부분 이외의 에칭을 행하므로서 제거할 수가 있다.
상기한 오목한 부를 형성하는 공정과 상기한 금속배선막을 적층하는 공정 사이에, 상기한 오목한 부가 형성된 절연막상에 배리어 금속막을 적층하는 공정이 또한 포함되어도 된다.
이 경우, 상기한 금속배선막을 선택적으로 제거하는 공정에서는, 상기한 절연막의 오목한 부 이외의 표면영역상에 적층된 배리어 금속막도 선택적으로 제거하는 것이 바람직하다.
배리어 금속막은 예를들면, Ti(티탄)이나 TiN(질화티탄) 등으로 구성되고, 화학적 기계적 연마법에 있어서는, Cu(동) 등의 금속재료로 구성되는 금속배선막 보다도 삭감되기 어렵다.
그 때문에 화학적 기계적 연마법에 의한 처리에 있어서, 금속배선막과 함께 절연막의 오목한 부 이외의 표면영역상에 적층된 배리어 금속막을 연마한 경우, 배리어 금속막 보다도 금속배선막쪽이 연마비율이 크다.
그 때문에 금속배선막이 여분으로 삭감되어 버린다.
그 결과 금속배선에 디싱이 생기고 만다.
여기서 절연막의 오목한 부 이외의 표면 영역상에 적층된 배리어 금속막이, 화학적 기계적 연마법에 의한 처리를 행하기 전에, 절연막의 오목한 부 이외의 표면영역상에 적층된 금속배선막과 함께 제거된다.
따라서, 화학적 기계적 연마법에 의한 처리시에, 배리어 금속막을 제거하기 위해 금속배선막의 연마가 지나치게 진행한다고 하는 일이 없다.
이에 의해, 배리어 금속막이 형성되어 있는 경우에도 금속배선에 디싱이 생기는 것을 방지할 수 있다.
제2의 발명은 반도체기판상에 형성된 절연막의 표면에 금속배선을 배치하여 반도체장치를 제조하는 방법으로서, 상기 절연막에 오목한 부를 형성하는 공정과, 상기 오목한 부가 형성된 절연막상에 배리어 금속막을 적층하는 공정과, 상기 오목한 부 이외의 배리어 금속막을 선택적으로 제거하는 공정과, 상기 배리어 금속막의 제거후에 상기 오목한 부 내에 잔류된 배리어 금속막상에 금속배선재료로 이루어진 금속배선막을 퇴적시키는 공정과, 상기 금속배선막을 화학적 기계적 연마법에 의해 연마하는 공정을 포함한다.
본 발명에 의하면 오목한 부 이외의 배리어 금속막은 금속배선막의 형성에 앞서서 제거되어 있다.
따라서, 불필요한 금속배선막을 제거하기 위한 화학적 기계적 연마법에 의한 처리시에 있어서, 배리어 금속막을 제거하기 위해 금속배선막의 연마가 지나치게 진행한다고 하는 일이 없다.
그러므로, 금속배선에 디싱이 생기는 것을 양호하게 방지할 수가 있다.
이에 의해 설계치대로의 단면적 및 전기저항을 갖는 양질의 금속배선을 얻을수가 있다.
또, 상기한 화학적 기계적 연마법에 의해 연마하는 공정을, 상기한 절연막의 오목한 부 이외의 표면이 노출된 시점에서 종료하므로서, 오목한 부 내의 금속배선막의 표면과 절연막의 오목한 부 이외의 표면을 거의 동일면으로 할 수가 있다.
따라서, 본 발명을 다층배선의 형성에 적용한 경우에는, 절연막 및 금속배선막상에 새로운 절연막을 거의 평탄하게 형성할 수가 있다.
따라서, 이 새로이 형성한 절연막에 금속배선매립용의 오목한 부를 패터닝하기 위한 사진인쇄공정중의 노출처리시에 있어서 초점 어긋남이 생기는 것을 방지할 수가 있다.
또, 새로운 절연막에 생긴 우묵하게 들어간 부에 금속배선이 잔류하는 것에 의한 금속배선의 단락을 방지할 수 있다.
또한, 이 초점 어긋남이나 금속배선의 단락을 방지하기 위해 새로이 형성한 절연막을 평탄화시키기 위한 처리를 추가해서 행할 필요도 없기 때문에 제조비용의 증대를 초래하는 일도 없다.
또, 상기 금속배선막은 오목한 부 내에 남겨진 배리어 금속막상에만 형성되어 있어도 되고, 상기 절연막의 오목한 부 이외의 표면상 및 상기 오목한 부 내에 남겨진 배리어 금속막상의 양쪽에 형성되어도 된다.
또한, 상기 금속배선막을 퇴적시키는 공정은, 상기 오목한 부 내에 남겨진 배리어 금속막상에 스퍼터링(sputtering)법에 의해 금속배선재료로 이루어진 시드막을 형성하는 공정과, 이 시드막상에 금속배선재료를 사용한 전기도금을 실시하는 공정을 포함하는 것이 바람직하다.
또, 상기 배리어 금속막을 선택적으로 제거하는 공정에 있어서, 상기 오목한 부 이외의 배리어 금속막은 화학적 기계적 연마법에 의해 제거되어도 좋고, 상기한 오목한 부 내의 배리어 금속막의 표면을 선택적으로 피복하는 패터닝용 마스크를 형성한 후에, 이 패터닝용 마스크로 마스킹 된 부분 이외의 배리어 금속막을 선택적으로 에칭하므로서 제거해도 된다.
제3의 발명은 반도체기판상에 형성된 절연막의 표면에 금속배선을 배치하여 반도체장치를 제조하기 위한 방법으로서, 상기한 절연막에 오목한 부를 형성하는 공정과, 이 오목한 부가 형성된 절연막상에 금속배선재료로 이루어진 금속배선막을 퇴적시키는 공정과, 이 퇴적된 금속배선막의 표면의 상기한 오목한 부에 대응해서 생긴 우묵하게 들어간 부에 연마조정막을 선택적으로 형성하는 공정과, 이 연마조정막의 형성후에 상기 금속배선막을 화학적 기계적 연마법에 의해 연마하는 공정을 포함한다.
본 발명에 의하면, 금속배선막의 표면에 생긴 우묵하게 들어간 부에 연마조정막을 형성한 후에, 화학적 기계적 연마법에 의한 처리가 행해진다.
이 때문에 이 화학적 기계적 연마법에 의한 처리에 있어서, 금속배선막의 표면을 물리적으로 연마하기 위한 정반패드가 금속배선막 표면의 오목한 부에 대응하는 부분이 우묵한 상태에서 연마해가는 것을 방지한다.
따라서, 절연막의 오목한 부에 매립된 금속배선에 디싱이 생기는 것을 방지할 수 있다.
이에 의해 설계치대로의 단면적 및 전기저항을 갖는 양질의 금속배선을 얻을수가 있다.
또, 금속배선에 디싱이 생기는 것을 방지할 수 있으므로, 본 발명을 다층배선의 형성에 적용한 경우에, 절연막 및 금속배선상에 새로운 절연막의 표면기복을 작게 할 수가 있다.
따라서, 이 새로이 형성한 절연막에 금속배선 매립용의 오목한 부를 패터닝하기 위한 사진인쇄공정중의 노출처리시에 있어서 초점 어긋남이 생길 우려가 적어진다.
또, 새로운 절연막에 생긴 우묵하게 들어간 부에 금속배선막이 남는 것에 의한 금속배선의 단락을 방지할 수 있다.
더구나, 이 초점 어긋남이나 금속배선의 단락의 방지를 위해 새로이 형성한 절연막을 평탄화하기 위한 처리를 추가해서 행할 필요도 없기 때문에 제조 비용의 증대를 초래하는 일도 없다.
또한, 상기한 연마조정막을 선택적으로 형성하는 공정은 상기한 우묵하게 들어간 부에 연마조정막의 재료를 도포하는 공정과, 이 도포한 연마조정막의 재료를 베이킹(baking)하는 공정을 포함하는 것이 바람직하다.
이 방법에 의하면, 패터닝기술이나 에칭기술을 사용하지 않고, 비교적 간단히 연마조정막을 선택적으로 형성할 수가 있다.
또, 상기한 화학적 기계적 연마법에 의해 연마하는 공정은, 절연막의 오목한 부 이외의 표면영역이 노출된 시점, 다시 말하면, 상기 금속배선막의 표면이 상기 절연막의 오목한 부 이외의 표면과 거의 동일면이 된 시점에서 종료하는 것이 바람직하다.
본 발명의 방법은 상기한 오목한 부를 형성하는 공정과 상기한 금속배선막을 퇴적시키는 공정 사이에, 상기한 오목한 부가 형성된 절연막상에 배리어 금속막을 적층시키는 공정을 또한 포함해도 된다.
이 경우, 상기한 연마조정막은 화학적 기계적 연마법에 의한 연마비율이 상기한 금속배선막 보다도 낮고, 또한, 상기한 배리어 금속막 보다도 높은 연마비율조정막인 것이 바람직하다.
이 방법에 의하면, 금속배선막의 표면에 생긴 우묵하게 들어간 부에 연마비율조정막을 형성하므로서 금속배선막의 표면영역상의 각부에 있어서의 연마의 진행정도를 조정할 수가 있다.
이에 의해 화학적 기계적 연마법에 의한 처리에 의해 오목한 부내의 금속배 선막이 여분으로 연마된다고 하는 것을 방지할 수 있다.
따라서, 배리어 금속막이 형성되어 있는 경우라도 금속배선에 디싱이 생기는 것을 양호하게 방지할 수 있다.
또, 상기한 연마조정막은 화학적 기계적 연마법에 의한 연마비율이 상기한 금속배선막과 거의 동등한 재료를 사용해서 형성되어 있어도 된다.
상기한 연마비율이 상기한 금속배선막과 거의 동등한 재료는 상기한 금속배선막과 동종의 금속배선재료라도 된다.
이 방법과 같이 연마조정막을 금속배선막과 거의 동등한 연마비율을 갖는 금속배선재료로 형성하므로서, 화학적 기계적 연마법에 의한 처리에 있어서, 연마조정막이 적층된 금속배선막의 표면을 거의 일정하게 연마해갈 수가 있다.
이 경우, 상기한 연마조정막은 그 표면이 상기한 금속배선막의 표면과 거의 동일면이 되도록 형성되는 것이 특히 바람직하고, 이렇게 해 두면 화학적 기계적 연마법에 의한 처리를 금속배선막의 불필요한 부분이 제거되어 절연막의 오목한 부 이외의 표면영역이 노출된 시점에서 종료하므로서 상기한 절연막의 오목한 부 이외의 표면과 상기한 오목한 부 내의 금속배선막의 표면을 거의 동일면으로 할 수가 있다.
또, 연마조정막이 금속배선막과 동종의 금속배선재료로 구성되어 있는 경우에는, 상기한 금속배선막이 상기한 우묵하게 들어간 부의 저면의 위치가 상기한 절연막의 오목한 부 이외의 표면의 위치보다도 낮게 되도록 한 막의 두께로 형성되어도 된다.
이 경우, 상기한 절연막의 오목한 부 이외의 표면과 상기한 오목한 부 내의 금속배선막의 표면이 동일면이 된 시점에서 금속배선막의 표면에 연마조정막이 남아서 이 남은 연마조정막 및 금속배선막에 의해 금속배선을 구성할 수 있다.
이 경우, 금속배선막을 형성하는데에 필요한 금속배선재료의 양을 감소시킬수 있으므로 반도체장치를 값싸게 구성할 수가 있다.
또, 상기한 금속배선막은 상기한 우묵하게 들어간 부의 저면의 위치가, 상기한 절연막의 오목한 부 이외의 표면의 위치보다도 높게 되도록 막의 두께를 형성해도 된다.
이 경우, 화학적 기계적 연마법에 의한 처리시에 우묵하게 들어간 부에 형성된 연마조정막을 완전히 제거할 수가 있다.
본 발명에 있어서의 상술한 또는 또 다른 목적, 특징 및 효과는 첨부 도면을 참조하여 다음에 기술하는 실시예의 설명에 의해 보다 명백해 질 것이다.
(실시예)
도 1a∼도 1i는 본 발명의 제1의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도이다.
이 도 1에 나타내는 제조방법은, 반도체기판상에 형성된 절연막의 표면에 오목한 부를 형성하여, 금속배선을 상기 오목한 부에 매립한 상태로 배치하기 위한 방법이다.
우선, 도 1a에 나타내는 바와 같이, 실리콘기판(11)의 한쪽 표면에, 예를들 면, SiO2(산화실리콘)로 이루어진 절연막(12)을 형성한다.
이 절연막(12)은 예를들면, 실리콘기판(11)을 산소 분위기중에서 가열하여 실리콘기판(11)의 한쪽 표면을 산화시키는 열산화법이나, 산화실리콘의 기화물을 실리콘기판(11)의 한쪽 표면상에 침착시키는 CVD(Chemical Vapor Deposition)법에 의해 형성할 수가 있다.
다음에 도 1b 에 나타내는 바와 같이, 사진인쇄기술에 의해 절연막(12)의 표면의 금속배선을 형성해야 할 영역에 대응하는 부분에 금속배선 매립용의 오목한 부(13)를 형성한다.
이어서 도 1c에 나타내는 바와 같이, 오목한 부(13)가 형성된 절연막(12)상에 스퍼터링법에 의해 예를들면, TiN(질화티탄)으로 이루어진 배리어 금속막(14)을 형성한다.
또, 도 1d에 나타내는 바와 같이, 배리어 금속막(14)상에 스퍼터링법에 의해 예를들면, Cu로 이루어진 시드막(15)을 형성한다.
그리고, 도 1e에 나타내는 바와 같이, 예를들면, 전기도금에 의해 시드막(15)상에 시드막(15)과 동종의 금속(예를들면, Cu)으로 이루어진 금속배선막(16)을 형성한다.
이 금속배선막(16)의 막의 두께는 오목한 부(13)내가 금속배선막(16)으로 채워지는데 충분한 막의 두께로 설정되는 것이 좋다.
또, 절연막(12)에 복수의 오목한 부가 형성되어 있는 경우에는, 가장 폭이 넓은 오목한 부 내가 금속배선막(16)으로 채워지는데에 충분한 막의 두께로 설정되는 것이 바람직하다.
예를들면, 오목한 부(13)의 깊이가 약 1㎛의 경우, 금속배선막(16)의 막의 두께는 약 2∼3㎛로 설정되는 것이 바람직하다.
또한, 배리어 금속막(14)은 시드막(15)을 구성하는 Cu 등의 금속이 절연막(12)내로 확산되는 것을 방지하기 위한 것이며, 상기한 TiN 외에도 예를들면, Ti, Ta(탄탈), TaN(질화탄탈), W(텅스텐) 등으로 구성할 수가 있다.
또, 시드막(15) 및 금속배선막(16)의 재료로서는 상기한 Cu 외에도, 예를들면, Au(금)이나 Ag(은)과 같은 도전성이 우수한 금속재료를 사용할 수가 있다.
이어서 도 1f에 나타내는 바와 같이, 금속배선막(16)의 표면의 오목한 부(13)와 대향하는 영역에 사진인쇄기술에 의해, 예를들면, SiO2로 이루어진 패터닝용 마스크(17)를 형성한다.
이 패터닝용 마스크(17)의 막의 두께는, 예를들면, 약 0.1∼0.5㎛로 설정되는 것이 바람직하다.
그 후, 패터닝용 마스크(17)로 마스킹 된 부분 이외의 배리어 금속막(14), 시드막(15) 및 금속배선막(16)을 제거하기 위해, 예를들면, 습식에칭에 의한 패터닝을 행한다.
이에 의해 도 1g에 나타내는 바와 같이, 절연막(12)의 오목한 부(13)상에 적층된 배리어 금속막(14), 시드막(15) 및 금속배선막(16)만이 남겨져서 절연막(12) 의 오목한 부(13) 이외의 표면영역(12a)의 거의 전역이 노출된다.
그 후, 예를들면, 습식에칭에 의해 도 1h에 나타내는 바와 같이, 패터닝용 마스크(17)를 제거한다.
*이어서 CMP(Chemical Mechanical Polishing : 화학적 기계적 연마법)처리가 행해지므로서 오목한 부(13)상의 금속배선막(16)이 화학적 및 물리적으로 삭감되어간다.
이 금속배선막(16)의 표면과 절연막(12)의 오목한 부(13) 이외의 표면[표면영역(12a)]이 거의 동일면이 되면, 이 CMP처리가 종료된다.
이에 의해 도 1i에 나타내는 바와 같이, 절연막(12)의 표면에 오목한 부(13)에 매립된 평탄한 금속배선(18)의 패턴을 얻을수가 있다.
이상과 같이 이 제1의 실시형태에 의하면 절연막(12)의 오목한 부(13) 이외의 표면영역(12a)상의 배리어 금속막(14), 시드막(15), 및 금속배선막(16)이 CMP처리전에 제거되어 있다.
이 때문에 불필요한 금속배선막(16)을 제거하기 위한 CMP처리는 금속배선막(16)의 표면이 절연막(12)의 오목한 부(13) 이외의 표면과 거의 동일면이 된 시점에서 종료시킬수가 있다.
따라서, 절연막(12)의 오목한 부(13)에 매립된 금속배선(18)에 디싱이 생기는 것을 방지할 수가 있다.
이에 의해 설계치대로의 단면적 및 전기저항을 갖는 양질의 금속배선(18)을 얻을수가 있다.
또, 절연막(12)의 표면과 금속배선(18)의 표면이 거의 동일면이 된다.
따라서, 이 실시형태에 관한 방법이 다층배선의 형성에 적용되는 경우에는, 절연막(12) 및 금속배선(18)상에 새로운 절연막을 거의 평탄하게 형성할 수가 있다.
따라서, 이 새로이 형성한 절연막에 금속배선 매립용의 오목한 부를 패터닝하기 위한 사진인쇄공정에서는 노출처리시에 초점 어긋남이 생기는 것을 방지할 수가 있다.
또, 새로운 절연막에 생긴 우묵하게 들어간 부에 금속배선막이 잔류하는 것에 의한 금속배선의 단락을 방지할 수가 있다.
또한, 이 초점 어긋남이나 금속배선의 단락을 방지하기 위해 새로이 형성한 절연막을 평탄화하기 위한 처리를 추가해서 행할 필요도 없기 때문에 제조비용의 증대를 초래하는 일도 없다.
도 2a∼2h는, 본 발명의 제2의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도이다.
이 도2a∼2h에 나타내는 제조방법은, 반도체기판상에 형성된 절연막의 표면에 오목한 부를 형성하여, 금속배선을 상기한 오목한 부에 매립한 상태로 배치하기 위한 방법이다.
또한, 도 2a∼2h에서는 상술한 도 1a∼1i에 나타낸 각부에 대응하는 부분에는 동일한 참조 부호를 부여해서 나타낸다.
그러나, 이것은 도 1a∼1i 및 도 2a∼2h의 동일 참조부호가 부여된 각부가 완전히 동일한 것을 의도하는 것은 아니다.
우선 도 2a에 나타내는 바와 같이, 실리콘기판(11)의 한쪽 표면에 예를들면, SiO2(산화실리콘)로 이루어진 절연막(12)을 형성한다.
이 절연막(12)은, 예를들면, 실리콘기판(11)을 산소 분위기중에서 가열하여, 실리콘기판(11)의 한쪽 표면을 산화시키는 열산화법이나 산화실리콘의 기화물을 실리콘기판(11)의 한쪽 표면상에 침착시키는 CVD법에 의해 형성할 수가 있다.
다음에 도 2b 에 나타내는 바와 같이, 사진인쇄기술에 의해 절연막(12)의 표면의 금속배선을 형성해야 할 영역에 대응하는 부분에 금속배선매립용의 오목한 부(13)를 형성한다.
이어서, 도 2c에 나타내는 바와 같이, 오목한 부(13)가 형성된 절연막(12)상에 스퍼터링법에 의해, 예를들면, TiN(질화티탄)으로 이루어진 배리어 금속막(14)을 형성한다.
이 배리어 금속막(14)은 금속배선을 구성하는 Cu 등의 금속이 절연막(12)내로 확산되는 것을 방지하기 위한 것이며, 상기한 TiN 외에도 예를들면, Ti, Ta(탄탈), TaN(질화탄탈), W(텅스텐) 등으로 구성할 수가 있다.
그 후, CMP처리를 행하므로서 도 2d에 나타내는 바와 같이, 오목한 부(13) 이외의 배리어 금속막(14)을 제거한다.
이에 의해, 절연막(12)의 오목한 부(13) 이외의 표면(12a)의 전역이 노출되 고, 배리어 금속막(14)은 오목한 부(13)내에만 남겨진 상태가 된다.
이어서, 도 2e에 나타내는 바와 같이 절연막(12)의 오목한 부(13) 이외의 표면(12a)상 및 오목한 부(13)내에 남겨진 배리어 금속막(14)의 표면상에 스퍼터링법에 의해 예를들면, Cu로 이루어진 시드막(15)을 형성한다.
그리고, 도 2f에 나타내는 바와 같이 예를들면, 전기도금에 의해 시드막(15)상에 시드막(15)과 동종의 금속(예를들면, Cu)으로 이루어진 금속배선막(16)을 형성한다.
이 금속배선막(16)의 막의 두께는 오목한 부(13)내가 금속배선막(16)으로 채워지는데 충분한 막의 두께로 설정되는 것이 좋다.
또, 절연막(12)에 복수의 오목한 부가 형성되어 있는 경우에는, 가장 폭이 넓은 오목한 부가 금속배선막(16)으로 채워지는데 충분한 막의 두께로 설정되는 것이 바람직하다.
예를들면, 오목한 부(13)의 깊이가 약 1㎛의 경우 금속배선막(16)의 막의 두께는 약 2∼3㎛로 설정되는 것이 바람직하다.
또, 시드막(15) 및 금속배선막(16)의 재료로서는, 상기한 Cu 외에도 예를들면, Au(금)이나 Ag(은)과 같은 도전성이 우수한 금속재료를 사용할 수가 있다.
다음에 도 2g에 나타내는 바와 같이, CMP처리를 행하므로서 시드막(15)상의 불필요한 금속배선막(16)및 오목한 부(13) 이외의 시드막(15)을 화학적 및 물리적으로 연마해간다.
그리고, 도 2h에 나타내는 바와 같이, 오목한 부(13) 이외의 시드막(15)이 모두 제거되어 절연막(12)의 오목한 부(13) 이외의 표면(12a)이 노출되고, 이 표면(12a)과 오목한 부(13)내의 금속배선막(16)의 표면이 거의 동일면이 되면, 이 CMP처리를 종료한다.
이에 의해 금속배선(18)의 패턴을 얻을 수가 있다.
이상과 같이 이 제2의 실시형태에 의하면 절연막(12)의 오목한 부(13) 이외의 표면(12a)상의 배리어 금속막(14), 시드막(15)[금속배선막(16)]의 형성에 앞서서 제거되어 있다.
이 때문에 불필요한 시드막(15) 및 금속배선막(16)을 제거하기 위한 CMP처리시에 있어서, 배리어 금속막(14)을 제거하기 위해 금속배선막(16)의 연마가 지나치게 진행한다고 하는 일이 없다
따라서, 금속배선(18)에 디싱이 생기는 것을 양호하게 방지할 수가 있다.
이에 의해 설계치대로의 단면적 및 전기저항을 갖는 양질의 금속배선(18)을 얻을수가 있다.
또, 불필요한 금속배선막(16)을 제거하기 위한 CMP처리를, 오목한 부(13) 이외의 시드막(15)이 모두 제거되어서 절연막(12)의 오목한 부(13) 이외의 표면(12a)이 노출된 시점에서 종료한다.
이에 의해 오목한 부(13)내의 금속배선막(16)의 표면과 오목한 부(13) 이외의 절연막(12)의 표면을 거의 동일면으로 할 수가 있다.
따라서, 이 실시형태에 관한 방법을 다층배선의 형성에 적용한 경우, 절연막(12) 및 금속배선(18)상에 형성되는 새로운 절연막의 표면 기복을 작게할 수가 있다.
따라서, 이 새로이 형성한 절연막에 금속배선매립용의 오목한 부를 패터닝하기 위한 사진인쇄공정에 있어서, 노광처리시에 초점 어긋남이 생길 우려를 없이 할 수 있다.
또, 새로운 절연막에 생긴 우묵하게 들어간 부에 금속배선막이 잔류하는 것에 의한 금속배선의 단락을 방지할 수가 있다.
더구나, 이 초점 어긋남이나 금속배선의 단락을 방지하기 위해 새로이 형성한 절연막을 평탄화하기 위한 처리를 추가해서 행할 필요도 없기 때문에, 제조비용의 증대를 초래하는 일도 없다.
도 3a∼3j는 본 발명의 제3의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도이다.
도 3a∼3j에 있어서, 도 2a∼2h에 나타낸 각부에 대응하는 부분에는 도 2a∼2h의 경우와 동일한 참조부호를 부여해서 나타낸다.
그러나, 이것은 도 2a∼2h 및 도 3a∼3j의 동일 참조부호가 부여된 각부가 완전히 동일한 것을 의도하는 것은 아니다.
도 2a∼2h에 나타내는 제조방법에서는, 오목한 부(13) 이외의 배리어 금속막(14)을 CMP처리에 의해 제거하는 것으로 한데에 대하여, 이 도 3a∼3j에 나타내는 제조방법은 에칭에 의해 오목한 부(13) 이외의 배리어 금속막(14)을 제거하는 점에서 다르다.
즉, 우선 도 3a에 나타내는 바와 같이, 실리콘기판(11)의 한쪽 표면에 열산 화법이나 CVD법에 의해 예를들면, SiO2로 된 절연막(12)을 형성한다.
다음에 도 3b에 나타내는 바와 같이 사진인쇄기술에 의해, 절연막(12)의 표면의 금속배선을 형성해야 할 영역에 대응하는 부분에 금속배선매립용의 오목한 부(13)를 형성한다.
이어서 도 3c에 나타내는 바와 같이, 오목한 부(13)가 형성된 절연막(12)상에 스퍼터링법에 의해, 예를들면, TiN으로 된 배리어 금속막(14)을 형성한다.
그 후, 도 3d에 나타내는 바와 같이, 사진인쇄기술에 의해 오목한 부(13)내의 배리어 금속막(14)의 표면을 피복하도록, 예를들면, SiO2로 이루어진 패터닝용 마스크(19)를 선택적으로 형성한다.
그리고, 이 패터닝용 마스크(19)로 마스킹 된 부분 이외의 배리어 금속막(14)을 제거하기 위해, 예를들면, 건식에칭을 행한다.
이에 의해, 도 3e에 나타내는 바와 같이, 오목한 부(13)내의 배리어 금속막(14)만이 남아서, 절연막(12)의 오목한 부(13) 이외의 표면(12a)의 전역이 노출된다.
이어서, 예를들면, 습식에칭에 의해 도 3f에 나타내는 바와 같이, 패터닝용 마스크(19)를 제거한다.
이어서 도 3g에 나타내는 바와 같이, 절연막(12)의 오목한 부(13) 이외의 표면(12a)상 및 배리어 금속막(14)의 오목한 부(13)내의 표면상에 스퍼터링법에 의해, 예를들면, Cu 등으로 이루어진 시드막(15)을 형성한다.
그리고, 도 3h에 나타내는 바와 같이, 예를들면, 전기도금에 의해 시드막(15)상에, 예를들면, Cu로 이루어진 금속배선막(16)을 형성한다.
그 후, 도 3i에 나타내는 바와 같이, CMP처리를 행하므로서 불필요한 금속배선막(16) 및 오목한 부(13) 이외의 시드막(15)을 화학적 및 물리적으로 연마해간다.
그리고, 도 3j에 나타내는 바와 같이, 오목한 부(13) 이외의 시드막(15)이 모두 제거되어서 절연막(12)의 오목한 부(13) 이외의 표면(12a)이 노출되고, 이 표면(12a)와 오목한 부(13)내의 금속배선막(16)의 표면이 거의 동일면이 되면, 이 CMP처리를 종료한다.
이에 의해 금속배선(18)의 패턴을 얻을수가 있다.
이상의 방법에 의해서도, 상술한 도 2a∼2h에 나타낸 제조방법과 같은 효과를 달성할 수가 있다.
도 4a∼4g는 본 발명의 제4의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도이다.
이 도 4a∼4g에 나타내는 제조방법은, 예를들면, 소스영역(1a) 및 드레인영역(1b)이 형성된 실리콘기판상에, 예를들면, SiO2(산화실리콘)으로 이루어진 절연막(2)을 형성하고, 또한, 절연막(2)의 표면에 1차 금속배선(3a, 3b)[이하, 총칭하는 경우에는「1차 금속배선(3)」이라 한다]를 매설한 후에 행해지는 공정에서 적용되는 방법이며, 1차 금속배선(3)이 매설된 절연막(2)상에 새로운 절연막(4)을 형성 해서 이 새로운 절연막(4)에 2차 금속배선을 매설하기 위한 방법이다.
우선, 도 4a에 나타내는 바와 같이, CVD법을 사용해서 SiO2의 기화물을 절연막(2)의 표면상에 침착시키므로서 절연막(2)상에 새로운 절연막(4)을 형성한다.
그리고, 사진인쇄기술에 의해 이 절연막(4)에 오목한 부(5) 및 이 오목한 부(5)의 저면으로부터 1차 금속배선(3)의 표면에 달하는 복수의 접촉구멍(6)을 형성한다.
다음에 도 4b에 나타내는 바와 같이 절연막(4)의 표면상 및 오목한 부(5) 및 접촉구멍(6)을 거쳐서 노출된 1차 금속배선(3)의 표면상에 스퍼터링법에 의해, 예를들면, TiN(질화티탄)으로 이루어진 배리어 금속막(7)을 형성한다.
이 배리어 금속막(7)은 2차 금속배선을 구성하는 Cu 등의 금속이 절연막(2)중에 확산하는 것을 방지하기 위한 것이며, 상기한 TiN 외에도 예를들면, Ti(티탄), Ta(탄탈), TaN(질화탄탈), W(텅스텐) 등으로 구성할 수가 있다.
이어서, 도 4c에 나타내는 바와 같이, 배리어 금속막(7)의 표면상에 스퍼터링법에 의해, 예를들면, Cu로 이루어진 시드막(8)을 형성한다.
그리고, 도 4d에 나타내는 바와 같이, 예를들면, 전기도금에 의해 시드막(8)의 표면상에 시드막(8)과 동종의 금속(예를들면, Cu)으로 이루어진 금속배선막(9)을 형성한다.
이때, 금속배선막(9)의 표면에는 절연막(4)의 표면에 오목한 부(5) 및 접촉구멍(6)이 형성되어 있는 것에 기인한 우묵하게 들어간 부(9a)가 생기고 있다.
또한, 시드막(8) 및 금속배선막(9)의 재료로서는 상기한 Cu 외에도, 예를들면, Au(금)이나 Ag(은)과 같은 도전성이 우수한 금속재료를 사용할 수가 있다.
또, 이 실시형태에 있어서, 금속배선막(9)은 우묵하게 들어간 부(9a)의 저면이 절연막(4)의 오목한 부(5) 이외의 표면(4a)보다도 높게 되도록한 막두께로 형성되어 있다.
예를들면, 절연막(4)의 막의 두께가 약 2㎛, 오목한 부(5)의 깊이가 약 1㎛인 경우, 금속배선막(9)은 오목한 부(5) 이외의 시드막(8)의 표면으로부터 약 1㎛이상의 막의 두께를 갖도록 형성된다.
이어서, 도 4e에 나타내는 바와 같이, 금속배선막(9)의 표면의 우묵하게 들어간 부(9a)내에 연마비율조정막(10)을, 그 표면이 금속배선막(9)의 표면과 거의 동일면이 되도록 매립한다.
이 연마비율조정막(10)은 후에 행하는 CMP처리에 있어서의 연마비율이 금속배선막(9)보다도 낮고, 또한, 배리어 금속막(7)보다도 높다.
이 연마비율조정막(10)은, 예를들면, 배리어 금속막(7)이 TiN으로 구성되고, 금속배선막(9)이 Cu로 구성되는 경우, 액상의 SiO2를 우묵하게 들어간 부(9a)내에 도포한 후, 베이킹처리를 실시하므로서 형성할 수가 있다.
이 베이킹처리의 온도는 약 400∼500℃인 것이 바람직하다.
처리시간은 우묵하게 들어간 부(9a)내에 도포된 SiO2가 경화되는데에 충분한 시간으로 설정되는 것이 좋다.
이렇게 해서 연마비율조정막(10)을 형성한 후, CMP처리를 행하여 금속배선막(9) 및 연마비율조정막(10)을 화학적 및 물리적으로 연마해간다.
이 CMP처리에 있어서, 금속배선막(9)은 연마비율조정막(10)보다도 연마비율이 높기 때문에 연마비율조정막(10)보다도 많이 삭감되어간다.
그 때문에 도 4f에 나타내는 바와 같이, 오목한 부(5) 이외의 배리어 금속막(7)의 표면(7a)이 노출된 시점에서, 금속배선막(9)의 표면은 연마비율조정막(10)의 부분이 솟아 올라간 상태가 된다.
배리어 금속막(7)의 표면(7a)이 노출된 후는 배리어 금속막(7) 보다도 연마비율조정막(10)의 쪽이 연마비율이 낮기 때문에 배리어 금속막(7)보다도 연마비율조정막(10)의 쪽이 많이 삭감되어간다.
따라서, 배리어 금속막(7)의 연마와 함께 연마비율조정막(10)의 부분이 솟아 오른 금속배선막(9)의 표면은 서서히 평탄화 되어 간다.
그리고, 오목한 부(5) 이외의 배리어 금속막(7)의 제거가 완료되어서 절연막(4)의 오목한 부(5) 이외의 표면(4a)이 노출되면 이 CMP처리를 종료한다.
이 시점에서 노출된 절연막(4)의 오목한 부(5) 이외의 표면(4a)과 금속배선막(9)의 표면이 거의 동일면으로 되어 있고, 이에 의해 평탄한 표면을 갖는 2차 금속배선(21)이 얻어진다(도 4g 참조).
이상과 같이 이 실시형태에 의하면, 금속배선막(9)의 표면에 생긴 우묵하게 들어간 부(9a)에 연마비율조정막(10)을 형성하므로서 금속배선막(9)의 표면영역상의 각부에 있어서의 CMP처리의 진행 정도를 조정할 수가 있다.
이에 의해 오목한 부(5) 이외의 배리어 금속막(7)이 모두 제거되어서 절연막(4)의 오목한 부(5) 이외의 표면(4a)이 노출된 시점에서 그 절연막(4)의 표면(4a)과 금속배선막(9)의 표면을 거의 동일면으로 할 수가 있다.
그 때문에 2차 금속배선(21)에 디싱이 생기는 것을 방지할 수 있고, 설계치대로의 단면적 및 전기저항을 갖는 양질의 2차 금속배선(21)을 얻을수가 있다.
또, 절연막(4)의 표면(4a)과 금속배선막(9)의 표면이 거의 동일면이 되기 때문에 이 절연막(4)상에 또 다시 새로운 금속배선(3차 금속배선)을 실시하는 경우에 절연막(4)상에 새로운 절연막을 거의 평탄하게 형성할 수가 있다.
때문에 이 새로이 형성한 절연막에 3차 금속배선을 매립하기 위한 오목한 부를 패터닝하기 위한 사진인쇄공정에서는 노출처리시에 있어서 초점 어긋남이 생기는 것을 방지할 수가 있다.
또, 새로운 절연막에 생긴 우묵하게 들어간 부에 금속배선막이 잔류하는 것에 의한 금속배선의 단락을 방지할 수 있다.
더구나 이 초점 어긋남이나 금속배선의 단락을 방지하기 때문에 새로이 형성한 절연막을 평탄화하기 위한 처리를 추가로 행할 필요도 없기 때문에 제조비용의 증대를 초래한다고 하는 일도 없다.
또한, 이 실시형태에서는 연마비율조정막(10)의 표면과 금속배선막(9)의 표면이 거의 동일면이 되도록 금속배선막(9)의 우묵하게 들어간 부(9a)에 연마비율조정막(10)을 형성하는 것으로 했다.
그러나, 반드시 연마비율조정막(10)의 표면과 금속배선막(9)의 표면을 동일 면으로 할 필요는 없다.
연마비율조정막(10)의 막의 두께는, 금속배선막(9)의 막의 두께와 배리어 금속막(7) 및 금속배선막(9)에 대한 연마비율조정막(10)의 연마비율과의 관계에 기초해서 적절히 설정하는 것이 좋다.
또, 이 실시형태에서는, 2차 금속배선(21)이 각각 복수의 접촉구멍(6)을 거쳐서 1차 금속배선(3a, 3b)에 접속되어 있으나, 각각 하나의 접촉구멍을 거쳐서 1차 금속배선(3a, 3b)에 접속되어 있어도 된다.
단, 2차 금속배선(21)과 1차 금속배선(3a, 3b)과의 접속면적을 크게 하고 싶은 경우에는 이 실시형태와 같이 2차 금속배선(21)이 복수의 접촉구멍(6)을 거쳐서 1차 금속배선(3a, 3b)에 접속되는 것이 바람직하다.
이렇게 하므로서 하나의 큰 접촉구멍을 형성하는 경우 보다도 금속배선막(9)의 표면에 생기는 우묵하게 들어간 부(9a)를 작게 할 수가 있다.
도 5a∼5g는, 본 발명의 제5의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도이다.
상술한 도 4a∼4g에 나타내는 제조방법은 1차 금속배선(3)상의 새로운 절연막(4)에 2차 금속배선을 매설하기 위한 방법인 것에 대하여, 도5A∼5G에 나타내는 제조방법은 반도체기판상에 형성된 절연막의 표면에 오목한 부를 형성해서 1차 금속배선을 상기한 오목한 부에 매립한 상태로 배치하기 위한 방법이다.
우선, 실리콘기판(31)의 한쪽 표면에 CVD법 또는 실리콘기판(31)의 한쪽 표 면을 산화시키는 열산화법에 의해, 예를들면, SiO2로 이루어지는 절연막(32)을 형성한다.
그리고, 도 5a에 나타내는 바와 같이, 사진인쇄기술에 의해 절연막(32)의 표면의 1차 금속배선을 형성해야 할 영역에 대응하는 부분에 금속배선매립용의 오목한 부(33)를 형성한다.
다음에 도 5b에 나타내는 바와 같이 오목한 부(33)가 형성된 절연막(32)상에 스퍼터링법에 의해, 예를들면, TiN으로 이루어진 배리어 금속막(34)을 형성한다.
또한, 도 5c에 나타내는 바와 같이 배리어 금속막(34)상에 스퍼터링법에 의해 예를들면, Cu로 이루어진 시드막(35)을 형성한다.
그리고, 도 5d에 나타내는 바와 같이 예를들면, 전기도금에 의해 시드막(35)상에 시드막(35)과 동종의 금속으로 이루어진 금속배선막(36)을 형성한다.
이 금속배선막(36)은 그 표면에 생기는 우묵하게 들어간 부(36a)의 저면이 절연막(32)의 오목한 부(33) 이외의 표면(32a)보다도 높게 되는 것과 같은 막의 두께로 형성되어 있으며, 예를들면, 절연막(32)의 막의 두께가 약 2㎛, 오목한 부(33)의 깊이가 약 1㎛인 경우, 금속배선막(36)의 막의 두께는 오목한 부(33) 이외의 시드막(35)의 표면으로부터 약 1㎛ 이상으로 설정된다.
이어서, 도 5e에 나타내는 바와 같이, 금속배선막(36)의 표면의 우묵하게 들어간 부(36a)내에 후에 행하는 CMP처리에 있어서의 연마비율이 금속배선막(36) 보다도 낮고, 또한, 배리어 금속막(34)보다도 높은 연마비율조정막(37)을 형성한다.
그 후, 도 5f에 나타내는 바와 같이 CMP처리를 행하므로서 금속배선막(36)의 불필요 부분 및 오목한 부(33) 이외의 시드막(35)을 연마해간다.
그리고, 도 5g에 나타내는 바와 같이 오목한 부(33) 이외의 시드막(35) 및 배리어 금속막(34)가 모두 제거되어 절연막(32)의 오목한 부(33) 이외의 표면(32a)이 노출되고, 그 표면(32a)과 금속배선막(36)의 표면이 거의 동일면이 되면 이 CMP처리를 종료한다.
이에 의해 1차 금속배선(38)의 패턴을 얻을수가 있다.
이상과 같이 실리콘기판(31)상의 절연막(32)에 1차 금속배선(38)을 형성하는 경우라도 본 발명을 적용할 수 있다.
*즉, 금속배선막(36)의 표면에 생긴 우묵하게 들어간 부(36a)에 적당한 막의 두께를 갖는 연마비율조정막(37)을 형성한 후, 금속배선막(36)의 불필요한 부분을 제거하기 위한 CMP처리를 행한다.
이에 의해 절연막(32)의 표면(32a)과 금속배선막(36)의 표면을 거의 동일면으로 할 수가 있고, 1차 금속배선(38)의 디싱을 방지할 수가 있다.
도 6a∼6f는 본 발명의 제6의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도이다.
도 6a∼6f에 있어서, 도 4a∼4g에 나타낸 각부에 대응하는 부분에는 도 4a∼4g의 경우와 동일한 참조 부호를 부여하고 있다.
*상술한 제4의 실시형태에서는, 금속배선막(9)의 표면에 생긴 우묵하게 들어간 부(9a)에 CMP처리에 있어서의 연마의 진행정도를 조정하기 위한 연마비율조정막(10)을 형성하므로서 CMP처리의 종료시점에서 절연막(4)의 오목한 부(5) 이외의 표면과 금속배선막(9)의 표면이 거의 동일면이 되도록 하고 있다.
그러나, 예를들면, 절연막(4)과 시드막(8)의 사이에 배리어 금속막(7)이 형성되지 않은 경우에는 CMP처리에 있어서의 연마의 진행정도를 조정할 필요는 없고, 금속배선막(9)의 표면 전역이 일정하게 연마되어 가면 된다.
이 제6의 실시형태에 관한 제조방법에서는, 우선 도 6a에 나타내는 바와 같이 사진인쇄기술에 의해 오목한 부(5) 및 오목한 부(5)의 저면으로부터 1차 금속배선(3)의 표면에 달하는 복수의 접촉구멍(6)을 절연막(4)에 형성한다.
다음에 도 6b에 나타내는 바와 같이, 절연막(4)의 표면상 및 오목한 부(5) 및 접촉구멍(6)을 거쳐서 노출된 1차 금속배선(3)의 표면상에 스퍼터링법에 의해, 예를들면, Au 등의 산화되기 어려운 금속재료로 이루어진 시드막(8)을 형성한다.
그리고, 도 6c에 나타내는 바와 같이, 예를들면, 전기도금에 의해 시드막(8)의 표면상에 시드막(8)과 동종의 금속재료(예를들면, Au)로 이루어진 금속배선막(9)을 형성한다.
이때, 금속배선막(9)의 막의 두께는 우묵하게 들어간 부(9a)의 저면이 절연막(4)의 오목한 부(5) 이외의 표면(4a)보다도 높게 되도록 설정되어 있고, 예를들면, 오목한 부(5) 이외의 시드막(8)의 표면으로부터 약 3㎛로 설정되어 있다.
이어서, 도 6d에 나타내는 바와 같이 금속배선막(9)의 표면의 우묵하게 들어 간 부(9a)내에 금속배선막(9)과 동종의 금속재료(예를들면, Au)의 분말상 물질을 매립하여, 그 후에 베이킹처리를 실시하므로서 금속배선막(9)의 표면을 거의 평탄한 면으로 하기 위한 평탄화금속막(41)을 형성한다.
베이킹처리의 온도는 약 400∼500℃인 것이 바람직하고, 처리시간은 우묵하게 들어간 부(9a)내에 도포된 금속재료의 분말상물질이 경화되는데에 충분한 시간으로 설정하면 된다.
이렇게 해서 평탄화금속막(41)을 형성한 후, 도 6e에 나타내는 바와 같이 CMP처리를 행하여, 평탄화금속막(41)에 의해 평탄화 된 금속배선막(9)의 표면을 연마해간다.
이때, CMP처리를 위한 정반패드와 금속배선막(9)의 접촉면은 평탄면이기 때문에 금속배선막(9)의 표면 전역은 거의 일정하게 연마되어간다.
그리고, 도 6f에 나타내는 바와 같이 오목한 부(5) 이외의 시드막(8)이 모두 제거되어 절연막(4)의 오목한 부(5) 이외의 표면(4a)이 노출되고, 그 표면(4a)과 금속배선막(9)의 표면이 거의 동일면이 되면 이 CMP처리를 종료한다.
이에 의해 2차 금속배선(21)이 얻어진다.
이상과 같이, 예를들면, 절연막(4)과 시드막(8)과의 사이에 배리어 금속막이 형성되어 있지 않은 경우에는, 금속배선막(9)의 표면에 생기는 우묵하게 들어간 부(9a)내에 금속배선막(9)과 동종의 금속재료로 이루어진 평탄화금속막(41)을 형성해서 금속배선막(9)의 표면을 평탄화한다.
그 후에 CMP처리를 행하므로서 절연막(4)의 오목한 부(5) 이외의 표면(4a)과 금속배선막(9)의 표면을 거의 동일면으로 할 수가 있고, 2차 금속배선(21)에 디싱이 생기는 것을 방지할 수가 있다.
도 7a∼7e는 본 발명의 제7의 실시형태에 관한 반도체장치의 제조방법을 공정순으로 나타내는 단면도이다.
이 도 7a∼7e에 있어서, 도 4a∼4g에 나타낸 각 부에 대응하는 부분에는 도 4a∼4g의 경우와 동일한 참조부호를 부여해서 나타낸다.
도 6a∼6f에 나타내는 제조방법에서는, 금속배선막(9)의 막의 두께는 우묵하게 들어간 부(9a)의 저면이 절연막(4)의 오목한 부(5) 이외의 표면(4a)보다도 높게 되도록 설정되어 있고, 우묵하게 들어간 부(9a)내에 형성되는 평탄화금속막(41)은 CMP처리로 모두 삭감된다.
이에 대하여, 이 도 7a∼7e에 나타내는 제조방법에서는, 금속배선막(9)의 막의 두께가 우묵하게 들어간 부(9a)의 저면이 절연막(4)의 오목한 부(5) 이외의 표면(4a)보다도 낮게 되도록 설정되므로서 우묵하게 들어간 부(9a)내에 형성되는 평탄화금속막(41)의 일부가 2차 금속배선(21)의 일부로서 남겨진다.
상세히 설명하면, 우선 도 7a∼7C에 나타내는 바와 같이, 오목한 부(5) 및 접촉구멍(6)이 형성된 절연막(4)상에, 예를들면, Au 등의 산화되기 어려운 금속재료로 이루어지는 시드막(8)을 스퍼터링법으로 형성한 후, 예를들면, 전기도금 등을 행하므로서, 그 시드막(8)의 표면상에 시드막(8)과 동종의 금속재료(예를들면, Au)로 이루어지는 금속배선막(9)을 형성한다.
이때, 금속배선막(9)의 막의 두께는 우묵하게 들어간 부(9a)의 저면이 절연 막(4)의 오목한 부(5) 이외의 표면(4a)보다도 낮게 되도록 설정되어 있고, 예를들면, 오목한 부(5) 이외의 시드막(8)의 표면으로부터 약 1㎛로 설정되어 있다.
이어서, 도 7d에 나타내고 있는 바와 같이 금속배선막(9)의 표면의 우묵하게 들어간 부(9a)내에 금속배선막(9)과 동종의 금속재료(예를들면, Au)의 분말상물질을 매립하여, 그 후에 베이킹처리를 시행하므로서 금속배선막(9)의 표면을 거의 평탄한 면으로 하기 위해 평탄화금속막(41)을 형성한다.
그리고, 이렇게 해서 평탄화금속막(41)을 형성한 후, 도 7e에 나타내는 바와 같이, CMP처리를 행하여 평탄화금속막(41)에 의해 평탄화 된 금속배선막(9)의 표면을 연마해간다.
이때, CMP처리를 위한 정반패드와 금속배선막(9)과의 접촉면은 평면이 되기 때문에 금속배선막(9)의 표면 전역은 거의 일정하게 연마되어간다.
그리고, 도 7e에 나타내는 바와 같이 오목한 부(5) 이외의 시드막(8)이 모두 제거되어 절연막(4)의 오목한 부(5) 이외의 표면(4a)이 노출되고, 그 표면(4a)과 금속배선막(9) 및 평탄화금속막(41)의 표면이 거의 동일면이 되면 이 CMP처리를 종료한다.
이에 의해, 시드막(8), 금속배선막(9) 및 평탄화금속막(41)으로 구성되는 2차 금속배선(21)이 얻어진다.
이상과 같이 도 7a∼7e에 나타내는 제조방법에 의해서도, 절연막(4)의 오목한 부(5) 이외의 표면(4a)과 2차 금속배선(21)의 표면을 동일면으로 할 수가 있고, 2차 금속배선(21)에 디싱이 생기는 것을 방지할 수가 있다.
또한, 평탄화금속막(41)은, 시드막(8) 및 금속배선막(9)과 동종의 금속재료를 사용하여 구성되어 있으므로, CMP처리후에 금속배선막(9)의 우묵하게 들어간 부(9a)내에 잔류하고 있어도 2차 금속배선(21)의 전기저항 등에 영향은 없다.
또, 도 6a∼6E에 나타내는 제조방법과 비교하여, 금속배선막(9)을 형성하는데 필요한 금속배선재료의 양을 감소시킬수 있으므로 반도체장치를 저렴하게 구성할 수가 있다.
이상 본 발명의 7가지의 실시형태에 대해 설명했으나, 본 발명은 상술한 각 실시형태에 한정되는 것은 아니다.
예를들면, 패터닝용 마스크는 상기한 SiO2 등의 산화물 이외에, 예를들면, Si3N4(질화실리콘)과 같은 질화물로 구성해도 된다.
또, 상술한 제1 내지 제3실시형태에 있어서는, 배리어 금속막상에 스퍼터링법에 의해 시드막이 형성되고, 이 시드막상에 전기도금에 의해 금속배선막이 형성된다고 하고 있다.
그러나, 반드시 시드막이 형성될 필요는 없고, 예를들면, 배리어 금속막상에 스퍼터링법에 의해 금속배선막이 직접 형성되어도 된다.
또, 같은 모양으로 제4 내지 제7의 실시형태에서는, 배리어 금속막 또는 절연막상에 스퍼터링법에 의해 시드막이 형성되고, 이 시드막상에 전기도금에 의해 금속배선막이 형성된다고 하고 있다.
그러나, 반드시 시드막이 형성될 필요는 없고, 예를들면, 배리어 금속막 또 는 절연막상에 스퍼터링법에 의해 금속배선막이 직접 형성되어도 된다.
또, 제6 및 제7실시의 형태에 관한 반도체장치의 제조방법은, 1차 금속배선상에 2차 금속배선을 배치하기 위해 적용되고 있으나, 제6 및 제7의 실시형태에 관한 제조방법은 2차 금속배선을 배치하는 경우에 한정되지 않고, 1차 금속배선을 배치하기 위해 적용되어도 된다.
본 발명의 실시예에 대해 상세히 설명했으나, 이들은 본 발명의 기술적 내용을 명백히 하기 위해 사용된 구체예에 불과하고, 본 발명은 이들 구체예에 한정해서 해석될 것이 아니고, 본 발명의 정신 및 범위는 청구의 범위에 의해서만 한정된다.
본 발명에 의하면, 금속배선에 디싱이 생기는 것을 방지할 수 있는 반도체장치의 제조방법이 제공된다.

Claims (11)

  1. 반도체기판상에 형성된 절연막의 표면에 금속배선을 배치하여 반도체장치를 제조하기 위한 방법으로서,
    상기 절연막에 오목한 부를 형성하는 공정과,
    상기 오목한 부가 형성된 절연막상에 배리어 금속막을 적층시키는 공정과,
    상기 오목한 부가 형성된 절연막상에 금속배선재료로 이루어진 금속배선막을 퇴적시키는 공정과,
    상기 퇴적된 금속배선막 표면의 상기 오목한 부에 대응하여 생긴 우묵하게 들어간 부에 연마조정막을 선택적으로 형성하는 공정과,
    상기 연마조정막의 형성후에, 상기 금속배선막을 화학적 기계적 연마법에 의해 연마하는 공정을 포함하며,
    상기 연마조정막은, 화학적 기계적 연마법에 의한 연마비율이 상기 금속배선막보다도 낮고, 또 상기 배리어 금속막보다도 높은 연마비율 조정막인 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 연마조정막을 선택적으로 형성하는 공정은,
    상기 우묵하게 들어간 부에 연마조정막의 재료를 도포하는 공정과,
    상기 도포한 연마조정막의 재료를 베이킹하는 공정을 포함하는 반도체장치의 제조방법.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 오목한 부를 형성하는 공정과 상기 금속배선막을 퇴적시키는 공정 사이에, 상기 오목한 부가 형성된 절연막상에 배리어 금속막을 적층시키는 공정을 또한 포함하고,
    상기 연마조정막은, 화학적 기계적 연마법에 의한 연마비율이 상기 금속배선막 보다도 낮고, 또한, 상기 배리어 금속막 보다도 높은 연마비율 조정막인 반도체장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 연마조정막은, 화학적 기계적 연마법에 의한 연마비율이 상기 금속배선막과 거의 동등한 재료를 사용하여 형성되는 반도체장치의 제조방법.
  6. 제 2 항에 있어서,
    상기 연마조정막은, 화학적 기계적 연마법에 의한 연마비율이 상기 금속배선 막과 거의 동등한 재료를 사용하여 형성되는 반도체장치의 제조방법.
  7. 제 5 항에 있어서,
    상기 금속배선막은, 상기 우묵하게 들어간 부의 저면의 위치가 상기 절연막의 오목한 부 이외의 표면의 위치보다도 낮게 되도록한 막의 두께로 형성되는 반도체장치의 제조방법.
  8. 제 6 항에 있어서,
    상기 금속배선막은, 상기 우묵하게 들어간 부의 저면의 위치가 상기 절연막의 오목한 부 이외의 표면의 위치보다도 낮게 되도록한 막의 두께로 형성되는 반도체장치의 제조방법.
  9. 제 1 항, 제 2 항 또는 제 4 내지 제 6 항 중 어느 한 항에 있어서,
    상기 금속배선막은, 상기 우묵하게 들어간 부의 저면의 위치가 상기 절연막의 오목한 부 이외의 표면의 위치보다도 높게 되도록한 막의 두께로 형성되는 반도체장치의 제조방법.
  10. 제 1 항, 제 2 항 또는 제 4 내지 제 8 항 중 어느 한 항에 있어서,
    상기 연마조정막은, 그 표면이 상기 금속배선막의 표면과 거의 동일면이 되도록 형성되는 반도체장치의 제조방법.
  11. 제 9 항에 있어서,
    상기 연마조정막은, 그 표면이 상기 금속배선막의 표면과 거의 동일면이 되도록 형성되는 반도체장치의 제조방법.
KR1020060092815A 1998-12-18 2006-09-25 반도체장치의 제조방법 KR100730871B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP10361221A JP2000183067A (ja) 1998-12-18 1998-12-18 半導体装置の製造方法
JPJP-P-1998-00361222 1998-12-18
JP36121898A JP3933331B2 (ja) 1998-12-18 1998-12-18 半導体装置の製造方法
JPJP-P-1998-00361221 1998-12-18
JPJP-P-1998-00361218 1998-12-18
JP36122298A JP4172732B2 (ja) 1998-12-18 1998-12-18 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019990057754A Division KR100700255B1 (ko) 1998-12-18 1999-12-15 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20060108580A KR20060108580A (ko) 2006-10-18
KR100730871B1 true KR100730871B1 (ko) 2007-06-20

Family

ID=27341642

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019990057754A KR100700255B1 (ko) 1998-12-18 1999-12-15 반도체장치의 제조방법
KR1020060092815A KR100730871B1 (ko) 1998-12-18 2006-09-25 반도체장치의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019990057754A KR100700255B1 (ko) 1998-12-18 1999-12-15 반도체장치의 제조방법

Country Status (2)

Country Link
US (1) US6709973B1 (ko)
KR (2) KR100700255B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
KR100722137B1 (ko) 2005-12-26 2007-05-25 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7750470B2 (en) * 2007-02-08 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for planarization of dielectric layer around metal patterns for optical efficiency enhancement
US7579197B1 (en) * 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US8634231B2 (en) * 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US8409986B2 (en) * 2011-01-11 2013-04-02 Institute of Microelectronics, Chinese Academy of Sciences Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route
CN105789131B (zh) * 2014-12-25 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065748A (ko) * 1997-01-14 1998-10-15 김광호 반도체 소자의 금속 배선 형성방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132287A (ja) * 1992-10-20 1994-05-13 Fujitsu Ltd 研磨による配線層の形成方法
KR0138295B1 (ko) * 1994-11-30 1998-06-01 김광호 도전선 형성방법
JP3911643B2 (ja) * 1995-07-05 2007-05-09 富士通株式会社 埋め込み導電層の形成方法
JPH09186234A (ja) * 1995-12-27 1997-07-15 Sony Corp 半導体装置の製造方法およびその製造装置
JPH1050956A (ja) 1996-08-01 1998-02-20 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10189592A (ja) 1996-12-25 1998-07-21 Nippon Steel Corp 半導体装置の製造方法
US6093656A (en) * 1998-02-26 2000-07-25 Vlsi Technology, Inc. Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device
TW407342B (en) * 1998-06-17 2000-10-01 United Microelectronics Corp Planarization method of damascene structure
US6376361B1 (en) * 1999-10-18 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to remove excess metal in the formation of damascene and dual interconnects

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065748A (ko) * 1997-01-14 1998-10-15 김광호 반도체 소자의 금속 배선 형성방법

Also Published As

Publication number Publication date
KR20000048142A (ko) 2000-07-25
KR100700255B1 (ko) 2007-03-26
US6709973B1 (en) 2004-03-23
KR20060108580A (ko) 2006-10-18

Similar Documents

Publication Publication Date Title
KR100730871B1 (ko) 반도체장치의 제조방법
KR100366625B1 (ko) 듀얼 다마신 배선구조의 반도체 소자 및 그 제조방법
KR900004968B1 (ko) 반도체장치 제조방법
JPH0215632A (ja) 半導体集積回路の製造方法
US6406992B1 (en) Fabrication method for a dual damascene structure
KR100424400B1 (ko) 패턴형성방법
US6680248B2 (en) Method of forming dual damascene structure
JP2002299437A (ja) 半導体装置の製造方法
KR0124144B1 (ko) 반도체 장치 및 그의 제조방법
JP3933332B2 (ja) 半導体装置の製造方法
JP4172732B2 (ja) 半導体装置の製造方法
JP2872086B2 (ja) 半導体装置の製造方法
JP2000195867A (ja) 象嵌技法を利用した微細金属パタ―ン形成方法
JP3933331B2 (ja) 半導体装置の製造方法
KR100440472B1 (ko) 반도체 소자 제조 방법
JP2000183067A (ja) 半導体装置の製造方法
KR100548548B1 (ko) 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법
KR100217909B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR100607331B1 (ko) 반도체 소자의 비트라인 형성방법
KR0186081B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
TW451408B (en) A method to avoid copper contamination on the sidewall of a via or a dual damascene structure
KR20040029868A (ko) 반도체 소자 제조 방법
KR100406741B1 (ko) 반도체 소자 제조 방법
JPH11284066A (ja) 半導体装置およびその製造方法
KR20050079552A (ko) 박막 저항기 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee