KR100424400B1 - 패턴형성방법 - Google Patents

패턴형성방법 Download PDF

Info

Publication number
KR100424400B1
KR100424400B1 KR10-2001-0017698A KR20010017698A KR100424400B1 KR 100424400 B1 KR100424400 B1 KR 100424400B1 KR 20010017698 A KR20010017698 A KR 20010017698A KR 100424400 B1 KR100424400 B1 KR 100424400B1
Authority
KR
South Korea
Prior art keywords
film
polishing
delete delete
pattern
cmp
Prior art date
Application number
KR10-2001-0017698A
Other languages
English (en)
Other versions
KR20010095280A (ko
Inventor
이시이히로무
야기쇼우지
마치다카이스유키
사이토구니오
나가츠마타다오
규라기하카루
Original Assignee
닛뽄텔리그라프앤드텔리폰코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000102296A external-priority patent/JP3893009B2/ja
Application filed by 닛뽄텔리그라프앤드텔리폰코포레이션 filed Critical 닛뽄텔리그라프앤드텔리폰코포레이션
Publication of KR20010095280A publication Critical patent/KR20010095280A/ko
Application granted granted Critical
Publication of KR100424400B1 publication Critical patent/KR100424400B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Abstract

패턴형성방법에 있어서, 트렌치가 편평한 베이스상에 형성된다. 패턴물질은 베이스의 표면으로부터 돌출하고 트렌치의 개구부 보다 더 넓게 되도록 트렌치 내부 및 주위에만 배열된다. 베이스 표면으로부터 돌출하는 패턴물질은 베이스의 상부표면과 동일 높이가 되도록 화학기계연마(CMP)에 의하여 제거된다.

Description

패턴형성방법{Pattern Forming Method}
본 발명은, 반도체장치 또는 마이크로머신 디바이스에서 사용되는, 예를들어 약 10㎛의 박막두께를 가진 비교적 두꺼운 상호접속인 마이크로 패턴을 형성하는 패턴형성방법에 관한 것이다.
반도체 장치에서, 보다더 높은 집적도로 조그마한 영역내에 소자들을 집적시키기 위하여는, 소자들 및 상호접속이 보다더 작은 사이즈로 형성되어야 하고 다층구조의 상호접속이 사용되어야 한다. 또한 마이크로 머신장치에서도 다층구조가 3차원 구조를 실현하기 위해 사용된다. 이들 다층구조에서, 모든 층들은 균일한 두께의 평탄한 층이지만 일부 층들은 여러 가지 패턴을 가진 복잡한 3차원 형상을 가진다. 예를들면, LSI에서, 실리콘 기판상에 형성된 복수의 소자는 이들 소자위에 다층구조로 형성되는 복수의 상호접속층으로 서로 접속되어서 회로를 형성하고 있다.
그와 같은 다층 상호접속구조에서, 상호접속층의 3차원 형상은 층간 유전체막에 의해 흡수되어서 평탄한 상태를 얻고, 다른 상호접속층이 그위에 형성된다.
3차원 형상위에 평탄한 층간 유전체막을 형성하는 기술가운데에, 하나의 기술에 따르면, 층간 유전체막이 3차원 형상위에 형성되고, 그 다음에 3차원 형상이 반영된 층간 유전체 표면의 돌출부가 선택적으로 제거되게 함으로써, 층간 절연막을 평탄화한다. 소위 데머신(damascene)이라고하는 다른 한 실시예에 따르면, 트렌치가 평탄한 층간 유전체에 형성되고 상호접속과 같은 패턴을 형성하기 위한 물질이 트렌치를 채워서 상호접속층과 같은 패턴층을 형성한다. 상호접속층이 형성될 때, 이미 평탄하다. 데머신에서, 화학기계연마(CMP)는 상호접속전극이 트렌치를 채우는 상태를 달성하기 위하여 사용된다.
데머신에 따른 다층 상호접속 구조의 형성을 간단히 설명한다. 도 3a에 도시된 바와 같이, 절연막(302)이 기판(301)위에 형성되며, 트렌치(303)가 절연막(302)을 통하여 연장하지 않도록 절연막(302)의 기설정 부분에 형성된다.
도 3b에 도시된바와 같이, 도금 시드층(304)이 트렌치(303)의 내부를 포함하는 절연막(302)의 표면상에 형성된다. 그후, 도 3c에 도시된바와 같이, 트렌치(303)의 내부를 포함하는 절연기판(302)의 표면이 도금되고 이것에 의해 시드층(304)을 통하여 상호접속 금속막(305)을 형성한다.
최후로, 도 3d에 도시된바와 같이 상호접속 금속막(305)은 트렌치(303)내에서만 상호접속 금속막(305)을 남기면서 절연막(302)의 표면이 노출될때까지 CMP에 의하여 연마되어서 상호접속 금속층(306)을 형성한다. CMP에서 금속막이 절연막에 대하여 선택적으로 연마되는 경우에는 절연막(302)의 표면이 노출될 때 연마가 중지될수 있다. 데머신에서 상호접속 금속층이 형성될 때, 상호접속층의 표면과 절연막의 윗표면을 평탄화되어 있어 서로 같은 높이로 된다. 따라서, 절연막의 표면은 평탄화될 필요가 없다. 데머신에 따른 다층 접속구조의 형성에 있어서, "절연막의 형성-트렌치의 형성-상호접촉층의 형성"은 기설정의 수만큼 반복된다.
또하나의 다른 종래의 방법을 설명하면 도 4a에 도시된바와 같이, 층간막(402)이 기판(401)상에 형성되고 기설정된 형상을 가진 트렌치(403a, 403b)가 층간막(402)의 기 설정부위에 형성된다.
도 4b에 도시된바와 같이, 폴리이미드 수지막(404)이 트렌치(403a, 403b)의 내부를 포함하는 층간막(402)위에 형성되고, 그래서 트렌치(403a, 403b)가 폴리이미드 수지로서 채워진다.
최후로, 도 4c에 도시된 바와같이 폴리이미드 수지막(4040)은, 트렌치(403a, 403b)내에만 폴리이미드 수지막을 남기면서 층간막(402)의 표면이 노출될 때 까지 CMP에 의하여 연마되며, 이것에 의하여 패턴(404a, 404b)을 형성한다. CMP에서, 폴리이미드 수지는 층간막(402)의 물질에 대하여 선택적으로 연마되며, 연마는 층간막(402)의 표면이 노출될 때 정지된다.
상술한 데머신에서 사용되는 CMP는 충분히 높은 연마선택성이 연마되는 막과 연마되지 않는 막사이에 유지될수 있다면 매우 효과적인 수단이다. 충분히 높은 면마 선택성이 유지되지 않는다 하더라도 연마되지 않는 막이 약 1㎛만큼 얇을때에는 CMP는 평탄화 수단으로서 여전히 효과적이다.
CMP에 대한 연마 타겟이 마이크로머신의 형성에서와 같이 약 10㎛두께를 가진 두꺼운막 일 때, 연마의 단부를 결정하는 것이 매우 어려우며, 그래서 연마 속도는 필연적으로 감소하게 되어야 하기 때문에 연마시간을 증가시키게 된다.
막두께가 10㎛만큼 크게 증가할 때 두께의 변동도 증가한다. 이와 같은 막이 CMP에 의해 연마될 때, 연마가 어떤 영역에서는 종료된다 하더라도, 다른 부분에서는 아직도 연마되어야할 막이 남아있게 되고, 이것은 단점(end point)의 결정을 매우 어렵게 하여준다.
이러한 이유 때문에, 종래에는 먼저 거칠게 연마를 수행한다음 연마속도를 매우 느리게 감소 시켜서 마무리 연마를 수행하고, 그래서 연마 선택성이 증가하게 된다. 약 10㎛두께를 가진 막은 CMP에 따라 평탄화 되도록 할 때, 예를들어 데머신을 사용하여 마이크로머신을 형성하는 것은 종래에 많은 시간이 걸렸다.
본 발명의 주목적은 종래 기술보다 더 짧은 시간내에 약 10㎛두께의 비교적 두꺼운 막을 평탄화 할수 있는 패턴형성방법을 제공하는 것이다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 패턴형성방법을 설명하는 제조단계를 나타내는 도면.
도 2a 내지 도 2e는 본 발명의 다른 실시예의 제조단계를 나타낸 도면
도 3a 내지 도 3d는 종래의 패턴형성방법을 설명하는 제조단계를 나타낸 도면
도 4a 내지 도 4c는 종래의 다른 패턴형성방법을 설명하는 제조단계를 나타낸 도면이다.
주요 도면 부호의 부호설명
101 : 실리콘 기판 102 : 층간 유전체막
103 : 트렌치 104 : 티타늄 질화막
104b : 시드층 105 : 금속 패턴
101 : 레지스트 패턴
201 : 기판 202 : 층간막
203a : 트렌치 203b : 트렌치
204 : 수지막 204a, 204b : 돌출 패턴
205a, 205b : 패턴 221 : 포토마스크
301 : 기판 302 : 절연막
303 : 트렌치 304 : 시드층
305 : 금속막 401 : 기판
402 : 층간막 403a, 403b : 트렌치
404a, 404b: 패턴 404 : 수지막
상기 목적을 달성하기 위하여, 본 발명의 기술사상에 따르면 CMP에 의하여 연마될 부분은 소망 패턴의 가까운 부분에만 나타나게 만드는데 있다.
본 발명에 따르면, 편평한 베이스내에 홈을 형성하는 단계와, 베이스의 표면으로부터 상방향으로 돌출되고 홈의 개구부 보다 더 넓게 되도록 홈의 내부 및 주위에 패턴 물질을 배열하는 단계와, 베이스의 상부표면과 같은 높이가 되도록 화학기계연마(CMP)에 의하여 베이스의 표면으로부터 돌출하는 패턴물질을 제거하는 단계를 구비하는 패턴형성방법이 제공된다.
이하 본 발명의 바람직한 실시예를 설명한다.
제 1 실시예
도 1a에 도시된 바와 같이, 층간 유전체막(102)이 약 3㎛ 두께까지 실리콘 기판(101) 상에 형성된다. 트렌치(103)가 기 결정의 패턴에 따라 약 1㎛ 깊이까지 층간 유전체막(102) 내에 형성된다.
층간 유전체막(102)은 CVD(chemical Vapor Deposition)에 의하여 산화실리콘을 증착함으로써 형성될수 있다.
예를들면, 산화실리콘막은 소스 가스로서 모노실란(SiH4)가스와 산소 가스를 사용하고 약 400℃로 기판온도를 설정하여 프라즈마 CVD에 의해 기판(101)상에 증착되게 함으로써 층간 유전체막(102)을 형성한다.
트렌치(103)가 공지의 포토리소그래피 기술과 에칭 기술에 의하여 형성될수 있다. 예를들면, 트렌치 형성부분의 개구부를 가진 레지스트 패턴이 포토리소그래피 기술에 의하여 층간 유전체막(102)상에 형성된다. 그다음, 층간 유전체(102)가 산소와 CF4의 혼합가스의 프라즈마에 의해 형성된 레지스트 패턴을, 마스크로 사용하는 드라이 에칭에 의하여 기 결정량 만큼 선택적으로 에칭되게 함으로써 트렌치(103)를 형성한다. 이경우에, 트렌치(103)는 층간 유전체막(102)을 통하여 연장하지 않도록 적절한 깊이를 가지게 설정된다.
도 1b에 도시된 바와 같이, 질화티타늄으로 만들어진 0.1㎛ 두께의 각 트렌치(103)의 양측표면과 밑면을 포함하는 층간 유전체막(102)의 노출된 표면상에 형성된다. 그다음 동으로 만들어진 0.1㎛ 두께의 시드층(104b)이 장벽막(104a)의 표면상에 형성된다. 이경우에서 사용되는 질화티타늄막(104a)과 동막(104b)은 공지의 스퍼터링이나 또는 증기증착에 의하여 형성될수 있다. 장벽막(104a)은 상호접속물질과 층간 유전체막 사이의 부착특성을 향상시키고 층간 유전체막으로 상호접속 물질의 확산을 억제하기 위하여 형성된다. 이 실시예에서 질화티타늄이 장벽막(104a)을 형성하기위하여 사용되고 있지만, 장벽으로서 기여하고 부착특성을 가진 것이라면 다른 물질로 사용될수 있다. 또한, 장벽막이 이 실시예에서, 하나의 물질로 만들어지고 있지만 질화 티타늄막과 티타늄층으로 구성되는 2 층구조나 또는 다층구조의 박막일수 있다.
도 1c에 도시된바와 같이, 레지스트 패턴층(121)이 트렌치(103)의 형성영역보다 약간 더 넓은 영역의 개구부를 가지며, 트렌치(103)의 형성영역은 층간 유전체막(102)의 노출 표면상에 형성된다. 레지스트 패턴층(121)은 포지티브 포토레지스트를 사용하는 포토리소그래피 기술에 의하여 형성될수 있다. 더욱 구체적으로는 포지티브 포토레지스트는 기 설정 두께로 형성되고 그 다음 트렌치(103)의 형성영역 보다 약간 더 넓은 영역이 트렌치(103)의 형성영역상에 중심을 맞춘 광(자외선)으로 선택적으로 조사된다. 그다음, 조사된 영역은 알카리용액으로 현상되고 그것에 의해 레지스트 패턴(121)을 형성한다.
도 1c에 도시된바와 같이, 레지스트 패턴(121)의 개구부 영역은 상응하는 트렌치(103)의 폭보다 더 넓게 설정되어 있다. 이 경우에, 장벽막(104a)과시드층(104b)은 층간 유전체막(102)의 표면상에 형성되기 때문에, 레지스트 패턴(121)은 장벽막(104a)과 시드층(104b)을 통하여 층간 유전체막(102)상에 형성되고 장벽막(104a)과 시드층(104b)은 층간 유전체막(102)과 레지스트 패턴(121) 사이에 존재하게 된다.
시드층(104b)을 한 전극으로 사용하여 전기도금을 함으로써, 동막은 시드층(104b)이 노출되는 레지스트 패턴(121)의 개구부 영역의 이들 부분에만 약 15㎛ 두께가 되도록 선택적으로 형성되고 이것에 의해 트렌치(103)와 레지스트 패턴(121)의 개구부 영역을 채우는 금속 패턴(제 1 금속 패턴)(105)을 형성한다. 금속 패턴(105)은 동 패턴으로만 한정되는 것이 아니고 금, 은, 또는 니켈로 형성될 수 있다.
도 1e에 도시된바와 같이, 레지스트 패턴(121)만이 제거되며, 층간 유전체막(102)의 표면위로 돌출하는 금속 패턴(105)의 이들 부분은 화학기계연마(CMP)에 의하여 연마되게 함으로써 층간 유전체막(102)을 평탄화 한다. 그 결과로서, 도 1e에 도시된바와 같이, 동으로 만들어진 상호접속 패턴(제 2 금속 패턴)(105a)이 장벽막(104a)과 시드층(104b)을 통하여 층간 유전체막(102)의 홈(103)내에 형성된다. 상호접속 패턴(105a)은 층간 유전체막(102)과 같은 높이가 되도록 트렌치(103)내에 형성된다.
CMP를 사용하는 이와같은 평탄화 연마는 알루미나와 과산화수소의 수용액으로 구성되는 슬러리를 사용한다. 이 CMP는 층간 유전체막(102)과 트렌치(103)내의 부분을 제외한 층간 유전체막(102)영역의 이들 표면위에 형성되는 장벽막(104a)과시드층(104b)으로부터 상방향으로 돌출하는 금속 패턴(105)의 이들 돌출부를 연마한다. 연마 단점은 트렌치(103)내의 부분을 제외한 층간 유전체막(102)의 표면이 노출되는 것이 시각적으로 확인될 수 있는 시점까지로 설정될 수 있다. CMP는 무기 절연물질을 크게 연마할 수 없다. 그래서 층간 유전체막(102)의 표면이 일단 노출되면, 연마의 진행이 매우 느리게 되어서 단점이 용이하게 검출된다.
이 실시예와는 다르게, 평탄화를 위한 CMP가 금속 패턴(105)을 형성하지 않고, 층간 유전체막의 전 영역상에 형성되어 있는 금속막으로 종래의 방법에서 수행되어진다면 먼저 거친 연마가 15분동안에 수행된후 마무리 연마가 수행된다. 상술한 바와 같이, 금속막이 두꺼우면, 막두께에서의 변동이 크다 그래서, 연마 단점이 가까워지면 금속막이 여전히 남아 있는 영역과 실질적으로 금속막이 전혀 남아있지 않는 영역이 공존하게 된다. 마무리 연마에서, 막두께의 변동과 금속막과 절연막 사이 뿐만 아니라 장벽막과 금속막 사이의 연마선택도가 고려되어야 하며, 따라서 마무리 연마는 매우 느린 연마속도에서 수행된다. 그결과로, 마무리 연마는 약 300분 이나 걸린다.
종래 기술과 비교하여 볼 때, 본 이 실시에에 따르면 CMP에 의한 연삭/연마에 대하여 필요한 시간은 약 1/15 또는 그 이하로 단축될수 있다.
이 실시에에서, CMP에 대한 연마타켓은 돌출하는 형상을 가진다. 따라서, 전반적으로 연마량(연마영역)은 종래의 것보다 더 작으며, 연마타켓은 그의 형상 때문에 용이하게 연마될 수 있다. 이와 같은 사실은 약 22분의 빠른 평탄화 연마를 가능하게 할수 있다는 것으로 생각된다.
상술한 기술내용은 돌출부를 연마하는 본 발명과 종래의 거친 연마 및 마무리 연마의 결합간의 처리시간에서의 비교를 나타낸 것이다. 일반적으로, CMP에 따르면, 연마속도 R은 연마표면에 가해지는 압력 P와 연마 패드와 연마타켓 표면사이의 상대속도 V와의 곱에 비례한다. 즉, R=K×P×V 이며, 여기서 K는 비례 양수로서, 슬러리와 같은 화학적 상태의 함수이다. 돌출부를 형성한후 이 돌출부를 연마하는 것은 연마영역을 감소시키게 되고 이것에 의해 연마 타켓 표면으로 가해지는 압력을 증가시킨다. 이것은 연마 속도를 증가시킨다.
따라서, 금속 패턴(105)이 도전성 물질인 금, 구리, 은, 알루미늄, 텅스텐, 티타늄, 백금, 니켓, 크롬 및 몰리브덴의 어느하나이거나 또는 이들 금속의 일부와의 합금이거나 또는 이들 금속중의 어느 하나와의 실리사이드로 만들어질 때, 돌출부가 유사하게 형성된다면, 상술한 실시예의 것들과 동일한 동작 및 효과가 얻어질수 있다. 이들 도전성 물질중의 하나를 사용하는 패턴이 형성되어 질 때, 장벽막(104a)은 홈(103)의 내부를 포함하는 층간 유전체막(102)의 표면상에 형성될수 있고 그 후에 레지스트 패턴(121)이 형성될수 있다. 도전성 물질이 일반적으로 알려진 증기 증착, 스퍼터링 등에 의하여 레지스트 패턴(121)의 개구영역내에 채워질수 있고, 그후에 상술한 실시예의 것들과 동일한 단계가 수행될수 있다.
실제로는, 전체 동의 표면이 연마되는 경우의 연마속도와 동의 돌출부가 연마되는 경우, 연마속도는 0.3㎛ 입자 크기의 알루미나와 순수 및 1:1 의 비율인 과산화수소의 수용액을 혼합하여 얻어지는 하나를 슬러리로서 사용될 때, 비교되었다.
전자 경우의 연마속도는 0.15㎛/min 이였고, 이와 반면에 후자의 경우의 연마속도가 1.5㎛/min이 였으며, 따라서 높은 속도의 연마를 할수 있었다.
이 실시예에 따르면, 연마 단점이 용이하게 검출될수 있고 연마타켓으로서의 금속 또는 장벽막과 층간 유전체막 사이의 높은 연마 선택도가 용이하고 충분히 유지될수 있기 때문에, 연마타켓이 더욱 균일하게 평탄화 될 수 있다. 이 실시예에서, 연마영역이 작기 때문에, 연마속도가 증가한다. 그래서 연마는 연마속도가 감소되는 종래 조건하여서 조차 빠르게 진행한다. 따라서, 이 실시예에 따르면, 연마속도가 감소되어서 다른 물질간의 연마속도가 개선되도록 하는 조건이라도 실제적인 연마속도는 감소하지 않는다. 그 결과, 상술한 바와 같이, 연마타켓은 더욱 실제의 연속속도의 희생이 없고 높은 연마 선택도를 충분히 유지하면서도 아주 균일하게 평탄화 될 수 있다.
상술한 바와 같이, 본 발명의 제 1 실시예에 따르면, 금속 패턴이 제조하는 동안에 층간 유전체막의 표면상에 부분적으로 존재하고 이들 부분적인 금속 패턴은 CMP에서 연마타켓이 된다. 그래서 연마량(연마영역)이 종래의 것보다 더 작게 되어서 연마타켓이 그의 형상 때문에 쉽게 연마된다. 따라서, CMP에 의한 평탄화를 형성하는 데머신에 따라 반도체 장치나 또는 마이크로머신은 종래기술에 있어서 보다 더욱 짧은 기간내에 형성될수 있어서, 뛰어난 효과가 있다.
제 2 실시예
또하나의 다른 실시예가 도 2a 내지 도 2e를 참조하여 설명된다.
도 2a에 도시된바와 같이, 층간막(기판)(202)이 약 10㎛ 두께까지 기판(201)상에 형성되고, 트렌치(203a, 203b)가 층간막(202)을 통하여 연장하여 기판(201)에 이르도록 층간막(202)의 기설정부분에 형성된다. 층간막(202)은 예를들어, 폴리실리콘으로 형성될수 있다. 이경우에서, 층간막(202)의 표면은 약 1㎛두께로 열산화막을 형성하도록 열산화되며 레지스트 패턴이 포토리스그래피 기술에 의하여 열산화막위에 형성된다. 열산화막은 이 레지스트 패턴을 마스크로 사용함으로써, HF 용액으로 습식 에칭되고, 이것에 의해 열산화막을 패터닝한다.
이어서, 레지스트 패턴이 제거되고, 열산화막의 패턴을 마스크로하여 수산화 칼륨의 수용액을 사용한 습식 에칭에 의해 선택적으로 제거되며, 그것에 의해 트렌치(203a, 203b)를 형성한다.
감광 폴리이미드로 만들어지는 수지막(204)이 약 16㎛ 두께로 트렌치(203a, 203b)를 가진 층간막(202) 상에 형성된다. 감광 폴리이미드로서, 예를들면, 폴리이미드와 같은 기초 수지에 포지티브 감광제, 예로서 SUMIITOMO BAKELITE CO., LTD.에서 제조한 CRC 8300을 첨가하여 얻어진 것이 대신 사용될수 있다. 이 실시예에서, 폴리이미드가 기초 수지로서 사용되고 있지만, 본 발명은 이것에 한정되는 것이 아니며, 유사한 성질을 가진 폴리벤조옥사졸이 사용될수 있다. 상술한 CRC 8300이 감광제로서 사용될 때, 먼저 수지막이 스핀코팅에 의하여 층간막(202)상에 형성된다. 그다음 어느정도까지 수지막으로부터 유기 솔벤트 성분을 제거하도록 약 120℃에서 예비소성(예열)이 가열판을 사용하여 4분동안 행하게 된다.
트렌치(203A, 203B)의 형성영역보다 약간 넓은 영역을 광 차단하는 부분(221a, 221b)을 가진 포토마스크(221)를 사용하고 트렌치(203a, 203b)의 형성영역상에 중심이 맞추어지게 하여, 포토마스크(221)에 의하여 광 차단되지 않는 수지막(204)의 영역이 자외선(222)으로 선택적으로 조사된다.
그후에, 기 설정의 현상액을 사용하여 현상이 수행되며 그 결과 구조물은 수지를 셋팅하기 위하여 가열된다. 그다음 감광제가 제거되어서 도 2b에 도시된바와 같은 돌출 패턴(제 1 패턴)(204a, 204b)을 형성한다. 상술한 바와 같이, 가열에 의하여 수지를 세팅하기 위하여 상기 결과 구조물이 약 30분동안 질소가스 분위기에서 약 150℃로 유지되며 계속하여 30분동안 310℃에서 320℃로 유지된다. 층간막(202)의 표면으로부터 돌출한 돌출 패턴(204a, 204b)의 이들부분은 화학기계연마(CMP)에 의하여 연마되어서, 층간막(202)을 평탄화시킨다. 그결과, 도 2e에 도시된바와 같이, 폴리이미드로 만들어지는 기설정 패턴(제 2 패턴)(205a, 205b)이 층간막(202)의 홈(203a, 203b)내에 형성된다. 패턴(205a, 205b)이 층간막(202)과 동일 높이가 되도록 트렌치(203a, 203b)내에 형성된다.
그후, 예를들면, 기 설정 구조가 패턴(205a, 205b)의 일부영역을 포함하는 층간막(202)상에 형성된다. 상기 구조가 형성된후, 상기 구조가 유기 솔벤트에서 분해되어서, 수지로 만들어진 패턴(205a, 205b)만을 선택적으로 제거한다. 그래서, 트렌치(203a, 203b)의 형성공간이 구조아래에 형성되는 상태가 얻어진다. 이때에, 이 구조는 아래층이 편평하게 되어 있기 때문에, 용이하고 정확하게 형성될수 있다.
상술한 CMP에 따른 평탄화 연마에서, 알루미나로 만들어진 슬러리가 사용되고 있다. 이 CMP로, 층간막(202)위에 있는 패턴(205a, 205b)의 돌출부가 약 3분이내에 연마될수 있다. 연마단점은 트렌치(203a, 203b)내의 부분을 제외하고 층간 유전체막(202)의 표면이 노출되는 것을 시각적으로 확인될수 있는 시점(time point)으로 설정될수 있다. CMP에 의한 이와같은 연마로, 실리콘으로 만들어진 층간 유전체막(202)의 표면이 일단 노출되어서, 연마의 진행이 매우 느리게 되며 단점이 용이하게 검출될수 있다.
제 2 실시예와는 다르게, 패턴(205a, 205b)의 형성없이 층간 유전체막의 전체영역상에 형성되어 있는 수지막으로 종래의 방법으로 평탄화를 위한 CMP가 행하여지게 되는 것이라면, 먼저 거친연마가 25분동안에 수행되고 그다음 마무리 연마가 수행된다. 상술한 바와같이, 수지막이 두꺼울 때, 막두께의 변동이 크다. 따라서, 연마단점이 가까워지면, 수지막이 아직도 두껍게 남아있는 영역과 수지막이 실질적으로 남아있지않는 영역이 공존한다. 마무리 연마에서, 막두께의 변동과 수지막과 그아래에 있는 절연막 사이의 연마선택도가 고려되어야 하며, 따라서 마무리 연마는 매우 느린 연마속도로 수행된다. 그 결과로서 마무리 연마는 약 55분이나 걸린다. 상기한 종래 기술과 비교하여 볼 때 제 2 실시예에 따르면, CMP에 의하여 연마하기위하여 필요한 시간은 약 1/20 또는 그이하 단축될수 있다.
제 2 실시예에서, CMP에 대한 연마타켓은 돌출형상을 가진다. 따라서 연마량(연마영역)이 작고 연마타겟은 그의 형상 때문에 용이하게 연마될수 있다. 이와 같은 사실은 약 3분의 빠른 평탄화 연마를 가능할수 있게 하는 것으로 생각된다.
제 2 실시에에 따르면, 연마단점이 용이하게 검출될수 있고, 수지막과 층간막 사이의 높은 연마선택도가 용이하고 충분하게 유지될수 있기 때문에 연마타겟은 높은 균일도로 평탄화될수 있다. 이실시예에서, 연마타겟이 작고 3차원으로 연마되기 때문에, 연마속도가 증가한다. 그래서 연마는 연마속도가 감소되어 있는 종래의 조건하에서 일시라도 빠르게 진행한다. 따라서, 이실시예에 따르면, 다른 물질들 사이의 연마선택도가 향상되도록 연마속도가 감소하게 되도록 하는 상황에서도 실제의 연마속도는 감소되지 않는다. 그결과로서 상술한 바와 같이, 연마타겟은 실제의 연마속도를 희생하지 않고 또 높은 연마선택도를 충분히 유지하면서 높은 균일도로 평탄화될수 있다.
상술한 바와 같이 본 발명에 따르면 제조 동안 제 1 패턴이 부분적으로 기판의 표면 상에 존재하고, 이들 부분적인 제 1 패턴은 CMP에서 연마타겟이 된다. 그래서 연마량(연마영역)이 작고 연마타겟은 그 형상 때문에 용이하게 연마될수 있다. 따라서 CMP에 의한 평탄화를 수행하는 데머신에 따라 마이크로 패턴등에서 사용되는 패턴은 종래 기술에서 보다 더욱 짧은 시간내에 형성될수 있어 뛰어난 효과가 있다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 기판(201)상에 형성된 층간막(202)에 홈(203a, 203b)을 형성하는 단계;
    상기 홈(203a, 203b)을 채우도록 기판상에 자외선-감광수지로 만들어진 수지막(204)을 형성하는 단계;
    상기 홈(203a, 203b) 보다 더 넓고 상기 홈에 중심이 맞추어진 제 1 영역과 상기 제 1 영역과는 다른 영역 사이에서 현상용액에 대한 수지막의 용해도가 상이하게되도록 상기 수지막(204)을 선택적으로 노출하는 단계;
    상기 노출단계 이후에, 제 1 영역이외의 다른 영역을 제거하도록 현상액에 수지막(204)을 현상시키고, 이것에 의해 수지막(204)의 제 1 영역으로 구성되는 제 1 패턴(204a, 204b)을 형성하는 단계; 그리고
    홈의 내부가 수지로 만들어지는 제 2 패턴(205a, 205b)으로 채워지고 기판과 동일 높이가 되도록 기판으로부터 돌출하는 제 1 패턴(204a, 204b)의 부분을 화학기계연마(CMP)에 의하여 선택적으로 연마하는 단계를 구비함을 특징으로하는 패턴형성방법.
  13. 제 12 항에 있어서,
    상기 수지는 플리이미드를 주성분으로하는 패턴형성방법.
  14. 제 12 항에 있어서,
    상기 수지는 폴리벤조옥사졸을 주성분으로 하는 패턴형성방법.
  15. 제 12 항에 있어서,
    상기 홈은 기 설정방향으로 기판상에서 연장하는 트렌치인 패턴형성방법.
KR10-2001-0017698A 2000-04-04 2001-04-03 패턴형성방법 KR100424400B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000102290 2000-04-04
JP2000-102296 2000-04-04
JP2000-102290 2000-04-04
JP2000102296A JP3893009B2 (ja) 2000-04-04 2000-04-04 パターン形成方法

Publications (2)

Publication Number Publication Date
KR20010095280A KR20010095280A (ko) 2001-11-03
KR100424400B1 true KR100424400B1 (ko) 2004-03-24

Family

ID=26589437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0017698A KR100424400B1 (ko) 2000-04-04 2001-04-03 패턴형성방법

Country Status (3)

Country Link
US (1) US6468895B2 (ko)
EP (1) EP1143506A3 (ko)
KR (1) KR100424400B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935189B1 (ko) * 2002-12-11 2010-01-06 매그나칩 반도체 유한회사 반도체소자의 층간막 평탄화 방법
KR100604819B1 (ko) 2003-06-12 2006-07-28 삼성전자주식회사 반도체 패키지용 배선 기판, 그 제조방법 및 이를 이용한반도체 패키지
US7081647B2 (en) * 2003-09-29 2006-07-25 Matsushita Electric Industrial Co., Ltd. Microelectromechanical system and method for fabricating the same
JP5234239B2 (ja) * 2005-07-06 2013-07-10 セイコーエプソン株式会社 半導体装置
KR100788352B1 (ko) * 2005-12-29 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 형성방법
US7833893B2 (en) * 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization
US8580687B2 (en) * 2010-09-30 2013-11-12 Infineon Technologies Ag Semiconductor structure and method for making same
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8742598B2 (en) * 2011-10-05 2014-06-03 Infineon Technologies Ag Semiconductor structure and method for making same
CN102358613A (zh) * 2011-10-12 2012-02-22 中国电子科技集团公司第二十四研究所 一种mems拱形结构的制造方法
CN103426814B (zh) * 2012-05-24 2015-04-01 中芯国际集成电路制造(上海)有限公司 填充金属的方法
US10096639B2 (en) * 2016-10-10 2018-10-09 Sensors Unlimited, Inc. Bump structures for interconnecting focal plane arrays

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568601A (en) * 1984-10-19 1986-02-04 International Business Machines Corporation Use of radiation sensitive polymerizable oligomers to produce polyimide negative resists and planarized dielectric components for semiconductor structures
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH06236880A (ja) * 1992-12-14 1994-08-23 Oki Electric Ind Co Ltd 金属配線の形成方法
JPH11186268A (ja) * 1997-12-24 1999-07-09 Sony Corp 半導体装置の絶縁膜平坦化方法
US6140234A (en) * 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
JP2000040737A (ja) * 1998-07-24 2000-02-08 Oki Electric Ind Co Ltd 素子分離領域の形成方法
US6162728A (en) * 1998-12-18 2000-12-19 Texas Instruments Incorporated Method to optimize copper chemical-mechanical polishing in a copper damascene interconnect process for integrated circuit applications
US6010962A (en) * 1999-02-12 2000-01-04 Taiwan Semiconductor Manufacturing Company Copper chemical-mechanical-polishing (CMP) dishing

Also Published As

Publication number Publication date
KR20010095280A (ko) 2001-11-03
EP1143506A3 (en) 2004-02-25
EP1143506A2 (en) 2001-10-10
US6468895B2 (en) 2002-10-22
US20010027019A1 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
KR900004968B1 (ko) 반도체장치 제조방법
KR0133483B1 (ko) 폴리시스톱(polishstop) 평탄화 방법 및 구조
KR100424400B1 (ko) 패턴형성방법
US6063702A (en) Global planarization method for inter level dielectric layers using IDL blocks
US6156640A (en) Damascene process with anti-reflection coating
KR100366625B1 (ko) 듀얼 다마신 배선구조의 반도체 소자 및 그 제조방법
KR100792605B1 (ko) 반도체 장치 및 그 제조방법
US5792707A (en) Global planarization method for inter level dielectric layers of integrated circuits
JPH11168105A (ja) 半導体集積回路の製造方法
US6093632A (en) Modified dual damascene process
JP3469771B2 (ja) 半導体装置およびその製造方法
KR100730871B1 (ko) 반도체장치의 제조방법
US6214745B1 (en) Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern
US6025270A (en) Planarization process using tailored etchback and CMP
KR100525014B1 (ko) 반도체 디스크의 정렬용 마크 형성 방법
US6174813B1 (en) Dual damascene manufacturing process
US6596639B1 (en) Method for chemical/mechanical planarization of a semiconductor wafer having dissimilar metal pattern densities
US5827780A (en) Additive metalization using photosensitive polymer as RIE mask and part of composite insulator
KR19980063840A (ko) 매립 플러그 및 상호접속물 형성 방법
US20020048934A1 (en) Planarization method on a damascene structure
JPH09167768A (ja) 半導体装置の製造方法
KR100363642B1 (ko) 반도체 소자의 접촉부 형성 방법
JP3477484B2 (ja) 半導体装置の製造方法
JP3429279B2 (ja) パターン形成方法
US6511906B1 (en) Selective CMP scheme

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110128

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee