KR0150685B1 - 반도체 소자의 다층금속배선 형성방법 - Google Patents

반도체 소자의 다층금속배선 형성방법 Download PDF

Info

Publication number
KR0150685B1
KR0150685B1 KR1019940037666A KR19940037666A KR0150685B1 KR 0150685 B1 KR0150685 B1 KR 0150685B1 KR 1019940037666 A KR1019940037666 A KR 1019940037666A KR 19940037666 A KR19940037666 A KR 19940037666A KR 0150685 B1 KR0150685 B1 KR 0150685B1
Authority
KR
South Korea
Prior art keywords
film
forming
metal wiring
protrusion
insulating film
Prior art date
Application number
KR1019940037666A
Other languages
English (en)
Other versions
KR960026632A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940037666A priority Critical patent/KR0150685B1/ko
Publication of KR960026632A publication Critical patent/KR960026632A/ko
Application granted granted Critical
Publication of KR0150685B1 publication Critical patent/KR0150685B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다충금속배선 형성 방법에 관한 것으로, 금속막을 형성하고 상기 금속막을 선택적으로 제거하여, 이후에 상부금속배선과 접속될 돌출부를 갖는 하부금속배선을 형성하고, 전체 구조 상에 층간절연막을 형성한 후, 상기 돌출부가 노출될 때까지 상기 층간절연막을 제거하고, 상기 돌출부와 연결되는 상부금속배선을 형성하는 방법이다. 이에 의해 비아홀 및 플러그 형성 공정을 생략할 수 있으며 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 다층금속배선 형성방법
제1도는 종래기술에 따른 다층금속배선 형성 공정 단면도.
제2a도 내지 제2d도는 본 발명의 바람직한 일실시예에 따른 다층금속배선 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 절연막 2 : A1 합금막
12A : 돌출부 12B : 하부금속배선
16 : 상부금속 배선 17 : 산화막
18 : 오존-TEOS막 19 : SOG막
본 발명은 반도체 소자 제조 공정 중 금속배선 형성방법에 관한 것으로, 특히 다수의 금속층으로 이루어지는 다층금속배선(multi-layer metal line) 형성방법에 관한 것이다.
제1도를 참조하여 종래의 다층금속배선 형성 공정 방법을 설명한다.
먼저, 절연막(1) 상에 하부금속배선(2)을 형성하고 절연막(1) 및 하부금속배선(2) 상에 층간산화막(3)을 형성한다. 이어서 층간산화막(3)을 선택적으로 제거하여 상기 하부금속배선(2)을 노출시키는 비아(via) 홀을 형성하고, 비아홀 내부 및 층간산화막 상에 장벽금속막으로 Ti/TiN막(4)을 형성한다.
다음으로, Ti/TiN막(4)상에 텅스텐(W)막을 증착하고 에치백(etch back)하여 상기 비아홀 내에 텅스텐 플러그(5)를 형성한 다음, 알루미늄(Al) 등으로 상부금속 배선(6)을 형성하여상기 비아홀 내에 형성된 텅스텐 플러그(5)를 통해 상부금속배선(6)과 하부금속배선(2)을 연결시킨다.
소자가 점차 고집적되어 비아홀의 크기가 0.5㎛ 이하로 축소됨에 따라 Al합금막으로는 비아홀 내부를 동공(Void)이나 단선없이 형성하기가 거의 불가능하기 때문에 상기와 같이 텅스텐 플러그(5)를 형성하는 까다로운 공정을 적용하고 있다.
그러나, 텅스텐막은 자연산화막의 존재하에서도 들뜸(peeling) 현상을 일으키기 때문에, Ti/TiN막 형성 후에 지체없이 텅스텐막을 적층해야 하는 어려움이 있다. 또한, 텅스텐막을 과도식각으로 에치백할 경우 비아홀 내부의 텅스텐 플러그 손실이 많아지고, 과소식각으로 에치백할 경우에는 층간산화막(3)상에 형성된 Ti/TiN막 상에 잔류물이 남게되어 소자의 신뢰성을 떨어뜨리는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 비아홀 및 플러그 형성 공정을 생략할 수 있는 반도체 소자의 다층금속배선 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 다층금속배선 형성방법에 있어서, 금속막을 형성하는 제1 단계 ; 상기 금속막을 선택적으로 제거하여, 이후에 상부금속배선과 접속될 돌출부를 갖는 하부금속배선을 형성하는 제2 단계 ; 제2 단계가 완료된 전체 구조 상에 층간절연막을 형성하는 제3 단계 ; 상기 돌출부가 노출될 때까지 상기 층간절연막을 제거하는 제4 단계 ; 및 상기 돌출부와 연결되는 상부금속배선을 형성하는 제5 단계를 포함하여 이루어진다.
이하, 첨부된 도면 제 2a도 내지 제2d도를 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.
먼저, 제2a도에 도시한 바와 같이 절연막(11)상에 20000Å 내지 25000Å 두께의 Al 합금막(12)을 증착하고, 사진식각법으로 10000Å 내지 15000Å의 Al 합금막(12)을 선택적으로 제거하여이후에 상부금속배선과 접속될 부위에 돌출부(12A)를 형성한다.
다음으로, 제2B도에 도시한 바와 같이 하부금속배선 형성을 위한 마스크를 사용하여사진식각법으로 Al 합금막(12)을 선택적으로 제거하여 하부금속배선(12B)을 형성하고, 전체구조의 상부에 약 1000Å 두께의 산화막(17)을 플라즈마 화학기상 증착법(plasma enhanced chemical vapor deposition)으로 형성한다. 이어서, 상기 산화막(17) 상에 3000Å 내지 8000Å 두께의 오존(O3)-TEOS(tetra-ortho-silicate) 산화막(18), 3000Å 내지 5000Å의 두께의 SOG(Spin-on-Glass)막(19)을 차례로 적층한 다음 SOG막(19)내의 불순물을 제거하기 위하여 큐어링(curing) 공정을 실시한다.
다음으로, 제2c도에 도시한 바와 같이 화학적기계적연마(CMP : Chemical Mechanical Polishing) 방법으로 SOG막(19), 오존-TEOS 산화막(18) 및 산화막(17)을 연마하여 상기 하부금속배선(12B) 상의 돌출부(12A)를 노출시킨다.
다음으로, 제2d도에 도시한 바와 같이 A1 합금막을 형성하고, A1합금막을 선택적으로 제거하여 상기 돌출부(12A)와 접속되는 상부금속배선(16)을 형성한다.
전술한 본 발명의 일실시예에서는 2층 구조의 금속배선을 예로써 설명하였지만 본 발명은 2층구조의 금속배선 이외에 3층 및 4층 등 다층금속배선 형성 방법 모두 적용시킬 수 있다.
상기와 같이 이루어지는 본 발명은 비아홀 및 플러그를 형성하지 않고도 0.5㎛크기 이하의 상·하 배선 접촉부위를 갖는 다층금속배선을 형성할 수 있어 제조공정의 단순화를 이룸과 동시에 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 반도체 소자의 다층금속배선 형성방법에 있어서 ; 금속막을 형성하는 제1 단계 ; 상기 금속막을 선택적으로 제거하여, 이후에 상부금속배선과 접속될 돌출부를 갖는 하부금속배선을 형성하는 제2 단계 ; 제2 단계가 완료된 전체 구조 상에 층간절연막을 형성하는 제3 단계 ; 상기 돌출부가 노출될때까지 상기 층간절연막을 제거하는 제4 단계; 및 상기 돌출부와 연결되는 상부금속배선을 형성하는 제5 단계를 포함하는 반도체 소자의 다층금속배선 형성 방법.
  2. 제1항에 있어서, 상기 제2 단계는, 상기 금속막을 선택적으로 제거하여 상기 돌출부를 형성하는 단계 ; 및 상기 금속막을 선택적으로 제거하여 상기 돌출부를 갖는 하부금속배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  3. 제1항, 또는 제2항에 있어서, 상기 하부금속배선 및 상기 상부금속배선은 알루미늄 합금막으로 형성되는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  4. 제3항에 있어서, 상기 제3단게는, 상기 제2 단계가 완료된 전체 구조 상에 플라즈마 화학기상증착법으로 산화막을 형성하는 단계 ; 상기 산화막 상에 오존(O3)-TEOS(tetra-ortho-silicate) 산화막을 형성하는 단계 ; 및 상기 오존-TEOS 산화막 상에 SOG(spin on glass)막을 형성하는 단계를 포함하은 것을 특징으로 하는 반도체 소자의 다층금속배선 형성 방법.
  5. 제4항에 있어서, 상기 제4단계에서의 상기 층간절연막 제거는 화학적기계적연마 방법으로 제거하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
KR1019940037666A 1994-12-28 1994-12-28 반도체 소자의 다층금속배선 형성방법 KR0150685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037666A KR0150685B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 다층금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037666A KR0150685B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 다층금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR960026632A KR960026632A (ko) 1996-07-22
KR0150685B1 true KR0150685B1 (ko) 1998-12-01

Family

ID=19404094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037666A KR0150685B1 (ko) 1994-12-28 1994-12-28 반도체 소자의 다층금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0150685B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714026B1 (ko) * 2000-12-28 2007-05-04 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR960026632A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US20040048468A1 (en) Barrier metal cap structure on copper lines and vias
KR100267106B1 (ko) 반도체 소자의 다층 배선 형성방법
KR0124644B1 (ko) 반도체소자의 다층금속배선의 형성방법
JP2002016066A (ja) 半導体装置およびその製造方法
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
US6821896B1 (en) Method to eliminate via poison effect
JP2004273483A (ja) 配線構造の形成方法
US6894364B2 (en) Capacitor in an interconnect system and method of manufacturing thereof
KR0150685B1 (ko) 반도체 소자의 다층금속배선 형성방법
JPH11330077A (ja) デュアル・ダマスク技術
JPH05326722A (ja) 半導体装置の製造方法
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
KR100257762B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100497776B1 (ko) 반도체 소자의 다층배선 구조 제조방법
KR100198653B1 (ko) 반도체 소자의 금속배선방법
KR100539576B1 (ko) 다층 메탈 배선의 형성 방법
KR100452315B1 (ko) 반도체 소자 제조방법
KR970005683B1 (ko) 반도체 소자의 금속배선 형성방법
KR100410810B1 (ko) 반도체장치의다층금속배선형성방법
JPH1126575A (ja) 半導体装置およびその製造方法
KR100262009B1 (ko) 반도체장치의 제조 방법
KR100223283B1 (ko) 반도체 소자의 금속층 형성방법
KR100271402B1 (ko) 반도체소자의접촉구형성방법
KR100260356B1 (ko) 반도체소자의 다층 금속배선 형성방법
KR19980057020A (ko) 반도체 장치의 비아홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee