KR20000027826A - 반도체 장치의 텅스텐 플러그 형성 방법 - Google Patents

반도체 장치의 텅스텐 플러그 형성 방법 Download PDF

Info

Publication number
KR20000027826A
KR20000027826A KR1019980045861A KR19980045861A KR20000027826A KR 20000027826 A KR20000027826 A KR 20000027826A KR 1019980045861 A KR1019980045861 A KR 1019980045861A KR 19980045861 A KR19980045861 A KR 19980045861A KR 20000027826 A KR20000027826 A KR 20000027826A
Authority
KR
South Korea
Prior art keywords
tungsten
adhesive layer
forming
contact hole
semiconductor device
Prior art date
Application number
KR1019980045861A
Other languages
English (en)
Inventor
이원호
임부택
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045861A priority Critical patent/KR20000027826A/ko
Publication of KR20000027826A publication Critical patent/KR20000027826A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 텅스텐 플러그 형성시 접착층의 첨점현상으로 텅스텐 증착시 텅스텐 플러그 내에 생성되는 키홀의 생성을 억제하기 위해 1차 텅스텐 증착시 형성된 키홀이 완전히 노출되도록 식각한 후 다시 2차 텅스텐을 증착하여 텅스텐 플러그에 깊게 형성되는 키홀까지 제거할 수 있도록 하는 반도체 장치의 텅스텐 플러그 형성 방법에 관한 것으로서 깊게 형성되는 키홀까지도 완전하게 제거하여 비아의 오픈이나 저항의 증가를 방지할 수 있다는 이점이 있다.

Description

반도체 장치의 텅스텐 플러그 형성 방법
본 발명은 반도체 장치의 텅스텐 플러그 형성 방법에 관한 것으로서, 보다 상세하게는 텅스텐 플러그 형성시 접착막의 첨점현상으로 텅스텐 증착시 텅스텐 플러그 내에 생성되는 키홀의 생성을 억제하기 위해 1차 텅스텐 증착시 형성된 키홀이 완전히 노출되도록 식각한 후 다시 2차 텅스텐을 증착하여 텅스텐 플러그에 깊게 형성되는 키홀까지 제거할 수 있도록 하는 반도체 장치의 텅스텐 플러그 형성 방법에 관한 것이다.
반도체장치의 배선은 반도체장치의 속도, 수율 및 신뢰성에 큰 영향을 주기 때문에, 반도체장치의 배선 형성공정은 반도체장치 제조공정 중에 매우 중요한 위치를 차지하고 있다.
일반적으로, 반도체장치는 그 집적도가 증가하고 내부 회로가 복잡해지는 추세에 부응하여 다층의 배선 구조를 가지며, 이러한 다층배선은 화학기상증착(CVD)방법으로 형성된 텅스텐 플러그를 통하여 서로 연결된다.
도1 내지 도4는 종래 방법에 의한 반도체 장치의 텅스텐 플러그 형성 방법을 설명하기 텅스텐 플러그 형성공정을 단계적으로 도시한 단면도들이다.
도1과 같이 반도체 기판(5)위에 금속배선(10)을 형성하고 평탄화를 수행한후 계속해서 층간절연막(20)을 형성하고 금속배선(10) 상부의 층간절연막(20)이 노출되도록 층간절연막(20) 상부에 감광막 패턴을 형성하여 이 감광막 패턴을 식각 마스크로 하여 층간절연막(20)을 이방성 식각하여 콘택홀(25)을 형성한 후 감광막 패턴을 제거한다.
그리고 도2와 같이 도1의 결과물 전면에 티타늄(Ti)막(32)과 질화 티타늄(TiN)막(34)이 순차적으로 적층된 접착층(30)을 형성한다.
이때, 'A'와 같이 접착층(30)의 첨점현상으로 접착층(30)이 약간 안쪽으로 휘어져 있는 것을 볼 수 있다.
이후 도3과 같이 콘택홀(25)을 채우도록 접착층(30) 위로 텅스텐(40)을 화학기상증착방법으로 증착한다.
그런데, 접착층(30)의 첨점현상에 콘택홀(25)의 입구가 좁아지기 때문에 텅스텐(40)을 증착할 때 콘택홀(25)내로 완전하게 채워지지 않아 키홀(42)이 형성된 것을 볼 수 있다.
이와 같이 텅스텐(40)을 증착한 후 SF6기체를 사용하여 장벽금속층(30)이 노출될때까지 텅스텐(40)을 에치백하여 텅스텐 플러그(44)를 형성한다.
위와 같이 반도체 장치에서 다층 배선을 위해 텅스텐 플러그를 형성할 때 접착층의 첨점현상에 의해 텅스텐 플러그에 키홀이 생성되어 이후 에치백이나 평탄화 작업을 수행후 키홀이 외부로 노출되어 비아의 저항 증가를 유발하게 된다는 문제점이 있다.
심하게는 텅스텐이 완전하게 콘택홀내에 채워지지않아 비아가 오픈되는 경우도 초래된다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 텅스텐 플러그 형성시 접착층의 첨점현상에 의해 텅스텐 증착시 콘택홀 내부에 깊게 형성되는 키홀까지 제거할 수 있도록 하는 반도체 장치의 텅스텐 플러그 형성 방법에 관한 것이다.
도1 내지 도4는 종래 방법에 의한 반도체 장치의 텅스텐 플러그 형성 방법을 설명하기 텅스텐 플러그 형성공정을 단계적으로 도시한 단면도들이다.
도5 내지 도12는 본 발명에 의한 반도체 장치의 텅스텐 플러그 형성 방법을 설명하기 위한 텅스텐 플러그 형성 공정을 단계적으로 나타낸 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 금속배선 20 : 층간절연막
25 : 콘택홀 30,30' : 접착층
40,40' : 텅스텐
상기와 같은 목적을 실현하기 위한 본 발명은 반도체 기판위에 금속배선을 형성하고 평탄화를 수행한후 계속해서 층간절연막을 형성하고 금속배선 상부가 노출되도록 콘택홀을 형성하는 단계와, 콘택홀 전면에 제1접착층을 증착한 후 콘택홀을 채우기 위해 1차로 제1텅스텐을 증착하는 단계와, 제1텅스텐을 제1접착층이 노출될때까지 오버 에치백하는 단계와, 마스크를 통해 통해 콘택홀 부위를 제외한 제1접착층과 층간절연막 일부를 식각하는 단계와, 콘택홀 부위의 제1텅스텐을 블랭킷 식각하는 단계와, 블랭킷 식각한 결과물 전면에 제2접착층을 증착하고 마스크를 통해 콘택홀 부위의 제2접착층을 제거하는 단계와, 제2접착증 전면에 제2텅스텐을 증착한 후 에치백하는 단계로 이루어진 것을 특징으로 한다.
위와 같은 방법에 의한 반도체 장치의 텅스텐 플러그 형성 방법은 텅스텐 플러그 형성시 깊게 형성된 키홀을 완전히 노출시킨 후 2차로 텅스텐을 증착함으로써 텅스텐 플러그 내에 형성된 키홀을 완전히 제거하게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도5 내지 도12는 본 발명에 의한 반도체 장치의 텅스텐 플러그 형성 방법을 설명하기 위한 텅스텐 플러그 형성 공정을 단계적으로 나타낸 단면도들이다.
먼저, 도5에서 보는 바와 같이 반도체 기판(5)위에 금속배선(10)을 약 8000Å 두께로 형성하고 평탄화를 수행한후 계속해서 층간절연막(20) 약 9000∼10000Å 두께로 형성한 다음 전면에 제1접착층(30)으로 Ti막(32)과 TiN막(34)으로 제1접착층(30)을 형성한다. 그리고 금속배선(10) 상부가 노출되도록 콘택홀(25)을 형성한다.
이때, 제1접착층(30)의 Ti에 의한 첨점현상(A)에 의해 콘택홀(25) 입구에서 내부로 들어갈수록 그 폭이 증가하는 형태를 갖게 된다.
따라서, 도6에서와 같이 콘택홀(25)을 제1텅스텐(40)을 채우게 되면 콘택홀 (25)내부에 삼각형 모양으로 제1텅스텐(40)이 채워지지 않은 키홀(B)이 형성된다.
즉, 제1텅스텐(40) 증착시 텅스텐 시드들이 일단은 TiN막(34)에 응집되고 이후 이 시드를 중심으로 제1텅스텐(40)이 성장하게 되는데 제1텅스텐(40) 증착이 완료되면 첨점현상 때문에 텅스텐 플러그(44)의 중앙에 삼각형 형태의 공간 즉, 키홀(B)이 형성된다.
위와 같이 제1텅스텐(40)을 증착한 후 도7과 같이 제1접착층(30)을 정지층으로 하여 제1텅스텐(40)을 오버 에치백을 실시한다.
이렇게 함으로써 텅스텐 플러그(44) 내에 형성된 키홀(B)의 일부를 노출시킨다.
그리고 도8과 같이 콘택홀(25) 부위를 제외한 제1접착층(30)과 층간절연막(20) 일부를 식각하기 위한 리버스 마스크를 형성한다.
그런다음 도9와 같이 도8에서 형성된 리버스 마스크를 사용하여 제1접착층(30)과 약 2000∼3000Å 두께의 층간절연막(20)을 식각한다.
그리고, 도10과 같은 결과를 얻을 수 있도록 리버스 마스크를 제거한 다음 블랭킷 식각하여 제1텅스텐(40)을 식각한다.
다음으로 도11과 같이 도10의 결과물의 전면에 제2접착층(30')을 증착한 다음 2차로 제2텅스텐(40')을 증착하여 키홀(B) 부분을 완전히 채우게 된다.
마지막으로 도12와 같이 제2접착층(30')을 정지층으로 하여 제2텅스텐(40')을 에치백하여 키홀(B)을 완전히 제거한 텅스텐 플러그(44)를 형성한다.
상기한 바와 같이 본 발명은 텅스텐 증착시 생성되는 텅스텐 플러그 내의 키홀을 완전히 노출되도록 식각한 후 다시 텅스텐을 증착함으로써 깊게 형성된 키홀까지 완전하게 제거할 수 있다는 이점이 있다.
또한, 텅스텐 플러그 내에 형성되는 키홀을 완전히 제거할 수 있음으로해서 키홀에 비아의 오픈이나 저항의 증가를 방지할 수 있다는 이점이 있다.

Claims (3)

  1. 반도체 기판위에 금속배선을 형성하고 평탄화를 수행하고 층간절연막을 형성한 후 상기 금속배선 상부가 노출되도록 콘택홀을 형성하는 단계와,
    상기 콘택홀 전면에 제1접착층을 증착한 후 상기 콘택홀을 채우기 위해 1차로 제1텅스텐을 증착하는 단계와,
    상기 제1텅스텐을 상기 제1접착층이 노출될때까지 오버 에치백하는 단계와,
    상기 콘택홀 부위를 제외한 상기 제1접착층과 상기 층간절연막 일부를 식각하는 단계와,
    상기 콘택홀 부위의 상기 제1텅스텐을 블랭킷 식각하는 단계와,
    블랭킷 식각한 결과물 전면에 제2접착층을 증착하고 상기 콘택홀 부위의 제2접착층을 제거하는 단계와,
    상기 제2접착증 전면에 제2텅스텐을 증착한 후 에치백하는 단계
    를 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 텅스텐 플러그 형성 방법.
  2. 제1항에 있어서, 상기 층간절연막은 평탄화 후 9000∼10000Å의 두께로 형성된 것을 특징으로 하는 반도체 장치의 텅스텐 플러그 형성 방법.
  3. 제1항에 있어서, 상기 층간절연막 식각은 2000∼3000Å 정도 식각되는 것을 특징으로 하는 반도체 장치의 텅스텐 플러그 형성 방법.
KR1019980045861A 1998-10-29 1998-10-29 반도체 장치의 텅스텐 플러그 형성 방법 KR20000027826A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045861A KR20000027826A (ko) 1998-10-29 1998-10-29 반도체 장치의 텅스텐 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045861A KR20000027826A (ko) 1998-10-29 1998-10-29 반도체 장치의 텅스텐 플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20000027826A true KR20000027826A (ko) 2000-05-15

Family

ID=19556170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045861A KR20000027826A (ko) 1998-10-29 1998-10-29 반도체 장치의 텅스텐 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR20000027826A (ko)

Similar Documents

Publication Publication Date Title
US6309955B1 (en) Method for using a CVD organic barc as a hard mask during via etch
KR100242865B1 (ko) 메탈 플러그의 형성 방법
US5066612A (en) Method of forming wiring of a semiconductor device
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
KR0124644B1 (ko) 반도체소자의 다층금속배선의 형성방법
KR100342639B1 (ko) 반도체 구조물의 제조 방법
US5893749A (en) Method for forming a hole filling plug for a semiconductor device
US6831007B2 (en) Method for forming metal line of Al/Cu structure
KR20000027826A (ko) 반도체 장치의 텅스텐 플러그 형성 방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
KR100691940B1 (ko) 반도체소자의 배선 및 그 형성방법
KR101106049B1 (ko) 반도체 소자의 제조방법 및 이에 의한 반도체 소자
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
KR0184054B1 (ko) 반도체 장치의 금속배선층 형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR20000056260A (ko) 반도체 장치의 콘택 형성 방법
KR100284302B1 (ko) 반도체소자의금속배선형성방법
KR100289653B1 (ko) 반도체소자의배선구조및그의형성방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
JPH10173051A (ja) 配線形成方法
JPH0786209A (ja) 半導体装置の製造方法
KR100237743B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR20020058430A (ko) 반도체소자의 배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination