JP4800796B2 - キャパシタの製造方法 - Google Patents
キャパシタの製造方法 Download PDFInfo
- Publication number
- JP4800796B2 JP4800796B2 JP2006051016A JP2006051016A JP4800796B2 JP 4800796 B2 JP4800796 B2 JP 4800796B2 JP 2006051016 A JP2006051016 A JP 2006051016A JP 2006051016 A JP2006051016 A JP 2006051016A JP 4800796 B2 JP4800796 B2 JP 4800796B2
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- insulating film
- film
- deep hole
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1(a)(b)(c)は、王冠構造の製造工程を模式的に示したものである。まず、(a)図に示すように、第一層間絶縁膜101および窒化シリコン膜102の所定の領域にシリコンプラグ103を形成した後、厚い酸化シリコン膜からなる第二層間絶縁膜104を堆積する。次いで、(b)図に示すように、リソグラフィとドライエッチングにより深孔105を形成して、シリコンプラグ103の表面を露出させた後、深孔内壁に下部電極106を形成する。その後(c)図に示すように、下部電極106の外壁周囲に支えとなっていた第二層間絶縁膜104をフッ酸(HF)含有溶液により除去する。このフッ酸含有溶液により厚い酸化シリコンを除去すると、下部電極は支えを失い、機械的強度が著しく低下するために、液体の表面張力により、下部電極が倒壊して接触し、ペアビット不良をもたらす。表面張力が生じないドライエッチングで酸化シリコンを除去できれば有効であるが、下部電極の形状を損なうことなく、酸化シリコンだけをドライエッチングで除去することは困難で実用的ではない。
上記問題に鑑み、本発明の目的は、溶液エッチングを用いて王冠型構造を形成しても、下部電極が倒壊することなくペアビット不良を回避して、大きなキャパシタ容量を得ることのできる信頼性の高いキャパシタおよびその製造方法を提供することにある。
p型シリコン基板201にnウエル202を設け、その内部に第一のpウエル203を設けている。また、nウエル202以外の領域に第二のpウエル204を設け、素子分離領域205で分離している。第一のpウエル203は複数のメモリセルが配置されるメモリアレイ領域を、第二のpウエル204は周辺回路領域を各々便宜的に示している。 第一のpウエル203には個々のメモリセルの構成要素でワード線となるスイッチングトランジスタ206及び207を設けている。トランジスタ206は、ドレイン208、ソース209とゲート絶縁膜210を介してゲート電極211で構成されている。トランジスタ207は、ソース209を共通としドレイン212、ゲート絶縁膜210を介しゲート電極211で構成されている。各々のトランジスタを被覆するように層間絶縁膜213を設けている。
最初に、図3(a)に示すように、酸化シリコン膜からなる第一層間絶縁膜301の所定の領域に周知の方法によりシリコンプラグ302を形成し、その後、厚さ300nmの窒化シリコン膜303を堆積した。窒化シリコン膜303は、ジクロルシラン(SiH2Cl2)とアンモニア(NH3)を原料ガスとする熱CVD(Chemical Vapor Deposition)法で形成した。熱CVD法に代えてプラズマCVD法により形成することもできる。熱CVD法で形成した窒化シリコン膜とプラズマCVD法で形成した窒化シリコン膜は、互いに逆向きの内部応力を有しているので、半導体基板に対する応力の影響が懸念される場合は、積層構造として応力を相殺することができる。また、窒化シリコン膜に代えて、酸窒化シリコン膜(SiON)を用いることもできる。酸窒化シリコン膜は、上記窒化シリコン膜形成用原料ガスにN2Oガスを加えて生成できる。酸窒化シリコン膜は窒化シリコン膜に比べて内部応力を低減できる利点がある。
次に、図3(i)に示すように、フッ酸水溶液により、第二層間絶縁膜304、第一酸化シリコン膜308、第二酸化シリコン膜311を除去した。第二層間絶縁膜の厚さは1200nmとしているので、10%フッ酸水溶液を用いれば10分程度で除去可能である。フッ化アンモニウム(NH4F)を混合させた緩衝フッ酸溶液などを用いてもよい。それらの混合比率を調整し、溶液中のフッ酸濃度を制御することにより、エッチング速度を任意に制御することができる。
この溶液エッチングにより、第二下部電極310を内側下部電極、第一下部電極307を外側下部電極とする2重王冠型下部電極が形成される。外側下部電極の底部は、窒化シリコン膜303の上面に張出して形成された第一底面313を有し、内側下部電極の底部は、シリコンプラグ302に接続する第二底面312を有し、第二底面に隣接する側壁部は窒化シリコン膜303で囲まれている。
102、223、303 窒化シリコン膜
103、222、302 シリコンプラグ
104、224、304 第二層間絶縁膜
105 深孔
106、229a、229b 下部電極
201 p型シリコン基板
202 nウエル
203 第一のpウエル
204 第二のpウエル
205 素子分離領域
206、207 トランジスタ
208、212 ドレイン
209 ソース
210 ゲート絶縁膜
211 ゲート電極
213 層間絶縁膜
214、231、232 コンタクト孔
215 多結晶シリコン
216 チタンシリサイド
217、233、235、237、239、241、243 窒化チタン
218、220、234、240 タングステン
219 窒化タングステン
225 外側の王冠型下部電極
226 内側の王冠型下部電極
227、314 誘電体
228、315 上部電極
230 第三層間絶縁膜
236、242 アルミニウム
238 引き出し配線
305 ハードマスク
306 深孔
307 第一下部電極
308 第一酸化シリコン膜
309 コンタクトホール
310 第二下部電極
311 第二酸化シリコン膜
312 第二底面
313 第一底面
316 円柱状内側下部電極
Claims (8)
- 半導体基板表面に接続する導電プラグと、前記導電プラグに接続される下部電極を備えたキャパシタの製造方法において、
(1)前記導電プラグが形成された第一層間絶縁膜上に絶縁膜を堆積する工程と、
(2)前記絶縁膜上に第二層間絶縁膜を堆積する工程と、
(3)前記第二層間絶縁膜の所定の位置に深孔を形成し、前記絶縁膜表面を露出させる工程と、
(4)前記深孔の内壁を含む全面に、外側の王冠型下部電極となる第一下部電極材料を堆積する工程と、
(5)前記第一下部電極材料上に第一酸化シリコン膜を堆積する工程と、
(6)前記深孔以外の表面に形成されている前記第一酸化シリコン膜および前記第一下部電極材料を除去して、前記深孔の側壁に前記第一酸化シリコン膜および前記第一下部電極材料から成るサイドウオールを形成し、前記深孔の底部に前記絶縁膜表面を露出させる工程と、
(7)前記サイドウオールをマスクとして、表面が露出した前記絶縁膜を異方性ドライエッチングしてコンタクトホールを形成し、前記導電プラグ表面を露出させる工程と、
(8)前記導電プラグ表面が露出したコンタクトホールを含む全面に、内側の王冠型下部電極となる第二下部電極材料を堆積する工程と、
(9)前記第二下部電極材料上の全面に、深孔内の空間が埋まるように第二酸化シリコン膜を堆積する工程と、
(10)表面を平坦化し、前記深孔以外の表面に形成されている前記第二酸化シリコン膜および第二下部電極材料を除去する工程と、
(11)表面に露出した、前記第二層間絶縁膜、前記第一酸化シリコン膜および前記第二酸化シリコン膜を溶液によりエッチング除去して、2重王冠型下部電極を形成する工程と、
(12)前記2重王冠型下部電極を含む全面に、誘電体を形成する工程と、
(13)前記誘電体上に上部電極を形成する工程と、
を少なくとも含んで成ることを特徴とするキャパシタの製造方法。 - 前記絶縁膜は、前記内側下部電極の厚さの5〜15倍の厚さを有することを特徴とする請求項1記載のキャパシタの製造方法。
- 前記絶縁膜は、前記内側下部電極の高さの1/6〜1/3の厚さを有することを特徴とする請求項1記載のキャパシタの製造方法。
- 半導体基板表面に接続する導電プラグと、前記導電プラグに接続される下部電極を備えたキャパシタの製造方法において、
(1)前記導電プラグが形成された第一層間絶縁膜上に絶縁膜を堆積する工程と、
(2)前記絶縁膜上に第二層間絶縁膜を堆積する工程と、
(3)前記第二層間絶縁膜の所定の位置に深孔を形成し、前記絶縁膜表面を露出させる工程と、
(4)前記深孔の内壁を含む全面に、外側の王冠型下部電極となる第一下部電極材料を堆積する工程と、
(5)前記第一下部電極材料上に第一酸化シリコン膜を堆積する工程と、
(6)前記深孔以外の表面に形成されている前記第一酸化シリコン膜および前記第一下部電極材料を除去して、前記深孔の側壁に前記第一酸化シリコン膜および前記第一下部電極材料から成るサイドウオールを形成し、前記深孔の底部に前記絶縁膜表面を露出させる工程と、
(7)前記サイドウオールをマスクとして、表面が露出した前記絶縁膜を異方性ドライエッチングしてコンタクトホールを形成し、前記導電プラグ表面を露出させる工程と、
(8)前記導電プラグ表面が露出した前記コンタクトホールを含む前記深孔が埋まるように、第二下部電極材料を堆積する工程と、
(9)前記深孔以外の表面に形成されている第二下部電極材料を除去して、内側の円柱状下部電極を形成する工程と、
(10)表面に露出した、前記第二層間絶縁膜および前記第一酸化シリコン膜を溶液によりエッチング除去して、前記内側の円柱状下部電極と前記外側の王冠型下部電極とからなる下部電極を形成する工程と、
(11)前記下部電極を含む全面に、誘電体を形成する工程と、
(12)前記誘電体上に上部電極を形成する工程と、
を少なくとも含んで成ることを特徴とするキャパシタの製造方法。 - 前記絶縁膜は、前記円柱状下部電極の高さの1/6〜1/3の厚さを有することを特徴とする請求項4記載のキャパシタの製造方法。
- 前記絶縁膜は、窒化シリコン膜もしくは酸窒化シリコン膜からなることを特徴とする請求項1ないし5の何れか1項に記載のキャパシタの製造方法。
- 前記導電プラグ、前記第一下部電極材料および前記第二下部電極材料は、多結晶シリコンから成ることを特徴とする請求項1ないし6の何れか1項に記載のキャパシタの製造方法。
- 前記第一下部電極材料および前記第二下部電極材料は、金属もしくは金属化合物からなり、前記導電プラグは前記下部電極と接する界面にバリヤ層と金属シリサイド層を少なくとも含んで形成されることを特徴とする請求項1ないし6のいずれか1項に記載のキャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051016A JP4800796B2 (ja) | 2005-04-14 | 2006-02-27 | キャパシタの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005117603 | 2005-04-14 | ||
JP2005117603 | 2005-04-14 | ||
JP2006051016A JP4800796B2 (ja) | 2005-04-14 | 2006-02-27 | キャパシタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006319315A JP2006319315A (ja) | 2006-11-24 |
JP4800796B2 true JP4800796B2 (ja) | 2011-10-26 |
Family
ID=37539666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006051016A Expired - Fee Related JP4800796B2 (ja) | 2005-04-14 | 2006-02-27 | キャパシタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4800796B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253208A (ja) | 2008-04-10 | 2009-10-29 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
CN113517273B (zh) * | 2020-04-09 | 2023-09-22 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0499373A (ja) * | 1990-08-18 | 1992-03-31 | Mitsubishi Electric Corp | 半導体記憶素子 |
JP2750975B2 (ja) * | 1992-02-13 | 1998-05-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
KR960005251B1 (ko) * | 1992-10-29 | 1996-04-23 | 삼성전자주식회사 | 반도체 메모리장치의 제조방법 |
JPH098242A (ja) * | 1995-06-19 | 1997-01-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5972769A (en) * | 1996-12-20 | 1999-10-26 | Texas Instruments Incoporated | Self-aligned multiple crown storage capacitor and method of formation |
US6103586A (en) * | 1999-01-13 | 2000-08-15 | Lucent Technologies Inc. | Method for making integrated circuit capacitor including anchored plugs |
-
2006
- 2006-02-27 JP JP2006051016A patent/JP4800796B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006319315A (ja) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5907782A (en) | Method of forming a multiple fin-pillar capacitor for a high density dram cell | |
US7525143B2 (en) | Dram device having capacitor | |
US5688713A (en) | Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers | |
JP4221421B2 (ja) | 半導体装置およびその製造方法 | |
US11871559B2 (en) | Semiconductor device and method of manufacturing the same | |
US5766994A (en) | Dynamic random access memory fabrication method having stacked capacitors with increased capacitance | |
JP2006324363A (ja) | キャパシタおよびその製造方法 | |
JP4552835B2 (ja) | キャパシタの製造方法 | |
CN110491876B (zh) | 半导体存储元件的制造方法及该元件 | |
KR20010078327A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
US20110042733A1 (en) | Semiconductor device and method of forming the same | |
JP2012151435A (ja) | 半導体装置の製造方法 | |
JP2007141904A (ja) | キャパシタおよびその製造方法 | |
US7592249B2 (en) | Method for manufacturing a semiconductor device | |
KR100851080B1 (ko) | 반도체 집적회로장치의 제조방법 | |
US6784068B2 (en) | Capacitor fabrication method | |
JP2006135261A (ja) | キャパシタの製造方法 | |
JP2002134715A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2007305681A (ja) | 半導体装置の製造方法 | |
JP2006120832A (ja) | 半導体装置及びその製造方法 | |
JP2008042075A (ja) | 半導体記憶装置及びその製造方法 | |
US6083790A (en) | Method for making y-shaped multi-fin stacked capacitors for dynamic random access memory cells | |
JP4800796B2 (ja) | キャパシタの製造方法 | |
JP2015154028A (ja) | 半導体装置の製造方法 | |
US20090197384A1 (en) | Semiconductor memory device and method for manufacturing semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070202 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070411 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |