JPH098242A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ストレージノードの機械的強度を高める。 【構成】 スタックドキャパシタ１６の一方電極に相当
するストレージノード５７は、筒状部５６と、この筒状
部５６を縦断し筒状部５６の対向する内側面を連結する
板状の架橋部５２とを有している。架橋部５２は筒状部
５６の補強材として機能するために、ストレージノード
５７の機械的強度が高くなる。また、架橋部５２が加わ
ることで、ストレージノード５７の表面積が増大するの
でキャパシタ１６の容量も増大する。 【効果】 ストレージノードの機械的強度が高まるとと
もに、スタックドキャパシタの容量が増大する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ダイナミックＲＡＭ
に好適なスタックドキャパシタを有する半導体装置およ
びその製造方法に関し、特に、キャパシタの容量および
機械的強度を高めるための改良に関する。

【０００２】

【従来の技術】メモリセルが１個のトランジスタと、こ
れに接続された１個のキャパシタとで構成される、いわ
ゆる１トランジスタ／１キャパシタ型のＤＲＡＭ（ダイ
ナミックＲＡＭ）において、キャパシタが半導体基板上
ではなく、積層されたポリシリコン等の間に形成された
ものが知られている。このような構造のキャパシタは、
「スタックドキャパシタ」と称され、ワード線の上部を
も有効に利用できるために、キャパシタ面積を広くして
容量を大きくすることができるという利点を有してい
る。

【０００３】図１６は、特開平４−７５５号公報に開示
される従来のＤＲＡＭの構成を示す正面断面図である。
このＤＲＡＭは、トランジスタがＭＯＳＦＥＴで構成さ
れ、スタックドキャパシタを備えた１トランジスタ／１
キャパシタ型のＤＲＡＭの一例となっている。

【０００４】図１６において、１はシリコン基板（半導
体基板）、２は半導体基板１の一主面を部分的にフィー
ルド酸化することで形成したＬＯＣＯＳ（LOCAL OXIDAT
IONOF SILICON）分離領域、３は半導体基板１の一主面
に形成したトランスファーゲートトランジスタ、４は上
記トランスファーゲートトランジスタ３のゲート電極と
なるワード線、５は上記ゲート電極４と半導体基板１の
一主面間に形成されたゲート絶縁層、６は半導体基板１
内に形成されたソース／ドレイン領域、７はソース／ド
レイン領域６に接続するように形成された導電物質から
なるビット線、８はワード線４とビット線７を埋設する
ように半導体基板１上に積層された層間絶縁膜、９はビ
ット線７が形成されていないソース／ドレイン領域６の
上に形成されたコンタクトホール、１１は層間絶縁膜８
の上面に形成されるとともに垂直上方に突き出すように
形成されたストレージノード、１２はストレージノード
１１の表層に形成された誘電体膜、１３は誘電体膜１２
を覆うように積層されたセルプレート、２１はセルプレ
ート１３の上層に積層され、上面が平坦であるシリコン
酸化膜からなる絶縁層、１５は上記絶縁層の上に形成さ
れた配線層、１７はコンタクトホール９の内部に形成さ
れソース／ドレイン領域６とストレージノード１１とを
電気的に接続するストレージノードコンタクト、２２は
ワード線４の周囲を囲む、絶縁物質からなる配線層保護
層である。

【０００５】また、１６は、誘電体膜１２と、これを挟
んで対向するストレージノード１１とセルプレート１３
とで構成されるキャパシタである。さらに、ストレージ
ノード１１は、層間絶縁膜８の上面に沿って形成された
平面部１８と、上方に向かって筒状に突出した筒状部１
９とを有している。また、ソース／ドレイン領域６は、
低濃度不純物層６ａと高濃度不純物層６ｂとを有してい
る。

【０００６】図１７は、このＤＲＡＭの１つのメモリセ
ルの回路構成を示す回路図である。ビット線７と接地電
位との間にトランスファーゲートトランジスタ３とキャ
パシタ１６とが直列に接続されており、トランスファー
ゲートトランジスタ３のゲート電極はワード線４に接続
されている。そして、キャパシタ１６は、誘電体膜１２
とこれを挟んで対向するストレージノード１１とセルプ
レート１３とで構成されている。セルプレート１３は、
接地電位に接続されており、ストレージノード１１はト
ランスファーゲートトランジスタ３のソース／ドレイン
電極に接続されている。

【０００７】図１７のメモリセルにおける書き込み、保
持、読み出し動作はつぎのように行われる。ワード線４
に送られる信号によってトランスファーゲートトランジ
スタ３が導通することによって、ビット線７に送られた
１ビットの電圧信号がキャパシタ１６へと入力される。
すなわち、書き込みが行われる。トランスファーゲート
トランジスタ３が遮断することによって、キャパシタ１
６は入力された電圧信号を保持する。そして、トランス
ファーゲートトランジスタ３が導通することによって、
キャパシタ１６が保持する電圧信号がビット線７へと出
力される。すなわち、読み出しが行われる。

【０００８】図１６に戻って、ストレージノード１１
は、ワード線４の上方に筒状に形成されている。すなわ
ち、ストレージノード１１は、ワード線４の上方の領域
を立体的に利用することによって、セルプレート１３に
対向する面積が広くなるように形成されている。そうす
ることで、キャパシタ１６の容量を大きくしている。

【０００９】つぎに、製造方法について説明する。図１
８〜図３５は、図１６に示した従来装置の製造方法を示
す製造工程図である。この装置を製造するには、図１８
に示すように、まず、半導体基板１の一主面にフィール
ド酸化によって、部分的にＬＯＣＯＳ分離領域２を形成
する。その後、上記ＬＯＣＯＳ分離領域２が形成されて
いない半導体基板１の一主面の領域に、酸化またはＣＶ
Ｄ（化学気相成長）技術を用いて、シリコン酸化膜から
なるゲート絶縁層５を形成する。つぎに、半導体基板１
の上面全体にポリシリコンからなるワード線４を積層
し、さらに、ワード線４の保護膜となる絶縁層２２ａを
積層する。

【００１０】つぎに、図１８で示した製造工程にある半
導体装置に対し、写真製版によってワード線として残す
領域の上部に、レジスト膜をパターニングするなどして
エッチングマスクを形成し、異方性エッチングを行うこ
とによって、ワード線として残す部分以外の領域を、半
導体基板１の表面が露出するまで選択的に除去する。さ
らに、イオン注入法を用いて不純物イオンをシリコン基
板１の上面に選択的に導入することによって、ソース／
ドレイン領域の活性領域を構成する低濃度不純物領域６
ａを形成する。その後、異方性エッチングの際にエッチ
ングマスクとして利用したレジストパターンを除去する
（図１９）。

【００１１】その後、半導体基板１の上面全体に、ＣＶ
Ｄ技術を用いてシリコン酸化膜を積層した後、異方性エ
ッチングを行うことによって、少なくともワード線４の
側面部に密着するように絶縁層からなるサイドウォール
２３を形成する。つぎに、図１９で示した場合と同様
に、イオン注入を行い、ソース／ドレイン領域を構成す
る高濃度不純物領域６ｂを形成する。その結果、ＬＤＤ
（LIGHT DOPED DRAIN）構造のソース／ドレイン領域６
の形成が完了する（図２０）。

【００１２】さらに、製造途上の半導体装置の上面全体
に対して、ビット線７となるポリシリコン層をＣＶＤ技
術を用いて積層する。その後、ビット線７としてポリシ
リコン層を残すべき領域の上にレジストパターンを形成
し、異方性エッチングを行う。その結果、ポリシリコン
層がビット線７の形状にパターニングされ、ビット線７
が形成される（図２１）。

【００１３】つぎに、上面全体にシリコン酸化膜からな
る層間絶縁膜８を積層する。そうして、後工程でコンタ
クトホール９を形成する際のエッチングマスクとなるポ
リシリコン層２４をさらに積層する（図２２）。

【００１４】つぎに、ポリシリコン層２４の上のコンタ
クトホール９を形成する領域以外の領域に、ＴＥＯＳ
（TETRA ETYLE ORTHO SILICATE）層２５を形成し、ワー
ド線４の側面にサイドウォール２３を形成した場合と同
様に、ＴＥＯＳ層２５の側面部にＴＥＯＳからなるサイ
ドウォール２６を形成する。その結果、コンタクトホー
ル９を形成するためのエッチングマスク２７が得られる
（図２３）。

【００１５】その後、エッチングマスク２７を用いて異
方性エッチングを行うことによって、半導体基板１の一
主面に形成されたソース／ドレイン領域６の上に開口す
るコンタクトホール９を形成する（図２４）。異方性エ
ッチングの際には、ＴＥＯＳ層２５およびＴＥＯＳから
なるサイドウォール２６もエッチング除去されるので、
半導体装置の最上層にはポリシリコン層２４が露出して
いる。

【００１６】つぎに、コンタクトホール９を形成する際
にエッチングマスクとして用いられたポリシリコン層２
４は、半導体基板１の上面全体にレジストを塗布し、ベ
ーク等の処理をし、つぎに、エッチングを行うことで、
完全に除去することができる（図２５）。このとき、コ
ンタクトホール９の内部に残されたレジスト２８は、そ
の後、アッシングによって除去するか、硫酸を用いたウ
ェットエッチングによって完全に取り去ることができ
る。

【００１７】このようにしてコンタクトホール９の内部
を空洞にすることによって、半導体基板１のソース／ド
レイン領域６の表面を露出させる。その後、ＣＶＤ技術
またはスパッタリング法を用いることによって、ポリシ
リコン層１８ａを積層する。このとき同時に、コンタク
トホール９の内部にもポリシリコンを埋設することによ
って、ストレージノードコンタクト１７を形成する。さ
らに、ＣＭＰ（CHEMICAL MECHANICAL POLISHING）法ま
たはリフローを用いることによって、ポリシリコン層１
８ａの上面を平坦にする（図２６）。

【００１８】その後、ポリシリコン層１８ａの上面全体
にシリコン酸化膜１４を積層する（図２７）。

【００１９】さらに、シリコン窒化膜をＣＶＤ技術によ
って積層するか、またはチタンナイトライド層をスパッ
タリング法によって積層することによって、シリコン酸
化膜１４の上に反射防止膜２９を形成する。その後、メ
モリセル領域のキャパシタを形成するためのレジストパ
ターン３０を、写真製版によって反射防止膜２９の上に
形成する（図２８）。

【００２０】つぎに、レジストパターン３０をエッチン
グマスクとして異方性エッチングを行うことによって、
層間絶縁膜８の上面が露出するようにシリコン酸化膜１
４に溝３１を形成する（図２９）。その後、エッチング
マスクとして用いられたレジストパターン３０を完全に
除去する。

【００２１】つぎに、半導体装置の上面全体に、ポリシ
リコン層１９ａをＣＶＤ技術を用いて積層する。このと
き、ポリシリコン層１９ａは、溝３１の側壁および底面
にも形成される（図３０）。

【００２２】つぎに、異方性エッチングを行い、溝３２
の底部のポリシリコン層１９ａを完全に除去することに
よって、層間絶縁層８を露出させる。このとき、ポリシ
リコン層１９ａは、シリコン酸化膜１４の上面において
も完全に除去され、その結果、溝３１の側壁においての
み残留する。この残留したポリシリコン層１９ａによっ
て、ストレージノード１１の筒状部１９が形成される
（図３１）。

【００２３】つぎに、レジストエッチバック法を用いる
ことによって、筒状部１９の内側を埋めるように残留し
ているシリコン酸化膜１４を除去する。それには、ま
ず、レジストを半導体装置の上面全体に塗布することに
よって、溝３１の内部にレジストを埋設する。その後、
選択的にシリコン酸化膜１４をエッチングするような条
件の下でエッチングを行い、筒状部１９の内側に残留す
るシリコン酸化膜１４を完全に除去する（図３２）。

【００２４】つぎに、半導体装置の上面全体に誘電体層
１２を形成し、その後、誘電体層１２の表面全体を覆う
ように、ポリシリコン等の導電物質からなる層を形成す
ることによってセルプレート１３を形成する（図３
３）。

【００２５】その後、ＣＶＤ法を用いて、セルプレート
１３の上面全体に、シリコン酸化膜等を積層することに
よって、絶縁層２１を形成する（図３４）。

【００２６】図１６に戻って、その後、絶縁層２１の上
に配線層１５を形成することによって、半導体装置が完
成する。

【００２７】

【発明が解決しようとする課題】以上のように、筒型の
ストレージノードを有する従来のスタックドキャパシタ
では、その構造上、ストレージノード１１の機械的強度
が十分でないという問題点があった。このため、ストレ
ージノード１１を形成した後に、セルプレート１３を形
成するまでに、十分な洗浄ができないという問題点があ
った。また、他の製造工程においても、筒状部１９を破
損する恐れがあるという問題点があった。

【００２８】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、筒型スタック
ドキャパシタの機械的強度が高く、しかもキャパシタの
容量の高い半導体装置を提供することを目的としてお
り、さらにこの装置の製造に適した方法を提供すること
を目的とする。

【００２９】

【課題を解決するための手段】第１の発明の装置は、ス
タックドキャパシタを有する半導体装置において、前記
スタックドキャパシタの一方電極であるストレージノー
ドが、筒形状を成す筒状部と、当該筒状部を縦断し当該
筒状部の対向する内側面を連結する板状の架橋部とを、
有することを特徴とする。

【００３０】第２の発明の装置は、第１の発明の半導体
装置において、前記筒状部の平面形状が対称形であっ
て、前記架橋部が単一の板状であって前記筒状部を略対
称に二分する位置に設けられていることを特徴とする。

【００３１】第３の発明の装置は、第１の発明の半導体
装置において、前記架橋部が、互いに平行で前記筒状部
を縦断し当該筒状部の対向する内側面を連結する板状の
複数の架橋部材を有することを特徴とする。

【００３２】第４の発明の装置は、第１の発明の半導体
装置において、前記筒状部および前記架橋部は半導体基
板の主面に対して直立するように設けられていることを
特徴とする。

【００３３】第５の発明の装置は、スタックドキャパシ
タを有する半導体装置において、前記スタックドキャパ
シタの一方電極であるストレージノードが、筒形状を成
す筒状部を有し、しかも、当該筒状部が、その周に沿っ
た一部において内側に湾曲していることを特徴とする。

【００３４】第６の発明の装置は、第５の発明の半導体
装置において、前記筒状部がその周に沿った複数箇所に
おいて内側に湾曲していることを特徴とする。

【００３５】第７の発明の装置は、第５の発明の半導体
装置において、前記筒状部は半導体基板の主面に対して
直立するように設けられていることを特徴とする。

【００３６】第８の発明の製造方法は、第４の発明の半
導体装置を製造するための方法であって、(a)半導体基
板の上の所定の層の上に絶縁層を形成する工程と、(b)
前記絶縁層を、前記筒状部と前記架橋部とに囲まれた領
域を残して選択的に除去する工程と、(c)導電体を層状
に堆積する工程と、(d)前記領域の側壁に沿った部分を
残して前記導電体を選択的に除去することによって、前
記筒状部と前記架橋部とを当該導電体で形成する工程
と、を備えることを特徴とする。

【００３７】第９の発明の製造方法は、第８の発明の半
導体装置の製造方法において、前記工程(b)が、(b-1)前
記領域が前記架橋部の厚さよりも大きい距離をもって互
いに離れて複数個並ぶように、前記絶縁層を選択的に除
去する工程を、備えることを特徴とする。

【００３８】第１０の発明の製造方法は、第７の発明の
半導体装置を製造するための方法であって、(a)半導体
基板の上の所定の層の上に絶縁層を形成する工程と、
(b)前記絶縁層を、前記筒状部に囲まれた領域を残して
選択的に除去する工程と、(c)導電体を層状に堆積する
工程と、(d)前記領域の側壁に沿った部分を残して前記
導電体を選択的に除去することによって、前記筒状部を
当該導電体で形成する工程と、を備えることを特徴とす
る。

【００３９】第１１の発明の製造方法は、第１０の発明
の半導体装置の製造方法において、前記工程(b)が、(b-
1)前記領域が前記筒状部の湾曲した部分の前記周に沿っ
た方向の幅を超えない距離をもって互いに離れて複数個
並ぶように、前記絶縁層を選択的に除去する工程を、備
えることを特徴とする。

【００４０】第１２の発明の製造方法は、第８または第
１０の発明の半導体装置の製造方法において、前記工程
(b)が、(b-1)前記絶縁層の上にレジスト膜を形成する工
程と、(b-2)写真製版技術を用いて単一のマスクパター
ンを転写することによって前記領域に対応した形状に前
記レジスト膜をパターニングする工程と、(b-3)パター
ニングされた前記レジスト膜を遮蔽体として前記絶縁層
に異方性エッチングを実行することによって、前記絶縁
層を前記領域を残して選択的に除去する工程と、を備え
ることを特徴とする。

【００４１】

【作用】第１の発明の装置では、スタックドキャパシタ
を構成するストレージノードが、筒状部に加えて架橋部
を有するので、架橋部が筒状部の補強材として機能す
る。このため、ストレージノードの機械的強度が高まる
とともに、他方電極に対向する表面積が増えるので、ス
タックドキャパシタの容量が増大する。

【００４２】第２の発明の装置では、架橋部が単一であ
るので構造が簡単であり製造が容易である。しかも、架
橋部は筒状部を略対称に二分する位置に設けられている
ので、機械的強度の向上に有効に寄与する。

【００４３】第３の発明の装置では、筒状部を縦断する
ように複数の架橋部材が設けられているので、機械的強
度が一層改善されるとともに、キャパシタ容量もさらに
向上する。

【００４４】第４の発明の装置では、筒状部および架橋
部が半導体基板の主面に対して直立するように設けられ
ているので、製造が容易である。

【００４５】第５の発明の装置では、スタックドキャパ
シタを構成するストレージノードが、周に沿った一部に
おいて内側に湾曲する筒状部を有するので、機械的強度
が高まるとともに、他方電極に対向する表面積が増える
のでキャパシタ容量が増大する。

【００４６】第６の発明の装置では、筒状部が周に沿っ
た複数箇所で湾曲しているので、機械的強度が一層改善
されるとともに、キャパシタ容量もさらに向上する。

【００４７】第７の発明の装置では、筒状部が半導体基
板の主面に対して直立するように設けられているので、
製造が容易である。

【００４８】第８の発明の製造方法では、形成すべき筒
状部と架橋部とに囲まれた領域を残して絶縁層を選択的
に除去した後に、導電体を層状に堆積し、そして、領域
の側壁に沿った部分を残すように導電体を選択的に除去
することによって、筒状部と架橋部とが容易に形成され
る。

【００４９】第９の発明の製造方法では、形成すべき筒
状部と架橋部とに囲まれた領域が互いに離れて複数個並
ぶように絶縁層を選択的に除去するので、筒状部と架橋
部とを有するストレージノードが複数個並んだ半導体装
置が製造される。しかも、上述の領域同士の間隔が架橋
部の厚さよりも大きいので、架橋部が一枚板で構成され
しかも隣接する筒状部同士が接触することのないストレ
ージノードが容易に形成される。

【００５０】第１０の発明の製造方法では、一部におい
て湾曲するように形成すべき筒状部に囲まれた領域を残
して絶縁層を選択的に除去した後に、導電体を層状に堆
積し、そして、領域の側壁に沿った部分を残すように導
電体を選択的に除去することによって、一部において湾
曲した筒状部が容易に形成される。

【００５１】第１１の発明の製造方法では、形成すべき
筒状部と囲まれた領域が互いに離れて複数個並ぶように
絶縁層を選択的に除去するので、筒状部を有するストレ
ージノードが複数個並んだ半導体装置が製造される。し
かも、上述の領域同士の間隔が湾曲した部分の周に沿っ
た方向の幅を超えないので、隣接する筒状部同士が接触
しない条件下で、湾曲部が塊になることなく正常な帯状
に形成される。

【００５２】第１２の発明の製造方法では、絶縁層の選
択的除去が単一のマスクパターンを転写されてなるレジ
ストパターンを遮蔽体として用いることによって行われ
るので、残留する領域の角部に丸みを帯びる。このた
め、筒状部の平面形状あるいは筒状部と架橋部の接続部
の平面形状に丸みが現れる。

【００５３】

【実施例】

＜第１実施例＞図１は、第１実施例の半導体装置の正面
断面図である。この装置は、スタックドキャパシタをメ
モリセルに備えた１トランジスタ／１キャパシタ型のＤ
ＲＡＭであり、図１には、隣接する２つのメモリセルに
相当する領域が代表として描かれている。また、図２
は、この装置が備えるストレージノード５７の平面図で
ある。図１は、図２におけるＡ−Ａ切断線に沿った断面
を示している。なお、以下の図において、図１６〜図３
４に示した従来装置と同一部分または相当部分について
は、同一符号を付してその詳細な説明を略する。

【００５４】図１および図２に示すように、この装置が
備えるストレージノード５７では、平面部１８から突出
するように設けられた筒状部５６の内側に、板状の架橋
部５２が設けられている点が、図１６に示した従来装置
とは特徴的に異なっている。筒状部５６は、従来装置に
おける筒状部１９と同一形状をなしている。そして、架
橋部５２は、筒状部５６の対向する内側面を連結するよ
うに、筒状部５６の略中央部に設けられ、しかも、筒状
部５６と同様に平面部１８の上に直立するように形成さ
れている。

【００５５】また、従来装置と同様に、ストレージノー
ド５７の表面、すなわち筒状部５６および架橋部５２の
表面には誘電体膜１２が形成されており、ストレージノ
ード５７は誘電体膜１２を挟んでセルプレート１３に対
向している。すなわち、ストレージノード５７、誘電体
膜１２、およびセルプレート１３とによって、キャパシ
タ１６が構成されている。

【００５６】以上のように、この装置のストレージノー
ド５７は、筒状部５６の内側の略中央部に、対向する両
側面を連結するように板状の架橋部５２が設けられてい
るので、架橋部５２があたかも筒状部５６の補強材とし
て機能する。このため、ストレージノード５７の機械的
強度が高いという利点がある。

【００５７】また、板状の架橋部５２がストレージノー
ド５７に加わることによって、セルプレート１３に対向
するストレージノード５７の表面積が増大する。その結
果、キャパシタ１６の容量が増大するといる利点も同時
に得られる。

【００５８】図２に例示するように、好ましくは、スト
レージノード５７の平面形状は一方向に長い長円形ない
し矩形であって、架橋部５２は長軸を二等分する位置に
設けられる。すなわち、好ましくは、図２において、架
橋部５２の側壁とこれに対向する筒状部５６の双方の内
壁との間の間隔Ｗ３は、互いに同程度に設定される。さ
らに、架橋部５２の厚さに相当する幅Ｗ２は、隣接する
筒状部５６の内壁同士の間隔である分離幅Ｗ１よりも狭
く設定するのが望ましい。

【００５９】つぎに、この装置の製造方法について説明
する。図３〜図６は、図１および図２に示した装置の製
造方法を示す製造工程図である。この装置を製造するに
は、まず、図１８〜図２７に示した従来装置の製造工程
を実行する。その後、図２８に示したように、シリコン
酸化膜１４の上に反射防止膜２９を形成する。そうし
て、反射防止膜２９の上に、写真製版によってレジスト
パターン５１を形成する。レジストパターン５１は、架
橋部５２の断面に相当する形状の溝を有するようにパタ
ーニングされている。

【００６０】その後、レジストパターン５１をエッチン
グマスクとして用いて異方性エッチングを実行すること
によって、ポリシリコン層１８ａの上面が露出するよう
にシリコン酸化膜１４に溝５４を形成する（図３）。こ
のエッチングには、シリコン酸化膜１４に対してのみ作
用し、ポリシリコン層１８ａには作用しない酸化膜異方
性エッチング技術が用いられる。その後、レジストパタ
ーン５１を除去する。

【００６１】つぎに、図４に示すように、半導体装置の
上面全体に、新たなレジスト膜を形成した後、写真製版
を用いて、側壁に沿って筒状部５６を形成するための溝
の形状にパターニングする。そうして得られたレジスト
パターン５３をエッチングマスクとして用いて、異方性
エッチングを行うことによって、層間絶縁膜８の上面が
露出するように、シリコン酸化膜１４および平面部１８
を貫通する溝５５を形成する。この溝５５は、溝５４と
連通する。すなわち、この工程の結果、シリコン酸化膜
１４は、図２に示す筒状部５６と架橋部５２とで包囲さ
れた領域に選択的に残留する。その後、レジストパター
ン５３を除去する。

【００６２】レジストパターン５１、５３のパターニン
グ形状は、溝５５の最も狭い部分の幅に相当する分離幅
Ｗ１が、溝５４の幅に相当する幅Ｗ２よりも大きくなる
ように設定される。同時に、溝５４の側壁とこれに対向
する双方の溝５５の側壁との間の距離に相当する間隔Ｗ
３が互いに同程度になるように設定される。

【００６３】つぎに、図３０に示した工程と同様に、半
導体装置の上面全体に、ポリシリコン層をＣＶＤ技術を
用いて積層する。このとき、ポリシリコン層は、溝５４
の内部、および溝５５の側壁および底面にも形成され
る。

【００６４】つぎに、図３１に示した工程と同様に、異
方性エッチングを行い、溝５５の底部のポリシリコン層
を完全に除去することによって、層間絶縁層８を露出さ
せる。このとき、ポリシリコン層は、シリコン酸化膜１
４の上面においても完全に除去される。その結果、図５
に示すように、ポリシリコン層は、溝５５の側壁および
溝５４の内部においてのみ残留する。

【００６５】溝５５に残留するポリシリコン層によって
筒状部５６が形成され、溝５４の内部に残留するポリシ
リコン層によって架橋部５２が形成される。上述したよ
うに溝５４と溝５５とは、互いに連通するので、架橋部
５２と筒状部５６とは、互いに連結して形成される。こ
のようにして、ストレージノード５７が形成される。

【００６６】上述したように、溝５５の最小幅Ｗ１は、
溝５４の幅Ｗ２よりも大きく設定されているために、溝
５４の内部には隙間なくポリシリコン層が充填されて一
枚板の架橋部５２が形成されると同時に、溝５５には側
壁に沿ってポリシリコン層が積層されて筒状部５６が互
いに連結することなく形成される。また、溝５４の側壁
とこれに対向する双方の溝５５の側壁との間の距離に相
当する間隔Ｗ３は、互いに同程度に設定されるので、架
橋部５２はこれに対向する筒状部５６の双方の内壁の間
の略中央に形成される。

【００６７】つぎに、図３２に示した工程と同様に、レ
ジストエッチバック法を用いることによって、筒状部５
６の内側を埋めるように残留しているシリコン酸化膜１
４を除去する。すなわち、まずレジストを半導体装置の
上面全体に塗布することによって、溝５５の内部にレジ
ストを埋設する。その後、選択的にシリコン酸化膜１４
をエッチングするような条件の下でエッチングを行い、
筒状部５６の内側に残留するシリコン酸化膜１４を完全
に除去する（図６）。

【００６８】その後、図３３、図３４、および図１６に
示した工程を実行することによって、図１および図２に
示した装置が完成する。

【００６９】＜第２実施例＞ここでは、第１実施例の装
置を製造するもう一つの方法について説明する。この製
造方法では、まず、第１実施例の製造方法と同様に、図
１８〜図２７に示した従来装置の製造工程を実行する。
その後、図２８に示したように、シリコン酸化膜１４の
上に反射防止膜２９を形成する。

【００７０】その後、図７に示すように、反射防止膜２
９の上に、写真製版によってレジストパターン６１を形
成する。このレジストパターン６１は、架橋部５２の形
状だけでなく、側壁に沿って筒状部５６を形成するため
の溝の形状にパターニングされている。そうして得られ
たレジストパターン６１をエッチングマスクとして用い
て、異方性エッチングを行うことによって、層間絶縁膜
８の上面が露出するように、シリコン酸化膜１４および
平面部１８を貫通する溝６２、６３を形成する。その
後、レジストパターン６２を除去する。

【００７１】溝６２は、架橋部５２を形成するための溝
であり、溝６３は側壁に筒状部５６を形成するための溝
である。これらの溝は互いに連通している。そうして、
レジストパターン６１のパターニング形状は、溝６３の
最も狭い部分の幅に相当する分離幅Ｗ１が、溝６２の幅
Ｗ２よりも大きくなるように設定される。同時に、溝５
４の側壁とこれに対向する双方の溝５５の側壁との間の
距離に相当する間隔Ｗ３が互いに同程度になるように設
定される。

【００７２】その後、第１実施例の図４の工程より後の
工程から図６の工程までを実行することによって、図８
に示すように、平面部１８の上に筒状部５６と架橋部５
２とが突出して成るストレージノード５７が形成され
る。その後、図３３、図３４、および図１６に示した工
程を実行することによって、図１および図２に示した装
置が完成する。

【００７３】以上のように、この実施例の方法では、溝
６２と溝６３とが一つのレジストパターンを用いて同時
に形成される。このため、一つのレジストパターンを形
成する工程と、それを用いて選択的エッチングを行う工
程とを節減することができる分、製造工程が簡略化され
るという利点がある。また、溝６２と溝６３とを形成す
るための単一のレジストパターンが、一枚のマスクパタ
ーンを転写することによって形成されるので、双方の溝
を形成するために二枚のマスクパターンを個別に準備し
てそれらの間の位置合わせを行う必要がない。このた
め、ストレージノード５７が、所定の形状に精度良くし
かも容易に形成されるという利点がある。

【００７４】図９は、この方法で形成されたストレージ
ノード５７の平面図である。上述した図８は、図９にお
けるＢ−Ｂ切断線に沿った断面図に相当する。この実施
例の方法では、溝６２および溝６３を形成するためのレ
ジストパターンが一枚のマスクパターンを転写すること
によって同時に形成されるので、それぞれを形成するた
めに２回に分けてマスクパターンを転写する第１実施例
の方法と比べると、写真製版の特性上、レジストパター
ンの角（かど）部に丸みが現れる。このため、図９に示
すように、この実施例の方法で形成されたストレージノ
ード５７の平面形状は、第１実施例の方法で形成された
ものに比べて、角部に丸みを帯びることになる。このこ
とは、ストレージノード５７の機械的強度をさらに高め
る上で有効である。

【００７５】＜第３実施例＞図１０は、第３実施例のＤ
ＲＡＭの正面断面図である。また、図１１は、この装置
が備えるストレージノード５８の平面図である。図１０
は、図１１におけるＣ−Ｃ切断線に沿った断面を示して
いる。図１０および図１１に示すように、この装置が備
えるストレージノード５８では、平面部１８から突出す
るように設けられた筒状部５６の内側に、複数（図１０
および図１１には２枚の例を示す）の板状の架橋部５２
ａ、５２ｂが設けられている点が、第１および第２実施
例の装置とは特徴的に異なっている。これらの架橋部５
２ａ、５２ｂは、架橋部５２と同様に、筒状部５６の対
向する内側面を連結するように設けられ、しかも、筒状
部５６と同様に平面部１８の上に直立するように形成さ
れている。

【００７６】この実施例の装置では、複数の架橋部５２
ａ、５２ｂが設けられているので、ストレージノードの
機械的強度が一層高まるとともにキャパシタの容量もさ
らに増大する。

【００７７】このような形状のストレージノード５８を
形成するには、例えば第１実施例の製造工程において、
レジストパターン５１を、架橋部５２ａ、５２ｂに対応
した形状にパターニングするとよい。あるいは、第２実
施例の製造工程において、レジストパターン６１を、筒
状部５６を形成するための溝６３に対応した形状と架橋
部５２ａ、５２ｂに対応した形状とを含むようにパター
ニングするとよい。

【００７８】＜第４実施例＞図１２は、第４実施例のＤ
ＲＡＭの正面断面図である。また、図１３は、この装置
が備えるストレージノード７３の平面図である。図１２
は、図１３におけるＤ−Ｄ切断線に沿った断面を示して
いる。図１２および図１３に示すように、この装置が備
えるストレージノード７３では、平面部１８から突出す
るように設けられた筒状部７１が、長軸方向の中央部付
近で内側に湾曲した湾曲部７２を有している。このた
め、この実施例の装置では、ストレージノードの機械的
強度が一層高まるとともにキャパシタの容量もさらに増
大する。

【００７９】このような形状のストレージノード７３を
形成するには、例えば第１実施例の製造工程において、
シリコン酸化膜１４に形成される溝５４の中央部が残留
するようにするとよい。図１４は、この実施例の装置の
製造工程の中で形成されるレジストパターンの平面形状
を、第１実施例と対比して示す平面図である。図１４
（ａ）は、第１実施例で用いられたレジストパターン５
１を示している。図１２および図１３の装置を製造する
には、第１実施例の製造工程において、レジストパター
ン５１の代わりに、図１４（ｂ）に示す新たなレジスト
パターン８１を形成するとよい。また、図１４（ｃ）に
示す第１実施例のレジストパターン５３は同様に形成さ
れる。

【００８０】レジストパターン８１は、あたかもレジス
トパターン５１において、溝５４に対応する空洞部の中
央部がレジストで連結された平面形状をなしている。こ
のため、このレジストパターン８１を用いてシリコン酸
化膜１４の異方性エッチングを行うと、溝５４の中央部
においてシリコン酸化膜１４が残留した平面形状を有す
る溝が形成される。

【００８１】レジストパターン８１を除去した後に、第
１実施例の図４の工程と同様に、装置の上面にレジスト
パターン５３を形成し、このレジストパターン５３を用
いて異方性エッチングを行うことによって、溝５５が形
成される。これらの工程の後には、シリコン酸化膜１４
は、図１３における筒状部７１および湾曲部７２で囲ま
れた領域に選択的に残留する。

【００８２】その後、第１実施例の図４より後の工程を
実施することによって、図１２および図１３の装置が完
成する。ここで、レジストパターン８１、５３のパター
ニング形状は、レジストパターン８１によってシリコン
酸化膜１４に形成される溝８２（図１４（ｂ）におい
て、便宜上、溝８２に対応するパターン部分に符号８２
を付している）の幅Ｗ５が溝５５の最も狭い部分の幅に
相当する分離幅Ｗ４よりも小さくならないように設定さ
れる。その結果、湾曲部７２は溝８２の側壁に沿って帯
状に形成される。すなわち、溝８２がポリシリコンで埋
め尽くされて、湾曲部７２が塊状となる恐れがない。

【００８３】また、図１３に戻って、溝８２の側壁とこ
れに対向する双方の溝５５の側壁との間の距離に相当す
る間隔Ｗ６が互いに同程度になるように、二つのレジス
トパターン５３、８１の位置合わせが行われる。その結
果、二つの湾曲部７２は筒状部７１の長軸方向の中央部
において互いに対向するように形成される。このため、
二つの湾曲部７２が筒状部７１の機械的強度の向上に有
効に寄与する。

【００８４】＜第５実施例＞ここでは、第４実施例の装
置を製造するもう一つの方法について説明する。この製
造方法では、第２実施例の製造方法において、レジスト
パターン５３とレジストパターン５１とが組み合わされ
た形状のレジストパターン６１の代わりに、レジストパ
ターン５３とレジストパターン８１とが組み合わされた
新たなレジストパターンが形成される。他の工程は、第
２実施例の方法と同様である。

【００８５】この実施例の方法では、溝８２と溝５５と
が一つのレジストパターンを用いて同時に形成される。
このため、一つのレジストパターンを形成する工程と、
それを用いて選択的エッチングを行う工程とを節減する
ことができる分、製造工程が簡略化されるという利点が
ある。また、溝８２と溝５５とを形成するための単一の
レジストパターンが一枚のマスクパターンを転写するこ
とによって形成されるので、二枚のマスクパターンを準
備しそれらの間の位置合わせを行う必要がない。このた
め、ストレージノード７３が、所定の形状に精度良くし
かも容易に形成されるという利点がある。

【００８６】図１５は、この方法で形成されたストレー
ジノード７３の平面図である。この方法では、溝８２お
よび溝５５を形成するためのレジストパターンが一枚の
マスクパターンを転写することによって同時に形成され
るので、それぞれを形成するために２回に分けてマスク
パターンを転写する第４実施例の方法と比べると、写真
製版の特性上、レジストパターンの角（かど）部に丸み
が現れる。このため、図１５に示すように、この実施例
の方法で形成されたストレージノード７３の平面形状
は、第４実施例の方法で形成されたものに比べて、角部
に丸みを帯びることになる。このことは、ストレージノ
ード７３の機械的強度をさらに高める上で有効である。

【００８７】

【発明の効果】第１の発明の装置では、スタックドキャ
パシタを構成するストレージノードが、筒状部に加えて
架橋部を有するので、高い機械的強度が得られると同時
に、高いキャパシタ容量も得られる。

【００８８】第２の発明の装置では、架橋部が単一であ
るので構造が簡単であり製造が容易である。しかも、架
橋部は筒状部を略対称に二分する位置に設けられている
ので、機械的強度が効果的に高められる。

【００８９】第３の発明の装置では、筒状部を縦断する
ように複数の架橋部材が設けられているので、機械的強
度が一層改善されるとともに、キャパシタ容量もさらに
向上する。

【００９０】第４の発明の装置では、筒状部および架橋
部が半導体基板の主面に対して直立するように設けられ
ているので、製造が容易である。

【００９１】第５の発明の装置では、スタックドキャパ
シタを構成するストレージノードが、周に沿った一部に
おいて内側に湾曲する筒状部を有するので、機械的強度
が高まるとともに、他方電極に対向する表面積が増える
のでキャパシタ容量が増大する。

【００９２】第６の発明の装置では、筒状部が周に沿っ
た複数箇所で湾曲しているので、機械的強度が一層改善
されるとともに、キャパシタ容量もさらに向上する。

【００９３】第７の発明の装置では、筒状部が半導体基
板の主面に対して直立するように設けられているので、
製造が容易である。

【００９４】第８の発明の製造方法では、形成すべき筒
状部と架橋部とに囲まれた領域を残して絶縁層を選択的
に除去した後に、導電体を層状に堆積し、そして、領域
の側壁に沿った部分を残すように導電体を選択的に除去
することによって、筒状部と架橋部とが形成される。す
なわち、筒状部と架橋部とを有するスタックドキャパシ
タを備えた半導体装置を容易に製造することができる。

【００９５】第９の発明の製造方法では、形成すべき筒
状部と架橋部とに囲まれた領域が互いに離れて複数個並
ぶように絶縁層を選択的に除去するので、筒状部と架橋
部とを有するストレージノードが複数個並んだ半導体装
置を製造することができる。しかも、上述の領域同士の
間隔が架橋部の厚さよりも大きいので、架橋部が一枚板
で構成されしかも隣接する筒状部同士が接触することの
ないストレージノードを容易に形成することができる。

【００９６】第１０の発明の製造方法では、一部におい
て湾曲するように形成すべき筒状部に囲まれた領域を残
して絶縁層を選択的に除去した後に、導電体を層状に堆
積し、そして、領域の側壁に沿った部分を残すように導
電体を選択的に除去することによって、筒状部が形成さ
れる。すなわち、一部において湾曲した筒状部を有する
スタックドキャパシタを備えた半導体装置を容易に製造
することができる。

【００９７】第１１の発明の製造方法では、形成すべき
筒状部と囲まれた領域が互いに離れて複数個並ぶように
絶縁層を選択的に除去するので、筒状部を有するストレ
ージノードが複数個並んだ半導体装置を製造することが
できる。しかも、上述の領域同士の間隔が湾曲した部分
の周に沿った方向の幅を超えないので、隣接する筒状部
同士が接触しない条件下で、湾曲部が塊になることなく
正常な帯状に形成される。

【００９８】第１２の発明の製造方法では、絶縁層の選
択的除去が単一のマスクパターンをを用いて行われるた
めに、筒状部の平面形状あるいは筒状部と架橋部の接続
部の平面形状に丸みが現れる。このため、機械的強度が
さらに高まる。

【図面の簡単な説明】

【図１】 第１実施例の装置の正面断面図である。

【図２】 第１実施例のストレージノードの平面図であ
る。

【図３】 第１実施例の装置の製造工程図である。

【図４】 第１実施例の装置の製造工程図である。

【図５】 第１実施例の装置の製造工程図である。

【図６】 第１実施例の装置の製造工程図である。

【図７】 第２実施例の装置の製造工程図である。

【図８】 第２実施例の装置の製造工程図である。

【図９】 第２実施例のストレージノードの平面図であ
る。

【図１０】 第３実施例の装置の正面断面図である。

【図１１】 第３実施例のストレージノードの平面図で
ある。

【図１２】 第４実施例の装置の正面断面図である。

【図１３】 第４実施例のストレージノードの平面図で
ある。

【図１４】 第１および第４実施例のレジストパターン
の平面図である。

【図１５】 第５実施例のストレージノードの平面図で
ある。

【図１６】 従来装置の正面断面図である。

【図１７】 従来装置の回路図である。

【図１８】 従来装置の製造工程図である。

【図１９】 従来装置の製造工程図である。

【図２０】 従来装置の製造工程図である。

【図２１】 従来装置の製造工程図である。

【図２２】 従来装置の製造工程図である。

【図２３】 従来装置の製造工程図である。

【図２４】 従来装置の製造工程図である。

【図２５】 従来装置の製造工程図である。

【図２６】 従来装置の製造工程図である。

【図２７】 従来装置の製造工程図である。

【図２８】 従来装置の製造工程図である。

【図２９】 従来装置の製造工程図である。

【図３０】 従来装置の製造工程図である。

【図３１】 従来装置の製造工程図である。

【図３２】 従来装置の製造工程図である。

【図３３】 従来装置の製造工程図である。

【図３４】 従来装置の製造工程図である。

【符号の説明】

１４ シリコン酸化膜（絶縁層）、１６ キャパシタ
（スタックドキャパシタ）、５２ 架橋部、５２ａ，５
２ｂ 架橋部（架橋部材）、５６，７１ 筒状部、５
７，５８，７３ ストレージノード、６１ レジストパ
ターン（レジスト膜）。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 スタックドキャパシタを有する半導体装
   置において、 前記スタックドキャパシタの一方電極であるストレージ
   ノードが、筒形状を成す筒状部と、当該筒状部を縦断し
   当該筒状部の対向する内側面を連結する板状の架橋部と
   を、有することを特徴とする半導体装置。
2. 【請求項２】 請求項１に記載の半導体装置において、 前記筒状部の平面形状が対称形であって、 前記架橋部が単一の板状であって前記筒状部を略対称に
   二分する位置に設けられていることを特徴とする半導体
   装置。
3. 【請求項３】 請求項１に記載の半導体装置において、 前記架橋部が、互いに平行で前記筒状部を縦断し当該筒
   状部の対向する内側面を連結する板状の複数の架橋部材
   を有することを特徴とする半導体装置。
4. 【請求項４】 請求項１に記載の半導体装置において、 前記筒状部および前記架橋部は半導体基板の主面に対し
   て直立するように設けられていることを特徴とする半導
   体装置。
5. 【請求項５】 スタックドキャパシタを有する半導体装
   置において、 前記スタックドキャパシタの一方電極であるストレージ
   ノードが、筒形状を成す筒状部を有し、しかも、当該筒
   状部が、その周に沿った一部において内側に湾曲してい
   ることを特徴とする半導体装置。
6. 【請求項６】 請求項５に記載の半導体装置において、
   前記筒状部がその周に沿った複数箇所において内側に湾
   曲していることを特徴とする半導体装置。
7. 【請求項７】 請求項５に記載の半導体装置において、 前記筒状部は半導体基板の主面に対して直立するように
   設けられていることを特徴とする半導体装置。
8. 【請求項８】 請求項４に記載の半導体装置を製造する
   ための方法であって、(a)半導体基板の上の所定の層の
   上に絶縁層を形成する工程と、(b)前記絶縁層を、前記
   筒状部と前記架橋部とに囲まれた領域を残して選択的に
   除去する工程と、(c)導電体を層状に堆積する工程と、
   (d)前記領域の側壁に沿った部分を残して前記導電体を
   選択的に除去することによって、前記筒状部と前記架橋
   部とを当該導電体で形成する工程と、を備えることを特
   徴とする半導体装置の製造方法。
9. 【請求項９】 請求項８に記載の半導体装置の製造方法
   において、 前記工程(b)が、(b-1)前記領域が前記架橋部の厚さより
   も大きい距離をもって互いに離れて複数個並ぶように、
   前記絶縁層を選択的に除去する工程を、備えることを特
   徴とする半導体装置の製造方法。
10. 【請求項１０】 請求項７に記載の半導体装置を製造す
    るための方法であって、(a)半導体基板の上の所定の層
    の上に絶縁層を形成する工程と、(b)前記絶縁層を、前
    記筒状部に囲まれた領域を残して選択的に除去する工程
    と、(c)導電体を層状に堆積する工程と、(d)前記領域の
    側壁に沿った部分を残して前記導電体を選択的に除去す
    ることによって、前記筒状部を当該導電体で形成する工
    程と、を備えることを特徴とする半導体装置の製造方
    法。
11. 【請求項１１】 請求項１０に記載の半導体装置の製造
    方法において、 前記工程(b)が、(b-1)前記領域が前記筒状部の湾曲した
    部分の前記周に沿った方向の幅を超えない距離をもって
    互いに離れて複数個並ぶように、前記絶縁層を選択的に
    除去する工程を、備えることを特徴とする半導体装置の
    製造方法。
12. 【請求項１２】 請求項８または請求項１０に記載の半
    導体装置の製造方法において、 前記工程(b)が、(b-1)前記絶縁層の上にレジスト膜を形
    成する工程と、(b-2)写真製版技術を用いて単一のマス
    クパターンを転写することによって前記領域に対応した
    形状に前記レジスト膜をパターニングする工程と、(b-
    3)パターニングされた前記レジスト膜を遮蔽体として前
    記絶縁層に異方性エッチングを実行することによって、
    前記絶縁層を前記領域を残して選択的に除去する工程
    と、を備えることを特徴とする半導体装置の製造方法。