JP2006319315A

JP2006319315A - キャパシタおよびその製造方法

Info

Publication number: JP2006319315A
Application number: JP2006051016A
Authority: JP
Inventors: Shinpei Iijima; 晋平飯島
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2005-04-14
Filing date: 2006-02-27
Publication date: 2006-11-24
Anticipated expiration: 2026-02-27
Also published as: JP4800796B2

Abstract

【課題】
ＤＲＡＭに用いられる王冠型構造のキャパシタにおいて、厚い絶縁膜に形成された深孔の内壁に下部電極を形成した後、下部電極外壁周囲の絶縁膜を溶液エッチングすると、機械的強度が減少するため、下部電極が倒壊しペアビット不良が発生する問題を回避する。
【解決手段】
王冠型もしくは円柱状からなる内側下部電極と王冠型の外側下部電極とからなる２重下部電極構造とし、導電プラグが形成された層間絶縁膜上に窒化シリコン膜を設け、内側の電極底部は窒化シリコン膜を貫通して導電プラグと接続し、外側の電極底部は窒化シリコン膜の表面に張出すように形成する。これにより下部電極自身が窒化シリコンの側壁に加えて窒化シリコンの上面にも接している構造となるので横方向に加わる力に対して機械的強度を向上させることができ、倒壊を防止することができる。
【選択図】図２

Description

本発明は、ＤＲＡＭを構成するキャパシタおよびその製造方法に係り、特に王冠型キャパシタの下部電極を形成する際に、下部電極が倒壊する問題を回避すると共にキャパシタの容量を増大させるのに好適なキャパシタ構造およびその製造方法に関する。

近年、半導体装置の大容量化が進展し、特にＤＲＡＭ（Dynamic Random Access Memory）においては、最小加工寸法を１００ｎｍとするギガビット級メモリが製品化されつつあり、さらに最小加工寸法９０ｎｍ以降に対応するＤＲＡＭの開発が進められている。このような素子の微細化に伴い、ＤＲＡＭの主要構成要素であるキャパシタにおいても所望の容量を確保することが困難な情況になってきた。

このような情況にあって、従来、積み上げ深孔型キャパシタで一般的に用いられている構造は、表面に凹凸を有するシリコン（ＨＳＧ：Hemispherical Silicon Grain）からなる下部電極を、深さ２０００ｎｍ程度の深孔内面に設け、その上に誘電体および上部電極を形成している。ＨＳＧはキャパシタの容量を確保するために電極の表面積を拡大する目的で形成され、一般的に面積増倍率が約２倍となっている。しかし、面積増倍化の利点に相反して、ＨＳＧは深孔内に複雑な凹凸を表面に有する下部電極を形成することになり、その上に形成する誘電体および上部電極のカバレージを確保するのが困難となる欠点を有している。特に誘電体のカバレージ確保は、ＤＲＡＭの電荷保持機能を維持する上で必須要件である。カバレージが不良の状態、すなわち、膜厚が薄くなる部分があると、その部分でリーク電流が増大し、電荷を蓄積できなくなる問題が生じる。

上記のような問題を克服するために、深孔に形成した下部電極の内外壁を露出させ、両側面をキャパシタとして用いる王冠型構造のキャパシタが検討されている。王冠型構造では内壁のみを用いる場合の約２倍のキャパシタ面積を確保できる。したがって、同じ深さの深孔ではＨＳＧを用いることなく、ＨＳＧを用いた場合と同等の容量を確保することができる。ＨＳＧを用いないので、深孔内に複雑な凹凸がなくなり、誘電体および上部電極の形成が容易となり、キャパシタの信頼性向上に寄与できる。

しかし、上記王冠型構造にも、以下に述べる問題がある。
図１（ａ）（ｂ）（ｃ）は、王冠構造の製造工程を模式的に示したものである。まず、（ａ）図に示すように、第一層間絶縁膜１０１および窒化シリコン膜１０２の所定の領域にシリコンプラグ１０３を形成した後、厚い酸化シリコン膜からなる第二層間絶縁膜１０４を堆積する。次いで、（ｂ）図に示すように、リソグラフィとドライエッチングにより深孔１０５を形成して、シリコンプラグ１０３の表面を露出させた後、深孔内壁に下部電極１０６を形成する。その後（ｃ）図に示すように、下部電極１０６の外壁周囲に支えとなっていた第二層間絶縁膜１０４をフッ酸（ＨＦ）含有溶液により除去する。このフッ酸含有溶液により厚い酸化シリコンを除去すると、下部電極は支えを失い、機械的強度が著しく低下するために、液体の表面張力により、下部電極が倒壊して接触し、ペアビット不良をもたらす。表面張力が生じないドライエッチングで酸化シリコンを除去できれば有効であるが、下部電極の形状を損なうことなく、酸化シリコンだけをドライエッチングで除去することは困難で実用的ではない。

上記のペアビット不良を回避するために、特開２００３-２２４２１０号公報には、下部電極の支えとなっている絶縁膜の内、上側半分だけを除去し、下側半分の絶縁膜は支えとして残した構造のキャパシタが開示されている。本従来技術によれば、下側半分の絶縁膜が下部電極の支えとして残されているので倒壊防止には有効である。しかし、本来の目的とする容量増大に対しては、支えとして残存させた領域の分だけキャパシタ面積が減少する問題がある。

また、特開２００３-１４２６０５号公報には、キャパシタ下部電極の上方の任意の高さの位置において、絶縁体の梁で相互に連結支持して機械的強度を高め、倒壊を防止する構造が開示されている。しかし、半導体製造に用いられる絶縁体には自身の応力が存在するため、接していた物体が消滅した途端に絶縁体自身が変形してしまう問題がある。また、応力は梁の長さによって変化するのでキャパシタの位置関係に制約が生じる。さらにメモリセル領域の最外周に位置するキャパシタには隣接するキャパシタが存在しないので連結支持することができず、依然として倒壊の懸念が残る。

特開２００３-２２４２１０号公報特開２００３-１４２６０５号公報

上記のように、王冠型構造の下部電極を形成する場合、下部電極の支えとなっていた外壁周囲の絶縁膜をフッ酸含有溶液による湿式エッチングで除去しなければならないために、液体の表面張力やフッ酸含有溶液の染み込みによる不測のエッチングが発生し、下部電極が倒壊する。下部電極の倒壊は、隣接キャパシタの接触ショートをもたらし、ペアビット不良となって、ビット単位の独立制御が不可となりＤＲＡＭ動作を阻害する。

フッ酸含有溶液による除去を用いなければ上記の問題は回避可能であるが、ドライエッチング法を用いると、図１（ａ）に示した厚い酸化シリコン膜からなる層間絶縁膜を除去している間に下部電極自身も損傷を受け、形状が変化してしまうなどの不具合が生じる。したがって、王冠型構造の下部電極形成に溶液エッチングを用いても下部電極が倒壊しない下部電極の構造および製造方法が望まれる。
上記問題に鑑み、本発明の目的は、溶液エッチングを用いて王冠型構造を形成しても、下部電極が倒壊することなくペアビット不良を回避して、大きなキャパシタ容量を得ることのできる信頼性の高いキャパシタおよびその製造方法を提供することにある。

上記目的を達成するために、本発明におけるキャパシタは、半導体基板表面に接続する導電プラグと、前記導電プラグに接続される下部電極を備えたキャパシタであって、王冠型もしくは円柱状の内側の下部電極と、前記内側の下部電極に接続され、前記内側の下部電極を囲むように設けられた外側の王冠型下部電極とで構成され、前記導電プラグが設けられた層間絶縁膜上であって、前記内側の下部電極の底面以外の領域に、前記内側の下部電極の高さの１/６から１/３の厚さを有する絶縁膜を備え、前記外側の王冠型下部電極は前記絶縁膜上に位置する第一の底面を有し、前記内側の下部電極は前記導電プラグに接する第二の底面を有することを特徴としている。

また、本発明におけるキャパシタは、前記絶縁膜が、窒化シリコン膜もしくは酸窒化シリコン膜からなり、前記導電プラグおよび前記下部電極は多結晶シリコンで構成されることを特徴としている。さらに、前記下部電極が金属もしくは金属化合物で構成される場合を含み、前記導電プラグは、前記下部電極と接する界面にバリヤ層と金属シリサイド層を少なくとも含んで構成されることを特徴としている。

また、本発明におけるキャパシタの製造方法は、半導体基板表面に接続する導電プラグと、前記導電プラグに接続される下部電極を備えたキャパシタの製造方法であって、前記導電プラグが形成された第一層間絶縁膜上に絶縁膜を堆積する工程と、前記絶縁膜上に第二層間絶縁膜を堆積する工程と、前記第二層間絶縁膜の所定の位置に深孔を形成し、前記絶縁膜表面を露出させる工程と、前記深孔の内壁を含む全面に、外側の王冠型下部電極となる第一下部電極材料を堆積する工程と、前記第一下部電極材料上に第一酸化シリコン膜を堆積する工程と、前記深孔以外の表面に形成されている前記第一酸化シリコン膜および第一下部電極材料を除去して、前記深孔の側壁に第一酸化シリコン膜および第一下部電極材料から成るサイドウオールを形成し、前記深孔の底部に前記絶縁膜表面を露出させる工程と、前記サイドウオールをマスクとして、前記表面が露出した絶縁膜を異方性ドライエッチングしてコンタクトホールを形成し、前記導電プラグ表面を露出させる工程と、前記導電プラグ表面が露出したコンタクトホールを含む全面に、内側の王冠型下部電極となる第二下部電極材料を堆積する工程と、前記第二下部電極材料上の全面に、深孔内の空間が埋まるように第二酸化シリコン膜を堆積する工程と、表面を平坦化し、前記深孔以外の表面に形成されている前記第二酸化シリコン膜および第二下部電極材料を除去する工程と、表面に露出した、第二層間絶縁膜、第一酸化シリコン膜および第二酸化シリコン膜を溶液によりエッチング除去して、２重王冠型下部電極を形成する工程と、前記２重王冠型下部電極を含む全面に、誘電体を形成する工程と、前期誘電体上に上部電極を形成する工程と、を少なくとも含んで成ることを特徴としている。

また、本発明におけるキャパシタの製造方法は、半導体基板表面に接続する導電プラグと、前記導電プラグに接続される下部電極を備えたキャパシタの製造方法であって、前記導電プラグが形成された第一層間絶縁膜上に絶縁膜を堆積する工程と、前記絶縁膜上に第二層間絶縁膜を堆積する工程と、前記第二層間絶縁膜の所定の位置に深孔を形成し、前記絶縁膜表面を露出させる工程と、前記深孔の内壁を含む全面に、外側の王冠型下部電極となる第一下部電極材料を堆積する工程と、前記第一下部電極材料上に第一酸化シリコン膜を堆積する工程と、前記深孔以外の表面に形成されている前記第一酸化シリコン膜および第一下部電極材料を除去して、前記深孔の側壁に第一酸化シリコン膜および第一下部電極材料から成るサイドウオールを形成し、前記深孔の底部に前記絶縁膜表面を露出させる工程と、前記サイドウオールをマスクとして、前記表面が露出した絶縁膜を異方性ドライエッチングしてコンタクトホールを形成し、前記導電プラグ表面を露出させる工程と、前記導電プラグ表面が露出したコンタクトホールを含む前記深孔が埋まるように、全面に内側の円柱状下部電極となる第二下部電極材料を堆積する工程と、前記深孔以外の表面に形成されている前記第二下部電極材料を除去する工程と、表面に露出した、第二層間絶縁膜および第一酸化シリコン膜を溶液によりエッチング除去して、内側の円柱状下部電極と外側の王冠型下部電極からなる下部電極を形成する工程と、前記下部電極を含む全面に、誘電体を形成する工程と、前期誘電体上に上部電極を形成する工程と、を少なくとも含んで成ることを特徴としている。

さらに、本発明のキャパシタの製造方法は、前記絶縁膜が、窒化シリコン膜もしくは酸窒化シリコン膜からなり、前記導電プラグおよび前記下部電極は多結晶シリコンから成ることを特徴としている。また、前記絶縁膜は、前記内側の王冠型下部電極もしくは円柱状下部電極の高さの１/６〜１/３の厚さを有することを特徴としている。さらに、前記下部電極が金属もしくは金属化合物で形成される場合を含み、前記導電プラグは、下部電極と接する界面にバリヤ層と金属シリサイド層を少なくとも含んで形成されることを特徴としている。

本発明のキャパシタでは、深孔の底部に絶縁膜を設け、王冠型もしくは円柱状からなる内側の下部電極と、それを囲む外側の王冠型下部電極から成る２重下部電極構造としている。そして、外側の王冠型下部電極は、その底部が絶縁膜の上面に張出して形成される第一の底面を有し、内側の下部電極は、絶縁膜を貫通して、その底部がプラグに接続する第二の底面を有し、第二の底面に隣接する側壁は絶縁膜で囲まれている。したがって、内側の下部電極が絶縁膜の側壁に、外側の下部電極が絶縁膜の上面に接している構造となるので横方向に加わる力に対して機械的強度を向上させることができ、倒壊を防止することができる。また、絶縁膜を単層で、内側下部電極の高さの１/６〜１/３の厚さで形成しているので、窒化シリコン膜と下部電極との接触長さを長くでき、その界面からフッ酸含有溶液が染み込んで下層の酸化シリコン膜を不測にエッチングすることにより発生する問題を回避できる。前記絶縁膜が内側下部電極の高さの１/６より低い場合には倒壊に対する強度維持が困難となり、また、１/３より高くなると容量増大の効果が希薄となる。

また、本発明のキャパシタでは、個々の下部電極自身に倒壊防止の構造が施されるので、前記特許文献にあるような、連結支持の必要がなく、連結支持構造で新たに発生する問題を回避でき、且つメモリセル領域の最外周に位置するキャパシタにおいても効果的に倒壊防止を図ることができる。さらに、本発明のキャパシタでは、２重下部電極構造とすることにより、窒化シリコン膜などの絶縁膜単層で倒壊防止を図れるので、他の膜を厚く形成して支えとする必要がなく、下部電極外壁を有効にキャパシタとして用いることができ容量増大に極めて大きな効果がある。したがって、ＤＲＡＭ特有のリフレッシュ周期を長くでき、低消費電力用ＤＲＡＭに用いて特に効果的である。

以下、本発明を実施するための最良の形態について、図２、図３および図４を用いて詳細に説明する。

本実施例では、本発明のキャパシタを用いたＤＲＡＭの構成について図２に示した断面模式図を用いて説明する。
ｐ型シリコン基板２０１にｎウエル２０２を設け、その内部に第一のｐウエル２０３を設けている。また、ｎウエル２０２以外の領域に第二のｐウエル２０４を設け、素子分離領域２０５で分離している。第一のｐウエル２０３は複数のメモリセルが配置されるメモリアレイ領域を、第二のｐウエル２０４は周辺回路領域を各々便宜的に示している。第一のｐウエル２０３には個々のメモリセルの構成要素でワード線となるスイッチングトランジスタ２０６及び２０７を設けている。トランジスタ２０６は、ドレイン２０８、ソース２０９とゲート絶縁膜２１０を介してゲート電極２１１で構成されている。トランジスタ２０７は、ソース２０９を共通としドレイン２１２、ゲート絶縁膜２１０を介しゲート電極２１１で構成されている。各々のトランジスタを被覆するように層間絶縁膜２１３を設けている。

ソース２０９に接続するように層間絶縁膜２１３の所定の領域にコンタクト孔２１４を設け、多結晶シリコン２１５、チタンシリサイド２１６、窒化チタン２１７およびタングテン２１８からなるビット線コンタクトを設けている。ビット線コンタクトには、窒化タングステン２１９およびタングステン２２０からなるビット線が接続されている。ビット線を被覆するように第一層間絶縁膜２２１を設けている。一方、ドレイン２０８及び２１２上には、層間絶縁膜２１３及び第一層間絶縁膜２２１の所定の領域に設けたコンタクト孔を充填するようにシリコンプラグ２２２を設けている。

シリコンプラグ２２２に接続するようにキャパシタを設ける。キャパシタは、シリコンプラグ２２２に接続する内側の王冠型下部電極２２６と、内側下部電極に接続して、その外側に配置される外側の王冠型下部電極２２５とから成る２重下部電極を備えている。外側の王冠型下部電極２２５の底部は、絶縁膜２２３の上面に張出して形成される第一の底面を有し、内側の王冠型下部電極２２６の底部は、シリコンプラグ２２２に接続する第二の底面を有している。第二の底面に隣接する側壁は、絶縁膜２２３で囲まれている。絶縁膜２２３は、第一層間絶縁膜２２１上で、内側の王冠型下部電極の底面を除く領域に、内側下部電極の高さの１/６から１/３の厚さとなるように設けられている。下部電極２２５および２２６を覆うように誘電体２２７および上部電極２２８がメモリアレイ全体に設けられ、キャパシタが構成されている。キャパシタを被覆するように、第三層間絶縁膜２３０が設けられている。またメモリアレー領域と周辺回路領域の境界部分には、メモリアレー領域を囲むように、下部電極２２９ａおよび２２９ｂを備えた溝状のダミーキャパシタが設けられている。このダミーキャパシタは、王冠型構造とする際に周辺回路領域の第二層間絶縁膜２２４がエッチングされることを回避する目的で設けられている。

一方、第二のｐウエル２０４には周辺回路を構成するトランジスタが設けられ、ソース２０９、ドレイン２１２、ゲート絶縁膜２１０、ゲート電極２１１で構成されている。ドレイン２１２に接続するように、層間絶縁膜２１３の所定の領域にコンタクト孔２３１を設け、チタンシリサイド２１６、窒化チタン２１７、タングステン２１８からなるコンタクトプラグを設けている。コンタクトプラグに接続するように、窒化タングステン２１９、タングステン２２０からなる第一の配線層を設けている。第一の配線層の一部は、第一層間絶縁膜２２１、窒化シリコン膜２２３、第二層間絶縁膜２２４および第三層間絶縁膜２３０を貫通して設けられるコンタクト孔２３２を充填した窒化チタン２３３及びタングステン２３４を介して窒化チタン２３５、アルミニウム２３６、窒化チタン２３７からなる第二の配線層に接続している。

また、メモリアレイ領域に設けたキャパシタの上部電極２２８は、一部の領域で周辺回路領域に引き出し配線２３８として引き出されている。そして、第三層間絶縁膜２３０の所定の領域に設けられたコンタクト孔を充填した窒化チタン２３９、タングステン２４０を介して、窒化チタン２４１、アルミニウム２４２、窒化チタン２４３からなる第二の配線層に接続し、ＤＲＡＭを構成している。以下、必要に応じて、さらに上層の層間絶縁膜、コンタクト、配線層を設けても良い。

本実施例によるキャパシタでは、下部電極の底部に内側下部電極の高さの１/６から１/３の厚さの絶縁膜２２３を設け、内側の王冠型下部電極２２６と、それを囲む外側の王冠型下部電極２２５から成る２重王冠型構造としている。そして、外側の王冠型下部電極２２５は、その底部が絶縁膜２２３の上面に張出して形成される第一の底面を有し、内側の王冠型下部電極２２６は、絶縁膜２２３を貫通して、その底部がプラグに接続する第二の底面を有し、第二の底面に隣接する側壁は絶縁膜２２３で囲まれている。したがって、内側の下部電極２２６が絶縁膜２２３の側壁に、外側の下部電極２２５が絶縁膜２２３の上面に接している構造となるので横方向に加わる力に対して機械的強度を向上させることができ、倒壊を防止することができる。また、絶縁膜２２３を単層で、内側下部電極の高さの１/６から１/３の厚さで形成しているので、絶縁膜２２３と下部電極との接触長さを長くでき、その界面から溶液が染み込んで第一層間絶縁膜を不測にエッチングすることにより発生する問題を回避できる。なお、本実施例にける絶縁膜２２３は、窒化シリコン膜もしくは酸窒化シリコン膜で構成することができる、さらに、下部電極２２５および２２６を金属もしくは金属化合物で構成しても良い。この場合、シリコンプラグ２２２の表面に窒化チタンなどのバリヤ層とチタンシリサイドなどの金属シリサイド層を設けるようにする。なお、本実施例では内側下部電極を王冠型で構成したが、円柱状下部電極で構成することもできる。円柱状下部電極で構成した場合には、得られるキャパシタ容量はやや減少するが、キャパシタに許容される平面投影面積が縮小されても容易に構成できる利点がある。

次に、本発明のキャパシタの製造方法に係わる第２の実施例について、図３（ａ）〜（ｋ）の一連の工程断面図を用いて説明する。なお、図３（ａ）〜（ｋ）ではキャパシタ以外の製造に係る工程は省略して示している。
最初に、図３（ａ）に示すように、酸化シリコン膜からなる第一層間絶縁膜３０１の所定の領域に周知の方法によりシリコンプラグ３０２を形成し、その後、厚さ３００ｎｍの窒化シリコン膜３０３を堆積した。窒化シリコン膜３０３は、ジクロルシラン（SiH₂Cl₂)とアンモニア（NH₃)を原料ガスとする熱ＣＶＤ（Chemical Vapor Deposition）法で形成した。熱ＣＶＤ法に代えてプラズマＣＶＤ法により形成することもできる。熱ＣＶＤ法で形成した窒化シリコン膜とプラズマＣＶＤ法で形成した窒化シリコン膜は、互いに逆向きの内部応力を有しているので、半導体基板に対する応力の影響が懸念される場合は、積層構造として応力を相殺することができる。また、窒化シリコン膜に代えて、酸窒化シリコン膜（SiON)を用いることもできる。酸窒化シリコン膜は、上記窒化シリコン膜形成用原料ガスにN₂Oガスを加えて生成できる。酸窒化シリコン膜は窒化シリコン膜に比べて内部応力を低減できる利点がある。

次に、図３（ｂ）に示すように、窒化シリコン膜３０３上に、テトラエトキシシラン（TEOS:Si(OC₂H₅)₄)と酸素を原料ガスとするプラズマＣＶＤ法により厚さ１２００ｎｍの酸化シリコン膜からなる第二層間絶縁膜３０４を堆積し、さらに厚さ５００ｎｍのシリコン膜からなるハードマスク３０５を堆積した。シリコン膜はモノシラン（SiH₄)を原料ガスとする熱ＣＶＤ法により形成した。ハードマスクにはシリコン膜に代えて非晶質炭素などを用いることもできる。なお、ここでは第二層間絶縁膜の厚さを１２００ｎｍとし、窒化シリコン膜の厚さを３００ｎｍとしているので、内側下部電極の高さは１５００ｎｍとなる。したがって、本実施例では、窒化シリコン膜３０３の膜厚が内側下部電極の高さの１/５となるように形成している。窒化シリコン膜の厚さが内側下部電極の高さの１/６より小さい場合には、機械的強度向上の効果が希薄となり電極倒壊の懸念が増大する。また、１/３より大きい場合にはキャパシタ容量損失の弊害が増大するため好ましくない。

その後、図３（ｃ）に示すように、リソグラフィとドライエッチング法を用いて深孔３０６を形成し、窒化シリコン膜３０３の表面を露出させた。まず、リソグラフィで形成したホトレジストをマスクとしてハードマスク３０６をドライエッチングし、パターン転写を行なった。その後、ハードマスク３０５をマスクとして第二層間絶縁膜３０４を異方性ドライエッチングした。ハードマスクとなるシリコン膜のドライエッチングには、塩素を主成分とするガスプラズマを用い、酸化シリコンからなる第二層間絶縁膜３０４のエッチングには、オクタフロロシクロペンタン（C₅F₈）とアルゴンを主成分とするガスプラズマを用いた。オクタフロロシクロブタン（C₄F₈)など、他のガスを用いることも可能である。

次に、図３（ｄ）に示すように、厚さ３０ｎｍの多結晶シリコン膜からなる第一下部電極３０７、および厚さ３０ｎｍの第一酸化シリコン膜３０８を積層堆積させた。多結晶シリコン膜は、モノシラン（SiH₄)とホスフィン（PH₃)を原料ガスとする熱ＣＶＤ法により非晶質状態で形成した後、熱処理により結晶化させ、導電性を持たせた。また、第一酸化シリコン膜は、SiH₄とN₂Oを原料ガスとする熱ＣＶＤ法により形成した。

次に、図３（ｅ）に示すように、第一酸化シリコン膜３０８と第一下部電極３０７をフッ素含有ガスプラズマにより、両者のエッチング速度がほぼ等しい条件でエッチバックし、深孔以外の表面に形成された第一酸化シリコン膜３０８と第一下部電極３０７を除去した。この時、同時に深孔の底に位置する第一酸化シリコン膜３０８と第一下部電極３０７も除去し、窒化シリコン膜３０３の表面を露出させた。また、第一酸化シリコン膜と第一下部電極を別の条件でエッチングすることも可能である。プラズマエッチングに代えてＣＭＰ（Chemical Mechanical Polishing）法を用いることもできる。

次に、図３（ｆ）に示すように、深孔の底に露出している窒化シリコン膜３０３をフッ素含有ガスプラズマにより異方性ドライエッチングし、コンタクトホール３０９を形成してシリコンプラグ３０２の表面を露出させた。この時、深孔以外の表面において、第一酸化シリコン膜３０８と第二層間絶縁膜３０４がエッチングされ、第一下部電極３０７の突起が生じる場合があるが、ＣＭＰ（Chemical Mechanical Polising)法により平坦化することができる。

次に、図３（ｇ）に示すように、厚さ３０ｎｍの多結晶シリコン膜からなる第二下部電極３１０を堆積した後、第二酸化シリコン膜３１１を深孔が埋まるまで堆積した。各々、第一下部電極および第一酸化シリコン膜と同じ条件で形成した。なお、第二下部電極３１０を堆積する前にフッ酸含有溶液に浸漬し、シリコンプラグ３０２の表面露出部および第一下部電極３０７の側壁露出部に形成されている１ｎｍ程度の自然酸化膜を除去した。ここでは、下部電極の厚さを３０ｎｍとし、前述の窒化シリコン膜３０３の厚さ（３００ｎｍ）が下部電極の１０倍の厚さとなるように形成している。

次に、図３（ｈ）に示すように、表面に形成されている第二酸化シリコン膜３１１および第二下部電極３１０をＣＭＰ法により除去した。この段階で、表面には第二層間絶縁膜３０４、第一酸化シリコン膜３０８、第二酸化シリコン膜３１１が露出している。
次に、図３（i）に示すように、フッ酸水溶液により、第二層間絶縁膜３０４、第一酸化シリコン膜３０８、第二酸化シリコン膜３１１を除去した。第二層間絶縁膜の厚さは１２００ｎｍとしているので、１０％フッ酸水溶液を用いれば１０分程度で除去可能である。フッ化アンモニウム（ＮＨ₄Ｆ）を混合させた緩衝フッ酸溶液などを用いてもよい。それらの混合比率を調整し、溶液中のフッ酸濃度を制御することにより、エッチング速度を任意に制御することができる。
この溶液エッチングにより、第二下部電極３１０を内側下部電極、第一下部電極３０７を外側下部電極とする２重王冠型下部電極が形成される。外側下部電極の底部は、窒化シリコン膜３０３の上面に張出して形成された第一底面３１３を有し、内側下部電極の底部は、シリコンプラグ３０２に接続する第二底面３１２を有し、第二底面に隣接する側壁部は窒化シリコン膜３０３で囲まれている。

次に、図３（ｊ）に示すように、下部電極を被覆するように、誘電体３１４を形成した。誘電体には熱窒化膜と酸化タンタル膜を用い、以下のように形成した。まず、酸化タンタル膜を形成する前に、多結晶シリコンからなる下部電極表面に周知の熱窒化法により予め１ｎｍ程度の窒化シリコン膜を形成した。次に、ペンタエトキシタンタル(PET: Ta(OC₂H₅)₅ )と酸素を原料ガスとするＣＶＤ法により厚さ９ｎｍの酸化タンタル膜を堆積した。次いで、N₂O雰囲気で熱処理し酸化タンタルを結晶化させて誘電体とした。また、酸化タンタルに代えて、酸化アルミニウム単層膜や酸化アルミニウムと酸化ハフニウムとの積層膜などを用いることもできる。例えば、酸化アルミニウムの場合には、トリメチルアルミニウム（ＴＭＡ：Al(CH₃)₃ ）とH₂Oを原料ガスとし、３５０℃程度の原子層蒸着法により形成することができる。酸化タンタルや酸化ハフニウムも同様に周知の原子層蒸着法を用いて形成できる。なお、原子層蒸着法で誘電体を形成する場合には、誘電体形成時の温度を低くでき、下部電極の酸化を抑えられるので、窒化チタンやタングステンなどの金属を下部電極として用いることもできる。

次に、図３（ｋ）に示すように、窒化チタンからなる上部電極３１５を形成した。窒化チタンは塩化チタン（TiCl₄）とアンモニア（NH₃）を原料とする通常のＣＶＤ法で形成した。また、窒化チタンも原子層蒸着法を用いて形成することもできる。原子層蒸着法を用いるとカバレージの良い成膜ができるので、２重王冠構造の内側下部電極と外側下部電極の間隔が狭くなっても、深孔全体に渡って一様な膜厚で上部電極および誘電体を形成できる利点がある。また、窒化チタンの上に、スパッタ法によりタングステンなどを２００ｎｍ程度積層して厚さを確保し、上部電極の低抵抗化を図っても良い。

本実施例によれば、第二下部電極３１０を内側下部電極、第一下部電極３０７を外側下部電極とする２重王冠型下部電極を形成することができる。第二下部電極３１０からなる内側下部電極の底部に隣接する側壁部は窒化シリコン膜３０３で囲まれ、第一下部電極３０７からなる外側下部電極の底部は窒化シリコン膜３０３の表面に張出すように形成しているので、機械的強度を増加できる。その結果、２重王冠型構造を形成するために溶液エッチングを行なっても下部電極の倒壊を防止できる効果がある。また、２重王冠構造となるので各々の電極の内外壁をキャパシタとして有効に用いることができる。したがって、電極の内壁だけを用いる単純深孔型構造に比べ、キャパシタ面積を約４倍増加させることができる。同じキャパシタ容量を得るのに深孔の深さを４分の１に低減でき、深孔加工の技術的困難性を著しく軽減することができる効果がある。

なお、本実施例では、下部電極にシリコン膜を用いたが、前述のように誘電体を原子層蒸着法で形成する場合には、低温形成が可能となって下部電極の酸化反応を抑えられるので、金属もしくは金属化合物を下部電極として用いることができる。金属もしくは金属化合物を下部電極として用いる場合には、シリコンプラグとの反応を抑え、且つ接触抵抗の低減を図るため、図３（ａ）において窒化シリコン膜３０３を形成する前にシリコンプラグの表面に金属シリサイド層と窒化チタンなどのバリヤ層を形成しておく。図２のビット線コンタクトに用いられている、チタンシリサイド２１６、窒化チタン２１７と同じ構成にすれば良い。また、別の形成工程として、図３（ｆ）の深孔形成段階を選択することもできる。下部電極を金属で構成した場合には、シリコン下部電極に比べて誘電体の誘電率低下を回避することができ、さらに大きな容量を得られる効果がある。

本第３の実施例では、内側下部電極を円柱状構造とするキャパシタの製造方法について、図４を用いて説明する。なお、図３（ａ）から（ｆ）までは同じ工程なので詳細は省略する。

図３（ｆ）に示したように、窒化シリコン膜３０３にコンタクトホール３０９を形成し、シリコンプラグ３０２の表面を露出させた後、深孔が全て埋まるように多結晶シリコン膜を形成した。多結晶シリコン膜は、第一下部電極３０７と同様に、モノシラン（SiH₄)とホスフィン（PH₃)を原料ガスとする熱ＣＶＤ法により形成した。その後、深孔以外の表面に形成された多結晶シリコン膜をＣＭＰ法により除去し、図４に示したように、円柱状の内側下部電極３１６を形成した。その後、図３（ｆ）に示されている第二層間絶縁膜３０４および第一酸化シリコン膜３０８をフッ酸含有溶液により除去した。その後、図４に示したように、第２の実施例同様、誘電体３１４および上部電極３１５を形成してキャパシタを構成した。

本実施例によれば、円柱状の内側下部電極３１６と王冠型の外側下部電極３０７からなる２重下部電極構造を有するキャパシタ構造を形成することができる。外側下部電極３０７は、窒化シリコン膜３０３の上面に張出して形成される第一の底面３１３を有し、内側下部電極３１６は、シリコンプラグに接する第二の底面３１２を有している。また、第二の底面３１２に隣接する側壁は窒化シリコン膜３０３で支えられているので機械的強度を確保でき、倒壊を防止できる効果がある。また、本実施例では内側下部電極を円柱状に形成しているので、実施例２の２重王冠型下部電極構造に比べ得られるキャパシタ容量はやや減少するが、キャパシタに許容される平面投影面積が縮小されても容易に形成できる利点がある。また、本実施例においても、誘電体に酸化アルミニウムや酸化ハフニウムなどの低温形成膜を用いれば、実施例２と同様に下部電極を金属もしくは金属化合物で構成でき、シリコン下部電極に比べてさらに２倍程度キャパシタ容量を増大することができる。

従来の問題を説明するための一連の工程断面図。本発明の第１の実施例を説明するための断面図。本発明の第２の実施例を説明するための一連の工程断面図。本発明の第２の実施例を説明するための一連の工程断面図。本発明の第２の実施例を説明するための一連の工程断面図。本発明の第２の実施例を説明するための一連の工程断面図。本発明の第３の実施例を説明するための断面図。

符号の説明

１０１、２２１、３０１第一層間絶縁膜
１０２、２２３、３０３窒化シリコン膜
１０３、２２２、３０２シリコンプラグ
１０４、２２４、３０４第二層間絶縁膜
１０５深孔
１０６、２２９a、２２９ｂ下部電極
２０１ｐ型シリコン基板
２０２ｎウエル
２０３第一のｐウエル
２０４第二のｐウエル
２０５素子分離領域
２０６、２０７トランジスタ
２０８、２１２ドレイン
２０９ソース
２１０ゲート絶縁膜
２１１ゲート電極
２１３層間絶縁膜
２１４、２３１、２３２コンタクト孔
２１５多結晶シリコン
２１６チタンシリサイド
２１７、２３３、２３５、２３７、２３９、２４１、２４３窒化チタン
２１８、２２０、２３４、２４０タングステン
２１９窒化タングステン
２２５外側の王冠型下部電極
２２６内側の王冠型下部電極
２２７、３１４誘電体
２２８、３１５上部電極
２３０第三層間絶縁膜
２３６、２４２アルミニウム
２３８引き出し配線
３０５ハードマスク
３０６深孔
３０７第一下部電極
３０８第一酸化シリコン膜
３０９コンタクトホール
３１０第二下部電極
３１１第二酸化シリコン膜
３１２第二底面
３１３第一底面
３１６円柱状内側下部電極

Claims

半導体基板表面に接続する導電プラグと、前記導電プラグに接続される下部電極を備えたキャパシタにおいて、
前記下部電極は、内側の王冠型下部電極と、前記内側の王冠型下部電極に接続され、前記内側の王冠型下部電極を囲むように設けられた外側の王冠型下部電極から成り、
前記導電プラグが設けられた層間絶縁膜上であって、前記内側の王冠型下部電極の底面以外の領域に絶縁膜を備え、
前記外側の王冠型下部電極は前記絶縁膜上に位置する第一の底面を有し、前記内側の王冠型下部電極は前記導電プラグに接する第二の底面を有することを特徴とするキャパシタ。
前記絶縁膜は、前記内側下部電極の厚さの５〜１５倍の厚さを有することを特徴とする請求項１記載のキャパシタ。
前記絶縁膜は、前記内側の王冠型下部電極の高さの１/６〜１/３の厚さを有することを特徴とする請求項１記載のキャパシタ。
半導体基板表面に接続する導電プラグと、前記導電プラグに接続される下部電極を備えたキャパシタにおいて、
前記下部電極は、内側の円柱状下部電極と、前記内側の円柱状下部電極に接続され、前記内側の円柱状下部電極を囲むように設けられた外側の王冠型下部電極から成り、
前記導電プラグが設けられた層間絶縁膜上であって、前記内側の円柱状下部電極の底面以外の領域に、前記内側の円柱状下部電極の高さの１/６〜１/３の厚さを有する絶縁膜を備え、
前記外側の王冠型下部電極は前記絶縁膜上に位置する第一の底面を有し、前記内側の円柱状下部電極は前記導電プラグに接する第二の底面を有することを特徴とするキャパシタ。
前記絶縁膜は、窒化シリコン膜もしくは酸窒化シリコン膜からなることを特徴とする請求項１乃至４記載のキャパシタ。
前記導電プラグおよび前記下部電極は多結晶シリコンで構成されることを特徴とする請求項１乃至５記載のキャパシタ。
前記下部電極は金属もしくは金属化合物で構成され、前記導電プラグは前記下部電極と接する界面にバリヤ層と金属シリサイド層を少なくとも含んで構成されることを特徴とする請求項１乃至５記載のキャパシタ。
半導体基板表面に接続する導電プラグと、前記導電プラグに接続される下部電極を備えたキャパシタの製造方法において、
（１）前記導電プラグが形成された第一層間絶縁膜上に絶縁膜を堆積する工程と、
（２）前記絶縁膜上に第二層間絶縁膜を堆積する工程と、
（３）前記第二層間絶縁膜の所定の位置に深孔を形成し、前記絶縁膜表面を露出させる工程と、
（４）前記深孔の内壁を含む全面に、外側の王冠型下部電極となる第一下部電極材料を堆積する工程と、
（５）前記第一下部電極材料上に第一酸化シリコン膜を堆積する工程と、
（６）前記深孔以外の表面に形成されている前記第一酸化シリコン膜および前記第一下部電極材料を除去して、前記深孔の側壁に前記第一酸化シリコン膜および前記第一下部電極材料から成るサイドウオールを形成し、前記深孔の底部に前記絶縁膜表面を露出させる工程と、
（７）前記サイドウオールをマスクとして、表面が露出した前記絶縁膜を異方性ドライエッチングしてコンタクトホールを形成し、前記導電プラグ表面を露出させる工程と、
（８）前記導電プラグ表面が露出したコンタクトホールを含む全面に、内側の王冠型下部電極となる第二下部電極材料を堆積する工程と、
（９）前記第二下部電極材料上の全面に、深孔内の空間が埋まるように第二酸化シリコン膜を堆積する工程と、
（１０）表面を平坦化し、前記深孔以外の表面に形成されている前記第二酸化シリコン膜および第二下部電極材料を除去する工程と、

（１１）表面に露出した、前記第二層間絶縁膜、前記第一酸化シリコン膜および前記第二酸化シリコン膜を溶液によりエッチング除去して、２重王冠型下部電極を形成する工程と、
（１２）前記２重王冠型下部電極を含む全面に、誘電体を形成する工程と、
（１３）前記誘電体上に上部電極を形成する工程と、
を少なくとも含んで成ることを特徴とするキャパシタの製造方法。
前記絶縁膜は、前記内側下部電極の厚さの５〜１５倍の厚さを有することを特徴とする請求項８記載のキャパシタ。
前記絶縁膜は、前記内側下部電極の高さの１/６〜１/３の厚さを有することを特徴とする請求項８記載のキャパシタ。
半導体基板表面に接続する導電プラグと、前記導電プラグに接続される下部電極を備えたキャパシタの製造方法において、
（１）前記導電プラグが形成された第一層間絶縁膜上に絶縁膜を堆積する工程と、
（２）前記絶縁膜上に第二層間絶縁膜を堆積する工程と、
（３）前記第二層間絶縁膜の所定の位置に深孔を形成し、前記絶縁膜表面を露出させる工程と、
（４）前記深孔の内壁を含む全面に、外側の王冠型下部電極となる第一下部電極材料を堆積する工程と、
（５）前記第一下部電極材料上に第一酸化シリコン膜を堆積する工程と、
（６）前記深孔以外の表面に形成されている前記第一酸化シリコン膜および前記第一下部電極材料を除去して、前記深孔の側壁に前記第一酸化シリコン膜および前記第一下部電極材料から成るサイドウオールを形成し、前記深孔の底部に前記絶縁膜表面を露出させる工程と、
（７）前記サイドウオールをマスクとして、表面が露出した前記絶縁膜を異方性ドライエッチングしてコンタクトホールを形成し、前記導電プラグ表面を露出させる工程と、
（８）前記導電プラグ表面が露出した前記コンタクトホールを含む前記深孔が埋まるように、第二下部電極材料を堆積する工程と、
（９）前記深孔以外の表面に形成されている第二下部電極材料を除去して、内側の円柱状下部電極を形成する工程と、
（１０）表面に露出した、前記第二層間絶縁膜および前記第一酸化シリコン膜を溶液によりエッチング除去して、前記内側の円柱状下部電極と前記外側の王冠型下部電極とからなる下部電極を形成する工程と、
（１１）前記下部電極を含む全面に、誘電体を形成する工程と、
（１２）前記誘電体上に上部電極を形成する工程と、
を少なくとも含んで成ることを特徴とするキャパシタの製造方法。
前記絶縁膜は、前記円柱状下部電極の高さの１/６〜１/３の厚さを有することを特徴とする請求項１０記載のキャパシタ。
前記絶縁膜は、窒化シリコン膜もしくは酸窒化シリコン膜からなることを特徴とする請求項８ないし１２記載のキャパシタの製造方法。
前記導電プラグ、前記第一下部電極材料および前記第二下部電極材料は、多結晶シリコンから成ることを特徴とする請求項８乃至１３記載のキャパシタの製造方法。
前記第一下部電極材料および前記第二下部電極材料は、金属もしくは金属化合物からなり、前記導電プラグは前記下部電極と接する界面にバリヤ層と金属シリサイド層を少なくとも含んで形成されることを特徴とする請求項８乃至１３記載のキャパシタの製造方法。