JP2001077331A - 集積回路キャパシタの製造方法 - Google Patents

集積回路キャパシタの製造方法

Info

Publication number
JP2001077331A
JP2001077331A JP2000228310A JP2000228310A JP2001077331A JP 2001077331 A JP2001077331 A JP 2001077331A JP 2000228310 A JP2000228310 A JP 2000228310A JP 2000228310 A JP2000228310 A JP 2000228310A JP 2001077331 A JP2001077331 A JP 2001077331A
Authority
JP
Japan
Prior art keywords
metal plug
trench
dielectric layer
forming
anchor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000228310A
Other languages
English (en)
Inventor
Sundar Srinivasan Chetlur
スリニバサン チェットラー サンダー
James Theodore Clemens
セオドール クレメンス ジェームス
Sailesh Mansinh Merchant
マンシン マーチャント セレシュ
Pradip Kumar Roy
クーマー ロイ プラディップ
Hem M Vaidya
エム．バドヤ ヘム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2001077331A publication Critical patent/JP2001077331A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】キャパシタの信頼性を低減することなくその容
量を増加させるキャパシタの製造方法を提供すること。 【解決手段】 本発明の方法は、（Ａ）基板に近接して
相互接続ラインを形成するステップと、（Ｂ）前記相互
接続ライン上に第１誘電体層を形成するステップと、
（Ｃ）前記第１誘電体層内に第１開口を形成するステッ
プと、（Ｄ）相互接続ライン内に前記第１開口と整合し
て第２開口を形成するステップとを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体デバイスに関
し、特にキャパシタの製造方法に関する。
【０００２】
【従来の技術】キャパシタは、電荷を保存するための電
子デバイスで幅広く用いられている。キャパシタは、２
枚の導電性プレート（即ち電極）を有し、それらが絶縁
層により分離されている。キャパシタンス、即ち印加電
圧あたりキャパシタにより保持される電荷量は、導電性
プレートの面積とそれらの間の距離と絶縁層の誘電率で
決まる。キャパシタは、半導体デバイス、例えばＤＲＡ
Ｍあるいは埋設ＤＲＡＭ内に形成される。
【０００３】半導体メモリデバイスが高密度に集積化さ
れるにつれて、ＤＲＡＭの記憶セルのキャパシタにより
占有される面積が収縮し、かくして電極表面積が小さく
なるためにキャパシタの容量も減少してしまう。しか
し、記憶された情報の喪失を阻止するためには、大きな
キャパシタンス（容量）が必要である。そのため高いキ
ャパシタンスを維持しながらセルの寸法を減少させるの
が望ましく、これにより高いセルの集積および信頼性あ
る動作を達成するのが望ましい。
【０００４】記憶セルの高い集積度を維持しながらキャ
パシタンス（容量）を増加させる１つの技術は、キャパ
シタの電極形状に向けられている。この技術において
は、キャパシタ電極のポリシリコン層は、突起して細か
いキャビティ等を有して、キャパシタ電極の表面積を増
加させ、それにより基板表面を占有する面積を小さくし
ながらそのキャパシタンスを増加させている。
【０００５】基板表面上にキャパシタを形成する代わり
に、キャパシタを基板の上方に形成する、即ちキャパシ
タを基板の上に積層している。基板の表面領域をトラン
ジスタを形成する為にその後用いられる。積層型のキャ
パシタの容量を増加させることに関しては、米国特許第
５，９０３，４９３号は、タングステン製プラグの上方
にキャパシタを形成している。キャパシタの表面領域
は、タングステン製プラグ周囲の誘電体層内にトレンチ
をエッチングして形成することにより増加させている。
このタングステン製プラグは、その下の相互接続ライン
とインタフェースを形成し、これにより基板上に形成さ
れた異なる層を接続させている。
【０００６】このトレンチは、従来のエッチングあるい
は他の適宜の技術によりパターン化している。トレンチ
をいかに深くエッチングするかの基本的な限界は、タン
グステン製プラグが誘電体層内にいかにうまく結合され
るか、あるいはアンカ（錨形状）により決定される。通
常トレンチの深さは、誘電体層の深さの２分の１に制限
されている。
【０００７】トレンチがエッチングで形成された後、キ
ャパシタはこのタングステン製プラグの上方に形成され
る。ところがトレンチが誘電体層の厚さの２分の１を超
えてエッチングされると、このタングステン製のプラグ
は失われる可能性がある。タングステン製プラグと相互
接続ラインを具備したその下の金属製相互接続部との間
の物理的な分離（接続しなくなること）が開放回路が形
成される原因となり、その結果デバイスあるいはキャパ
シタを組み込んだ回路の完全な故障に繋がる。
【０００８】
【発明が解決しようとする課題】本発明の目的は、キャ
パシタの信頼性を低減することなくその容量を増加させ
るキャパシタの製造方法を提供することである。
【０００９】
【課題を解決するための手段】本発明の他の利点、特
徴、目的は、錨状の金属プラグを有する集積回路キャパ
シタを製造する方法により提供できる。さらに具体的に
説明すると、本発明の方法は、（Ａ）基板に近接して相
互接続ラインを形成するステップと、（Ｂ）前記相互接
続ライン上に第１誘電体層を形成するステップと、
（Ｃ）前記第１誘電体層内に第１開口を形成するステッ
プと、（Ｄ）相互接続ライン内に前記第１開口と整合し
て第２開口を形成するステップとを有する。
【００１０】本発明の方法はさらに、相互接続ライン上
に、第２誘電体層を形成するステップと、この第２誘電
体層内に、第２開口を形成するステップと、この第２開
口内に導電性金属を充填するステップとを有し、これに
より、第２金属製プラグを形成する。さらに具体的に説
明すると、この第２金属製プラグは、本体部分と、この
本体部分から下方向にのび、錨状凹部を第２金属製プラ
グを係止するために、係止する錨状部分とを有する。本
発明の方法はさらに、第２誘電体層内に、第２金属製プ
ラグに近接して、第２トレンチを形成するステップを有
する。この第２トレンチは、第１トレンチと整合してい
る。第１金属製プラグは、第１トレンチ内の中間部分か
ら上方向にのびて、相互接続ラインが、第１トレンチの
上に覆い被さって、反対側に制しリセスを規定する、第
１金属製プラグに接触する。かくして、この第１トレン
チは、相互接続ラインが形成されたときに、錨状凹部を
提供する。言い換えると、その結果得られた第１金属製
プラグに近接する相互接続ラインの形状が、第２金属製
プラグに対する錨状凹部を形成する。これは、相互接続
ラインの導電部分内に直接等価リセスを形成する、余分
な処理ステップを実行することなくできる点で有利であ
る。
【００１１】金属製プラグは錨状（キノコ状）をしてい
るために、トレンチの深さは金属プラグがその下の相互
接続ラインから分離することなく、トレンチの深さを大
きくできる。この分離が発生すると、集積回路キャパシ
タを組み込んだデバイスあるいは回路の故障に結びつく
ような開放回路が形成されてしまう。かくして金属製プ
ラグの錨状部分により、トレンチの深さが増加しそれに
よりキャパシタンスが増加して集積回路キャパシタの信
頼性を低減させることはない。
【００１２】本発明の方法は、さらに（Ｆ）前記金属製
プラグの本体部分に近接して第１誘電体層内にトレンチ
を形成するステップと、（Ｆ′）トレンチに一致し、そ
して金属製プラグに接触する第１電極を形成するステッ
プと、（Ｇ）前記金属製プラグの上部部分に近接して第
２誘電体層を形成するステップと、（Ｈ）前記第２誘電
体層上に上部電極を形成するステップとを有する。
【００１３】本発明によりトレンチの深さが増すと、第
１と第２の電極の表面積も増加する。かくしてキャパシ
タのキャパシタンスが増加し、記憶されている情報の喪
失を阻止することができる。
【発明の実施の形態】
【００１４】図１には、錨状金属製プラグ２２を有する
集積回路キャパシタ２０の断面図が示されている。集積
回路キャパシタ２０は、基板２４に近接して、第１誘電
体層２６を具備する、基板２４の上に形成され、この基
板２４は、第１トレンチ２８を有する。第１金属製プラ
グ３０が第１トレンチ２８の中に、上方にのびる。相互
接続ライン３２は、第１トレンチ２８の上に形成され、
第１金属製プラグ３０に接触して、この第１金属製プラ
グ３０の反対側に、錨状凹部３４を形成する。この錨状
凹部３４は、錨状金属製プラグ２２を相互接続ライン３
２に係合して、錨状金属製プラグ２２が相互接続ライン
３２から分離するのを阻止している。
【００１５】錨状凹部３４は、様々な形態をとることが
できる。例えば錨状凹部３４は、連続した凹部でも良
い。すなわち、第１金属製プラグ３０が環状の場合に
は、第１金属製プラグ３０に近接して第１誘電体層２６
内に形成された第１トレンチ２８も環状である。これに
より、錨状凹部３４は、相互接続ライン３２が形成され
たときに、環状の凹部となる。錨状凹部３４を、連続し
た凹部に形成する代わりに、錨状凹部３４は、第１金属
製プラグ３０に近接するが、環状で互いに離間した複数
の凹部を含むよう形成することもできる。例えば、錨状
凹部３４は、２つ、あるいは４個の凹部を有し、そし
て、それらの凹部型の凹部と互いに向かい合った状態に
することもできる。第２誘電体層３６は、相互接続ライ
ン３２上に形成されて、第２トレンチ３８を具備する。
錨状金属製プラグ２２は、第２トレンチ３８内を上方に
のびる本体部分４０と、この本体部分４０に接触して、
錨状凹部３４に係合する錨状部分４２を有し、それによ
り錨状金属製プラグ２２を相互接続ライン３２に係止さ
せている。
【００１６】錨状金属製プラグ２２が係止されているた
めに、第２トレンチ３８の深さｄ2は、第２誘電体層３
６の厚さの半分以上となることができ、これにより、錨
状金属製プラグ２２がその下の相互接続ライン３２から
分離するのを阻止することができる。錨状金属製プラグ
２２と相互接続ライン３２が分離すると、開いた回路が
形成され、その結果、集積回路キャパシタ２０を組み込
んだデバイス、あるいは回路の故障の原因となる。
【００１７】集積回路キャパシタ２０は、第１電極４４
と第２電極４６と、それらの間に第３誘電体層４８を有
する。第１電極４４は、第２トレンチ３８の上をなぞっ
て形成され、錨状金属製プラグ２２に接触する。第３誘
電体層４８は、第１電極４４の上に形成され、そして第
２電極４６が、第３誘電体層４８の上に形成される。
【００１８】半導体デバイスが、より高密度に集積され
る。例えば、埋設型のダイナミックランダムアクセスメ
モリ（ＥＤＲＡＭ）となると、キャパシタのキャパシタ
ンスは、利用可能な電極の表面積が小さくなるために、
減少する。しかし、より大きなキャパシタンスは、記憶
した情報の送出を阻止するために必要である。そのため
い、本発明により第２トレンチ３８の深さｄ２を増加さ
せると第１電極４４と第２電極４６の表面積を増加させ
ることになる。これにより、集積回路キャパシタ２０の
キャパシタンスも増加する。
【００１９】図に示した相互接続ライン３２は、第１誘
電体層２６上に形成された多層の相互接続構造を有す
る。第１誘電体層２６は、基板２４の上に直接、あるい
はその上方（間接的に上方）に形成される。基板２４
は、例えばトランジスタのような、複数の活性デバイス
を有し、それらは相互接続ライン３２により、互いに接
続されて、機能回路を構成する。第１金属製プラグ３０
は、相互接続ライン３２を、その下の基板２４内の活性
デバイスに電気的に接続する。別の方法として、第１金
属製プラグ３０は、基板２４に接続する代わりに、下の
相互接続ライン（図示せず）に直接接触することもでき
る。第１金属製プラグ３０は、タングステン製、あるい
はアルミ、チタン、窒化チタンのような導電性材料を含
有する。本発明の重要な特徴は、第１金属製プラグ３０
は、第１トレンチ２８の中間部分内を上方にのび、その
結果、相互接続ライン３２が第１トレンチの上に形成さ
れて、反対側の錨状凹部３４を規定する、第１金属製プ
ラグに接触することである。かくして第１トレンチ２８
は、相互接続ライン３２が形成されたときに錨状凹部３
４を形成する。言い換えると、第１金属製プラグ３０に
近接する相互接続ライン３２の最終的な形態が、錨状凹
部３４を構成することになる。これにより、相互接続ラ
イン３２の導電層５２内に直接等価の凹部を形成する、
余分な処理ステップを必要なくすることができる。第１
トレンチ２８は、従来のエッチング、あるいは他の適宜
の技術を用いてパターン化されて形成される。例えば、
窒化シリコン製の第１エッチストップ層６０が、その形
成プロセスの間、第１誘電体層２６内に形成される。従
って第１エッチストップ層６０が、第１トレンチ２８の
実際の深さｄ1を決める。錨状金属製プラグ２２の錨状
部分４２を含む、集積回路キャパシタ２０の形成方法
を、次に説明する。
【００２０】図に示した相互接続ライン３２は、導電性
キャッピング層５０と、導電層５２と、エレクトロマイ
グレーションバリア層５４を有する。導電性キャッピン
グ層５０とエレクトロマイグレーションバリア層５４
は、耐火金属製の化合物で、導電層５２はアルミ合金製
が好ましい。さらにまた、たとえば窒化チタン製の反射
防止コーティング層５６を、相互接続ライン３２の上に
形成することもできる。
【００２１】相互接続ライン３２上の第２誘電体層３６
は、第２トレンチ３８を有する。この第２トレンチ３８
は、錨状金属製プラグ２２に近接して形成され、これに
より、集積回路キャパシタ２０はより広い表面積を占有
でき、かくしてキャパシタンスを増加させることができ
る。
【００２２】錨状金属製プラグ２２は、第２トレンチ３
８内を上方にのびる本体部分４０と、この本体部分４０
に接続される錨状部分４２とを有する。この錨状部分４
２は、錨状凹部３４に係合して、錨状金属製プラグ２２
を相互接続ライン３２の導電層５２の露出した上部表面
に係止させる。
【００２３】さらにまた、集積回路キャパシタ２０のキ
ャパシタンスは、第１トレンチ２８に近接して、相互接
続ライン３２の上に別個のキャパシタ（図示せず）を、
並列に形成することにより、増加させることができる。
具体的に説明すると、別個のキャパシタの下部電極は、
相互接続ライン３２の導電層５２の露出した表面により
形成し、誘電体層を、この導電層５２の露出部分の上方
に形成し、上部電極を規定するために、この誘電体層の
上方に導電層を形成する。
【００２４】その後、錨状金属製プラグ２２を、別のキ
ャパシタに形成された、錨状凹部に係合させる。この別
のキャパシタを、錨状金属製プラグ２２に近接して形成
された集積回路キャパシタ２０に、並列に接続して、有
効キャパシタンスを増加させる。
【００２５】錨状部分４２の深さは、第１トレンチ２８
の深さｄ1に等しいのが好ましい。さらにまた余分な深
さが、反射防止コーティング層５６と導電性キャッピン
グ層５０の部分が、錨状金属製プラグ２２用の開口が、
第２誘電体層３６内に形成されたときに、除去されたと
きに得られる。反射防止コーティング層５６と導電性キ
ャッピング層５０の部分を除去すると、錨状金属製プラ
グ２２の錨状部分４２と本体部分４０の最下部部分が、
相互接続ライン３２の露出した導電層５２に接触する。
【００２６】錨状部分４２の正確な深さは、錨状部分
が、導電層５２に近接して、十分のびて、錨状金属製プ
ラグ２２の本体部分４０を相互接続ライン３２の露出し
た導電層５２に係止する、十分な強さを有する限り、正
確な深さは厳密に要求されるものではない。
【００２７】第１トレンチ２８の深さｄ1は、第１誘電
体層２６の厚さの半分以内である。例えば、第１誘電体
層２６の厚さが４０００〜６０００Åの場合には、第１
トレンチ２８の深さｄ1は、２０００〜３０００Åの範
囲内である。これ以外の場合には、第１トレンチ２８の
深さｄ1が、第１誘電体層２６の厚さの半分を超える
と、第１金属製プラグ３０は、基板２４、またはその下
の相互接続ライン（図示せず）から分離されることがあ
る。そのため、錨状部分４２の深さの関係は、第１トレ
ンチ２８の深さｄ1に対応する。
【００２８】２０のキャパシタンスは、第２トレンチ３
８を第２誘電体層３６内に形成することにより増加させ
ることができる。錨状金属製プラグ２２の本体部分４０
は、第２トレンチ３８の中間部分から上方にのびる。第
２トレンチ３８は、従来のエッチング、あるいは他の適
当な技術を用いて、パターン化して形成される。例え
ば、窒化シリコン製の６２は、その形成の間、第２誘電
体層３６内に形成される。従って、６２が、第２トレン
チ３８の実際の深さｄ2を決める。
【００２９】錨状金属製プラグ２２の本体部分４０のみ
の場合、すなわち錨状部分４２がない場合には、第２ト
レンチ３８の深さｄ2は、第２誘電体層３６の深さの約
半分に制限される。第２誘電体層３６の厚さは、４００
０〜６０００Åの範囲にあると、第２トレンチ３８の深
さｄ2は、２０００〜３０００Åの範囲にある。
【００３０】しかし、錨状金属製プラグ２２の本体部分
４０を、相互接続ライン３２の露出した導電層５２に係
止する、錨状部分４２を具備する場合には、第２トレン
チ３８の深さｄ2は、第２誘電体層３６の厚さの半分以
上となることができる。したがって、第２トレンチ３８
の深さｄ2は増えて、２０００〜５５００Åの範囲内に
なることができる。
【００３１】第２トレンチ３８が形成されると、集積回
路キャパシタ２０がその後形成される。第１電極４４
は、第２トレンチ３８をなぞって形成され、錨状金属製
プラグ２２に接触する。第１電極４４は、導電性で、電
荷を保持する適宜の材料から形成される。このような材
料の例としては、チタン、窒化チタン、アルミ、銅、銀
または金のような貴金属、プラチナおよび／またはパラ
ジウムである。
【００３２】第１電極４４の厚さは、７５〜７５０Åの
範囲であることが好ましい。第１電極４４は、積層構
造、例えば窒化チタン層でコーティングしたチタン層で
形成することも可能である。
【００３３】第３誘電体層４８は、第１電極４４の上に
形成され、そして第３誘電体層４８は、二酸化シリコ
ン、窒化シリコンおよび／または他の大きな誘電率を有
する材料、あるいは材料の合金から形成される。他の材
料としては、五酸化タンタル、バリウムストロンチウム
窒化物が含まれる。２５−２５０Åの範囲内が好まし
い。
【００３４】第２電極４６は、第３誘電体層４８の上に
形成される。第１電極４４と同様に、第２電極４６は、
導電性で、かつ電荷を保持できる材料から形成される。
第２電極４６の厚さは、１５０〜２５００Åの範囲内で
ある。第２電極４６が多層構造を有することも可能であ
り、さらにまた、第１材料として、例えば、アルミを、
銅、またはシリコンのような第２材料でドーピングした
材料で形成することも可能である。
【００３５】第１電極４４と、第２電極４６の間に第３
誘電体層４８を有する、集積回路キャパシタ２０を形成
する方法に対し、別の方法として、第１電極４４を錨状
金属製プラグ２２の上部分で置き換えることも可能であ
る。言い換えると、錨状金属製プラグ２２の上部部分が
集積回路キャパシタ２０の下側電極を形成する。錨状金
属製プラグ２２を有する集積回路キャパシタ２０を製造
する方法を、図２−７を参照して説明する。第１誘電体
層２６、第２誘電体層３６を、その間に相互接続ライン
３２を具備する基板２４の上に形成する。基板２４は、
好ましくはシリコン製、あるいは基板の上に形成された
シリコン層、あるいはポリシリコン層、あるいは他の構
造体である。トランジスタのような複数のデバイスを基
板２４内に形成する。図２を参照すると、ドープした二
酸化シリコン製の第１誘電体層２６を基板２４に上に形
成する。ＣＶＤのような技術を用いて、第１誘電体層２
６を形成することも可能である。第１誘電体層２６は、
この時点で化学機械研磨、あるいは他のエッチバック方
法を用いて平面化して、平坦な上部表面を形成する。そ
の結果得られた第１誘電体層２６の厚さは、平面化プロ
セスの後も、基板２４内に形成された活性デバイスに対
し十分な絶縁性を耐えるか、あるいはその下の相互接続
ラインから絶縁できる程度に、十分厚くなければならな
い。第１誘電体層２６に対する、４０００〜６０００Å
の厚さが、適切な絶縁を与える。
【００３６】フォトレジスト層（図示せず）が、第１誘
電体層２６の上に、従来のリソグラフ技術を用いて形成
され、パターン化されて、第１金属製プラグ３０が形成
されるべき位置を規定する。次に、第１誘電体層２６の
露出した部分が、基板２４の導電部分（図示せず）が露
出するまで、エッチングされる。この実施例において
は、反応性イオンエッチング（reactive ion etch：Ｒ
ＩＥ）を用いて、第１金属製プラグ３０用の開口を形成
する。図２において、この開口は、第１金属製プラグ３
０を形成するために、公知技術を用いて、導電性材料、
好ましくはタングステンで充填する。第１金属製プラグ
３０を形成する前に、チタン、あるいは窒化チタンのよ
うな薄い接着／バリア層を、第１誘電体層２６の上と開
口内にスパッタリングのような公知の技術を用いて、ブ
ランケット堆積する。第１金属製プラグ３０の導電性材
料を、その後開口内に堆積する。化学機械研磨技術を用
いて、第１誘電体層２６の上に堆積された接着／バリア
金属と、導電材料をエッチバックする。他の公知のエッ
チバック技術、例えば反応性イオンエッチングを用いる
こともできる。図３に示すように、第１トレンチ２８を
次に、第１金属製プラグ３０に近接して形成する。この
第１トレンチ２８は、第１金属製プラグ３０に近接し
て、従来のエッチング、あるいは他の適宜の技術を用い
てパターン化することにより形成される。例えば、窒化
シリコン製の第１エッチストップ層６０が、その形成中
に第１誘電体層２６内に形成される。したがって第１エ
ッチストップ層６０が、第１金属製プラグ３０の実際の
深さｄ１を決める。
【００３７】次に、図４において、相互接続ライン３２
が第１トレンチ２８と第１金属製プラグ３０の上に形成
される。相互接続ライン３２の形成にあたっては、２５
０Å厚のエレクトロマイグレーションバリア層５４を従
来の公知技術、例えばスパッタリングを用いて第１誘電
体層２６の上に形成する。窒化チタン層が好ましいが、
他の耐火金属層も用いることができる。銅を約１％含有
する、約４５００Å厚のアルミ合金層である導電層５２
が、公知技術、例えばスパッタリング技術により、チタ
ン層の上に形成される。
【００３８】導電層５２でるアルミ合金層は、低抵抗率
と公知のプロセスのために好ましいが、他の低抵抗材料
を相互接続ライン３２内の導電層５２として用いること
ができる。約２５０Å厚の導電性キャッピング層５０
が、スパッタリングにより、導電層５２の上に形成され
る。チタンが好ましい材料であるが、他の耐火金属も用
いることができる。例えば、窒化チタン製の反射防止コ
ーティング層５６が導電性キャッピング層５０の上に形
成される。
【００３９】図５に示すように、例えば、ドープした二
酸化シリコン製の第２誘電体層３６が、錨状凹部３４を
含む相互接続ライン３２の上に形成される。第２誘電体
層３６は、ＣＶＤ等の公知技術を用いて形成される。こ
の時点で第２誘電体層３６は、化学機械研磨、あるいは
エッチバック方法により平面化されて、平坦な上部表面
を形成する。
【００４０】その結果得られた第２誘電体層３６に厚さ
は、平面化後も相互接続ライン３２からの絶縁を提供で
きる、十分な厚さを有する。第２誘電体層３６に対して
は、４０００〜６０００Åの厚さが適切な絶縁を提供で
きる。
【００４１】フォトレジスト層（図示せず）を、従来の
リソグラフ技術を用いて第２誘電体層３６の上に形成
し、パターン化して、錨状金属製プラグ２２が形成され
る場所に、第２開口７０を規定する。次に、第２誘電体
層３６の露出した部分と、反射防止コーティング層５６
と、導電性キャッピング層５０が、相互接続ライン３２
の導電層５２が露出するまで除去される。本発明の一実
施例においては、反応性イオンエッチングＲＩＥを用い
て、錨状金属製プラグ２２用の第２開口７０を形成す
る。
【００４２】図６に示すように、第２開口７０は、従来
公知の技術を用いて、好ましくはタングステンのような
導電性材料で充填して、錨状金属製プラグ２２の錨状部
分４２と第１電極４４を形成する。
【００４３】錨状部分４２と本体部分４０は、モノリシ
ックユニットで一体に形成される。
【００４４】相互接続ライン３２を形成する前に、チタ
ン、あるいは窒化チタンのような薄い接着／バリア層
を、第２誘電体層３６と開口内にブランケット堆積す
る。
【００４５】錨状金属製プラグ２２の導電性材料を、第
２開口７０内に堆積する。化学機械研磨技術を用いて、
第２誘電体層３６上に堆積された、接着／バリア金属と
導電性材料をエッチバックする。他の技術、例えば反応
性イオンエッチングＲＩＥを用いることもできる。
【００４６】図７において、第２トレンチ３８を錨状金
属製プラグ２２に近接して形成する。この第２トレンチ
３８は、従来のエッチング技術、あるいは他の適宜の技
術を用いて、錨状金属製プラグ２２に近接して、パター
ン化して形成される。例えば、窒化シリコン製の６２が
その形成中に、第２誘電体層３６内に形成される。従っ
て、６２が第２トレンチ３８の実際の深さｄ2を決め
る。
【００４７】錨状金属製プラグ２２は、相互接続ライン
３２の導電層５２に、錨状部分４２を介して係止されて
いるので、６２の位置は、相互接続ライン３２から金属
製プラグが分離することなく、大きくなる。これによ
り、集積回路キャパシタ２０のキャパシタンスが増加す
るが、その理由は、キャパシタを形成するのに利用でき
る表面積が増加するからである。
【００４８】第２トレンチ３８が形成されると、集積回
路キャパシタ２０の第１電極４４が、第２トレンチ３８
と錨状金属製プラグ２２を含む第２誘電体層３６の上に
導電性材料を堆積することにより形成される。その後、
第１電極４４をＣＶＤのような適宜のパターン化技術を
用いて、選択的にパターン化される。第１電極４４を堆
積する他の方法は、スパッタリング、反応性スパッタエ
ッチング（reactive sputter etching：ＲＳＥ）と、プ
ラズマ強化気相体積（plasma enhanced chemical vapor
deposition：ＰＥＣＶＤ）である。
【００４９】第２電極４６を第１電極４４の上に堆積し
て、パターン化する。
【００５０】第３誘電体層４８は、ＣＶＤ、あるいは第
１電極４４を堆積したのと同様な技術を用いて、堆積さ
れる。その後、第２電極４６をＣＶＤで堆積して、適宜
のパターン化技術を用いて選択的にパターン化される。
【００５１】第２電極４６を堆積する他の方法は、第２
電極４６を第１電極４４の上に堆積して、パターン化す
る。かくして集積回路キャパシタ２０は、第１電極４４
と第２電極４６と、それらの間に第３誘電体層４８を有
する。
【図面の簡単な説明】
【図１】本発明による、錨状金属製プラグを有する、集
積回路キャパシタの断面図。
【図２】本発明による、錨状金属製プラグを有する、集
積回路キャパシタの製造方法の第１ステップの段階の断
面図。
【図３】本発明による、錨状金属製プラグを有する、集
積回路キャパシタの製造方法の第２ステップの段階の断
面図。
【図４】本発明による、錨状金属製プラグを有する、集
積回路キャパシタの製造方法の第３ステップの段階の断
面図。
【図５】本発明による、錨状金属製プラグを有する、集
積回路キャパシタの製造方法の第４ステップの段階の断
面図。
【図６】本発明による、錨状金属製プラグを有する、集
積回路キャパシタの製造方法の第５ステップの段階の断
面図。
【図７】本発明による、錨状金属製プラグを有する、集
積回路キャパシタの製造方法の第６ステップの段階の断
面図。
【符号の説明】
２０ 集積回路キャパシタ ２２ 錨状金属製プラグ ２４ 基板 ２６ 第１誘電体層 ２８ 第１トレンチ ３０ 第１金属製プラグ ３２ 相互接続ライン ３４ 錨状凹部 ３６ 第２誘電体層 ３８ 第２トレンチ ４０ 本体部分 ４２ 錨状部分 ４４ 第１電極 ４６ 第２電極 ４８ 第３誘電体層 ５０ 導電性キャッピング層 ５２ 導電層（アルミ合金層） ５４ エレクトロマイグレーションバリア層 ５６ 反射防止コーティング層 ６０ 第１エッチストップ層 ７０ 第２開口
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 サンダー スリニバサン チェットラー アメリカ合衆国、32836 フロリダ、オー ランド、コーブ レイク ドライブ 10063 (72)発明者 ジェームス セオドール クレメンス アメリカ合衆国、07060 ニュージャージ ー、ウォッチャング、ハイ トー ドライ ブ 162 (72)発明者 セレシュ マンシン マーチャント アメリカ合衆国、32835 フロリダ、オー ランド、バインランド オークス ブルバ ード 8214 (72)発明者 プラディップ クーマー ロイ アメリカ合衆国、32819 フロリダ、オー ランド、ヒドン イベイ コート 7706 (72)発明者 ヘム エム．バドヤ シンガポール、738375、シーダーウッド グルーブ 24

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 （Ａ）基板（２４）に近接して、第１誘
    電体層（２６）を形成するステップと、 （Ｂ）前記第１誘電体層（２６）内に、第１開口を形成
    するステップと、 （Ｃ）前記第１金属製プラグ（３０）を形成するため
    に、前記第１開口を充填するステップと、 （Ｄ）前記第１金属製プラグ（３０）に近接して、第１
    誘電体層内（２６）に、第１トレンチ（２８）を形成す
    るステップと、 （Ｅ）前記第１金属製プラグ（３０）の対向側上に、錨
    状凹部（３４）を形成するために、前記第１トレンチを
    なぞって、前記第１金属製プラグに接触する相互接続ラ
    イン（３２）を形成するステップと、 （Ｆ）前記相互接続ライン（３２）上に、第２誘電体層
    （３６）を形成するステップと、 （Ｇ）前記第１開口と整合して、前記第２誘電体層（３
    ６）内に、第２開口（７０）を形成するステップと、 （Ｈ）第２金属製プラグ（２２）を形成するために、前
    記第２開口（７０）を充填するステップと、 前記第２金属製プラグ（２２）は、本体部分（４０）
    と、この本体部分から下側にのび、る前記錨状凹部（３
    ４）に係合する錨状部分（３４）を有し、 （Ｉ）前記第２金属製プラグ（２２）に近接して、第２
    誘電体層内（３６）に第２トレンチ（３８）を形成する
    ステップと、 （Ｊ）前記第２金属製プラグ（２２）の上部に近接し
    て、第３誘電体層（４８）を形成するステップと、 （Ｋ）前記第３誘電体層上に、電極（４６）を形成する
    ステップと、を有することを特徴とする集積回路キャパ
    シタの製造方法。
  2. 【請求項２】 （Ｌ）前記第２金属製プラグ（２２）
    と、第３誘電体層（４８）の間に電極（４４）を形成す
    るステップをさらに有することを特徴とする請求項１記
    載の製造方法。
  3. 【請求項３】 前記（Ｈ）ステップは、前記第２金属製
    プラグ（２２）の本体部分（４０）と錨状部分（３４）
    が、モノリシックユニットで一体に形成されるよう充填
    することを特徴とする請求項１記載の製造方法。
  4. 【請求項４】 前記（Ｉ）ステップは、前記第２トレン
    チ（３８）が、前記第２誘電体層（３６）の厚さの１／
    ２以上の深さを有するよう形成することを特徴とする請
    求項１記載の製造方法。
  5. 【請求項５】 前記（Ｉ）ステップは、前記第２トレン
    チ（３８）が２０００Å以上の深さを有するよう形成す
    ることを特徴とする請求項１記載の製造方法。
  6. 【請求項６】 前記（Ｈ）ステップは、前記第２金属製
    プラグ（２２）の錨状部分（３４）が、前記本体部分
    （４０）から第１トレンチ（２８）の深さにほぼ等しい
    距離だけ、下側にのびるよう、前記第２開口（７０）を
    充填することを特徴とする請求項１記載の製造方法。
  7. 【請求項７】 （Ｍ）前記第２金属製プラグ（２２）の
    上部表面と第２誘電体層（３６）の上部表面とをほぼ平
    面状になるようにするステップをさらに有することを特
    徴とする請求項１記載の製造方法。
  8. 【請求項８】 （Ｎ）前記第１金属製プラグの上部表面
    と第１誘電体層の近接する上部表面とをほぼ平面状にな
    るようにするステップことを特徴とする請求項１記載の
    製造方法。
  9. 【請求項９】 前記第１金属製プラグ（３０）と、第２
    金属製プラグ（２２）は、タングステンを含有すること
    を特徴とする請求項１記載の製造方法。
  10. 【請求項１０】 前記（Ｉ）ステップは、前記第２金属
    製プラグの本体部分が、前記第２トレンチの中間部分か
    ら上方にのびるよう、前記第２トレンチを形成すること
    を特徴とする請求項１記載の製造方法。
  11. 【請求項１１】 前記（Ｄ）ステップは、前記第１金属
    製プラグが、前記第１トレンチの中間部分から上方にの
    びるよう、第１トレンチを形成することを特徴とする請
    求項１記載の製造方法。
  12. 【請求項１２】 （Ａ）基板に近接して、第１トレンチ
    を有する第１誘電体層を形成するステップと、 （Ｂ）前記第１トレンチ内を、上方にのびる第１金属製
    プラグを形成するステップと、 （Ｃ）前記第１金属製プラグの対向側上に、錨状凹部を
    形成するために、前記第１トレンチをなぞって、前記第
    １金属製プラグに接触する相互接続ラインを形成するス
    テップと、 （Ｄ）前記相互接続ライン上に、前記第１トレンチと整
    合して、第２トレンチを有する第２誘電体層を形成する
    ステップと、 前記第２トレンチは、第２誘電体層の厚さの半分以上の
    深さを有し、 （Ｅ）第２金属製プラグを形成するステップと、 前記第２金属製プラグは、第２トレンチ内に上方向にの
    びる本体部分と、 前記本体部分に接続され、前記第２金属製プラグを係止
    する錨状凹部に係合する錨状部分とを有し、 （Ｆ）前記第２金属製プラグの上部部分に近接して、第
    ３誘電体層を形成するステップと、 （Ｇ）前記第３誘電体上に、電極を形成するステップ
    と、を有することを特徴とする集積回路キャパシタの製
    造方法。
  13. 【請求項１３】 （Ｈ）前記第２金属製プラグと第３誘
    電体層の間に、電極を形成するステップをさらに有する
    ことを特徴とする請求項１２記載の製造方法。
  14. 【請求項１４】 前記（Ｅ）ステップは、前記第２金属
    製プラグの本体部分と錨状部分が、モノリシックユニッ
    トで一体となるよう形成することを特徴とする請求項１
    ２記載の製造方法。
  15. 【請求項１５】 前記（Ｄ）ステップは、前記第２トレ
    ンチが２０００Å以上の深さを有するよう形成すること
    を特徴とする請求項１２記載の製造方法。
  16. 【請求項１６】 前記（Ｅ）ステップは、前記第２金属
    製プラグの錨状部分が、前記本体部分から、第１トレン
    チの深さにほぼ等しい距離だけ下側にのびるよう、第２
    開口を充填することを特徴とする請求項１２記載の製造
    方法。
  17. 【請求項１７】 （Ｉ）前記第２金属製プラグの上部表
    面と第２誘電体層の上部表面とを平面状になるようにす
    るステップをさらに有することを特徴とする請求項１２
    記載の製造方法。
  18. 【請求項１８】 （Ｊ）前記第１金属製プラグの上部表
    面と第１誘電体層の上部表面とを平面状になるようにす
    るステップことを特徴とする請求項１２記載の製造方
    法。
  19. 【請求項１９】 前記第１金属製プラグと第２金属製プ
    ラグは、タングステンを含有することを特徴とする請求
    項１２記載の製造方法。
  20. 【請求項２０】 前記（Ｄ）ステップは、前記第２金属
    製プラグの本体部分が、前記第２トレンチの中間部分か
    ら上方にのびるよう前記第２トレンチを形成することを
    特徴とする請求項１２記載の製造方法。
  21. 【請求項２１】 前記（Ａ）ステップは、前記第１金属
    製プラグが、前記第１トレンチの中間部分から上方にの
    びるよう、第１トレンチを形成することを特徴とする請
    求項１２記載の製造方法。
  22. 【請求項２２】 （Ａ）基板に近接して、第１トレンチ
    を有する第１誘電体層を形成するステップと、 （Ｂ）前記第１トレンチ内を、上方にのびる第１金属製
    プラグを形成するステップと、 前記第１トレンチは、前記第１金属製プラグの対向側上
    に錨状凹部を有し、 （Ｄ）前記第１誘電体層の上方に、前記第１トレンチと
    整合した、第２トレンチを有する第２誘電体層を形成す
    るステップと、 （Ｅ）第２金属製プラグを形成するステップと、 前記第２金属製プラグは、第２トレンチ内に上方向にの
    びる本体部分と、 前記本体部分に接続され、前記第２金属製プラグを係止
    する錨状凹部に係合する、錨状部分とを有し、 （Ｆ）前記第２金属製プラグの上部部分に近接して、第
    ３誘電体層を形成するステップと、 （Ｇ）前記第３誘電体上に、電極を形成するステップ
    と、を有することを特徴とする集積回路キャパシタの製
    造方法。
  23. 【請求項２３】 （Ｈ）前記第２金属製プラグと、第３
    誘電体層の間に、電極を形成するステップをさらに有す
    ることを特徴とする請求項２２記載の製造方法。
  24. 【請求項２４】 （Ｉ）前記第１トレンチをなぞって、
    前記第１金属製プラグに接触する、相互接続ラインを形
    成するステップをさらに有することを特徴とする請求項
    ２２記載の製造方法。
  25. 【請求項２５】 前記（Ｅ）ステップは、前記第２金属
    製プラグの本体部分と、錨状部分が、モノリシックユニ
    ットで一体となるよう形成されることを特徴とする請求
    項２２記載の製造方法。
  26. 【請求項２６】 前記（Ｄ）ステップは、前記トレンチ
    が、前記第２誘電体層の厚さの１／２以上の深さを有す
    るよう形成することを特徴とする請求項２２記載の製造
    方法。
  27. 【請求項２７】 前記（Ｄ）ステップは、前記第２トレ
    ンチが２０００Å以上の深さを有するよう形成すること
    を特徴とする請求項２２記載の製造方法。
  28. 【請求項２８】 前記（Ｅ）ステップは、前記第２金属
    製プラグの錨状部分が、前記本体部分から、第１トレン
    チの深さにほぼ等しい距離だけ、下側にのびるよう、第
    ２開口を充填することを特徴とする請求項２２記載の製
    造方法。
  29. 【請求項２９】 前記（Ｄ）ステップは、前記第２金属
    製プラグの本体部分が、前記第２トレンチの中間部分か
    ら上方にのびるよう、前記第２トレンチを形成すること
    を特徴とする請求項２２記載の製造方法。
  30. 【請求項３０】 前記（Ａ）ステップは、前記第１金属
    製プラグが、前記第１トレンチの中間部分から上方にの
    びるよう、第１トレンチを形成することを特徴とする請
    求項２２記載の製造方法。
  31. 【請求項３１】 前記第１金属製プラグと第２金属製プ
    ラグは、タングステンを含有することを特徴とする請求
    項２２記載の製造方法。
JP2000228310A 1999-07-30 2000-07-28 集積回路キャパシタの製造方法 Pending JP2001077331A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/364025 1999-07-30
US09/364,025 US6103586A (en) 1999-01-13 1999-07-30 Method for making integrated circuit capacitor including anchored plugs

Publications (1)

Publication Number Publication Date
JP2001077331A true JP2001077331A (ja) 2001-03-23

Family

ID=23432716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000228310A Pending JP2001077331A (ja) 1999-07-30 2000-07-28 集積回路キャパシタの製造方法

Country Status (4)

Country Link
US (1) US6103586A (ja)
EP (1) EP1073100A2 (ja)
JP (1) JP2001077331A (ja)
KR (1) KR20010029962A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303294A (ja) * 2005-04-22 2006-11-02 Renesas Technology Corp 相変化型不揮発性メモリ及びその製造方法
JP2006319315A (ja) * 2005-04-14 2006-11-24 Elpida Memory Inc キャパシタおよびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277907B1 (ko) * 1998-12-17 2001-02-01 김영환 반도체 소자의 캐패시터 형성방법
US6358790B1 (en) * 1999-01-13 2002-03-19 Agere Systems Guardian Corp. Method of making a capacitor
US6291848B1 (en) * 1999-01-13 2001-09-18 Agere Systems Guardian Corp. Integrated circuit capacitor including anchored plugs
US6187626B1 (en) * 2000-01-31 2001-02-13 United Microelectronics Corp. Forming a semi-recessed capacitor structure in an inter-polysilicon dielectric
US6677254B2 (en) 2001-07-23 2004-01-13 Applied Materials, Inc. Processes for making a barrier between a dielectric and a conductor and products produced therefrom
FR2839811A1 (fr) 2002-05-15 2003-11-21 St Microelectronics Sa Condensateur en tranchees dans un substrat avec deux electrodes flottantes et independantes du substrat
KR100675895B1 (ko) * 2005-06-29 2007-02-02 주식회사 하이닉스반도체 반도체소자의 금속배선구조 및 그 제조방법
US8772939B2 (en) 2008-08-04 2014-07-08 Micron Technology, Inc. Polishing systems and methods for removing conductive material from microelectronic substrates

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943582A (en) * 1997-05-05 1999-08-24 Taiwan Semiconductor Manufacturing Co. Ltd. Method for forming DRAM stacked capacitor
US5903493A (en) * 1997-09-17 1999-05-11 Lucent Technologies Inc. Metal to metal capacitor apparatus and method for making
TW468276B (en) * 1998-06-17 2001-12-11 United Microelectronics Corp Self-aligned method for forming capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319315A (ja) * 2005-04-14 2006-11-24 Elpida Memory Inc キャパシタおよびその製造方法
JP2006303294A (ja) * 2005-04-22 2006-11-02 Renesas Technology Corp 相変化型不揮発性メモリ及びその製造方法

Also Published As

Publication number Publication date
EP1073100A2 (en) 2001-01-31
KR20010029962A (ko) 2001-04-16
US6103586A (en) 2000-08-15

Similar Documents

Publication Publication Date Title
US6708405B2 (en) Method for producing an electrically conducting connection
US7112508B2 (en) Method for forming conductive material in opening and structure regarding same
US20030136979A1 (en) Bonding pad structure of a semiconductor device and method for manufacturing the same
US6768154B2 (en) Semiconductor device
KR20030040435A (ko) 금속 컨테이너 구조의 평탄화 방법 및 구조
US6169010B1 (en) Method for making integrated circuit capacitor including anchored plug
US6323044B1 (en) Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug
JP2001077331A (ja) 集積回路キャパシタの製造方法
JP2000332221A (ja) 集積回路とその方法
US6153901A (en) Integrated circuit capacitor including anchored plug
US6204186B1 (en) Method of making integrated circuit capacitor including tapered plug
US6291848B1 (en) Integrated circuit capacitor including anchored plugs
US6249016B1 (en) Integrated circuit capacitor including tapered plug
JPH11274428A (ja) 半導体装置及びその製造方法
JP2000208743A (ja) ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法
JPH09307077A (ja) 半導体装置の製造方法
EP1020918A2 (en) DRAM capacitor and method of making the same
US20020009877A1 (en) Method for forming via holes by using retardation layers to reduce overetching
TW492158B (en) Capacitor structure in copper process
KR20050024684A (ko) 커패시턴스 증대시키기 위한 디램과 아날로그 소자를포함하는 시스템 온 칩 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060502