TW391064B - Self-aligned multiple crown storage capacitor and method of formation - Google Patents
Self-aligned multiple crown storage capacitor and method of formation Download PDFInfo
- Publication number
- TW391064B TW391064B TW087111629A TW87111629A TW391064B TW 391064 B TW391064 B TW 391064B TW 087111629 A TW087111629 A TW 087111629A TW 87111629 A TW87111629 A TW 87111629A TW 391064 B TW391064 B TW 391064B
- Authority
- TW
- Taiwan
- Prior art keywords
- crown
- layer
- conductive layer
- base
- conductive
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000003860 storage Methods 0.000 title claims abstract description 31
- 239000003990 capacitor Substances 0.000 title claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 title abstract description 16
- 210000000352 storage cell Anatomy 0.000 claims abstract description 76
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 230000002079 cooperative effect Effects 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 7
- 238000009413 insulation Methods 0.000 claims 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- 235000015170 shellfish Nutrition 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 230000037361 pathway Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 235000018734 Sambucus australis Nutrition 0.000 description 1
- 244000180577 Sambucus australis Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012771 household material Substances 0.000 description 1
- 210000004754 hybrid cell Anatomy 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000005365 phosphate glass Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
眭濟部中央嘌阜马員工消资合作祍印裝 A7 B7 五、發明説明() 發明之接術嶺迪 β 、 本發明一般與半導體裝置及製造方法有關,且更特別 的’與使用於記憶體裝置中之自對準多冠儲存胞元,及形 成自對準多冠儲存胞元之方法有關。 發明眢畺 減少半導艘裝置的大小為半導體製造上一般需求的目 標。對半導體記憶體裝置諸如動態隨機存取記憶體(DRAM) 裝-置尤是。著半導體記憶體裝置的尺寸縮減,以及相關 密度以4X的倍率成長,儲存胞元變得更小而仍維持相同 之需要儲存電荷。傳統之氮氧化物(N/〇或〇/N/0)介電質 有相對低的單位面積電容(對實際為4.5奈米之氧化物厚 度約為〜7.7fF/um2),因為潛在高的透納(随道)漏電限制儲 存容量。為克服此問題,提出了各種區域雒化终術,包括 多元粗硬半球顆粒(HSG)、圓盤、翼狀、及波狀圓柱體胞 元(CCCj。但是這些技術有先天的限制。 HSG技術需要在一狹窄的溫度窗口中作複雜的沉積處 理。結合圓盤、翼狀、及CCC形成的儲存胞元主要的是 由多個平行翼组成。由於儲存胞元的尺寸更為減小,這些 翼所增加的表面積較垂直邊牆為小。況且,典型的翼狀結 構的製造不是費力的處理,而所造成的儲存胞元機械穩定 度較小’特別在水平翼間氧化物的移除及粒子的移除期間 尤甚。另一企圖克服傳統氮氧化物介電質限制的高介電質' 常數材料,包括 Ta2〇5、Bai xSrxTi〇3(BST)、SrxTi〇3、及 pbi-xZrxTi〇3(pzT),由於它們的單位面積高電容量,被建 本紙張尺度適用中國國家榡準(CNS > A4規格(2丨0X297公釐) (請先閲讀背面之注^|^項再填寫本頁) -**
經濟部中央標準局貝工消费合作社印絜 A7 -- -____ B7 五、發明説明(^ -- 議用作儲存介電質》理論上單位面積高電容量可用作單純 、 堆疊胞元儲存胞元結構。但是 * 質數材料為新的,且在半導體製造上存在幾個障礙,包 括對電晶體的污染、費力的%積處理顯像、新材料的蝕刻、 整合的經驗和可靠度等。 畳明輟逋 本發明提供一半導體記憶體裝置儲存胞元系統及製造 方法’可實:質的免除或減少與傳統儲存胞元系統及製造方 法相關的缺點和問題。 更特別的,本發明提供一種使用於半導體記憶體裝置 中自對準多冠儲存胞元結構,及形成自對準多冠儲存胞元 結構以提供增加電容量的儲存電容器之方法。一實施例中 儲存胞元結構可經由樣式化一觸通路至a平面化絕緣層 /蝕刻停止層Λ硬式光罩層堆疊及沉積一第一導電層來形成 〇第7導電層及硬式光罩層蝕刻以形成第一冠和相關的 第一冠基底。一第二導電層沉積至導電材料塗層樣式化 通路及蝕刻停止層,且一氧化層沉積至第二導電層上。 氧化層蝕刻,並沉積一第三導電層。可導電層蝕刻以 曝露蝕刻停止層,並留下之氧化物層蝕刻在儲存胞元結 構的雙冠實施例上形成第二冠。 經由重覆上述沉積一第二導電層至導電材料塗層樣式 化通路及蝕刻停止層、一氧化層沉積至第二導電層上、 姓刻氧化層、沉積第三導電層、餘刻導電層以曝露姓刻停 止層、及蝕刻留下之氧化物層之步驟,可形成更多的冠以 __—_ _ 4 _ 本紙張从適用中國國家標华(CNS) Α4規格(210x 297公釐) --- (請先閲讀背面之注意事項再填寫本頁)
五、發明説明( A7 B7 經濟部中央標準局員工消費合作社印^ 提供三冠或更多冠的儲存胞元結構。 . 本發明之自對準半導體儲存胞元在製造處理中形成多 冠以提供增加表面積的技術優點。與相當大小之傳統儲存 胞元相較,增加的表面積使得儲存電容量增加。 ¥ 本發明提供幾個製造上的優點。經由形成一通路,儲 存胞元多冠之形成實際上為自對準的,因此免除了在形成 儲存胞元的一個光罩步驟》由一起始通路形成冠之簡化處 理·^程也節··省多元矽通路的形成。本發明之形成處理也與 單純冠處理及粗硬多元形成處理相容。這些製造上之優點 減少了製造儲存胞元的複雜度及成本。 依據本發明教義形成之多冠儲存胞元,結合了在通路 中所包含之每一冠具有冠基底的結構。此結構在製造期間 和最終形成時均提供機械穩定度之改良。此結巧也很容易 的擴展使得在湘對小的胞元結構令增加冠的數量。圈例«fit 為了更完整的瞭解本發明及其錢,現參考下舰明配合 相關附囷,圖中相同的參考編號表示相同的特性且其中· -絕圖緣1 層關停止層/硬式光罩層的平面沉積堆養在 :=圖™刻停一罩 節點y路料在Μ 2結射崎式一儲存 圖 4顯示在一導電材料蝕刻後如圖3的結構 表紙張尺度適财®國家標率(CNS ) ( 210X297公釐 (請先閲讀背面之注意事項再填寫本頁}
經濟部中央標準局貝Η消費合作社印袈 A7 B7 ---—---------- 五、發明説明() 圖5顯示依據本發明在一硬式光罩蝕刻以形成一多•冠 儲存胞元之一第一冠後如圖4的結構; Λ 圖6顯示在如圖5結構上生長之第二導電層; 圖7顯示沉積一氧化層奇如圖6的結構上; 圈8顯示在一氧化物蝕刻後如圖7的結構; 圖9顯示沉積一導電層在如圖8的結構上; 圖10顯示在一導電層蝕刻後如圖9的結構; .--圖11勝示依據本發明多冠儲存胞元實施例中選擇性氧 化物蝕刻的結果;以及 圖12顯示依據本發明教義結合兩個雙冠儲存電容器 之一 DRAM胞元。 瞽明之雠I»說明 本發明之自對準多冠儲存胞元使用一芊導體裝置使用 * 於 * 之介電質,包括256佰萬位元(Mb)及10億位元(1Gb)的 DRAM:多冠儲存胞元可以諸如N/0、0/N/0、Ta205、BST、 PZT等介電質常數材料以及其它相對高的介電質常數材料 來形成。本發明之自對準多冠儲存胞元形成方法在免除一 光樣式化(SN樣式化)步称下’形成一定義大小的自對準 館存胞元〃本發明提供一較為強健形成儲存胞元的方法及 具優良穩定度的儲存胞元結構。 圏1-11說明一雙冠儲存胞元結構之自對準多冠儲存胞 元形成處理流程。但是應瞭解,本發明形成方法可提供一 乂 具有三冠或更多冠的儲存胞元。經由縮減通路大小、多元 石夕厚度及冠間隔,可在約為相同的記憶體陣列表面區域内 ) A4^ ( 21GX297公羞) (請先閱讀背面之注意事項再填寫本頁)
經濟部中决標率局員Η消費合作社印絜 A7 ________B7 _ 五、發明説明() 構成具三冠或更多冠的儲存胞元。更應瞭解本發明製造處 、 理自對準儲存胞元可經由修正處理流程免除儲存節點(SN) 樣式化步驟來形成一單冠胞元。 圖1顯示一記憶體胞元平面化層12,可包括一絕緣材 料諸如一由分解tetraethyloxylance(TEOS氧化物)氧化物 或硼磷酸硅鹽玻璃(BPSG),具有相對薄的蝕刻停止看14 沉積至平面化層12,及一相對厚的硬式光罩層16沉積 在滋刻停土層14上。硬式光罩層16為第一犧牲層。钱刻 停止14及硬式光罩層16可使用喷濺或化學蒸氣沉積(CVD) 處理來沉積。當蝕刻硬式光罩層16時,蝕刻停止層14用 來停止姓刻。姓刻停止層14可包括不同的絕緣材料包括 SisN4’而硬式光罩層16可包括不同的光罩材料包括氧化 物(例如摻質或未摻質的Si02)、TiN及旋稼上$璃(spg)。 圖1-6顯示多冠儲存電容器及形成方法之範例,姓刻停止 層Η良含Si3N4及硬式光罩層Ιό包括TEOS氧化物。 如圓2所示,將一儲存節點通路18樣式化在半導體 層1〇曝露一接點。為了在自對準胞元形成之後符合儲存 節點(SN)的外形,依據不同的平面化高度、蝕刻步称及硬 式光罩層16,大致為圓柱的橫截面通路18具有一不同的 尚度。硬式光罩層16及蝕刻停止層14的合併厚度係依據 所希望之儲存胞元冠高度而定。一組多冠儲存胞元形成參 數不於表一。 本紙張尺度適用中國國家標準< CNS ) A4規格(210X297公釐) — <請先聞讀背面之注f項再填寫本頁)
、1T A7 B7 五、發明説明() 表1.自對準多冠胞元電容量計算 SN 寬=0· 38 μ m . 256MDRAM儲存胞元尺寸SN長=0.92Vm (垂直尺寸) ,SN間隔=0.24/zm __(在光樣式化及蝕刻後) 經濟部中央標準局貝工消費合作社印製 _ 犁作儲存胞元之設定參數(單位=//m) SN-SN水平分隔 = SNH = 0.1 SN —SN垂直分隔 = SNV = 0.1 SN通路樣式化寬度 = pw = 0.24 SN通路樣式化長度 = pi .= 0.78 SN寬度 r = SNW = 0.52 SN長度 = SNL = 1.06 導電材料厚度 = t = 0.05 冠間隔 = cs = 0.04 SN高 = h (低) 通路深 = pd = 0.6 通路寬 = pw - 0.24 通路長 = pi = 0.78 訂 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) A7 B7 五、發明説明() 無介電質Teff 4.5 nm 3.0 nm SN 高 表面積 (/m2) Cs(fF) ¥ 0.20 2.38 18.25 27.38 0.30 一 一· 3.16 24.27 36. 41 0.40 〆 3.94 30.29 45. 44 0.50 4.73 36.31 54.46 0.60 卜I 一 5.51 42.33 .63. 49 0.70 一 1 一 6.30 48.35 72.52 0.80 7.08 54.37 81.55 0.90 ,7.86 60.39 * 90.58 1.00 8.65 66.40 99.61 (請先聞讀背面之注意ί項再填寫本頁) 訂 經滴部中央標隼局貝Η消资合作社印製 其中, 表面積=n(pw+2cs+2t)(pw/4+cs/2+t/2+h)+ Π (pw-2t)(h+pd-t)+2 Π (h-2t)(pw+cs)+ (pl-pw)(pw+2cs+8h+2pd-8t). 由於本發明縮減之通路寬度與一般環形通道相較,使 用一自對準通路蝕刻步驟應較為佳。因為導電層蝕刻將定 義並隔絕儲存節點,自對準SN蝕刻不需要光樣式化步称。 在通路18樣式化及各向異性蝕刻之後,將一導電村_ 本紙張尺度顧巾關家轉(CNs) A4^ (21Gx297公董) 經滴部中央標準局貝丁ί消費合作社印¾ A7 _______B7 五、發明説明() 諸如P-摻質狀況(ISD)多元石夕,沿著通路18的内部表面及 硬式光軍層16的表面沉積以形成第一導電層2〇,如圖3所 示。第一導電層20覆蓋通路18的邊牆往下延伸至通路18中 ,如圖3所示《本發明處理,描述的鎂每一連續導電層形 成一多冠儲存胞元結構可包括一使用CVj)或電漿CVD沉積處 理的ISD多元矽沉積。 使用如圖4適當的蝕刻將第一導電層2〇蝕回造成導電 層_20留在通路18的垂直邊牆上。接著為蝕刻移去硬式光罩 層16如圖5所示。圖3、4、及5所示的處理步驟造成儲存胞 元第一冠22及第一冠基底23的形成。在圖5中,.第一冠基 底23在通路18區域中形成第一冠,約為圓柱狀的延伸是由 在通路18之上的第一冠基底23所延伸出。在通路π中形成 第一冠基底23使得第一冠22的穩定度增加1 _ t- % 如圓6所示/ 一第二導電層24沿著曝露的蝕刻停止層14 、通路18、第一冠22邊牆表面及第一冠基底23沉積以提供 通路18底部、第一冠22及第二冠30間的接觸。一第二犧牲 層26,或間隔層26,在第二導電層24上生長以田填充通路 18並作為連續冠間的間隔器。間隔層26可包含使用一Gyp 或CVD電漿沉積處理的摻雜或未摻雜的Si〇2沉積β接著將 間隔層26蝕回以曝露如圖·8所示特別區域的第二導電層24 及間隔層26。 接著沿著間隔層26及第二導電層24的曝露部分沉積以-死^成如圖9所示的第二冠30。接著施行一姓回處理至圖9的 結構以餘去在儲存胞元頂部的第三導電層28接點,及在儲 ______ _ 10 - 本紙張尺度^--—— (請先閲讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明() ' 存胞7C間的底部導電層(多元矽)接點以定義第二冠3〇及多 、冠儲存胞元10如囷10所示。依據本發明教義,接著蝕回留 下的氧化物間隔層26以提供一自對準雙冠儲存胞元結構1〇 ,如圖11所示。在另一實施例中,可在第三導電層28執行 一導電層蝕回處理直到間隔層26及在第二導電層24曝露為 止。接著可將氧化物間隔層26蚀回,隨後一第二導電層24 的蝕回及移去留下的蝕刻停止層以提供一雙冠儲存胞元結 構i〇。圏6至11所敘述的處理可重覆多次以生長其它冠。 類似於第一冠22,第三導電層28在通路18及通路18中 的第二冠基底33形成第二冠30。第二冠30在第一'冠22週圍 形成,且與第一冠22分隔一個由間隔層26所定義距離。第 二冠基底33在在通路18中形成以在製造期間及製造之後均 提供第二冠30—增強機械穩定度的結構。^ • 沪 · 經滴部中央標率局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 所製造雙冠4存胞元結構10如圖11之實施例具有較 前所發暴之256佰萬儲存胞元為大之胞元大小,因為自對 準雙冠儲存胞元結構10可有較前所建議具一通路及一 SN 樣式之儲存胞元為小的胞元分隔。例如圖11雙冠儲存胞 元結構10之總表面積可有其SN高約0.5从m之簡單堆整 胞元(STC)約為3.2倍大。 在一實施例中,用來蚀刻每一導電層的導電層蝕回處 理可包括使用一 AMAT P-5000蝕刻器來粗糙多元矽層的 表面,與平滑雙冠胞元相較且進一步增加雙冠儲存胞元結 構10*的表面積。甚至,可能擴展使用此自對準多冠儲存 胞元10至10億位元組(1Gb)的DRAM,如果多冠儲存胞 -11- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ------— B7 五、發明说明() 元10的總表面積因使用一較小的通路及較窄的間隔器形 成三冠胞元而增加,或如果導電層(例如多元矽)蝕刻處理 造成一關連於雙冠胞元之粗糙多元矽表面》本發明之儲存 胞元結構10在沉積一適當•介電質及形成一頂部平面時形 成一多冠電容器。 圖12顯示本發明一 DRAM胞元結合兩假雙冠儲存胞元 結構實施例。在圖12中,記憶體胞元平面化層12已在半 筹j睹基底L00上形成,在其上形成一對電晶鱧。每一電晶 體有一源極區域140及一閘極電極180 ’在其時共同使用 一汲極區域160及連接的位元線200。位元線200及汲極 區域160在被場氧化物120區分為活性及隔絕區域之半導 體基底100的一活性區域上形成。一絕緣層19〇可在結果 結構之整個表面上形成以隔絕電晶體。平宙化身12可提 供一絕緣層190的功能。接著以圖l-ii及相關連文中所 敘述之赛理’在結果結構上形成多冠儲存胞元結構1〇 β 電晶雜搞合儲存節點連接至位元線200。介電質材料210, 諸如0/Ν/0,接著沉積在多冠儲存胞元結構1〇的整個表 面上。一頂部平面材料,諸如將一不純-掺雜多元發沉積 在介電材料210上以形成一頂部平面220。此造成之])RAM 胞元結構結合兩個雙冠儲存電容器240及250。 總結來說,本發明提供一種使用於半導趙記憶艎裝置 中的自對準多冠儲存胞元結構及提供增加電容量的儲存電 容器之形成方法。在一實施例中,一雙冠儲存胞元結構實 施例中可經由樣式化一接觸通路至一平面化絕緣層/蝕刻 ___ -12- 本紙張尺度適^^家料(CNS )八4祕(训心祕羞) A7 "· --- β 7 五、發明説明() 停止層/硬式光罩層堆疊、沉積一第一導電層、蝕刻第一 、導電層、餘刻硬式光軍層、將一第二導電層沉積至導電 料塗層樣式化通路及蝕刻停止層、沉積一氧化層至第二 電層上、蝕刻氧化層、沉積一第三導電層、蝕刻導電層( 諸如多元矽)以曝露蝕刻停止層,及蝕刻留下之氧化物層 。最後的幾個步驟可重覆以形成三冠或更多冠的儲存胞元 結構。本發明之自對準半導體儲存胞元提供一増加表面積 的屬存胞元,技術優點。與相當大小之傳統儲存胞元相棱 ’增加的表面積使得在一設定的記憶體陣列表面區域電荷 儲存容量增加。本發明形成方法免除了一個光罩.步驟且提 供一更為強健的形成處理及增加機械穩定度之儲存胞元。 雖然本發明已在此詳細敘述,應暸解可對本發明作各 種的改變、取代及變更而不會偏離本發明後附斧利申請項 目之精神與範。圍。 c請先閲讀背面之注意事頊再填寫本頁) 訂 經濟部中央標準局貝-T消资合作社印製 本纸張尺度適用中國國家標準(CNS ) A4规格(2丨0><297公釐)
Claims (1)
- g71 11 6 2 9 AX Β8 CS D8 六、申請專利範圍 1. 一種半導體儲存胞元結構,包括: . 一基底層; • V (請先聞讀背面之注意事項再填寫本頁) 在基底層内形成之通路; 一第一導電層,包括:, 在通路内形成之第一冠基底;以及 鄰近第一冠基底之第一冠及形成於通路上之一約 為圓柱狀的延伸;以及 -在通路肉_至少一週邊導電層,包括: 在通路内至少形成一週邊冠基底且被覆此冠基 底;以及 至少一週邊冠連接到此至少一週邊冠基底,週邊冠 在基底層頂部形成一約為圓柱狀的延伸與第一冠隔開 且圍繞第一冠。 , ' 一 2. 如申請專利範圍第1項所述之儲存胞元結構,其中此至 少一*週邊導電層包括一第二導電層包含: 在通路内形成一第二冠基底且被覆此第一冠基底;以 及 經濟部中央標準局員工消費合作社印製 一第二週邊冠連接到此第二冠基底,第二週邊冠在基 底層頂部形成一約為圓柱狀的延伸與第一冠隔開且圍 繞.第一冠& 3. 如申請專利範圍第1項所述之儲存胞元結構,其中此至 少一週邊導電層包括一第二導電層及一第三導電層, 此弟二導電層包括: 在通路内形成一第二冠基底且被覆此第一冠基 14 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) Λ8 B8 C8 D8 六、申請專利範圍 底;以及 · 一第二冠連接到此第二冠基底,第二冠在基底層 V 頂部形成一約為圓柱狀的延伸與第一冠隔開直圍繞第 一冠在通路内形成之第了冠基底;以及 此第三導電層包括: 在通路内形成一第三冠基底且被覆此第二冠基 底;以及 -- 一第·三冠連接到此第三冠基底,第三冠在基底層 頂部形成一約為圓枉狀的延伸與第二冠隔開且圍繞第 二冠。 4.如申請專利範圍第1項所述之儲存胞元結構,其中該第 一冠及第一冠基底是由下列所形成: 樣式化一接觸通路至一平面化絕緣層ί蚀到停止層/硬 , t· 式光罩層堆疊; 在欲式化通路及硬式光罩層上沉積一第一導電層; 蚀刻此第一導電層以曝露硬式光罩層;以及 蝕刻此硬式光罩層以曝露蝕刻停止層。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 5·如申請專利範圍第1項所述之儲存胞元結構,其中基底 層_包括由一種氧化物形成之一絕緣層。 6. 如申請專利範圍第1項所述之儲存胞元結構,其中每一 導電層由多元矽組成。 7. 如申請專利範圍第1項所述之儲存胞元結構,其中每一 導喋層包含使用化學蒸氣沉積法沉積之多元矽。 8. 如申請專利範圍第1項所述之儲存胞元結構,更包括: _15_ 本&張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) AS B8 C8 D8 經濟部中央橾率局員X消費合怍tt%t 六、申請專利範圍 沉積在多冠之上的介電質;以及 ’儿積在介電質及儲存胞元結構上的一頂部平面層以形 成一多冠儲存電容。 9. 二種使祕-半賴轉料置中自對準多冠儲存胞 元結構形成的方法,包括: 供應一平面基底層; 在基底層内樣式化一接觸通路; -在基底層上形成一第一犧牲層; 在樣式化通路及第一犧牲層上沉積第一導電層; 蝕刻第一導電層以曝露第一犧牲層; 移去第一犧牲層; 在導電材料塗層樣式化的通路及基底層上沉積一第 導電層; r: ' * 在第二導電層上沉積一第二犧牲層以填充通路; 钱处第二犧牲層以曝露部分的第 二 導電層; 在第二導電層的曝露部分及留下的第二犧牲層沉積一 第三導電層;以及 執行一導電層蝕刻以曝露部分的基底層;以及 移去留下部分的弟二犧牲層以形成一雙冠储存胞元結 構:。 10. 如申請專利範圍第9項所述之方法,其中第一犧牲層以 及第二犧牲層均包含一氧化物。 U·如冲請專利範圍第9項所述之方法,其中基底層更包括 一蝕刻停止層》 -16 國國家揉準(CNS ) A4規格(210X297^) (請先聞讀背面之注意事項再填寫本頁) ·'.裝· 訂- 六、申請專利範圍 ΛΚ Βδ C8 D8 12·如申請專利範圍第9項所述之方法,更勹括 在導電材料塗層樣式化的通路及基底 導電層; ^ 在第四導電層上沉積一竿三犧牲層; 钱刻第二犧牲層以曝露部分的第四導電層. m電層賴部分及留下的第:犧牲層沉積一 第五等電層, 、-執行一導電層蝕刻以曝露部分的基底層.γ 移去留下部分的第三犧牲層,因而形成 元結構。 13.如申請專利範圍第9項所述之方法,更包括 在第四導電層上沉積一第三犧牲層; 蝕刻第四犧牲層以曝露部分的第四導電•省. 在第四導電i的曝露部分及留下的第四犧牲層 第五導電層; 蝕刻導電材料以曝露基底層;以及 蝕刻留下的第四犧牲層; 在導電材料塗層樣式化的通路及蝕刻停止 第六導電層; ' 儿積— 在第六導電層上沉積一第五犧牲層; 蝕刻第五犧牲層以曝露部分的第六導電層; 在第六導電層的曝露部分及留下的第五犧牲層沉 第七導電層; ^ — 蝕刻導電材料以曝露基底層;以及 沉積一第四 冠儲存胞 I I I I I —I — I 裝I (請先聞讀背面之注意事項再填寫本頁) 訂. 線 17 本紙張从咖t®®緖準(CNS ) 44祕( 210X297公着 申請專利範圍 ΛΚ B8 C8 D8 經濟部中央梯率局貝工消費合作社印裝 银刻留下的第五犧牲層,因而形成 構。 14.如申請專利範圍第9項所述之方法, 以曝露基底層更包括::刻Si電層以唤露留下之第二犧牲層及 第二導電層;以及 蝕刻第二導電層的曝露部分以曝露基底層· lilt:: 9項所述之方法,其中基底層更包括 由氧化物所形成的一絕緣層及沉積在 Si3N4的餘刻停止層》 16.如申請專利範圍第9項所述之方法’ 含使用化學蒸氣沉積法沉積之多元矽' 匕 * ’其中第二犧牲層包 含使用化學蒸氣沉積法沉積之Si〇2。 18.如申Jf專利範圍第9項所述之方法2,更包括在儲存胞元 結構上沉積一介電質及在介電質上沉積一頂部平面以 形成一多冠儲存電容器》 19· 一種用於半導體記憶裝置上的多冠儲存電容器,包括 一棊底層’包括由一氧化物所形成之平面化絕緣層; 一第一摻質導電層,包括: 形成於通路内的一第一冠基底;以及 0鄰近於第一冠基底的第一冠及形成一通路上約為 圓柱形的延伸與第一冠隔開且圍繞第一冠; 四冠儲存胞元結 其中蝕刻導電材料 部分的 絕緣層上包含 (請先閱讀背面之注意Ϋ項再填寫本頁) 訂 18-經濟部中央橾準局貝工消費合作枉甲楚 AK B8 C8 D8 ________ 六、申請專利範圍 沉積在冠表面及冠基底表面的介電質; * 在介電質上被覆一頂部平面導電層以形成一雙冠儲存 電容器。 20·如申請專利範圍第19項$述之多冠儲存電容器,更包 括: 一第三p-摻質導電層,包括: 形成於通路内的一第三冠基底及被覆第二冠基 .-底; 連接至第三冠基底的一第三冠,此第三冠在基底 層的頂部形成一約為圓柱形的延伸與第二冠隔開且圍 繞第二冠;以及 在第三冠及第三冠基底沉積介電質以形成一三冠儲存 電容器》 = . % 21,一種記憶雜成置,包括: 一气導體層; 在半導體層的面上沉積一電晶體,此電晶體包括第一 及第二源極/汲極區域及一閘極; 一位元線電氣的耦合至第一源極/汲極區域; 在記愫體裝置上沉積一絕緣區域,此絕緣區域包括一 在第二源極/汲極區域之上的通路; 一儲存節點結構接觸第二源極/汲極區域,此儲存節點 結構包括一第一冠沿著通路的内牆並延伸過絕緣區域 離開通路,此儲存節點結構更包括一第二冠由絕緣區 域延伸離開且與第一冠分隔開; 一 一 張( CNS > 从祕(210X297公釐 j ' (請先W讀背面之注意事項再填寫本頁) 裝· 訂 391064 g 六、申請專利範圍 在儲存節點結構上沉積之一介電質層;以及 * 在介電質層上沉積之頂部平面導電體層。 .V 22. 如申請專利範圍第21項所述之記憶體裝置,.其中儲存 節點結構更包括一第三P由絕緣區域延伸離開且與第 二冠分隔開。 23. 如申請專利範圍第21項所述之記憶體裝置,其中儲存 節點結構更包括多個額外的冠由絕緣區域延伸離開, 、-且其中每一冠且與其它冠相互分隔開。 24. 如申請專利範圍第21項所述之記憶體裝置,其中這些 冠包含一導電材料。 25. 如申請專利範圍第21項所述之記憶體裝置,其中這些 冠包含多元碎。 (請先W讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -20 - ^紙張尺度適用中國國家榇準(匚阳)八4規格(210父297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3372296P | 1996-12-20 | 1996-12-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW391064B true TW391064B (en) | 2000-05-21 |
Family
ID=21872072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087111629A TW391064B (en) | 1996-12-20 | 1998-07-17 | Self-aligned multiple crown storage capacitor and method of formation |
Country Status (6)
Country | Link |
---|---|
US (1) | US5972769A (zh) |
EP (1) | EP0849741B1 (zh) |
JP (1) | JP4282101B2 (zh) |
KR (1) | KR100517577B1 (zh) |
DE (1) | DE69733055T2 (zh) |
TW (1) | TW391064B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19640273C1 (de) * | 1996-09-30 | 1998-03-12 | Siemens Ag | Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen |
US5905280A (en) * | 1997-02-11 | 1999-05-18 | Micron Technology, Inc. | Capacitor structures, DRAM cell structures, methods of forming capacitors, methods of forming DRAM cells, and integrated circuits incorporating capacitor structures and DRAM cell structures |
US6162681A (en) * | 1998-01-26 | 2000-12-19 | Texas Instruments - Acer Incorporated | DRAM cell with a fork-shaped capacitor |
TW372365B (en) * | 1998-04-20 | 1999-10-21 | United Microelectronics Corp | Manufacturing method for capacitors of dynamic random access memory |
JPH11330397A (ja) * | 1998-05-20 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
TW415084B (en) * | 1999-03-05 | 2000-12-11 | Nanya Technology Corp | Fabrication method of crown-shaped capacitor structure |
TW413932B (en) * | 1999-03-05 | 2000-12-01 | Nanya Plastics Corp | Manufacturing method of crown-type capacitor structure |
KR100311050B1 (ko) * | 1999-12-14 | 2001-11-05 | 윤종용 | 커패시터의 전극 제조 방법 |
US6346455B1 (en) * | 2000-08-31 | 2002-02-12 | Micron Technology, Inc. | Method to form a corrugated structure for enhanced capacitance |
US7112503B1 (en) * | 2000-08-31 | 2006-09-26 | Micron Technology, Inc. | Enhanced surface area capacitor fabrication methods |
TW567575B (en) * | 2001-03-29 | 2003-12-21 | Toshiba Corp | Fabrication method of semiconductor device and semiconductor device |
US8158527B2 (en) * | 2001-04-20 | 2012-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device fabrication method using multiple resist patterns |
KR100408411B1 (ko) * | 2001-06-01 | 2003-12-06 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
KR100449030B1 (ko) * | 2002-01-24 | 2004-09-16 | 삼성전자주식회사 | 스택형 캐패시터 및 그의 제조방법 |
US7105065B2 (en) * | 2002-04-25 | 2006-09-12 | Micron Technology, Inc. | Metal layer forming methods and capacitor electrode forming methods |
KR100450678B1 (ko) * | 2002-07-10 | 2004-10-01 | 삼성전자주식회사 | 2층 구조의 커패시터 하부 전극을 포함하는 반도체 메모리소자 및 그 제조방법 |
JP2004040059A (ja) | 2002-07-08 | 2004-02-05 | Fujitsu Ltd | 半導体記憶装置の製造方法および半導体記憶装置 |
KR100448855B1 (ko) * | 2002-07-18 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
KR100456699B1 (ko) * | 2002-10-04 | 2004-11-10 | 삼성전자주식회사 | 하부 막질에 대한 하부 전극의 접촉 구조 및 그 형성 방법 |
US7440255B2 (en) * | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Capacitor constructions and methods of forming |
JP4800796B2 (ja) * | 2005-04-14 | 2011-10-26 | エルピーダメモリ株式会社 | キャパシタの製造方法 |
JP5806905B2 (ja) * | 2011-09-30 | 2015-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03174765A (ja) * | 1989-09-19 | 1991-07-29 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
KR940006587B1 (ko) * | 1991-05-23 | 1994-07-22 | 삼성전자 주식회사 | 디램셀의 캐패시터 제조방법 |
US5266512A (en) * | 1991-10-23 | 1993-11-30 | Motorola, Inc. | Method for forming a nested surface capacitor |
KR960005251B1 (ko) * | 1992-10-29 | 1996-04-23 | 삼성전자주식회사 | 반도체 메모리장치의 제조방법 |
KR960015122B1 (ko) * | 1993-04-08 | 1996-10-28 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 제조방법 |
KR960011664B1 (ko) * | 1993-05-21 | 1996-08-24 | 현대전자산업 주식회사 | 반도체 장치의 캐패시터 형성방법 |
JPH06338592A (ja) * | 1993-05-31 | 1994-12-06 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2555965B2 (ja) * | 1993-12-13 | 1996-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
KR0126799B1 (ko) * | 1993-12-31 | 1997-12-29 | 김광호 | 반도체장치의 커패시터 제조방법 |
US5521112A (en) * | 1994-10-05 | 1996-05-28 | Industrial Technology Research Institute | Method of making capacitor for stack dram cell |
JP3374568B2 (ja) * | 1995-01-09 | 2003-02-04 | ソニー株式会社 | 半導体装置の製造方法 |
JP2682509B2 (ja) * | 1995-04-28 | 1997-11-26 | 日本電気株式会社 | 半導体装置の製造方法 |
US5550077A (en) * | 1995-05-05 | 1996-08-27 | Vanguard International Semiconductor Corporation | DRAM cell with a comb-type capacitor |
US5789291A (en) * | 1995-08-07 | 1998-08-04 | Vanguard International Semiconductor Corporation | Dram cell capacitor fabrication method |
US5550076A (en) * | 1995-09-11 | 1996-08-27 | Vanguard International Semiconductor Corp. | Method of manufacture of coaxial capacitor for dram memory cell and cell manufactured thereby |
KR0171098B1 (ko) * | 1995-12-19 | 1999-02-01 | 문정환 | 캐패시터 제조방법 |
US5807775A (en) * | 1996-06-24 | 1998-09-15 | Vanguard International Semiconductor Corporation | Method for forming a double walled cylindrical capacitor for a DRAM |
TW312831B (en) * | 1996-08-16 | 1997-08-11 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor(3) |
US5811331A (en) * | 1996-09-24 | 1998-09-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Formation of a stacked cylindrical capacitor module in the DRAM technology |
US5726086A (en) * | 1996-11-18 | 1998-03-10 | Mosel Vitelic Inc. | Method of making self-aligned cylindrical capacitor structure of stack DRAMS |
-
1997
- 1997-12-18 US US08/993,637 patent/US5972769A/en not_active Expired - Lifetime
- 1997-12-19 KR KR1019970070637A patent/KR100517577B1/ko not_active IP Right Cessation
- 1997-12-22 DE DE69733055T patent/DE69733055T2/de not_active Expired - Lifetime
- 1997-12-22 EP EP97310471A patent/EP0849741B1/en not_active Expired - Lifetime
- 1997-12-22 JP JP37018997A patent/JP4282101B2/ja not_active Expired - Lifetime
-
1998
- 1998-07-17 TW TW087111629A patent/TW391064B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69733055D1 (de) | 2005-05-25 |
US5972769A (en) | 1999-10-26 |
EP0849741A3 (en) | 2001-10-04 |
JPH10294438A (ja) | 1998-11-04 |
KR19980064364A (ko) | 1998-10-07 |
DE69733055T2 (de) | 2006-03-09 |
EP0849741B1 (en) | 2005-04-20 |
EP0849741A2 (en) | 1998-06-24 |
KR100517577B1 (ko) | 2006-04-21 |
JP4282101B2 (ja) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW391064B (en) | Self-aligned multiple crown storage capacitor and method of formation | |
US5930640A (en) | Mechanical supports for very thin stacked capacitor plates | |
US5053351A (en) | Method of making stacked E-cell capacitor DRAM cell | |
JP3217020B2 (ja) | スタックキャパシタ及びその製造方法 | |
JP3384599B2 (ja) | 半導体装置及びその製造方法 | |
CN101207019B (zh) | 金属-绝缘层-金属电容器及其制造方法 | |
CN102646640B (zh) | 形成存储节点的方法及使用其形成电容器的方法 | |
JPH0997879A (ja) | 半導体装置およびその製造方法 | |
CN111326654A (zh) | 半导体装置及其制造方法 | |
KR100323832B1 (ko) | 고용량을 갖는 캐패시터의 제조방법 및 이를 이용한 반도체 소자의 제조방법 | |
JPH0997878A (ja) | 半導体装置およびその製造方法 | |
JPS6074470A (ja) | 半導体装置 | |
US10229967B2 (en) | High-density MIM capacitors | |
US6143605A (en) | Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon | |
US7074670B2 (en) | Method of forming storage node of capacitor in semiconductor memory, and structure therefore | |
TW515029B (en) | Capacitor stack structure and method of fabricating | |
US6660611B2 (en) | Method to form a corrugated structure for enhanced capacitance with plurality of boro-phospho silicate glass including germanium | |
TWI291231B (en) | Semiconductor device having a capacitor and method of fabricating same | |
CN1110853C (zh) | 动态随机存取存储器的电容的制造方法 | |
JPH09283719A (ja) | 半導体集積回路装置及び当該装置の製造方法 | |
US6440869B1 (en) | Method of forming the capacitor with HSG in DRAM | |
US6197652B1 (en) | Fabrication method of a twin-tub capacitor | |
CN111326655A (zh) | 半导体装置及其制造方法 | |
US6124182A (en) | Method of forming stacked capacitor | |
TWI271824B (en) | Method of fabricating non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |