TW498504B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW498504B
TW498504B TW090110407A TW90110407A TW498504B TW 498504 B TW498504 B TW 498504B TW 090110407 A TW090110407 A TW 090110407A TW 90110407 A TW90110407 A TW 90110407A TW 498504 B TW498504 B TW 498504B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
semiconductor device
scope
manufacturing
Prior art date
Application number
TW090110407A
Other languages
English (en)
Inventor
Yoshimi Shioya
Kouichi Ohira
Kazuo Maeda
Original Assignee
Canon Sales Co Inc
Semiconductor Process Lab Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Sales Co Inc, Semiconductor Process Lab Co filed Critical Canon Sales Co Inc
Application granted granted Critical
Publication of TW498504B publication Critical patent/TW498504B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

498504 五、發明說明（1) 發明背景： 1 ·發明領域 ) 本發明係有關於一種半導體裝置，以及其製造方法； j裂置具有一低介電常數（dieiectric constant)的内 層絕緣膜（interlayer insulating film)，而該絕緣膜的 製造方法是鑛製一銅線。 2 ·習知技術說明 近年來，由於半導體積體電路裝置（integrated circuit device)更高度整合的發展，更快的資料傳遞速 度疋被要求的。因此，必須使用具有低介電常數的絕緣膜 (以下稱之為"低介電常數絕緣膜"（low dielectric
constant insulating fiim ))以提供微小的 rc 延遲（RC delay )。例如，SiOF薄膜的相對介電常數（relati ve dielectric constant)是 3.5 至 3·8，多孔 膜的相對絕緣常數是3· 0至3· 1，等等。 此外，該低絕緣常數内層絕緣膜的相對絕緣常數必須 為2 ’為了形成此低介電常數之内層絕緣膜，一方法為使 用三曱基矽烷（1：1^1116 1;117 13 11&116;3111((：113)3)以及\0進行 電漿強化CVD方法（plasma enhanced CVD )。例如，電化 學學會（electrochem· Soc· ) 1 998年秋季會議摘要、第 344頁等，由M. J· Loboda， J. A. Seifferly， R. F· Schneider，以及C· Μ· Grove所提出的電漿強化cvd方法。 此外，2000年SEMIC0N韓國技術座談會（SEMICON Korea
2060-3977-PF;ahddub.p t d 第5頁 498504 五'發明說明（2)
Technical Symposium 2000 )第279 頁等，j.shi, Μ·Α - Plano，T.Mountsier，以及S.Nag亦提出使用使用四甲 基矽烧（3丨11((：113)4)以及〜0進行之電漿強化(^0方法。 再者’使用苯基矽烷（phenylsilane)等之電漿強化 CVD方法亦為我們所知。例如，第4 6屆日本應用物理學協 會（46-th Japanese Applied Physics Society) 1999 年 春季會議第 8 97 頁、由K.Endo，K.Shinoda 以及 T.Tatsumi &出之電漿強化CVD方法；第60屆日本應用物理學協會 1 999 年秋季會議ip — ZN-9 ( 1 9 9 9 )N· Matsushita， Y’Morisada，Υ· Naito，S.Matsuno 提出之電漿強化CVD 方 法；第4屆日本應用物理學協會1999年春季會議第897頁 專’由Y.Uchida， T.Matsuzawa， S.Kanno， M.Matsumura 提出之電漿強化CVD方法。 然而，由於該使用三甲基矽烷（SiH(CH3)3)以及N2〇進 行電聚強化CVD方法所形成之低介電常數的内絕緣膜含有 大量的碳（C )，會有餘刻（e t c h )等過程難以施行的問 題。 再者’該由電漿強化CVD方法形成的低介電常數内絕 緣膜’若使用該習知技術中所使用的膜形成氣體（f i i m forming gas)，會產生以下的問題—即該相對介電常數 會專膜形成狀悲（film forming conditions)的稍微 變化而大幅改變，其中該薄膜形成狀態包括該電漿化電源 (plasmanizing power)、該薄膜形成溫度（film forming temperature )等，因而難以穩定地獲得值為2· 7
2060-3977-PF;ahddub.p t d 498504 五、發明說明（3) 之相對介電常數。 發明概述： 本發明之一目的為提供一種半導體裝置以及其製造方 法，其中具有低介電常數之絕緣膜，且其絕緣膜可由蝕刻 等方法簡單地形成。並且相對介電常數為2 · 7。 在此發明中，係電漿化（plasmanizing) —膜形成氣 體而形成一低介電常數之内層絕緣膜（interlayer insulating film)，其中該膜形成氣體包括擇自含氧氣 體心0、以及C〇2所成組群中任一者，NHS，以及具有石夕氧 燒鍵結（siloxane bond)之烧基（alkyl)化合物與甲基 矽烷類（methylsilane ; (SiHn(CH3)4_n:n = 0，l,2,3))所 成組群中之至少一者，用以進行反應。 根據檢驗發現，使用該膜形成氣體進行之電漿強化 CVD方法形成的絕緣膜，如果其中係加入NH3於該膜形成氣 體，其中該膜形成氣體包括具有矽氧烷鍵結的烷基化合 物，含氧氣體％0、札0以及C〇2所成組群中任一者，則其中 氧（0 )的量能夠藉由加入N Ha而精細地控制，則可形成一 絕緣膜，其中具有適當的含碳（C )量，且能穩定地得到 值為2. 7的相對介電常數。 在此也可以發現，使用該膜形成氣體進行之電製強化 CVD方法形成的絕緣膜，即使其中該膜形成氣體係將nh3加 入曱基矽烷類（311111((：113)4_11:11 = 〇，1，2,3)以及含氧氣體 NJ、以及C02所成組群中任一者的混合氣體，則藉由商 3
2060-3977-PF;ahddub.p t d 第 7 頁 498504
五、發明說明（4) 的作用，亦可形成-絕緣膜，其中具有適當的含 量，且穩定地得到值為2· 7之相對介電常數。 此外還發現，使用該膜形成氣體進行之電漿強化cvd 方法形成之絕緣膜，即使其中該膜形成氣體係 加入 具有碎氧烷鍵結之烷基化合物，甲基妙烷類（SiHn(c n = 〇，l，2,3)，以及含氧氣體Μ、h2〇以及c〇2所成組群中任 者的混合氣體’則藉由ΝΗ3的作用，亦可形成一絕緣 膜，其中具有適當的含碳（c)量，且穩定地得到值為2 7 之相對介電常數。 · 承上所述，根據本發明，使用膜形成氣體進行之電漿 ，化CVD方法形成絕緣膜，由於其中係加入ΝΗ3於該膜形成 氟體，則可形成一絕緣膜，其中具有適當的含碳（C ) 量，且穩定地得到值為2 · 7之相對介電常數。 圖式簡單說明： 第1Α圖至第1 F圖係一剖面圖，其中顯示本發明第_實 施例中的半導體裝置以及其製造方法； 第2圖係一圖表，其中顯示本發明第一實施例中一低 介電常數絕緣膜的長成速率（growth rate); 第3圖係一圖表，其中顯示本發明第一實施例中該低 介電常數絕緣膜之相對介電常數的特性以及一折射率 (refractive index)； 第4圖係一圖表，其中顯示本發明第一實施例中該低 介電常數絕緣膜之漏損電流（leakage current )的特
2060-3977-PF;ahddub.p t d 第8頁 498504 五、發明說明（5) 性； 第5圖係一剖面圖，顯示一例子’說明該第一實施例 之低介電常數絕緣膜的特性檢驗（characteristic examination)； 第6A圖及第6B圖係一剖面圖，其中顯示本發明第二實 施例中的半導體裝置以及其製造方法；以及 第7圖係一側面圖，其中顯示本發明實施例中之半導 體製造方法使用的電漿薄膜形成設備（plasma film forming apparatus )之結構 〇 符號說明： 2〜上端電極’ 4〜排氣管； 6〜排氣裝置； 7 ^ 8 〜電源供應； 9a〜 導 管 ， 9b至9i〜分支導管； 10a 至 10η、l〇p、1〇 ^〜開關裝 置； 11 a至11 h〜流率控制袭置； 1 2〜 加 熱 器； 21〜 基板； 22〜 下 方 絕緣膜， 23〜 銅線； 2 4〜 阻 絕 絕緣膜； 25〜 含矽絕緣膜； 2 5 a〜含矽絕緣膜之 開口部分； 2 6〜 光 阻 膜； 2 6 a〜光阻膜之開口 部分； 27〜 導 孔 贅 28a ^ ^銅膜； 28b， 〜上端配線； 1〜腔室； 3〜下端電極/基板失具 5〜開關閥；
2060-3977-PF;ahddub.ptd 第9頁 498504 五、發明說明（6) 2 9〜保護膜； 29a产 〜保護膜之開口部分； 30 〜下方傳導膜； 32〜 P型矽基板； 33 〜含矽絕緣膜； 34〜 汞探針； 35 〜阻絕絕緣膜； 3 6〜 絕緣膜； 2 4 a〜阻絕絕緣膜之開口部分； 50 〜内層絕緣膜； 1 0 1〜平行板型電漿薄膜形成設備， 1 0 1A〜膜形成區； 101B〜膜形成氣體供應區。 較佳實施例的說明： 本發明實施例將參考圖式說明如下。 (第一實施例） 第7圖係一侧面圖，其中顯示本發明實施例中之半導 體裝置製造方法所使用的平行板型電漿薄膜形成設備 (para 11e1-p1 ate type plasma film forming apparatus ) 101 之結構。 該電漿薄膜形成設備101包含有一膜形成區（film forming portion) 101A以及一膜形成氣體供應區（film forming gas supply portion) 101B ;其中該膜形成區 101A 具有一阻絕絕緣膜（barrier insulating film)， 係藉由該電漿氣體形成於一基板（substrate) 21;而該膜 形成氣體供應區10 1B具有複數氣體供應源（gas supplying sources)，分別地供應氣體而組成一膜形成
2060-3977-PF;ahddub.p t d 第10頁 498504 五、發明說明（7) ----- 氣體。 如第7圖所顯示，該膜形成區101A包括有一腔室 (chamber) 1，該腔室j能夠減壓，並藉由排氣管 (exhaust pipe) 4 連接於一排氣裝置（exhausting (16¥46)6。一開關閥（3^^1：〇|：11112¥&1¥6)5係裝置於該 排氣管4的中間，而控制該腔室丨以及該排氣裝置6之間的 連接與否。一壓力計量裝置如真空計（vacuuln gauge) (未顯示）等係裝置於該腔室1，以監控該腔室1中的壓 力。
一組電極係相對地裝置於該腔室1，包括上端電極
(upper electrode)(第一電極）2以及下端電極（lower electrode )(第二電極）3。一電源供應（rf電源供應） (power supply ) 7係連結於該上端電極2，提供13.56MH Z的高頻率電源；且一電源供應（lf電源供應）8係連結 於該下端電極3，提供38 OkHZ的低頻率電源。該膜形成氣 體之電漿化係藉由該電源供應7, 8提供電源於該上端電極2 以及該下端電極3。該上端電極2，下端電極3，以及該電源 供應7, 8係組成一電漿生成裝置，而電漿化該膜形成氣
該上端電極2係共通地使用為該膜形成氣體的分配器 (distributor)。有複數貫孔（through hole)形成於 該上端電極2，該貫孔係開口在相對於該下端電極3的一表 面，並作為膜形成氣體的排出口 （discharge port )(導 入口（ inlet port))。該膜形成氣體的排出口等係藉由一
2060-3977-PF;ahddub.ptd 第11頁 498504
導官（Pipe)9a連結於該膜形成氣體供應區1〇1β。在此 況下，該上端電極2也可能裝置有一加熱器（heater )一月 (未顯示）。這是為了將該上端電極2加熱至大約丨〇〇至 2〇〇 °C的溫度，以避免在膜形成過程中，該反應產物 粒如膜形成氣體等黏滯於該上端電極2。 该下端電極3係共通地使用為該基板2 1的保持台 (retaining table)，並具有一加熱器12，於該保持二加 熱該基板2 1。 六曱基二矽氧烷（HMDSO: (CH3)3Si-0-Si(CH3)3)，曱基 石夕烧類（S i Hn ( C H3 )4_n: η = 0，1，2，3 )，Ν2 Ο，H2 0，C 02，〇2，n H3 以及N2之供應源係裝置於該膜形成氣體供應區丨〇 1B。這』 氣體係藉由分支導管（branch pipe ) 9b至9i以及導管9a 適當地供應至該膜形成區101A的腔室1，其中分支導⑽至 9f皆連結於該導管9a。流率控制裝置（fi〇w rate control 1 ing means ) 1 la 至1 lh 以及開關裝置（swi tching means ) 10b至10η，l〇P以及lOr係裝置於分支導管9b至9i 中間，以控制該分支導管9 b至9 i的開閉，此外一開關裝置 1 0a亦裝置於導管9a中間以控制該導管9a的開閉。再者， 為了通入N2以噴淨（purge )該分支導管9b至9f以及9h中 的剩餘氣體，開關裝置1 0 s至1 0 X係分別地裝置於該連接於 N2氣體供應源之分支導管9 i，以及其他分支導管9 b至9 f以 及9 h之間’而控制其間的接通與否。在此狀況下，N2氣體 係喷淨該分支導管9b至9 f以及9h，該導管9a以及該腔室1 中的剩餘氣體。
2060-3977-PF;ahddub.p t d 第12頁 498504 五、發明說明（9) 以上所述之薄膜形成設備1 〇 1包括該具有矽氧烷鍵結 (即Si-Ο-Si鍵結）的烷基化合物（HMDS0 )之供應源，該 甲基矽烷類（SiHn(CH3)4_n:n = 0，l,2,3)之供應源，該含氧氣 體供應源，以及該NH3供應源，此外亦具有電漿生成裝置 2，3，7，8，用以電漿化該膜形成氣體。 所以，該含碳量適當並具有低相對介電常數的絕緣膜 便可藉由電漿強化CVD方法形成了。因此，如以下的第三 實施例之描述所顯示，可以形成該阻絕絕緣膜，其具有低 介電常數，且能阻止銅的擴散。 接著，舉例來說，該電漿生成裝置有一使用第一和第 二平行板型電極2, 3而生成電漿的裝置，一藉由Ecr (電子 匕旋加速共振，Electron Cyclotron Resonance)方法而 生成電聚的裝置，一藉由天線（antenna )放射高頻率電 源而生成螺旋狀電漿（helicon piasma)的裝置，等等。 供應高頻率電源以及低頻率電源的電源供應7, 8係分 別地連接於此等電漿生成裝置中的該第一及第二平行板型 3所以，此夠使用此等兩頻率電源以及低頻率電 電裝分別地生成於該第一及第二平行板型電極2，羊3電 具有低ΓΚί形成的絕緣膜是緻密的且含—，所以 體，工發…層絕緣膜所使用的膜形成氣 以及含氧1體'/夕乳烷鍵結的烷基化合物，曱基矽烷類 及3 m以下列出部分具有代表性的例子。 (1 )具有矽氧烷鍵結之烷基化合物：
498504 五、發明說明（10) 六曱基二石夕氧烧（hexamethyldisiloxane ;(HMDS0: (CH3)3Si-0-Si(CH3)3)) 八甲基四石夕氧烧（octamethylcyclotetrasiloxane ; (0MCTS ： 3 Η c 3 Η c CH—silolsi ο ο 3 Η c CH3I10 丨 1CH3 3 Η c 3 Η c 四曱基環四石夕氧烧（tetramethylcyclotetrasiloxane ; (TMCTS ： Η Η
I I CH3 — Si — 0 — Si — CH3
I I 0 0
I I CH3 — Si _ 0 — Si — CH3
I I
Η H
2060-3977-PF;ahddub.ptd 第14頁 498504 五、發明說明（π) (^)該甲基矽烷類（311!11((：113)4__11:11 = 〇，1，2,3) 單曱基烷（monomethylsilane ; (SiH3(CH3))) 二曱基烧（dimethylsilane ; (SiH2(CH3)2)) 三甲基烧（trimethylsilane ; (SiH(CH3)3)) 四曱基烧（tetramethylsilane ; (Si(CH3)4)) (i i i )該含氧氣體 一氧化氮（N20 ) 水（H20 ) 二氧化碳（C02 ) 接著，以下將參考第1圖說明本發明第一實施例中之 半導體裝置以及其製造方法。 第1A圖至第1F圖係一剖面圖，其中顯示本發明第一實 施例中的半導體裝置以及其製造方法。 第1 A圖係一剖面圖，其中顯示該銅線（c 〇 p p e r wiring)形成之後的製程。在第ία圖中，22標示為一下方 絕緣膜，而2 3則標示為一銅線（下端線（1 〇wer w i r i ng ) )。此等組成一基板21。 接著，如第1B圖所顯示，在此製程中，一阻絕絕緣膜 (barrier insulating film ) 24 係經由電漿強化CVD 方法 形成於該銅線2 3。為了形成該阻絕絕緣膜2 4，首先將該基 板21導入該電漿薄膜形成設備1 〇 1的腔室1中，然後夾持於 一基板夾具（substrate ho lder)3。接著，將該基板21 加熱並維持在3 5 0 °C。然後，如第7圖所示，將六曱基二 石夕氧烧（HMDSO)，N20以及CH4分別以50sccm，30sccm，以及
2060-3977-PF;ahddub.p t d 第15頁 498504 五、發明說明（12) 25seem的流率導入該電壓薄膜形成設備101的腔室1，並將 壓力維持於1 T 〇 r r。 接著，以一10 0W，頻率為38 0kHz的電源施加於該下端 電極3。不施加電源於該上端電極2。該上端電極2以及該 下端電極3之間的間隔設定為小於30 mm，小於2 5 mm則更 佳。某些情況下，該上端電極2也可以加熱至大約1 0 0至 2 0 0 °C以防止該反應產物的黏滯。 承上所述，該六甲基二矽氧烷以及N2 0係被電漿化。 以既定時間進行此製程，則由一絕緣板製得該阻絕絕緣膜 24，其厚度約為50nm，並含有Si，0，C，H。根據檢驗， 在施加以電場強度3MV/cm，頻率為1MHz，漏損電流為 1 0_8 A / c m2時，該所形成含有S i，0，C，Η的絕緣膜之相對 介電常數約為3·2。 接著，如第1C圖所顯示，藉由熟知的電漿強化CVD方 法，形成一含石夕絕緣膜（s i 1 i c ο n c ο n t a i n i n g insulating film) 25，其厚度約為500 nm，並具有低介電 常數。為了形成該含矽絕緣膜25，在該製程中維持該基板 21的溫度為350 °C，接著如第7圖所示，將六曱基二石夕氧 院（HMDSO)，N2〇 以及NH3 分別以50sccm，200sccm，以及x seem的流率導入該電漿薄膜形成設備1〇1的腔室1，並將壓 力維持於1 · 7 5 T 〇 r r。該N H3的流率（X s c c m )係以〇至 200seem的範圍變換，以比較及檢驗在NH3流率改變的情況 下，該所形成之含矽絕緣膜25特性的變化。 接著，以一 30 0W，頻率為13· 56MHz的高頻率電源施加
2060-3977-PF;ahddub.ptd 第16頁 498504 五、發明說明（13) 於該上端電極2。不施加電源於該下端電極3。在此情況 下，該上端電極2以及該下端電極3之間的間隔設定為大於 2 0mm，大於2 5mm則更佳。 接著，一 NSG薄膜（不含雜質的氧化矽薄膜）或者一 薄且高密度的含S i OC絕緣膜係形成一保護膜2 9，其作用在 於保護該含石夕絕緣膜2 5防止灰化（a s h i n g )和蚀刻 (e t ch i ng )。該絕緣膜24，2 5，2 9係構成一内層絕緣膜 50 〇 如果未形成該保護膜29，則當一光阻膜 (photoresi st f i lm ) 26進行灰化時，或該形成於含矽絕 緣膜25下方的阻絕絕緣膜24進行蝕刻時，該含矽絕緣膜25 的品質可能會被製程中的氣體改變，則該含矽絕緣膜2 5的 低介電常數之特性將會降級。 接著，如第1D圖所顯示，形成該光阻膜2 6，然後在該 光阻膜26上形成圖案，而在該光阻膜26的導孔形成區 (via-hole forming area )形成一開 π 部分(opening portion ) 26a。接著，使用含有CF4 + CHF3的電漿化混合氣 體，將該保護膜29以及該内層絕緣膜25經由該光阻膜2 6的 開口部分26a進行反應性離子触刻（reactive ion etching ;RIE )而將之蝕去。因此係形成開口部分29a以 及2 5 a，而暴露該阻絕絕緣膜2 4。接著，將該光阻膜2 6進 行灰化。此時，對於該保護膜29與内層絕緣膜25的蝕刻氣 體，以及該光阻膜26的灰化氣體，該阻絕絕緣膜24具有抗 蝕刻性（etching resistance)。因此，該銅線23並未受
2060-3977-PF;ahddub.p t d 第17頁 498504 五、發明說明（14) 到該姓刻氣體太大的影響。此外可kCF4+CHF3中加入αγ+〇2 等，以調節該含有cf4+chf3之混合氣體的濃度。 接著如第1E圖所顯示，使用含有CF4 + CHF3的電漿化混 合氣體，經由該保護膜29的開口部分29a，以及該内層絕 緣膜25的開口部分25a，對該阻絕絕緣膜24進行反應性離 子蝕刻（R I E )而將之蝕去。該反應性離子蝕刻（R丨£ )所 使用的含CFJCHF3之混合氣體，相較於該蝕刻保護膜29以 及含矽絕緣膜2 5所使用的混合氣體，該組成比率係有所改 變的。因此，一開口部分24a係形成於該阻絕絕緣膜24， 而一導孔（via hole ) 27係形成於該内層絕緣膜50，而暴 路其底部的銅線2 3。此時，對於使用於以上阻絕絕緣膜2 4 的餘刻氣體，該銅線2 3具有抗蝕刻性。因此，該銅線2 3並 未受到該蝕刻氣體太大的影響。某些情況下，該銅線的一 表面被氧化，但在該阻絕絕緣膜蝕刻步驟完成之後，此銅 線表面的氧化可藉由暴露於還原氣體而去除，例如暴露於 經NH3或鈍性氣體如氬氣、氮氣等稀釋的氫電漿 (hydrogen plasma ) ° 接著，如第IF圖所顯示，將一傳導膜（c〇nductive film) ’ 例如下方傳導膜（underlying conductive fi 1 m ) 3 0裝置於該導孔2 7，該下方傳導膜3 〇係由一阻絕金 屬膜（barrier metal film)如氮化鈕（TaN)之類以及 一銅膜經由濺鍍法（sputter )組成。然後，將一銅膜 (copper film)28a埋置（buried)於該導孔27内之該下方 傳導膜30。接著，形成一由銅或鋁製成之上端配線（upper
2060-3977-PF;ahddub.p t d 第18頁 498504 五、發明說明（15) wiring)28b，經由該銅膜28a連結於於該下方配線23。 承上所述，該上端配線28b的構造係以完成，該上端 配線28b係經由形成於該内層絕緣膜50之導孔27而連結於 該下方配線2 3。 接下來，將藉由第2圖至第4圖說明該依據以上半導體 裝置製造方法而形成之阻絕絕緣膜的特性之檢驗結果。第 2圖係一圖表’其中顯示該含矽絕緣膜之長成速率 (growth rate )。第3圖係一圖表，其中比較Nh3的流率 變化，顯示該相對介電常數以及該含矽絕緣膜之折射率 (refractive index)的變化。第4圖係一圖表，其中顯示 其中顯示介於該電極和該基板之間之漏損電流（leakage current )的檢驗，其中該電極和該基板之間係夾有該含 矽絕緣膜。 第5圖係一剖面圖，顯示一例子，說明上述檢驗所使 用的結構。此例子的形成說明於下文。如第5圖所顯示， 使用HMDS0，，及Nh3作為膜形成氣體並藉由 ⑽方法，形成一含發絕緣膜33於一 p型石夕基板32 (p= si 1 icon substrate )。蟑人访涊铨捋”认域时… ΥΡ 係敘述如下。 $切麟訓的4膜形成條件 (i )薄膜形成條件 ’ 10 0，200 seem
HMDS0 流率·· 50 sccm N2 0 流率· 3 0 s c c m NH3 流率·· ο，25，50，75 氣壓：1. 75 TQrr
498504 五、發明說明（16) 基板加熱溫度：3 5 0 °G (i i )電漿化條件 高頻率電源（13·56ΜΗζ) pHF: 300 W 低頻率電源（38 0kHz ) PLp: 〇 w 介於該上端電極和該下端電極之間的間隔：大於 20mm，大於25mm更佳 該含矽絕緣膜3 3相對於nh3的流率為0，2 5，5 0，7 5， 100，以及20 0 seem時的膜厚度分別為547.5 nm，50 5.5 nm, 510.8 nm, 458. 7 nm,以及 514.7 nm 〇 此外’導入一汞探針（mercury probe )34與該低介 電常數絕緣膜33的表面接觸。該汞探針34接觸於該低介電 常數絕緣膜33的電極面積係〇.〇 2 30 cm2。 在測量相對介電常數時，係使用c —V測量方法（C-V measuring method )，以1MHz之高頻訊號，疊加 (superpose )於該DC偏壓（DC bias );在測量折射率 時，係使用具有波長為6 338之氦氖雷射（He-Ne laser ) 的橢圓儀（e 11 i p s o m e t e r )。此外，在測量漏損電流時， 將該^夕基板接地並將負電壓施加於該采探針34。 該含矽絕緣膜33之長成速率的測量結果顯示於第2 圖。在第2圖中，縱座標係以一線性級數表示該長成速率 (nm/min);橫座標則以一線性級數表示該ΝΗ3的流率 (seem)。如第2圖所顯示，當ΝΗ3流率為Osccm時，該長 成速率約為640 nm/min，以及，隨著NH3流率的增加，該 長成速度遞減，而當N H3流率為2 0 0 s c c m時，該長成速率約
2060-3977-PF;ahddub.ptd 第 20 頁
為200 nm/inin 〇 ~低’丨電㊉數絕緣膜的相 顯示於第3圖。在第3圖击 |電韦數以及其折射率係 矣+贫ia慰入 第圖中，左侧的縱座標係以一線性級數 β ϋ t ;丨電吊數，右側的縱座標則以一線性級數表干
二全。如第3圖所顯*，當NH3流率為0sccm時，該相 入^ Γ數約為2. 7，而當NH3流率為200sccin時，該相對 約為…以及，隨_流率的增加，該相對介 韦遞增。该折射率也具有相同的傾向，當nh3流率為 〇SCCm時，該折射率約為1· 39，而當NH3流率為20〇sccm 時’該折射率約為1. 4 2。 該低介電常數絕緣膜33的漏損電流之測量結果係顯示 於=4—圖。在第4圖中，縱座標係以一對數級數表示該漏損 電抓欲度（A /cm2 )，而橫座標則以一線性級數表示施加 於該3石夕絕緣膜33的電場強度（electric field strength ) (MV/cm)。以符號1至6分別標示具有不同NH3流
率的例子，其中係以該nh3流率值作為參數。此外，刮號 刖方的數字係代表流率（sccm )，而刮號内的數字則代表 遠薄膜厚度（nm )。在此情況下，該橫座標的負號代表該 水探針3 4係施加以該負電位（n e g a t i v e ρ 〇 t e n t i a 1 )。 如第4圖所顯示，隨著NH3流率的降低，該漏損電流遞 減。在實際使用上，當電場強度為lMV/cm時，最好控制其 漏損電流使低於1〇-1〇 A/cm2。 再者，根據另一檢驗，該常態S i02膜層（norma 1 S i02
2060-3977-PF;ahddub.ptd 第21頁 498504 五、發明說明（18) f i 1 m )的密度約為2 · 2 g / c m3。而根據該第一實施例所形 成的膜層密度則幾乎為1 · 3 g/cm3。這表示該薄膜為多孔 的，且含碳量較少。 承上所述，根據本發明第一實施例，係電漿化該膜形 成氣體，而形成該構成内層絕緣膜5 0之主要膜層的含矽絕 緣膜2 5，其中該膜形成氣體包括具有矽氧烷鍵結的烷基化 合物，N20 (含氧氣體），以及NH3。 因為NH3係包括於該膜形成氣體，相較於該膜形成氣 體不包括NH3的情況，該所形成的薄膜中具有較少的含碳 量。因此也可以穩定地形成一含矽絕緣膜，該相對介電常 數為2 · 7，且變化微小。 以上說明係使用HMDS0作為只包含有矽，〇，c，及Η的 石夕化合物。但是上述其他矽化合物也可能使用，例如，八 甲基％四矽氧烷（0MCTS)，或四曱基環四矽氧烷（TMCTS)。
此外以上說明也使用作為該含氧氣體。但 C 也可能使用。 ，者，本發明的該内層絕緣膜係連接於該銅線。但在 發明也可能連接於鋁線，或其他。 (第一貫施例） 第6A’6B圖係一剖面圖，复中_一 中的本莫鲈壯恶η社制4二/、中顯不本發明第二實施例 甲的牛導體襞置及其製造方法。 第1圖中，本實施例與本發明第一 處，在於本實施例所使用的膜 、 ° ⑻(CH3)4)作為甲基石夕炫類加/成二體’係以四甲基石夕烧 V上迷的矽化合物，，以
498504 五、發明說明（19) ' - 及NH3。此外’其他的不同處在於該低頻率電源係施加於 該在，^板型相對電極外夾持該基板的下端電極3，以及 在於該高頻率AC電源係施加於相對於該下端電極3的上端 電極2。 該藉由電漿強化CVD方法而使用膜形成氣體形成含矽 膜的薄膜形成條件係顯示於下文。該含矽膜具有低介電常 數’並形成該内層絕緣膜的主要膜層。
首先’如第6A圖所顯示，形成該銅線23以及用以覆蓋 此銅線23的阻絕絕緣膜35於該下方絕緣膜22。接著如第7 圖所顯示，將HMDSO，N20，NH3，以及四甲基烷（Si(CH3)4) 導入該電漿薄膜形成設備101的腔室1，然後，藉由電聚強 化CVD方法，將具有低介電常數的該絕緣膜36形成於該阻 絕絕緣膜35，如第6B圖所示。 特別地，如第7圖所顯示，HMDS〇，〜〇，NIj3，以及四 曱基烧（Si(CH3)4)係分別以5〇sccm，200sccra，25sccm， 以及25seem的流率導入該電漿薄膜形成設備1〇1之該腔室 1，並將該腔室1中的壓力維持於丨· 75 T〇rr。接著，以該 300W，頻率為13·56ΜΗζ的高頻率電源施加於該平行版型相 對電極的上端電極2。不施加電源於該相對於上端電極2的 下端電極3。
承上，該膜形成氣體係被電漿化，持續此製程達5 〇 以覆蓋該銅線23，則可形成該厚度為50 0nm的低介電常 絕緣膜36。 歌 根據另一檢驗，在電場強度為！ MV/cm，而其漏損電
498504 五、發明說明（20) · 流為10_1G A/cm2時’該所形成的低介電常數絕緣膜36之相 對絕緣常數為2 · 7。 承上所述，不同於該第一實施例，本發明第二實施例 ^使用的膜形成氣體係以四甲基烷（Si(CH3)4)加入具有矽 氧烷鍵結的烷基化合物，，以及叩3。因而形成該具有 低介電常數的緻後絕緣膜，則該相對介電常數為2 · 7的含 矽絕緣膜25可穩定地形成，並為該内層絕緣膜5〇主要膜 層。 在此第二貫施例中，係使用該四甲基烷（s i ( c &久）作 為曱基矽烷類。但也可擇自單甲基矽烷（SiH3(CH3))，二甲 基矽烷（SiH2(CH3)2)，以及三曱矽基烷（SiH(CH3)3)所成組 群中任何^一者。 本發明雖以具體實施例說明如上，但其並非用以限定 本發明’任何熟習此§己憶者，在不超越本發明之精神範圍 内，當可進行修改與潤飾，然本發明之專利保護範圍，當 以所附之申請專利範圍為準。 $ 承上所述’依據本發明，該構成内層絕緣膜之主要膜 層的絕緣膜係使用膜形成氣體進行電漿強化CVD方法而形' 成’其中該膜形成氣體係將NH3加入該混合氣體，其中包 括具有石夕氧烧鍵結之烧基化合物與曱基石夕燒類（SiH (CH3) 4_n:n = 0，l，2，3)所成組群中之至少一者，以及擇自含氧氣 體\0、Η20以及C02所成組群中任一者。 藉由加入NH3，可精細地控制其中之含氧量，則可形 成一絕緣膜，其中具有適當的含礙量，且能穩定地得到2.
498504
2060-3977-PF;ahddub.ptd 第25頁

Claims (1)

  1. 4^8504 六、申請專利範圍 1 · 一種半 具有低介電常 膜形成氣體而 之烧基化合物 成組群中之至 所成組群中任 2·如申請 法，其中該甲 甲基矽烷（Si 烷（SiH(CH3)3 任一者0 導體骏置的製造方法，用以在一基板形成一 數的絕緣臈，其中該絕緣膜係藉由電漿化一 开》成’該膜形成氣體包括：具有矽氧烷鍵結 與甲基矽烷類（311111((：113)4_11:11=0，1，2,3)所 少一者；一含氧氣體，擇自％〇、H2〇以及c〇2 一者；以及NH3，用以進行反應。 專利範圍第1項所述之半導體裝置的製造方 基矽烷類（3丨1111((：113)4_11:11 = 0，1，2,3)係擇自單 H3(CH3))、二曱基烷（SiH2(CH3)2)、三曱基 )、以及四甲基烷（Si(CH3)4)所成組群中之 3·如申請專利範圍第1項所述之半導體裝置的製造方 法’其中具有矽氧烷鍵結（Si-〇_Si鍵結）之該烷基化合 物係包括六曱基二矽氧烷（HMDSO : (CH3)3Si-〇-Si (CH3)3)、 八甲基環四矽氧烷（〇MCTS ··
    2060-3977-PF;ahddub.ptd 第26頁 498504 六、申請專利範圍 )、以及 四甲基環四矽氧烷（TMCTS : 3 3 Η Η c c I I H 丨si丨 ο Isi丨H I I 0 o 1 I H丨silolsi—H I I H3h3 c c )所成組群中之任一者。 4·如申請專利範圍第1項所述之半導體裝置的製造方 法，其中係以複數平行板電極中夾持該基板者作為一電漿 產生裝置，並且在形成膜層時，以頻率1〇〇kHz至^心之八〇 電源施加於夾持該基板之該電極。 5·如申請專利範圍第4項所述之半導體裝置的製造方 法，其中該等電極之間的間隔係設定為大於2〇mra。 6·如申請專利範圍第丨項所述之半導體裝置的製造方 法’其中係以複數平行板電極中夾持該基板者作為一電漿 產生裝置；並且在形成膜層時，以頻率大於1MHz之…電源 施加至對應於該等電極中夾持該基板者的該電極。 7·如申請專利範圍第6項所述之半導體裝置的製造方 法’其中該等電極之間的間隔係設定為大於2〇mm。
    2060-3977-PF;ahddub.ptd 第27頁 498504 六、申請專利範圍 8甘=申請專利範圍第1項所述之半導體裝置的製 法，其中一銅線係暴露於該基板之一表面，並形 &方 J J 5 :乂覆蓋該銅線，並與該銅線接•，且該絕緣膜：絕 成於该阻絕絕緣膜。 ％膜係形 9·—種半導體裝置，包括一内异 膜具有接觸於一銅線的至少 ：=膜，5亥内層絕緣 絕絕緣臈之一絕緣膜，該内屑 ^ 中該絕緣膜具有一低介電常：巴緣膜係形成於該銅線’其 剎笳囹势Q ^ x ^吊數’且該絕緣膜係透過申請專 利範圍第8項所述之半導體裝 為形成於該内層絕緣膜之外、製&方法而形成’以作 10.如申請專利範圍第9 = ί阻絕絕緣膜的該絕緣膜。 包括-鋼線，形成於該内層：：述之半導體裝置’其中更 f絕緣膜。
    第28頁
TW090110407A 2000-05-24 2001-05-01 Semiconductor device and method of manufacturing the same TW498504B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000153486A JP3532830B2 (ja) 2000-05-24 2000-05-24 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW498504B true TW498504B (en) 2002-08-11

Family

ID=18658734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090110407A TW498504B (en) 2000-05-24 2001-05-01 Semiconductor device and method of manufacturing the same

Country Status (5)

Country Link
US (1) US6673725B2 (zh)
EP (1) EP1158577A3 (zh)
JP (1) JP3532830B2 (zh)
KR (1) KR100376170B1 (zh)
TW (1) TW498504B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212338B2 (en) 2004-09-02 2012-07-03 Ulvac Manufacturing method of semiconductor device and semiconductor device produced therewith
US8288295B2 (en) 2004-09-02 2012-10-16 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device produced therewith

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3545364B2 (ja) * 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP3701626B2 (ja) * 2001-12-06 2005-10-05 キヤノン販売株式会社 半導体装置の製造方法
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
JP5117755B2 (ja) * 2002-05-08 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US7687917B2 (en) 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
KR20040054441A (ko) * 2002-12-18 2004-06-25 한국전자통신연구원 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US7081673B2 (en) 2003-04-17 2006-07-25 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US20050214457A1 (en) * 2004-03-29 2005-09-29 Applied Materials, Inc. Deposition of low dielectric constant films by N2O addition
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
WO2007032261A1 (ja) * 2005-09-13 2007-03-22 Nec Corporation 多孔質絶縁膜の形成方法および半導体装置
KR100897826B1 (ko) * 2007-08-31 2009-05-18 주식회사 동부하이텍 반도체 소자의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040046A (en) * 1990-10-09 1991-08-13 Micron Technology, Inc. Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby
DE69130947T2 (de) 1991-01-08 1999-07-08 Fujitsu Ltd Verfahren zur bildung eines siliciumoxid-filmes
US5470800A (en) 1992-04-03 1995-11-28 Sony Corporation Method for forming an interlayer film
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JPH098032A (ja) 1995-06-20 1997-01-10 Sony Corp 絶縁膜形成方法
US6184158B1 (en) 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
WO1998050945A2 (en) 1997-05-07 1998-11-12 Skamser Daniel J Low density film for low dielectric constant applications
EP0881678A3 (en) 1997-05-28 2000-12-13 Texas Instruments Incorporated Improvements in or relating to porous dielectric structures
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP2001267310A (ja) 2000-03-17 2001-09-28 Tokyo Electron Ltd プラズマ成膜方法及びその装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212338B2 (en) 2004-09-02 2012-07-03 Ulvac Manufacturing method of semiconductor device and semiconductor device produced therewith
US8288295B2 (en) 2004-09-02 2012-10-16 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device produced therewith

Also Published As

Publication number Publication date
EP1158577A2 (en) 2001-11-28
KR100376170B1 (ko) 2003-03-15
EP1158577A3 (en) 2002-12-18
JP2001332550A (ja) 2001-11-30
JP3532830B2 (ja) 2004-05-31
US6673725B2 (en) 2004-01-06
KR20010107568A (ko) 2001-12-07
US20010053614A1 (en) 2001-12-20

Similar Documents

Publication Publication Date Title
TW498504B (en) Semiconductor device and method of manufacturing the same
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
KR100494480B1 (ko) 반도체 장치의 제조 방법
KR101230326B1 (ko) 낮은 ｋ 유전체의 전도성 재료들에 대한 접착 개선
JP3745257B2 (ja) 半導体装置及びその製造方法
JP3600507B2 (ja) 半導体装置及びその製造方法
TW531809B (en) Semiconductor device manufacturing method
US6852651B2 (en) Semiconductor device and method of manufacturing the same
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
KR100546958B1 (ko) 반도체 장치 및 그 제조 방법
JPH11251308A (ja) 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法
JP3934343B2 (ja) 半導体装置及びその製造方法
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
TW531835B (en) Film forming method, semiconductor device and manufacturing method of the same
JP3845061B2 (ja) 半導体装置及びその製造方法
JP3749162B2 (ja) 半導体装置の製造方法
JP2004200713A (ja) 半導体装置及びその製造方法
JP2004072096A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees