JP2006073800A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006073800A
JP2006073800A JP2004255463A JP2004255463A JP2006073800A JP 2006073800 A JP2006073800 A JP 2006073800A JP 2004255463 A JP2004255463 A JP 2004255463A JP 2004255463 A JP2004255463 A JP 2004255463A JP 2006073800 A JP2006073800 A JP 2006073800A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
thin film
dielectric thin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004255463A
Other languages
English (en)
Other versions
JP4903374B2 (ja
JP2006073800A5 (ja
Inventor
Yoshiaki Oku
良彰 奥
Yoshitoshi Fujii
宜年 藤井
Kazuo Takamura
一夫 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Mitsui Chemicals Inc
Ulvac Inc
Original Assignee
Rohm Co Ltd
Mitsui Chemicals Inc
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004255463A priority Critical patent/JP4903374B2/ja
Application filed by Rohm Co Ltd, Mitsui Chemicals Inc, Ulvac Inc filed Critical Rohm Co Ltd
Priority to PCT/JP2005/016031 priority patent/WO2006025501A1/ja
Priority to CN200580029618XA priority patent/CN101015050B/zh
Priority to KR1020077005103A priority patent/KR100971566B1/ko
Priority to US11/661,706 priority patent/US7727907B2/en
Priority to TW094130049A priority patent/TWI359443B/zh
Publication of JP2006073800A publication Critical patent/JP2006073800A/ja
Publication of JP2006073800A5 publication Critical patent/JP2006073800A5/ja
Priority to US12/760,041 priority patent/US8212338B2/en
Application granted granted Critical
Publication of JP4903374B2 publication Critical patent/JP4903374B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 十分に誘電率が低くかつ機械的強度の高い（層間絶縁膜を備えた）半導体装置を提供する。
【解決手段】 所望の素子領域の形成された半導体基板表面に、Ｓｉ−Ｏ結合を主成分とする骨格の周りに多数の空孔が配置された誘電体薄膜を成膜する工程と、前記誘電体薄膜表面に、マスクを介してパターニングする工程と、パターニングのなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程とを含む。
【選択図】 図１

Description

本発明は半導体装置の製造方法に係り、特に誘電体薄膜におけるプロセスダメージのリカバリー技術に関する。
半導体装置の高速化・低消費電力化には、層間絶縁膜の低誘電率化が重要な課題である。そして低誘電率化を目的として種々の工夫がなされており、本発明者らは、空孔が規則的に配列された誘電体薄膜を提案している（特許文献１参照）。
また、誘電体薄膜の改質方法として、Ｓｉ−Ｏ結合からなる誘電体薄膜に、有機ケイ素化合物を接触させ、金属触媒を用いることなく熱処理することにより疎水性と機械強度の向上を図る方法も提案されている（特許文献２）。
しかしながらこのような誘電体薄膜は、空孔率が高く、低誘電率化をはかることができるものの、実際の半導体装置に用いる場合、種々の処理プロセスを経ることになる。このため、空孔率が高く低誘電率の誘電体薄膜を形成することができたとしても、空孔率が高いために、パターニング工程をはじめ、後続の各プロセスにおいて、空孔内にエッチング残渣等が付着して、比誘電率の上昇を招いたり、機械的強度の低下を招いたりすることが多々あった。
例えば、半導体基板表面に配線構造を形成する技術の一例として、ダマシンプロセスと呼ばれる技術がある。
このダマシンプロセスの一例について説明する。
まず、図２７（ａ）に示すように、素子領域の形成されたシリコン基板１０１の表面に図２７（ｂ）に示すようにエッチングストッパ１０２として膜厚５０ｎｍ程度の窒化シリコン（ＳｉＮ）膜を形成し、この上層に図２７（ｃ）に示すように、低誘電率の誘電体薄膜１０３としてポーラスシリカ膜を形成する。
成膜に際しては、まず界面活性剤として陽イオン型のセチルトリメチルアンモニウムブロマイド（ＣＴＡＢ：Ｃ１６Ｈ３３Ｎ＋（ＣＨ３）３Ｂｒ−）と、シリカ誘導体としてテトラエトキシシラン（ＴＥＯＳ：Tetraethoxy Silane）と、酸触媒としての塩酸（HCl）とを、H2O/アルコール混合溶媒に溶解して形成した前駆体（プレカーサー）溶液を第１の配線層（図示せず）の形成された基板を浸せきし、３０から１５０℃で１時間乃至１２０時間保持することによりシリカ誘導体を加水分解重縮合反応で重合させて（予備架橋工程）、界面活性剤の周期的な自己凝集体を形成する。そして基板を引き上げ、水洗、乾燥を行った後、４００℃の大気中または窒素雰囲気中で３時間加熱・焼成し、鋳型の界面活性剤を完全に熱分解除去して純粋なメゾポーラスシリカ薄膜を形成する。
このようにして、得られた誘電体薄膜１０３をパターニングし、コンタクト孔を形成するわけであるが、図２８（ｄ）に示すように反射防止層１０４として有機樹脂膜を形成した後、フォトレジストＲ１を塗布する。
そして、図２８（ｅ）に示すようにフォトリソグラフィによりパターン露光、現像工程を経てレジストパターンＲ１を形成する。
この後図２９（ｆ）に示すように、レジストパターンＲ１をマスクとして誘電体薄膜１０３をエッチングし、配線溝を形成する。
そして後図２９（ｇ）に示すように、レジストパターンＲ１および反射防止膜１０４をアッシングにより除去する。
続いて図３０（ｈ）に示すように、エッチング加工による配線溝側壁のＣＦ系堆積膜を除去するとともに、ダメージを除去すべく有機溶媒を用いた洗浄が実施され、表面の清浄化がなされる。
そして清浄化された表面にＰＶＤ（Physical Vapor Deposition）、ＣＶＤ（Chemical Vapor Deposition）あるいはＡＬＤ（Atomic Layer Deposition）法などにより拡散防止バリア膜１０５としての窒化タンタル（ＴａＮ）や、ＴａＮ／Ｔａ積層膜やＴａ膜やＷＮ膜など、銅めっき用のシード膜１０６としての銅薄膜を形成する（図３０（ｉ））。
この後図３１（ｉ）に示すように、電解めっき法によりＣｕシード膜上に配線層１０７としての銅めっき層を形成する。
そして最後に、図３１（ｊ）に示すように、ＣＭＰにより表面の平坦化を行い、余分な銅めっき層およびシード膜１０５を研磨除去し、配線溝内への配線層の形成を行い、最後にキャップ膜としてのＳｉＮ膜を形成する。
なおここでシード膜１０５の形成に先立ちバリア層を形成している場合には、銅めっき層およびシード膜１０５を研磨除去した領域のバリア層も除去する。
このようにして平坦な表面をもつ配線構造を得ることができる。
しかしながら、実際には、設計値どおりの誘電率を得ることはできず、リーク電流が発生したり、また機械的強度が低下してＣＭＰによる十分な平坦化ができなくなったりすることがあった。
種々の実験結果から、本発明者らは以下のことを発見した。
すなわち、このようなメゾポーラス薄膜が、成膜直後に機械的強度が十分に高く低誘電率の誘電体薄膜として有効な特性をもつように形成することができたとしても、実際の半導体デバイスの製造に際しては、誘電体薄膜のエッチング工程においても、レジストの除去工程においても誘電体薄膜はエッチングガスをはじめとする反応性雰囲気に曝されることになる。
このため、せっかく形成した空孔率の高いポーラス薄膜の空孔率が低下したり、表面に水分などが付着し易いことから、半導体装置の層間絶縁膜として十分な特性を得ることができないものと考えられる。
このように、誘電体薄膜１０３のエッチング工程（図２２（ｆ））におけるダメージ、レジストパターンの剥離工程（アッシング工程図２２（ｇ））におけるダメージにより、誘電体薄膜は劣化し、本来の特性を発揮することができなかった。
また、エッチング残渣除去のための有機洗浄（図２３（ｈ））におけるダメージ、さらにはＣＭＰ工程後のダメージ（図２４（ｋ））など、誘電体薄膜は成膜後の種々のプロセスにおいてダメージを受けることが多く、機械的強度の低下、剥離、ひいてはリーク電流の発生などの問題があった。
このようにメゾポーラス薄膜は空孔率が高く、低誘電率をもつ反面、空孔内に水などの浸入が生じ易く、また気相からの汚染も生じ易く、実際に半導体デバイスの製造に層間絶縁膜として用いる場合には、誘電率や強度において設計どおりの値を得るのは極めて困難であった。
特開２００３−１７４８２号公報 特開２００４−２１０５７９号公報
このように従来の半導体製造プロセスでは、十分に層間絶縁膜の誘電率を下げることができず、また、機械的強度も充分でないという問題があった。
また、半導体装置の微細化に伴い前述したようなダマシン構造のみならず表面の平坦化は進む一方であり、層間絶縁膜等の絶縁膜のＣＭＰ耐性はもはや必須の要件となっていることが多い。ＣＭＰ耐性を十分に発揮させるためには、所望の弾性率と硬度とを具有する必要があった。
本発明は前記実情に鑑みてなされたもので、十分に誘電率が低くかつ機械的強度の高い（層間絶縁膜を備えた）半導体装置を提供することを目的とする。
そこで本発明の半導体装置の製造方法では、所望の素子領域の形成された半導体基板表面に、Ｓｉ−Ｏ結合を主成分とする骨格の周りに多数の空孔が配置された誘電体薄膜を成膜する工程と、前記誘電体薄膜表面に、マスクを介してパターニングする工程と、パターニングのなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程とを含む。
かかる方法によれば、Ｓｉ−Ｏ結合を主成分とする骨格の周りに多数の空孔が配置された誘電体薄膜で絶縁膜を構成できることから、空気の誘電率は低いため誘電率を大幅に低下せしめることができ、さらにこの空孔に起因して生じるプロセスダメージに対しては、ＴＭＣＴＳ、ＨＭＤＳ、ＴＭＣＳ分子のうちの少なくとも１種を含むガスを接触させることにより、プロセスダメージを受けた場合にも良好な回復状態（リカバリー）を得ることで、成膜直後の絶縁膜の極限的な低誘電率を維持することが可能となり、機械的強度が高く、信頼性の高い絶縁膜を得ることが可能となる。
また、レジストアッシングなどの工程でダメージを受けた場合にも回復可能であるため、ハードマスクを用いることなくレジストマスクを用いてパターニング可能であることから低コスト化、およびパターン精度の向上をはかることができる。
ここでダメージを受けるとは、Si-CH3結合→Si-OH結合、Si-H結合→Si-OH結合、Si-O-Si結合→2Si-OH結合のように結合が変化する、あるいは、一旦、ラジカルが形成されてからSi-OH結合に変化する事、あるいは、配線形成プロセスによりH2Oが吸着するサイトを新たに形成する事を指す。
これにより、電気特性や経時安定性等が劣化するものと考えられる。
そこで、この回復のための処理工程すなわちリカバリー処理工程は、処理工程で用いたチャンバー内でガスを置換することにより容易に実現できるため、作業性も良好である。
すなわち、ダメージを受けて形成されたSi-OH結合がリカバリープロセスによりSi-CH3結合 or Si-O-Si結合 あるいはSi-H結合のように結合が変化する事を指す。また、Si-H結合 あるいはSi-OH結合を介して新たにSi-CH3結合やSi-O-Si結合が付与されることによっても、電気特性や経時安定性を改善することができる。
ここで適用可能な誘電体薄膜としては、ポーラスシリカ膜、ゼオライト膜、HSQ膜、MSQ膜、等であり、成膜方法としても、塗布・焼成法に限らず、CVD法などの気相成長法を用いてもよい。例えばSiOC、SiOCH、SiCN、SiCO膜もまた必要に応じて、TMCTSやHMDSやTMCS等のシリカ誘導体にて疎水化した膜である。
ここでリカバリー処理に用いるシリカ誘導体は単独で用いてもよいしまた、連続、同時、交互など複数種のシリカ誘導体の組合せも適用可能である。
また、TMCTSを用いたリカバリー処理により、疎水性及び電気特性だけでなく、機械強度、界面密着性も向上する。
さらにリカバリー処理は高濃度特に超臨界TMCTSリカバリー処理であるのが望ましい。これはHMDS、TMCS等のシリカ誘導体の場合も同様である。
さらに、TMCTSリカバリー処理は配線形成プロセス時の保護にも適用可能である。
加えてこのリカバリー処理方法は、熱アニール以外に、プラズマCVD処理であってもよい。また光照射を付加することにより、より反応性が向上し、リカバリー効果が高められる。
また低温下での形成が可能であるため、集積回路の層間絶縁膜として用いる場合にも下地に影響を与えることなく信頼性の高い絶縁膜を形成することが可能となる。500℃以上の加熱工程を得ることなく形成することができるため、アルミニウム配線を用いる場合にも適用可能である。
また、この誘電体薄膜は前駆体溶液の供給および焼成によって形成することができるため、微細な領域にも高精度のパターン形成を行うことが可能であるため、信頼性の向上を図ることが可能となる。
さらにまた、前駆体溶液の濃度を調整することにより空孔度は適宜変更可能であり、極めて作業性よく所望の誘電率の絶縁体薄膜を形成することが可能となる。
従って、低容量絶縁膜を容易に形成することができ、寄生容量の低減をはかり、半導体装置の高速化を図ることが可能となる。
ここでＴＭＣＴＳ（１、３、５、７−テトラメチルシクロテトラシロキサン（（ＳｉＨ（ＣＨ3））4Ｏ4））の分子式は、次式に示すごとくである。
Figure 2006073800
またＨＭＤＳ（ヘキサメチルシラザン（（ＣＨ3）3ＳｉＮHＳｉ（ＣＨ3）3））の分子式は、次式に示すごとくである。
Figure 2006073800
そしてＴＭＣＳ（トリメチルクロロシラン（（ＣＨ3）3ＳｉＣｌ）の分子式は、次式に示すごとくである。
Figure 2006073800
また、本発明の半導体装置の製造方法では、前記パターニングする工程が、前記成膜工程で得られた前記誘電体薄膜表面にレジストマスクを形成する工程と、前記レジストマスクを介して前記誘電体薄膜をエッチングする工程とを含む。
この方法によれば、レジストアッシングなどのダメージを生起する工程を含みつつも、リカバリー処理を行なうようにしているため、ハードマスクを形成することなくレジストマスクでパターニングすることができ、パターンの転写精度が高く高精度のパターン形成が可能である上、工数が少なく製造が容易である。
また、本発明の半導体装置の製造方法では、前記パターニングする工程が、前記成膜工程で得られた前記誘電体薄膜表面にハードマスクを形成する工程と、前記ハードマスクを介して前記誘電体薄膜をエッチングする工程とを含み、前記誘電体薄膜をエッチングする工程に先立ち、ハードマスクのパターニング用のレジストを剥離除去する工程を含むものを含む。
この方法によれば、工数が増大するものの、誘電体薄膜に直接レジストが接触するのを防止し、アッシングによる誘電体薄膜の劣化を防止することができる。
また、本発明の半導体装置の製造方法では、前記剥離除去する工程の後、前記誘電体薄膜をエッチングする工程に先立ち、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含む。
また、本発明の半導体装置の製造方法では、前記エッチングする工程の後、前記ハードマスクの除去された前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含む。
なお、前記ハードマスクはそのままデバイスの絶縁膜として用いるようにしてもよいが、除去してもよい。除去する場合には除去後にもハードマスクの除去された誘電体薄膜表面に上記ガスを接触させるようにすればよりリカバリー性が向上する。
また、本発明の半導体装置の製造方法では、前記ハードマスクは２層膜であり、下層側のハードマスクを残した状態でレジストをアッシングし、上層側のハードマスクをマスクとして用いて下層側のハードマスクをエッチングする工程を含む。
この方法によれば、工数が増大するものの、誘電体薄膜に直接レジストが接触するのを確実に防止し、アッシングによる誘電体薄膜の劣化を防止することができる。またこのハードマスクを誘電体薄膜で構成することにより、除去することなくそのまま絶縁膜として用いることも可能である。
また、本発明の半導体装置の製造方法では、前記パターニングする工程が、配線形成用の溝を形成する工程であり、前記溝内に導電体層を形成する工程を含み、前記導電体層を形成する工程に先立ち、前記配線形成用の溝の形成された前記誘電体薄膜表面を洗浄する工程と、前記洗浄のなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含む。
上記洗浄工程はＣＦ4などのエッチング残渣を除去するのが目的であり有機洗浄のほかプラズマを用いたドライプロセスによる洗浄も適用可能である。
また、本発明の半導体装置の製造方法では、前記導電体層を形成する工程は、前記配線形成用の溝にめっき用のシード層を形成する工程と、前記シード層上に電解めっきを行いめっき層を形成する工程と、ＣＭＰ工程により、前記誘電体膜上のめっき層およびシード層を除去する工程とを含む。
この方法によれば信頼性の高いダマシン配線構造が形成可能である。なおシード層の形成に先立ち拡散バリア層を形成するようにしてもよい。この方法は銅めっき層を用いる場合により有効である。
また、本発明の半導体装置の製造方法では、前記除去する工程の後、前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含む。
また、本発明の半導体装置の製造方法では、前記パターニングする工程は、コンタクト形成用のスルーホールを形成する工程であり、前記スルーホール内に導電体層を形成する工程を含み、前記導電体層を形成する工程に先立ち、前記スルーホールの形成された前記誘電体薄膜表面を有機洗浄する工程と、前記有機洗浄のなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含む。
また、本発明の半導体装置の製造方法では、前記マスクの形成に先立ち、前記成膜された前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含む。
また、本発明の半導体装置の製造方法では、前記誘電体薄膜を成膜する工程が、シリカ誘導体と界面活性剤を含み、所望の空孔が形成されるような組成比をもつように前駆体溶液を生成する工程と、前記前駆体溶液を昇温し、架橋反応を開始する予備架橋工程と、前記予備架橋工程で架橋反応の開始された前記前駆体溶液を前記半導体基板表面に供給する工程と、前記前駆体溶液が接触せしめられた前記半導体基板を焼成し、前記界面活性剤を分解除去する工程とを含む。
また、本発明の半導体装置の製造方法では、シリカ誘導体と界面活性剤を含み、所望の空孔が形成されるような組成比をもつように前駆体溶液を生成する工程と、前記前駆体溶液を前記半導体基板表面に供給する工程と、前記前駆体溶液が接触せしめられた前記半導体基板を加熱し、架橋反応を開始する予備架橋工程と、前記半導体基板を焼成し、前記界面活性剤を分解除去する工程とを含む。
また、本発明の半導体装置の製造方法では、前記供給する工程が、前記半導体基板を前駆体溶液に浸せきする工程であるものを含む。
また、本発明の半導体装置の製造方法では、前記供給する工程が、前記半導体基板を前記前駆体溶液に浸せきし、所望の速度で引き上げる工程を含むものを含む。
また、本発明の半導体装置の製造方法では、前記供給する工程が、前記前駆体溶液を前記半導体基板上に塗布する工程であるものを含む。
また、本発明の半導体装置の製造方法では、前記供給する工程は、前記前駆体溶液を前記半導体基板上に滴下し、前記基板を回転させる回転塗布工程であるものを含む。
また、本発明の半導体装置の製造方法では、前駆体溶液は、空孔が周期的に配列されるように調製されるものを含む。また、非周期的に空孔が配列されるようにしてもよい。
本発明の方法によれば、リカバリー処理により高品質の絶縁膜を提供することができる。
本発明に係る半導体装置の製造方法の一実施形態を図面を参照しつつ詳細に説明する。
（実施の形態１）
本発明の実施の形態１として、この誘電体薄膜を半導体装置の層間絶縁膜として用いたシングルダマシン配線構造の製造方法について説明する。
この方法は、図１にフローチャート、図２（ａ）乃至図６（ｉ）に製造工程図を示すように、シングルダマシン配線構造の層間絶縁膜をメゾポーラスシリカ薄膜からなる誘電体薄膜で形成し、プロセスごとにプロセスダメージを回復するためにＴＭＣＴＳ分子に接触させるリカバリー処理工程（ステップＴ１０６、Ｔ１０８、T１１０、Ｔ１１４）を含むことを特徴とする。
プロセスとしては上述した従来のプロセスにおいてプロセスごとにプロセスダメージを回復するためのリカバリー処理工程を付加した点が異なるのみで他は上記図２７乃至図３１に示したシングルダマシン配線構造の製造プロセスと同様である。
図７はここで用いるリカバリープロセスのタイムチャートであり、窒素Ｎ２を供給しながら15分間で室温から４００℃まで昇温し、次いで４００℃で窒素を流しながら３０分維持した後、窒素の供給を停止して真空吸引を行い０．４Ｐａ以下にして２０分維持した後、ＴＭＣＴＳ／Ｎ２の混合ガスを供給する。最初３０分間は０．７ｇ／ｍｉｎ、後の６０分間は１．４ｇ／ｍｉｎで供給する。このとき圧力は２４ｋＰａとした。
ここで最初の窒素ガスの供給工程で、チャンバー内の残留ガスを窒素置換し、この後真空にしてＴＭＣＴＳ／Ｎ２の混合ガスを供給し、ＴＭＣＴＳ／Ｎ２の混合ガスを流しながら、リカバリー処理を行なう。
以下、図１のフローチャート、図２（ａ）乃至図６（ｉ）を参照しつつ実際のシングルダマシン配線構造の形成工程について説明する。
まず、図２（ａ）に示すように、素子領域の形成されたシリコン基板１０１の表面に図２０（ｂ）に示すようにエッチングストッパ１０２として膜厚５０ｎｍ程度の窒化シリコン（ＳｉＮ）膜を形成し、この上層に図２（ｃ）に示すように、低誘電率の誘電体薄膜１０３としてポーラスシリカ膜を形成する（図１：Ｓ１０１、Ｓ１０２）。
成膜に際しては、従来と同様に界面活性剤として陽イオン型のセチルトリメチルアンモニウムブロマイド（ＣＴＡＢ：Ｃ16Ｈ33Ｎ+（ＣＨ3）3Ｂｒ-）と、シリカ誘導体としてテトラエトキシシラン（ＴEＯＳ：Tetraethoxy Silane）と、酸触媒としての塩酸（HCl）とを、H2O/アルコール混合溶媒に溶解して形成した前駆体（プレカーサー）溶液を配線層（図示せず）の形成された基板を浸せきし、３０から１５０℃で１時間乃至１２０時間保持することによりシリカ誘導体を加水分解重縮合反応で重合させて（予備架橋工程）、界面活性剤の周期的な自己凝集体を形成する。そして基板を引き上げ、水洗、乾燥を行った後、４００℃の大気中（窒素：酸素＝４：１）で３時間加熱・焼成し、鋳型の界面活性剤を完全に熱分解除去して誘電体薄膜１０３として純粋なメゾポーラスシリカ薄膜を形成する。
この時点で、上記図７で説明したＴＭＣＴＳ処理を行い、膜の耐性を高める（図１：Ｓ１０３）
このようにして、得られた誘電体薄膜１０３をパターニングし、コンタクト孔を形成するわけであるが、図３（ｄ）に示すように反射防止層１０４として有機樹脂膜を形成した後、フォトレジストＲ１を塗布する。
そして、図３（ｅ）に示すようにフォトリソグラフィによりパターン露光、現像工程を経てレジストパターンＲ１を形成する（図１：Ｓ１０４）。
この後、レジストパターンＲ１をマスクとして誘電体薄膜１０３をエッチングし、配線溝Ｔを形成する（図１：Ｓ１０５）。
そして、図７に示した処理工程を実施し、誘電体薄膜のエッチングによるダメージを含む表面にＴＭＣＴＳ分子を含む処理ガスを供給することにより、リカバリー処理を行ない、溝側壁のリカバリーを行なう（図４（ｆ）図１：Ｔ１０６）。
そして、レジストパターンＲ１をアッシングにより除去するとともに反射防止膜１０４をエッチングにより除去する（図１：Ｓ１０７）。
再度、図７に示した処理工程を実施し、レジストパターンＲ１のアッシングによるダメージを含む表面にＴＭＣＴＳ分子を含む処理ガスを供給することにより、リカバリー処理を行なう（図４（ｇ）、図１：Ｔ１０８）。
続いて、エッチング加工による配線溝側壁のＣＦ系堆積膜を除去するとともに、ダメージを除去すべく有機溶媒を用いた洗浄が実施され、表面の清浄化がなされる（図１：Ｓ１０９）。
そしてさらに、図７に示した処理工程を実施し、有機溶媒による洗浄に起因するダメージを含む表面にＴＭＣＴＳ分子を含む処理ガスを供給することにより、リカバリー処理を行なう（５（ｈ）、図１：Ｔ１１０）。
そして清浄化された表面にＰＶＤあるいはＣＶＤ法などにより拡散防止バリア膜１０５としての窒化タンタル（ＴａＮ）、銅めっき用のシード膜１０６としての銅薄膜を形成する（図５（ｉ））（図１：Ｓ１１１）。
この後図６（ｊ）に示すように、電解めっき法によりＣｕシード膜上に配線層１０７としての銅めっき層を形成する（図１：Ｓ１１２）。
そして最後に、ＣＭＰにより表面の平坦化を行い、余分な銅めっき層およびシード膜１０５を研磨除去する（図１：Ｓ１１３）。
そしてさらに、図７に示した処理工程を実施し、ＣＭＰに起因するダメージを含む表面にＴＭＣＴＳ分子を含む処理ガスを供給することにより、リカバリー処理を行なう（図６（ｋ）、図１：Ｔ１１４）。
最後に、配線溝内への配線層の形成を行い、図６（ｌ）に示すように、最後にキャップ膜としてのＳｉＮ膜を形成し、特性評価を行なう（図１：Ｓ１１５）。
このようにしてほぼ設計値どおりの誘電率を得ることができ、寄生容量も十分に小さく、リーク電流もなく、信頼性が高く、平坦な表面をもつ配線構造を得ることができる。
また、リカバリー処理により各プロセスによるダメージを回復することにより、ハードマスクを用いることなく直接レジストパターンをマスクとしてパターニングすることによっても十分な特性を維持することができる。従って、より高度のパターン精度を得ることができる。
また、十分に機械的強度の高い誘電体薄膜を得ることができるため、ＣＭＰにより十分な平坦化が可能となる。
次にこのリカバリー処理の効果を検証するための実験を行なった結果を示す。
図８は、各処理工程を示す、符号と処理の対応表である。
まず各処理工程後の膜厚変化について測定した結果を説明する。
（膜厚の変化について）
図９に示すようにＲｅｆとして成膜直後にＴＭＣＴＳ処理を行なった図２（ｃ）の工程後の誘電体薄膜１０３の膜厚の平均値は３２７ｎｍであった。
アッシング工程は図８にＡ１で示すようにＣＦ4／Ｏ2アッシング処理後、Ｏ2アッシングを行なう工程、Ａ２で示すようにＣＦ4／Ｏ2アッシングを行なう工程、Ａ３で示すようにＯ2アッシングを行なう工程の３種類について行なった。そして各アッシング工程後に、図７に示したようなＴＭＣＴＳ分子を用いたリカバリー処理（Ｔ）を行なった結果を、Ａ１＋Ｔ、Ａ２＋Ｔ、Ａ３＋Ｔで示した。
その結果、ＣＦ4／Ｏ2アッシング（Ａ１、Ａ２）によって膜厚が１０％程度低下しているものの、Ａ１＋Ｔ、Ａ２＋Ｔで示すリカバリー処理後のものは若干ではあるが膜厚が減少していることがわかる。
またＯ2アッシング（Ａ３）では膜厚に関してはほとんどダメージはなく変化はないがＡ３＋Ｔで示すリカバリー処理後のものは若干ではあるが膜厚が減少していることがわかる。
さらにまた、有機洗浄処理（ＷＣ）による膜厚の影響についても測定した。
その結果、有機洗浄処理によって膜厚の変化はほとんどないが、ＷＣ＋Ｔで示すリカバリー処理後のものについては、膜厚がわずかに減少していることがわかる。
さらにＡｒ／Ｃ5Ｆ8／Ｏ2を用いたＣＭＰ工程における処理後の状態をＨＥで示しているが、膜厚は減少しており、ＨＥ＋Ｔで示すリカバリー処理後のものについても膜厚はわずかに減少していることがわかる。
（屈折率の変化について）
次に屈折率について測定した結果を図１０に示す。
図１０に示すようにＲｅｆとして成膜直後にＴＭＣＴＳ処理を行なった図２（ｃ）の工程後の誘電体薄膜１０３の屈折率は１．２０２であった。
アッシング工程は同様に、図８にＡ１で示すようにＣＦ4／Ｏ2アッシング処理後、Ｏ2アッシングを行なう工程、Ａ２で示すようにＣＦ4／Ｏ2アッシングを行なう工程、Ａ３で示すようにＯ2アッシングを行なう工程の３種類について行なった。そして各アッシング工程後に、図７に示したようなＴＭＣＴＳ分子を用いたリカバリー処理（Ｔ）を行なった結果を、Ａ１＋Ｔ、Ａ２＋Ｔ、Ａ３＋Ｔで示した。
その結果、ＣＦ4／Ｏ2アッシング（Ａ１、Ａ２）によって屈折率は減少しているが、Ａ１＋Ｔ、Ａ２＋Ｔで示すリカバリー処理後のものは屈折率は増大しており、ＴＭＣＴＳの取り込みにより膜密度が増大していることがわかる。
またＯ2アッシング（Ａ３）では膜厚に関しては屈折率が増大しており、これは疎水性の劣化に起因するものと考えられる。そしてＡ３＋Ｔで示すリカバリー処理後のものはさらに屈折率が増大している。
さらにまた、有機洗浄処理（ＷＣ）による屈折率の影響についても測定した。
その結果、有機洗浄処理によって屈折率の変化はほとんどなく、ＷＣ＋Ｔで示すリカバリー処理後のものについてもほとんど変化はない。
さらにＡｒ／Ｃ5Ｆ8／Ｏ2を用いたハーフエッチング工程における処理後の状態をＨＥで示しているが、屈折率の変化はほとんどなく、ＨＥ＋Ｔで示すリカバリー処理後のものについても屈折率の変化はほとんどない。
（比誘電率（ｋ値）の変化について）
次に比誘電率について測定した結果を図１１に示す。
図１１に示すようにＲｅｆとして成膜直後にＴＭＣＴＳ処理を行なった図２（ｃ）の工程後の誘電体薄膜１０３の比誘電率は、空気中で２．３５、窒素雰囲気中では２．１９であった。図１１中左側は空気中、右側は窒素雰囲気中での測定値を示す。
アッシング工程は同様に、図８にＡ１で示すようにＣＦ4／Ｏ2アッシング処理後、Ｏ2アッシングを行なう工程、Ａ２で示すようにＣＦ4／Ｏ2アッシングを行なう工程、Ａ３で示すようにＯ2アッシングを行なう工程の３種類について行なった。そして各アッシング工程後に、図７に示したようなＴＭＣＴＳ分子を用いたリカバリー処理（Ｔ）を行なった結果を、Ａ１＋Ｔ、Ａ２＋Ｔ、Ａ３＋Ｔで示した。
各プロセスにおいてｋ値は劣化しており、リカバリー処理により大幅に回復し、有機洗浄とハーフエッチングではリカバリー処理により初期値以下に回復している。
すなわち、図１２に比誘電率の変化率を示すように、各アッシング工程（Ａ１、Ａ２、Ａ３）によって比誘電率は９〜２８％増大しており、有機洗浄（ＷＣ）では９％増大、ＨＥでは４％増大しているが、Ａ１＋Ｔ、Ａ２＋Ｔ、Ａ３＋Ｔで示すリカバリー処理後のものは比誘電率は２３〜６８％回復していることがわかる。
（面内分布）
次に、比誘電率の面内分布について測定した結果を図１３（ａ）および（ｂ）に示す。
図１３（ａ）は各処理後、図１３（ｂ）はリカバリー処理後の比誘電率（ｋ値）を示し、横軸は中心からの距離（ｎｍ）を示す。
各プロセス後のｋ値劣化に顕著な軸方向依存性（面内分布）はみられずＯ2アッシングを含むアッシング処理Ａ１、Ａ３ではウェハエッジ部で劣化が小さいことがわかる。
（リーク電流）
次に、この誘電体薄膜のリーク電流を測定した結果を図１４（ａ）および（ｂ）に示す。
図１４（ａ）は各処理後、図１４（ｂ）はリカバリー処理後のリーク電流を示し、横軸は電場の大きさ（ＭＶ／ｃｍ）を示す。
有機洗浄（ＷＣ）では、リーク電流はほとんど変わらず、劣化はみられないものの、アッシング工程（Ａ１、Ａ２、Ａ３）とＨE工程でリーク電流は増大する。これに対しリカバリー処理（Ｔ）を行なった結果、Ａ１＋Ｔ、Ａ２＋Ｔ、Ａ３＋Ｔ、ＨＥ＋Ｔで示すように、大幅に回復していることがわかる。
（弾性率、硬度）
次に、この誘電体薄膜の弾性率および硬度を測定した結果を図１５（ａ）および（ｂ）に示す。
図１５（ａ）および図１５（ｂ）は各処理後およびリカバリー処理後の弾性率（Ｅ値）および硬度（Ｈ値）の変化率を測定した結果を示す。図１５（ｃ）は各測定データを示す。
（硬度、弾性率と比誘電率との関係）
次に、硬度、弾性率と比誘電率との関係を示すために、この誘電体薄膜の硬度および弾性率と比誘電率との関係を測定した結果を図１６（ａ）および（ｂ）に示す。
図１６（ｂ）において成膜直後の誘電体薄膜の弾性率とｋ値に対応するＥｗ＝１７．５ＧＰａの直線よりもｋ値が小さいものすなわち、左側にあるものが改善された膜であるが、この図から明らかなように、リカバリー処理後のものは全て左側に存在し、良好な特性を発揮していることがわかる。
（実施の形態２）
前記実施の形態１ではレジストパターンをマスクとして層間絶縁膜に溝を形成する工程を含む半導体装置の製造工程について説明したが、本実施の形態では、２層構造のハードマスクを用いた溝の形成について説明する。本実施の形態でも同様にシングルダマシン配線構造の製造方法について説明する。
この方法は、図１７（ａ）乃至図２１（ｎ）に製造工程図を示すように、ハードマスクとして酸化シリコン膜２０１と窒化シリコン膜２０２の２層構造マスクを用いた点が異なるのみで他は前記実施の形態１で説明したものと同様であり、シングルダマシン配線構造の層間絶縁膜をメゾポーラスシリカ薄膜からなる誘電体薄膜で形成し、プロセスごとにプロセスダメージを回復するためにＴＭＣＴＳ分子に接触させるリカバリー処理工程を含むことを特徴とする。
本実施の形態では、２層構造のハードマスクを用いているため、誘電体薄膜が露呈してダメージを受ける工程は誘電体薄膜自体のエッチング工程（図２０（ｉ））と、エッチング後の有機洗浄工程（図２０（ｊ））とであり、この２工程の後にリカバリー処理工程を実行するようにしたことを特徴とする。またリカバリープロセスについては図７に示したタイムチャートに従って、実行するものとする。
以下、図１７（ａ）乃至図２１（ｎ）を参照しつつ２層構造のハードマスクを用いたシングルダマシン配線構造の形成工程について説明する。
まず、図１７（ａ）乃至（ｃ）に示すように、前記実施の形態１と同様、素子領域の形成されたシリコン基板１０１の表面に、エッチングストッパ１０２として膜厚５０ｎｍ程度の窒化シリコン（ＳｉＮ）膜を形成し、この上層に、低誘電率の誘電体薄膜１０３としてポーラスシリカ膜を形成する。
そして図１７（ｄ）に示すように、ＣＶＤ法により酸化シリコン膜２０１および窒化シリコン膜２０２を形成し２層構造のハードマスクを形成する。
この後同様にして図１８（ｅ）に示すように、反射防止層１０４として有機樹脂膜を形成した後、フォトレジストＲ１を塗布する。
そして、図１８（ｆ）に示すように前記実施の形態１と同様に、フォトリソグラフィによりパターン露光、現像工程を経てレジストパターンＲ１を形成する。
この後、図１９（ｇ）に示すように、第１層目のハードマスクである酸化シリコン膜２０１を残して反射防止膜１０４と窒化シリコン膜２０２のみをパターニングする。
そして、図１９（ｈ）に示すように、この酸化シリコン膜２０１を残した状態でレジストパターンＲ１をＯ2アッシングにより除去する。このとき誘電体薄膜１０３はＯ2プラズマに触れることがないためダメージはほとんどないが、わずかに酸化シリコン膜２０１を介してダメージを受けることがあるため、望ましくは、アッシング後に図７に示したリカバリー処理を行なうのが望ましい。
この後、下層側のハードマスクである酸化シリコン膜２０１と誘電体薄膜１０３とを連続してエッチングする。そして、図７に示した処理工程を実施し、誘電体薄膜のエッチングによるダメージを含む表面にＴＭＣＴＳ分子を含む処理ガスを供給することにより、リカバリー処理を行ない、溝側壁のリカバリーを行なう（図２０（ｉ））。
続いて、エッチング加工による配線溝側壁のＣＦ系堆積膜を除去するとともに、ダメージを除去すべく有機溶媒を用いた洗浄が実施され、表面の清浄化がなされ、そしてさらに、図７に示した処理工程を実施し、有機溶媒による洗浄に起因するダメージを含む表面にＴＭＣＴＳ分子を含む処理ガスを供給することにより、リカバリー処理を行なう（２０（ｊ））。
そして清浄化された表面にＰＶＤあるいはＣＶＤ法などにより拡散防止バリア膜１０５としての窒化タンタル（ＴａＮ）、銅めっき用のシード膜１０６としての銅薄膜を形成する（図２０（ｋ）。
以下の工程は、誘電体薄膜１０３の上層にハードマスクとして用いた酸化シリコン膜２０１と窒化シリコン膜２０２とが積層された状態で残っている以外は、前記実施の形態１と同様である。
このようにして、各処理工程を実行した後、配線溝内への配線層の形成を行い、最後にキャップ膜としてのＳｉＮ膜を形成し、特性評価を行なう。
このようにしてほぼ設計値どおりの誘電率を得ることができ、寄生容量も十分に小さく、リーク電流もなく、信頼性が高く、平坦な表面をもつ配線構造を得ることができる。
本実施の形態では２層構造のハードマスクを用いているため、プロセスダメージは若干小さい。
（実施の形態３）
前記実施の形態２では２層構造のハードマスクをマスクとして層間絶縁膜に溝を形成する工程を含む半導体装置の製造工程について説明したが、本実施の形態では、単層構造のハードマスクを用いた溝の形成について説明する。本実施の形態でも同様にシングルダマシン配線構造の製造方法について説明する。
この方法は、図２２（ａ）乃至図２６（ｎ）に製造工程図を示すように、ハードマスクとして炭化シリコン膜３０１を用いた点が異なるのみで他は前記実施の形態２で説明したものと同様であり、シングルダマシン配線構造の層間絶縁膜をメゾポーラスシリカ薄膜からなる誘電体薄膜で形成し、プロセスごとにプロセスダメージを回復するためにＴＭＣＴＳ分子に接触させるリカバリー処理工程を含むことを特徴とする。
本実施の形態では、１層構造のハードマスクを用いているため、２層構造のハードマスクを用いた場合に比べて、レジストパターンのアッシング工程（図２４（ｈ））において誘電体薄膜が露呈している点で、ダメージを受ける工程が増え、レジストパターンのアッシング工程後についてもリカバリー処理工程が必須となる。またこの後、実施の形態２と同様、誘電体薄膜自体のエッチング工程（図２５（ｊ））と、エッチング後の有機洗浄工程（図２５（ｋ））とであり、この２工程の後にリカバリー処理工程を実行する。またリカバリープロセスについては図７に示したタイムチャートに従って、実行するものとする。
以下、図２２（ａ）乃至図２６（ｎ）を参照しつつ単層構造のハードマスクを用いたシングルダマシン配線構造の形成工程について説明する。
まず、図２２（ａ）乃至（ｃ）に示すように、前記実施の形態１、２と同様、素子領域の形成されたシリコン基板１０１の表面に、エッチングストッパ１０２として膜厚４０ｎｍ程度の窒化シリコン（ＳｉＮ）膜を形成し、この上層に、低誘電率の誘電体薄膜１０３としてポーラスシリカ膜を形成する。
そして図２２（ｄ）に示すように、ＣＶＤ法により炭化シリコン膜（ＳｉＣ）３０１を形成し単層構造のハードマスクを形成する。このハードマスクの材料としてはＳｉＣのほかＳｉＯＣ、ＳｉＯなどを適用可能である。
この後同様にして図２３（ｅ）に示すように、反射防止層１０４として有機樹脂膜を形成した後、フォトレジストＲ１を塗布する。
そして、図２３（ｆ）に示すように前記実施の形態１、２と同様に、フォトリソグラフィによりパターン露光、現像工程を経てレジストパターンＲ１を形成する。
この後、図２４（ｇ）に示すように、反射防止膜１０４とハードマスクである炭化シリコン膜３０１をパターニングする。
そして、レジストパターンＲ１をＯ2アッシングにより除去する。このときＯ２プラズマにより、誘電体薄膜表面がダメージを受けるため、アッシング後に図７に示したリカバリー処理を行なう（図２４（ｈ））。
この後、下層側のハードマスクである炭化シリコン膜３０１と誘電体薄膜１０３とを連続してエッチングする。そして、図７に示した処理工程を実施し、誘電体薄膜のエッチングによるダメージを含む表面にＴＭＣＴＳ分子を含む処理ガスを供給することにより、リカバリー処理を行ない、溝側壁のリカバリーを行なう（図２５（ｉ））。
続いて、エッチング加工による配線溝側壁のＣＦ系堆積膜を除去するとともに、ダメージを除去すべく有機溶媒を用いた洗浄が実施され、表面の清浄化がなされ、そしてさらに、図７に示した処理工程を実施し、有機溶媒による洗浄に起因するダメージを含む表面にＴＭＣＴＳ分子を含む処理ガスを供給することにより、リカバリー処理を行なう（２５（ｊ））。
そして清浄化された表面にＰＶＤあるいはＣＶＤ法などにより拡散防止バリア膜１０５としての窒化タンタル（ＴａＮ）、銅めっき用のシード膜１０６としての銅薄膜を形成する（図２６（ｋ）。
以下の工程は、誘電体薄膜１０３の上層にハードマスクとして用いた炭化シリコン膜３０１が積層された状態で残っている以外は、前記実施の形態１、２と同様である。
このようにして、各処理工程を実行した後、配線溝内への配線層の形成を行い、最後にキャップ膜としてのＳｉＮ膜を形成し、特性評価を行なう。
このようにしてほぼ設計値どおりの誘電率を得ることができ、寄生容量も十分に小さく、リーク電流もなく、信頼性が高く、平坦な表面をもつ配線構造を得ることができる。
本実施の形態で単層構造のハードマスクを用いているため、プロセスダメージは２層構造のハードマスクよりは若干大きいがリカバリー処理により回復可能である。
なお、前駆体溶液の組成については、前記実施形態の組成に限定されることなく、溶媒を１００として、界面活性剤０．０１から０．１、シリカ誘導体０．０１から０．５、酸触媒０から５とするのが望ましい。かかる構成の前駆体溶液を用いることにより、円柱状の空孔を有する低誘電率絶縁膜を形成することが可能となる。
また、前記実施形態では、界面活性剤として陽イオン型のセチルトリメチルアンモニウムブロマイド（ＣＴＡＢ：Ｃ16Ｈ33Ｎ+（ＣＨ3）3Ｂｒ-）を用いたが、これに限定されることなく、他の界面活性剤を用いてもよいことは言うまでもない。
ただし、触媒としてＮａイオンなどのアルカリイオンを用いると半導体材料としては、劣化の原因となるため、陽イオン型の界面活性剤を用い、触媒としては酸触媒を用いるのが望ましい。酸触媒としては、ＨＣｌの他、硝酸（ＨＮＯ3）、硫酸（Ｈ2ＳＯ4）、燐酸（Ｈ3ＰＯ4）、Ｈ4ＳＯ4等を用いてもよい。或いは非イオン型の界面活性剤を用いても良い。
またシリカ誘導体としては、ＴEＯＳに限定されることなく、テトラメトキシシラン（ＴMＯＳ：Tetraｍethoxy Silane）などのシリコンアルコキシド材料を用いるのが望ましい。
また溶媒としては水H2O/アルコール混合溶媒を用いたが、水のみでもよい。
さらにまた、焼成雰囲気としては大気雰囲気を用いたが、減圧下でも、窒素雰囲気中でもよい。望ましくは窒素と水素の混合ガスからなるフォーミングガスを用いることにより、耐湿性が向上したり或いは膜のミクロな電気的欠陥が補修される事により、リーク電流の低減を図ることが可能となる。
また、界面活性剤、シリカ誘導体、酸触媒、溶媒の混合比については適宜変更可能である。
さらに、予備重合工程は、３０から１５０℃で１時間乃至１２０時間保持するようにしたが、望ましくは、６０から１２０℃、更に望ましくは９０℃とする。
また、焼成工程は、４００℃１時間としたが、３００℃から５００℃で１乃至５時間程度としてもよい。望ましくは３５０℃から４５０℃とする。
なお、前記実施形態では、スピナーを用いた塗布方法について説明したが、刷毛で塗布するいわゆる刷毛塗り法も適用可能である。
また、リカバリー対象となる膜としてはポーラスシリカ膜の他ゼオライト膜、ＨＳＱ膜、ＭＳＱ膜、あるいは必要に応じてＴＭＣＴＳ、ＨＭＤＳ、あるいはＴＭＣＳなどのシリカ誘導体で疎水化処理を行なったものについても適用可能である。
またリカバリー処理は酸系、有機酸系、塩素系、ウェット系、ドライ系、などのエッチングプロセスに適用可能である。
加えて、前記実施形態では、シングルダマシン配線構造に用いられるの層間絶縁膜について説明したが、アルミニウム配線を用いた多層配線構造にも適用可能であることはいうまでもない
また、本発明で用いられる誘電体薄膜は、主としてＳｉ−Ｏ結合からなる誘電体薄膜であって、部分的に有機元素が含まれていてもよい。Ｓｉ−Ｏ結合からなるとは、１つのＳｉ原子に少なくとも２つ以上のＯ原子が結合し、そのＯ原子を介して他のＳｉ原子が結合されている構造からなることを言い、それ以外は特に限定されない。例えば、部分的に、ケイ素に水素、ハロゲン、アルキル基やフェニル基、あるいはこれらを含む官能基が結合されていてもよい。
誘電体薄膜中のＳｉとＯの割合はＸＰＳによる元素分析で確認され、０．５≦Ｓｉ／Ｏ（原子比）≦１．０の範囲にあり、Ｓｉの重量分率が４０重量％以上であることが好ましい。また、Ｓｉ−Ｏの結合はＩＲにより確認できる。一般的なものとしては、シリカ、水素化シルセスキオキサン、メチルシルセスキオキサン、水素化メチルシルセスキオキサン、ジメチルシロキサンなどからなる薄膜があげられる。
また、本発明の誘電体薄膜は、その表面を、メチル基、水素基等を有する一般に知られた表面処理剤であらかじめ処理されたものであってもよい。例えば、ヘキサメチルジシラザン（ＨＭＤＳ）、トリメチルシリルクロライド（ＴＭＳＣ）、あるいはモノシランなどで処理された誘電体薄膜も使用できる。
本発明において用いられる誘電体薄膜は、メソ孔を有するものであることが好ましい。また、平均細孔径は０．５ｎｍ〜１０ｎｍの範囲にあることが好ましい。この範囲であれば、後述する処理により、十分な機械強度と低誘電率を両立させて達成することができる。
一般的には、薄膜の平均細孔径は３検体全自動ガス吸着量測定装置オートソーブ−３Ｂ型（カンタクローム社製）を使用して測定することができる。この場合の測定は、液体窒素温度下（７７Ｋ）における窒素吸着法で実施され、比表面積はＢＥＴ法、細孔分布はＢＪＨ法により求めることができる。
本発明において用いられる誘電体薄膜は、上記のものであれば特に限定されないが、その製造方法により分けると、（１）アルコキシシランをゾルゲル法により成膜して多孔質化した薄膜、（２）シリカゾルと有機化合物を自己組織化させ、成膜後有機化合物を除去することで多孔質化した薄膜、（３）基板表面にゼオライトを結晶成長させることで多孔質化した薄膜などを挙げることができる。
これらの製造方法に得られる誘電体薄膜に関して以下に説明する。
（１）アルコキシシランをゾルゲル法により成膜して多孔質化した薄膜
この方法では、多孔質化した薄膜を得るために、その製造方法は特に限定されないが、具体的には以下の例のようにして製造することができる。
まず、成膜するための塗布液を調製する。塗布液は、それぞれ後述するような成分であるアルコキシシラン、触媒、および水、さらに必要に応じて溶媒を添加して、０℃〜７０℃、好ましくは３０〜５０℃で、数分〜５時間、好ましくは１〜３時間攪拌して得ることができる。はじめに、上記各成分について説明する。
（アルコキシシラン）
誘電体薄膜の製造に用いられるアルコキシシランは、特に限定されるものではないが、具体例としてテトラメトキシシラン、テトラエトキシシラン、テトライソプロポキシシラン、テトラブチルシラン等の４級アルコキシシラン；トリメトキシフルオロシラン、トリエトキシフルオロシラン、トリイソプロポキシフルオロシラン、トリブトキシフルオロシラン等の３級アルコキシフルオロシラン；ＣＦ3(ＣＦ2)3ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、ＣＦ3(ＣＦ2)5ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、ＣＦ3(ＣＦ2)7ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、ＣＦ3(ＣＦ2)9ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、(ＣＦ3)2ＣＦ(ＣＦ2)4ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、(ＣＦ3)2ＣＦ(ＣＦ2)6ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、(ＣＦ3)2ＣＦ(ＣＦ2)8ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、ＣＦ3(Ｃ6Ｈ4)ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、ＣＦ3(ＣＦ2)3(Ｃ6Ｈ4)ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、ＣＦ3(ＣＦ2)5(Ｃ6Ｈ4)ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、ＣＦ3(ＣＦ2)7(Ｃ6Ｈ4)ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ3)3、ＣＦ3(ＣＦ2)3ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、ＣＦ3(ＣＦ2)5ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、ＣＦ3(ＣＦ2)7ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、ＣＦ3(ＣＦ2)9ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、(ＣＦ3)2ＣＦ(ＣＦ2)4ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、(ＣＦ3)2ＣＦ(ＣＦ2)6ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、(ＣＦ3)2ＣＦ(ＣＦ2)8ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、ＣＦ3(Ｃ6Ｈ4)ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、ＣＦ3(ＣＦ2)3(Ｃ6Ｈ4)ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、ＣＦ3(ＣＦ2)5(Ｃ6Ｈ4)ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、ＣＦ3(ＣＦ2)7(Ｃ6Ｈ4)ＣＨ2ＣＨ2ＳｉＣＨ3(ＯＣＨ3)2、ＣＦ3(ＣＦ2)3ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ2ＣＨ3)3、ＣＦ3(ＣＦ2)5ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ2ＣＨ3)3、ＣＦ3(ＣＦ2)7ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ2ＣＨ3)3、ＣＦ3(ＣＦ2)9ＣＨ2ＣＨ2Ｓｉ(ＯＣＨ2ＣＨ3)3等のフッ素含有アルコキシシラン；トリメトキシメチルシラン、トリエトキシメチルシラン、トリメトキシエチルシラン、トリエトキシエチルシラン、トリメトキシプロピルシラン、トリエトキシプロピルシラン等の３級アルコキシアルキルシラン；トリメトキシフェニルシラン、トリエトキシフェニルシラン、トリメトキシクロロフェニルシラン、トリエトキシクロロフェニルシラン等の３級アルコキシアリールシラン；トリメトキシフェネチルシラン、トリエトキシフェネチトリエトキシフェネチルシラン等の３級アルコキシフェネチルシラン；ジメトキシジメチルシラン、ジエトキシジメチルシラン等の２級アルコキシアルキルシラン等が挙げられる。これらのうちでは、テトラエトキシシランを用いることが好ましい。
これらのアルコキシシランは、１種単独でも２種以上を組み合わせても用いることができる。
（触媒）
塗布液の調製に用いられる触媒としては、酸触媒またはアルカリ触媒から選ばれる少なくとも１種を使用することができる。
酸触媒としては、無機酸および有機酸を挙げることができ、無機酸としては、例えば塩酸、硝酸、硫酸、フッ酸、リン酸、ホウ酸、臭化水素酸などを挙げることができる。また、有機酸としては、例えば酢酸、プロピオン酸、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、シュウ酸、マレイン酸、メチルマロン酸、アジピン酸、セバシン酸、没食子酸、酪酸、メリット酸、アラキドン酸、シキミ酸、２−エチルヘキサン酸、オレイン酸、ステアリン酸、リノール酸、リノレイン酸、サリチル酸、安息香酸、ｐ−アミノ安息香酸、ｐ−トルエンスルホン酸、ベンゼンスルホン酸、モノクロロ酢酸、ジクロロ酢酸、トリクロロ酢酸、トリフルオロ酢酸、ギ酸、マロン酸、スルホン酸、フタル酸、フマル酸、クエン酸、酒石酸、コハク酸、フマル酸、イタコン酸、メサコン酸、シトラコン酸、リンゴ酸などを挙げることができる。
アルカリ触媒としては、アンモニウム塩および窒素含有化合物を挙げることができ、アンモニウム塩としては、例えば水酸化テトラメチルアンモニウム、水酸化テトラエチルアンモニウム、水酸化テトラプロピルアンモニウム、水酸化テトラブチルアンモニウムなどを挙げることができる。窒素含有化合物としては、例えばピリジン、ピロール、ピペリジン、１−メチルピペリジン、２−メチルピペリジン、３−メチルピペリジン、４−メチルピペリジン、ピペラジン、１−メチルピペラジン、２−メチルピペラジン、１，４−ジメチルピペラジン、ピロリジン、１−メチルピロリジン、ピコリン、モノエタノールアミン、ジエタノールアミン、ジメチルモノエタノールアミン、モノメチルジエタノールアミン、トリエタノールアミン、ジアザビシクロオクテン、ジアザビシクロノナン、ジアザビシクロウンデセン、２−ピラゾリン、３−ピロリン、キヌキリジン、アンモニア、メチルアミン、エチルアミン、プロピルアミン、ブチルアミン、Ｎ，Ｎ−ジメチルアミン、Ｎ，Ｎ−ジエチルアミン、Ｎ，Ｎ−ジプロピルアミン、Ｎ，Ｎ−ジブチルアミン、トリメチルアミン、トリエチルアミン、トリプロピルアミン、トリブチルアミンなどを挙げることができる。
（溶媒）
塗布液調製に使用できる溶剤としては、例えば、メタノール、エタノール、ｎ−プロパノール、ｉ−プロパノール、ｎ−ブタノール、ｉ−ブタノール、ｓｅｃ−ブタノール、ｔ−ブタノール、ｎ−ペンタノール、ｉ−ペンタノール、２−メチルブタノール、ｓｅｃ−ペンタノール、ｔ−ペンタノール、３−メトキシブタノール、ｎ−ヘキサノール、２−メチルペンタノール、ｓｅｃ−ヘキサノール、２−エチルブタノール、ｓｅｃ−ヘプタノール、ヘプタノール−３、ｎ−オクタノール、２−エチルヘキサノール、ｓｅｃ−オクタノール、ｎ−ノニルアルコール、２，６−ジメチルヘプタノール−４、ｎ−デカノール、ｓｅｃ−ウンデシルアルコール、トリメチルノニルアルコール、ｓｅｃ−テトラデシルアルコール、ｓｅｃ−ヘプタデシルアルコール、フェノール、シクロヘキサノール、メチルシクロヘキサノール、３，３，５−トリメチルシクロヘキサノール、ベンジルアルコール、フェニルメチルカルビノール、ジアセトンアルコール、クレゾールなどのモノアルコール系溶媒；エチレングリコール、１，２−プロピレングリコール、１，３−ブチレングリコール、ペンタンジオール−２，４、２−メチルペンタンジオール−２，４、ヘキサンジオール−２，５、ヘプタンジオール−２，４、２−エチルヘキサンジオール−１，３、ジエチレングリコール、ジプロピレングリコール、トリエチレングリコール、トリプロピレングリコール、グリセリンなどの多価アルコール系溶媒；アセトン、メチルエチルケトン、メチル−ｎ−プロピルケトン、メチル−ｎ−ブチルケトン、ジエチルケトン、メチル−ｉ−ブチルケトン、メチル−ｎ−ペンチルケトン、エチル−ｎ−ブチルケトン、メチル−ｎ−ヘキシルケトン、ジ−ｉ−ブチルケトン、トリメチルノナノン、シクロヘキサノン、２−ヘキサノン、メチルシクロヘキサノン、２，４−ペンタンジオン、アセトニルアセトン、ジアセトンアルコール、アセトフェノン、フェンチョンなどのケトン系溶媒；エチルエーテル、ｉ−プロピルエーテル、ｎ−ブチルエーテル、ｎ−ヘキシルエーテル、２−エチルヘキシルエーテル、エチレンオキシド、１，２−プロピレンオキシド、ジオキソラン、４−メチルジオキソラン、ジオキサン、ジメチルジオキサン、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールモノ−ｎ−ブチルエーテル、エチレングリコールモノ−ｎ−ヘキシルエーテル、エチレングリコールモノフェニルエーテル、エチレングリコールモノ−２−エチルブチルエーテル、エチレングリコールジブチルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールモノ−ｎ−ブチルエーテル、ジエチレングリコールジ−ｎ−ブチルエーテル、ジエチレングリコールモノ−ｎ−ヘキシルエーテル、エトキシトリグリコール、テトラエチレングリコールジ−ｎ−ブチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、プロピレングリコールモノブチルエーテル、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル、テトラヒドロフラン、２−メチルテトラヒドロフランなどのエーテル系溶媒；ジエチルカーボネート、酢酸メチル、酢酸エチル、γ−ブチロラクトン、γ−バレロラクトン、酢酸ｎ−プロピル、酢酸ｉ−プロピル、酢酸ｎ−ブチル、酢酸ｉ−ブチル、酢酸ｓｅｃ−ブチル、酢酸ｎ−ペンチル、酢酸ｓｅｃ−ペンチル、酢酸３−メトキシブチル、酢酸メチルペンチル、酢酸２−エチルブチル、酢酸２−エチルヘキシル、酢酸ベンジル、酢酸シクロヘキシル、酢酸メチルシクロヘキシル、酢酸ｎ−ノニル、アセト酢酸メチル、アセト酢酸エチル、酢酸エチレングリコールモノメチルエーテル、酢酸エチレングリコールモノエチルエーテル、酢酸ジエチレングリコールモノメチルエーテル、酢酸ジエチレングリコールモノエチルエーテル、酢酸ジエチレングリコールモノ−ｎ−ブチルエーテル、酢酸プロピレングリコールモノメチルエーテル、酢酸プロピレングリコールモノエチルエーテル、酢酸プロピレングリコールモノプロピルエーテル、酢酸プロピレングリコールモノブチルエーテル、酢酸ジプロピレングリコールモノメチルエーテル、酢酸ジプロピレングリコールモノエチルエーテル、ジ酢酸グリコール、酢酸メトキシトリグリコール、プロピオン酸エチル、プロピオン酸ｎ−ブチル、プロピオン酸ｉ−アミル、シュウ酸ジエチル、シュウ酸ジ−ｎ−ブチル、乳酸メチル、乳酸エチル、乳酸ｎ−ブチル、乳酸ｎ−アミル、マロン酸ジエチル、フタル酸ジメチル、フタル酸ジエチルなどのエステル系溶媒；Ｎ−メチルホルムアミド、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジエチルホルムアミド、アセトアミド、Ｎ−メチルアセトアミド、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ−メチルプロピオンアミド、Ｎ−メチルピロリドンなどの含窒素系溶媒などを挙げることができる。
溶媒は、これらから選ばれる１種単独でも２種以上を組み合わせても使用することができる。
これらの各成分の添加方法は任意であり、添加順序も特に制限されないが、好ましくは、アルコキシシランへの水の添加は、アルコキシシランの加水分解、脱水縮合を制御するために、二回に分けて行うのがよい。１回目の水の添加では加水分解、脱水縮合を完了させないために水／アルコキシシランのアルコキシ基（モル比）＝０．１〜０．３で、好ましくは０．２〜０．２５で添加するのがよい。２回目の水添加は任意でよいが、好ましくは水／アルコキシシランのアルコキシ基（モル比）＝１〜１０で添加するのがよい。１回目と２回目の水添加の間の時間は特に制限はなく任意に設定できる。添加する触媒量は反応を促進させることができる程度であればよく、好ましくはアルコキシシラン：触媒＝１：０．１〜０．００１のモル比で添加する。溶媒で希釈する場合はおおよそ１〜１００倍、好ましくは３〜２０倍に希釈して用いる。
これらのアルコキシシラン、触媒、および水、さらに必要に応じて溶媒を添加して数分〜５時間程度攪拌して得られた塗布液を、基板に塗布し、誘電体薄膜の前駆体を得る。薄膜の多孔質化の条件は、用いる溶媒やアルコキシシランの種類を変えることにより制御でき、乾燥、焼成による溶媒の蒸発、あるいは加水分解で生じるアルコール成分の除去により細孔が形成され、誘電体薄膜が得られる。
基板に塗布する方法としては、例えば、スピンコート法、キャスティング法、ディップコート法等の一般的な方法が挙げられる。スピンコート法の場合、スピナー上に基板を置き、該基板上に試料を滴下し、５００〜１００００ｒｐｍで回転させることにより、薄膜表面が平滑性に優れる均一な膜厚の誘電体薄膜が得られる。
溶媒やアルコキシシランの加水分解で生じるアルコール成分の除去のために行う乾燥、焼成において、乾燥条件は特に限定されず、溶媒やアルコール成分が蒸発できればよい。焼成条件も特に限定されず、焼成により薄膜中のシラノール基の縮合がさらに促進されていればよい。したがって、焼成雰囲気も、大気中、不活性ガス中、真空中のいずれでも行うことができる。但し、薄膜中にＨやメチル基などが存在する場合にはこれらが分解しない温度で焼成することが望ましい。具体的には、２５０〜４５０℃の範囲で、窒素中での焼成が好ましい。
また、表面張力の小さい有機溶媒や超臨界流体により、溶媒やアルコキシシランの加水分解で生じるアルコール成分を除去することもできる。特に、圧力と温度を調節し表面張力がない超臨界流体による除去は、薄膜の細孔がつぶれず、非常に多孔質なものが得られるので好ましい。
このような製造方法では、誘電体薄膜は、自立した状態、または基板に固着した状態で得られる。得られた薄膜の細孔は、薄膜の断面ＴＥＭ観察や細孔分布測定により、平均細孔径で０．５ｎｍ〜１０ｎｍを有することを確認することができる。また、薄膜の厚さは製造条件によっても異なるが、おおよそ０．０５〜２μｍの範囲である。
（２）アルコキシシランをゾルゲル法により成膜する際にシリカゾルと有機化合物を自己組織化させ、成膜後有機化合物を除去することで多孔質化した薄膜
アルコキシシランをゾルゲル法により成膜する際にシリカゾルと有機化合物を自己組織化させ、成膜後有機化合物を除去することで多孔質化した薄膜は、上述の（１）の薄膜の製造において、アルコキシシランを用いて塗布液を調製する過程で、さらに細孔形成剤（鋳型）として、例えば界面活性剤のような有機化合物を添加した塗布液から得られる。
上記界面活性剤としては、通常、長鎖アルキル基および親水基を有する化合物を使用することができる。長鎖アルキル基としては、好ましくは炭素原子数８〜２４のもの、さらに好ましくは炭素原子数１２〜１８のものが望ましく、また、親水基としては、例えば、４級アンモニウム塩の基、アミノ基、ニトロソ基、ヒドロキシル基、カルボキシル基等が挙げられ、なかでも４級アンモニウム塩の基、またはヒドロキシル基であることが望ましい。
そのような界面活性剤として具体的には、一般式
ＣnＨ2n+1(Ｎ(ＣＨ3)2(ＣＨ2)m)a(ＣＨ2)bＮ(ＣＨ3)2ＣLＨ2L+1Ｘ1+a
（式中、ａは０〜２の整数、ｂは０〜４の整数、ｎは８〜２４の整数、ｍは０〜１２の整数、Ｌは１〜２４の整数であり、Ｘはハロゲン化物イオン、ＨＳＯ4−または１価の有機アニオンである。）で表されるアルキルアンモニウム塩の使用が好ましい。
上記一般式で表される界面活性剤は、塗布液中でミセルを形成し、規則的に配列する。本発明においては、このミセルが鋳型となって、アルコキシシランの加水分解、脱水縮合で得られるシリカと界面活性剤とが複合体をつくる。次いで、鋳型の界面活性剤を除去することにより均一で規則的な配列の細孔を有する誘電体薄膜を調製することができる。
また、界面活性剤としては、ポリアルキレンオキサイド構造を有する化合物も使用できる。ポリアルキレンオキサイド構造としてはポリエチレンオキサイド構造、ポリプロピレンオキサイド構造、ポリテトラメチレンオキサイド構造、ポリブチレンオキサイド構造などが挙げられる。
このようなポリアルキレンオキサイド構造を有する化合物として具体的には、ポリオキシエチレンポリオキシプロピレンブロックコポリマー、ポリオキシエチレンポリオキシブチレンブロックコポリマー、ポリオキシエチレンポリオキシプロピレンアルキルエーテル、ポリエチレンアルキルエーテル、ポリオキシエチレンアルキルフェニルエーテルなどのエーテル型化合物；ポリオキシエチレングリセリン脂肪酸エステル、ポリオキシエチレンソルビタン脂肪酸エステル、ポリエチレンソルビトール脂肪酸エステル、ソルビタン脂肪酸エステル、プロピレングリコール脂肪酸エステル、ショ糖脂肪酸エステルなどのエーテルエステル型化合物などを挙げることができる。
本発明において、界面活性剤は、以上から選ばれる１種単独でも２種以上を組み合わせても用いることができる。
アルコキシシランと触媒、および水の添加比率は上述の（１）の場合と同様であるが、界面活性剤の添加量はアルコキシシランに対するモル比で０．００２〜０．６倍であることが好ましく、さらに好ましくは０．００５〜０．１５倍である。上記界面活性剤の添加される際の形態は問われず、固体状態、液体状態、溶媒に溶解した状態の何れの形態であってもよい。
上記界面活性剤とアルコキシシランとの組み合わせ、モル比などを変えることにより、上記（２）の方法に従い、２Ｄ−ヘキサゴナル構造、３Ｄ−ヘキサゴナル構造、キュービック構造などの周期的な細孔構造を有する誘電体薄膜を製造することができる。
このような誘電体薄膜を得るには、前記のようにして調製された塗布液を、上述した（１）の方法と同様に、基板に塗布し、乾燥させた後、さらに、焼成または有機溶媒による抽出により界面活性剤を除去すればよい。得られた誘電体薄膜の細孔は、薄膜の断面ＴＥＭ観察や細孔分布測定により、平均細孔径１ｎｍ〜１０ｎｍを有することを確認することができる。また、２Ｄ−ヘキサゴナル構造、３Ｄ−ヘキサゴナル構造、キュービック構造などの周期的な細孔構造を有する場合には、Ｘ線回折（ＣｕＫα）により、面間隔が１．３ｎｍ〜１３ｎｍの範囲の回折ピークを確認することができる。
得られた誘電体薄膜がキュービック構造の細孔を有し、特に、細孔内に細孔壁の離間距離が１〜４０Å、好ましくは２〜２５Åの範囲の細孔狭部を有する場合には、後述する処理によって、該狭部は容易に閉塞することができ、細孔狭部の少なくとも一部が閉塞された誘電体薄膜を得ることができる。このような細孔狭部の大きさの測定は、電子線構造解析法において確認される。このようにして得られる誘電体薄膜は疎水性に優れ、さらに半導体材料に用いた場合には、バリアメタルの拡散を防止することのできる誘電体薄膜とすることができる。
この細孔狭部を有する誘電体薄膜は、キュービック構造を有する誘電体薄膜のほかに、細孔内に狭部が形成された２Ｄ−ヘキサゴナル構造や３Ｄ−ヘキサゴナル構造を有する誘電体薄膜でも得られる。
例えば、界面活性剤とシリコーンオイルとの存在下で、アルコキシシランを部分的に加水分解、脱水縮合することにより、塗布液を調製する。この場合、界面活性剤とシリコーンオイルとを予め混合して混合溶液を調製し、それを部分的に加水分解、脱水縮合されているアルコキシシランに添加することが好ましい。ここで部分的に加水分解、脱水縮合されているとは、混合溶液がゲル化せずに流動化する状態をいう。一般的には粘度が１０５ｐｏｉｓｅを超えるとゲル化したとみなせるのでこれ以下の状態である。
このように塗布液を調製することにより、シリコーンオイルを中心として界面活性剤が配列し、ミセルを形成すると考えられる。その後、塗布液を基板に塗布し、乾燥させた後、さらに、焼成により界面活性剤を除去すると、ミセルの中心部に取り込まれたシリコーンオイルが誘電体薄膜の細孔内表面に付着した状態で残留するため、上述の狭部を形成すると考えられる。
上記シリコーンオイルとしては、特に限定されないが、ポリジメチルシロキサンを主成分とする有機ケイ素化合物が挙げられる。そのようなものとして、トリメチルシロキシ末端ポリジメチルシロキサン、ポリフェニルシロキサンとポリジメチルシロキサンのコポリマー、ポリフェニルメチルシロキサンとポリジメチルシロキサンのコポリマー、ポリ−３，３，３−トリフルオロプロピルメチルシロキサンとポリジメチルシロキサンのコポリマー、ポリエチレンオキシドとポリジメチルシロキサンのコポリマー、ポリプロピレンオキシドとポリジメチルシロキサンのコポリマー、ポリエチレンオキシドとポリプロピレンオキシドとポリジメチルシロキサンのコポリマー、ヒドリド末端ポリジメチルシロキサン、ポリメチルヒドリドシロキサンとポリジメチルシロキサンのコポリマー、シラノール末端ポリジメチルシロキサン等が挙げられる。
本発明において用いられるシリコーンオイルは、これらの中から選ばれる１種単独でも２種以上を組み合わせても用いることができる。
シリコーンオイルの添加量は、アルコキシシランの１００重量部に対して、好ましくは１〜１００重量部、さらに好ましくは５〜５０重量部の範囲である。シリコーンオイルの添加量を上記範囲にすることにより、細孔内に狭部が形成された誘電体薄膜を容易に調製することができる。
細孔狭部の少なくとも一部が閉塞された誘電体薄膜において、細孔狭部が閉塞されたこと、および疎水性の向上は、後述する比誘電率測定と薄膜断面のＴＥＭ観察をすることで確認される。
（３）基板表面にゼオライトを結晶成長させることで多孔質化した薄膜
基板表面にゼオライトを結晶成長させることでも多孔質化した薄膜が得られる。その製造法は特に限定されないが、具体的には例えば以下のように製造することができる。
（Ａ）アルコキシシランやコロイダルシリカなどをシリカ源とし、有機アミンを鋳型にして水熱合成することによって得られるゼオライトの微結晶を含有する塗布液を、基板に塗布し、乾燥、焼成して製造する。
（Ｂ）アルコキシシランやコロイダルシリカなどをシリカ源とし、有機アミンを鋳型にして水熱合成することによって得られるゼオライトの微結晶を含有する塗布液に、界面活性剤を添加した後、基板に塗布し、乾燥、焼成して製造する。
（Ｃ）アルコキシシランやコロイダルシリカなどをシリカ源とし、有機アミンを鋳型にして水熱合成する際に、基板を挿入し基板表面にゼオライトを結晶成長させた後、乾燥、焼成して製造する。
（Ｄ）シリカゲルを基板に塗布したものを、有機アミンを含む水蒸気中でゼオライト結晶化させた後、乾燥、焼成して製造する（ドライゲルコンバージョン）。
上記の製造に用いることのできる有機アミンとしては、水酸化テトラプロピルアンモニウム、水酸化テトラエチルアンモニウム、水酸化テトラブチルアンモニウム、水酸化テトラペンチルアンモニウム、トリプロピルアミン、トリエチルアミン、トリエタノールアミン、ピペリジン、シクロヘキシルアミン、ネオペンチルアミン、イソプロピルアミン、ｔ−ブチルアミン、２−メチルピリジン、Ｎ，Ｎ’−ジメチルベンジルアミン、Ｎ，Ｎ−ジエチルエタノールアミン、ジ（ｎ−ブチル）アミン、ジ（ｎ−ペンチル）アミン、ジシクロヘキシルアミン、Ｎ，Ｎ−ジメチルエタノールアミン、コリン、Ｎ，Ｎ−ジメチルピペラジン、１，４−ジアザビシクロ（２，２，２）オクタン、Ｎ−メチルジエタノールアミン、Ｎ−メチルエタノールアミン、Ｎ−メチルピペリジン、キヌクリジン、Ｎ，Ｎ’−ジメチル−１，４−ジアザビシクロ（２，２，２）オクタンジヒドロキシド、エチレンジアミン、２−イミダゾリドン等が挙げられる。
得られた誘電体薄膜は、Ｘ線回折（ＣｕＫα）により得られる回折ピークから、ゼオライト構造を有することが確認される。
以上説明してきたように、本発明によれば、容易に制御性よく、機械的強度が高く低誘電率の絶縁膜を得ることが可能となり、シリコンを用いた種々の半導体デバイス、ＨＥＭＴなど化合物半導体を用いたデバイスをはじめとする高速デバイス、マイクロ波ＩＣなどの高周波デバイス、ＭＦＭＩＳ型の高集積強誘電体メモリ、フィルムキャリアなどを用いたマイクロ波伝送線路あるいは多層配線基板、などにも適用可能である。
本発明の実施の形態１のプロセスを示すフローチャート図、 本発明の実施の形態１の半導体装置の製造工程を示す図 本発明の実施の形態１の半導体装置の製造工程を示す図 本発明の実施の形態１の半導体装置の製造工程を示す図 本発明の実施の形態１の半導体装置の製造工程を示す図 本発明の実施の形態１の半導体装置の製造工程を示す図 本発明の実施の形態で用いられるリカバリー工程を示す説明図 本発明の実施の形態で用いられるプロセス種別を示す図 本発明の実施の形態１で用いられるリカバリー処理による効果の説明図 本発明の実施の形態１で用いられるリカバリー処理による効果の説明図 本発明の実施の形態１で用いられるリカバリー処理による効果の説明図 本発明の実施の形態１で用いられるリカバリー処理による効果の説明図 本発明の実施の形態１で用いられるリカバリー処理による効果の説明図 本発明の実施の形態１で用いられるリカバリー処理による効果の説明図 本発明の実施の形態１で用いられるリカバリー処理による効果の説明図 本発明の実施の形態１で用いられるリカバリー処理による効果の説明図 本発明の実施の形態２の半導体装置の製造工程を示す図 本発明の実施の形態２の半導体装置の製造工程を示す図 本発明の実施の形態２の半導体装置の製造工程を示す図 本発明の実施の形態２の半導体装置の製造工程を示す図 本発明の実施の形態２の半導体装置の製造工程を示す図 本発明の実施の形態３の半導体装置の製造工程を示す図 本発明の実施の形態３の半導体装置の製造工程を示す図 本発明の実施の形態３の半導体装置の製造工程を示す図 本発明の実施の形態３の半導体装置の製造工程を示す図 本発明の実施の形態３の半導体装置の製造工程を示す図 従来例の半導体装置の製造工程を示す図 従来例の半導体装置の製造工程を示す図 従来例の半導体装置の製造工程を示す図 従来例の半導体装置の製造工程を示す図 従来例の半導体装置の製造工程を示す図
符号の説明
１０１ シリコン基板
１０２ エッチングストッパ層
１０３ 誘電体薄膜
１０４ 反射防止膜
１０５ 拡散バリア膜
１０６ シード膜
１０７ 銅めっき膜
１０８ キャップ膜
２０１ 酸化シリコン膜
２０２ 窒化シリコン膜
３０１ 炭化シリコン膜

Claims (18)

  1. 所望の素子領域の形成された半導体基板表面に、Ｓｉ−Ｏ結合を主成分とする骨格の周りに多数の空孔が配置された誘電体薄膜を成膜する工程と、
    前記誘電体薄膜表面に、マスクを介してパターニングする工程と、
    パターニングのなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程とを含む半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記パターニングする工程は、
    前記成膜工程で得られた前記誘電体薄膜表面にレジストマスクを形成する工程と、前記レジストマスクを介して前記誘電体薄膜をエッチングする工程とを含むことを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法であって、
    前記パターニングする工程は、
    前記成膜工程で得られた前記誘電体薄膜表面にハードマスクを形成する工程と、前記ハードマスクを介して前記誘電体薄膜をエッチングする工程とを含み、
    前記誘電体薄膜をエッチングする工程に先立ち、ハードマスクのパターニング用のレジストを剥離除去する工程を含むことを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法であって、
    前記剥離除去する工程の後、前記誘電体薄膜をエッチングする工程に先立ち、
    テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含むことを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、
    前記エッチングする工程の後、
    前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含むことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であって、
    前記ハードマスクは２層膜であり、
    下層側のハードマスクを残した状態でレジストをアッシングし、
    上層側のハードマスクをマスクとして用いて下層側のハードマスクをエッチングする工程を含むことを特徴とする半導体装置の製造方法。
  7. 請求項１乃至６のいずれかに記載の半導体装置の製造方法であって、
    前記パターニングする工程は、配線形成用の溝を形成する工程であり、
    前記溝内に導電体層を形成する工程を含み、
    前記導電体層を形成する工程に先立ち、
    前記配線形成用の溝の形成された前記誘電体薄膜表面を洗浄する工程と、
    前記洗浄のなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含むことを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法であって、
    前記導電体層を形成する工程は、
    前記配線形成用の溝にめっき用のシード層を形成する工程と、
    前記シード層上に電解めっきを行いめっき層を形成する工程と、
    ＣＭＰ工程により、前記誘電体膜上の前記めっき層および前記シード層を除去する工程とを含むことを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法であって、
    前記除去する工程の後、前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含むことを特徴とする半導体装置の製造方法。
  10. 請求項１に記載の半導体装置の製造方法であって、
    前記パターニングする工程は、コンタクト形成用のスルーホールを形成する工程であり、
    前記スルーホール内に導電体層を形成する工程を含み、
    前記導電体層を形成する工程に先立ち、
    前記スルーホールの形成された前記誘電体薄膜表面を有機洗浄する工程と、
    前記有機洗浄のなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含むことを特徴とする半導体装置の製造方法。
  11. 請求項１乃至１０に記載の半導体装置の製造方法であって、
    前記マスクの形成に先立ち、前記成膜された前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程を含む半導体装置の製造方法。
  12. 請求項１乃至１１のいずれかに記載の半導体装置の製造方法であって、
    前記誘電体薄膜を成膜する工程は、
    シリカ誘導体と界面活性剤を含み、所望の空孔が配列されるような組成比をもつように前駆体溶液を生成する工程と、
    前記前駆体溶液を昇温し、架橋反応を開始する予備架橋工程と、
    前記予備架橋工程で架橋反応の開始された前記前駆体溶液を前記半導体基板表面に供給する工程と、
    前記前駆体溶液が接触せしめられた前記半導体基板を焼成し、前記界面活性剤を分解除去する工程とを含むことを特徴とする半導体装置の製造方法。
  13. 請求項１乃至１１のいずれかに記載の半導体装置の製造方法であって、
    シリカ誘導体と界面活性剤を含み、所望の空孔が配列されるような組成比をもつように前駆体溶液を生成する工程と、
    前記前駆体溶液を前記半導体基板表面に供給する工程と、
    前記前駆体溶液が接触せしめられた前記半導体基板を加熱し、架橋反応を開始する予備架橋工程と、
    前記半導体基板を焼成し、前記界面活性剤を分解除去する工程とを含むことを特徴とする半導体装置の製造方法。
  14. 請求項１２または１３に記載の半導体装置の製造方法であって、
    前記供給する工程は、前記半導体基板を前駆体溶液に浸せきする工程であることを特徴とする半導体装置の製造方法。
  15. 請求項１２または１３に記載の半導体装置の製造方法であって、
    前記供給する工程は、前記半導体基板を前記前駆体溶液に浸せきし、所望の速度で引き上げる工程を含むことを特徴とする半導体装置の製造方法。
  16. 請求項１２または１３に記載の半導体装置の製造方法であって、
    前記供給する工程は、前記前駆体溶液を前記半導体基板上に塗布する工程であることを特徴とする半導体装置の製造方法。
  17. 請求項１２または１３に記載の半導体装置の製造方法であって、
    前記供給する工程は、前記前駆体溶液を前記半導体基板上に滴下し、前記基板を回転させる回転塗布工程であることを特徴とする半導体装置の製造方法。
  18. 請求項１１乃至１７のいずれかに記載の半導体装置の製造方法であって、
    前記前駆体溶液は、前記空孔が周期的に配列されることを特徴とする半導体装置の製造方法。
JP2004255463A 2004-09-02 2004-09-02 半導体装置の製造方法 Expired - Fee Related JP4903374B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004255463A JP4903374B2 (ja) 2004-09-02 2004-09-02 半導体装置の製造方法
CN200580029618XA CN101015050B (zh) 2004-09-02 2005-09-01 半导体器件的制备方法和用该方法制备的半导体器件
KR1020077005103A KR100971566B1 (ko) 2004-09-02 2005-09-01 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치
US11/661,706 US7727907B2 (en) 2004-09-02 2005-09-01 Manufacturing method of semiconductor device and semiconductor device produced therewith
PCT/JP2005/016031 WO2006025501A1 (ja) 2004-09-02 2005-09-01 半導体装置の製造方法およびこれを用いて形成された半導体装置
TW094130049A TWI359443B (en) 2004-09-02 2005-09-02 Method of manufacturing semiconductor device and s
US12/760,041 US8212338B2 (en) 2004-09-02 2010-04-14 Manufacturing method of semiconductor device and semiconductor device produced therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004255463A JP4903374B2 (ja) 2004-09-02 2004-09-02 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2006073800A true JP2006073800A (ja) 2006-03-16
JP2006073800A5 JP2006073800A5 (ja) 2007-10-11
JP4903374B2 JP4903374B2 (ja) 2012-03-28

Family

ID=36000150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004255463A Expired - Fee Related JP4903374B2 (ja) 2004-09-02 2004-09-02 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7727907B2 (ja)
JP (1) JP4903374B2 (ja)
KR (1) KR100971566B1 (ja)
CN (1) CN101015050B (ja)
TW (1) TWI359443B (ja)
WO (1) WO2006025501A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021429A (ja) * 2007-07-12 2009-01-29 Ulvac Japan Ltd 表面処理装置及びこの表面処理装置を備えた半導体製造装置
JPWO2008029800A1 (ja) 2006-09-07 2010-01-21 東京エレクトロン株式会社 基板処理方法および記憶媒体
WO2010064306A1 (ja) * 2008-12-03 2010-06-10 富士通株式会社 半導体装置の製造方法
JP2010186858A (ja) * 2009-02-12 2010-08-26 Fujitsu Semiconductor Ltd 半導体装置の製造方法
KR100981820B1 (ko) 2008-09-08 2010-09-13 경희대학교 산학협력단 트리메틸클로로실란 증기를 이용한 기판 표면 처리 장치 및방법
JP2010278392A (ja) * 2009-06-01 2010-12-09 Tokyo Electron Ltd 処理方法および記憶媒体
JP2012138609A (ja) * 2012-03-16 2012-07-19 Ulvac Japan Ltd 表面処理装置及びこの表面処理装置を備えた半導体製造装置
JP2013145925A (ja) * 2013-04-26 2013-07-25 Tokyo Electron Ltd 処理装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4578507B2 (ja) * 2007-07-02 2010-11-10 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US20090061633A1 (en) * 2007-08-31 2009-03-05 Fujitsu Limited Method of manufacturing semiconductor device
DE102009010844B4 (de) * 2009-02-27 2018-10-11 Advanced Micro Devices, Inc. Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
US20100249445A1 (en) * 2009-03-24 2010-09-30 The Regents Of The University Of California Post-spin-on silylation method for hydrophobic and hydrofluoric acid-resistant porous silica films
WO2010137711A1 (ja) 2009-05-29 2010-12-02 三井化学株式会社 半導体用シール組成物、半導体装置および半導体装置の製造方法
KR101067091B1 (ko) * 2010-03-31 2011-09-22 삼성전기주식회사 방열기판 및 그 제조방법
WO2013108791A1 (ja) 2012-01-17 2013-07-25 三井化学株式会社 半導体用シール組成物、半導体装置及びその製造方法、並びに、ポリマー及びその製造方法
WO2014013956A1 (ja) 2012-07-17 2014-01-23 三井化学株式会社 半導体装置及びその製造方法並びにリンス液
JP6419762B2 (ja) * 2016-09-06 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2001118842A (ja) * 1999-10-15 2001-04-27 Nec Corp 半導体装置とその製造方法
WO2003028097A1 (fr) * 2001-09-25 2003-04-03 Rohm Co., Ltd. Procede de production de dispositif semiconducteur
WO2003077032A1 (en) * 2002-03-04 2003-09-18 Supercritical Systems Inc. Method of passivating of low dielectric materials in wafer processing
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
WO2004026765A1 (ja) * 2002-09-09 2004-04-01 Mitsui Chemicals, Inc. 多孔質フィルムの改質方法及び改質された多孔質フィルム並びにその用途
JP2004511896A (ja) * 2000-06-23 2004-04-15 ハネウェル・インターナショナル・インコーポレーテッド 誘電フィルム及び材料における疎水性を回復する方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077792A (en) * 1997-07-14 2000-06-20 Micron Technology, Inc. Method of forming foamed polymeric material for an integrated circuit
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
JP3479023B2 (ja) * 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
JP3419745B2 (ja) 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
US6329062B1 (en) * 2000-02-29 2001-12-11 Novellus Systems, Inc. Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
US6709806B2 (en) * 2000-03-31 2004-03-23 Kabushiki Kaisha Toshiba Method of forming composite member
US6559070B1 (en) 2000-04-11 2003-05-06 Applied Materials, Inc. Mesoporous silica films with mobile ion gettering and accelerated processing
US6720249B1 (en) 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
JP3532830B2 (ja) 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法
US6475929B1 (en) * 2001-02-01 2002-11-05 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant
US6533855B1 (en) * 2001-02-13 2003-03-18 Novellus Systems, Inc. Dispersions of silicalite and zeolite nanoparticles in nonpolar solvents
JP4169950B2 (ja) 2001-05-18 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4540885B2 (ja) 2001-06-29 2010-09-08 ローム株式会社 半導体装置の製造方法
US6541842B2 (en) 2001-07-02 2003-04-01 Dow Corning Corporation Metal barrier behavior by SiC:H deposition on porous materials
JP2004210579A (ja) 2002-12-27 2004-07-29 Mitsui Chemicals Inc 多孔質シリカフィルムの製造方法、該方法により得られた多孔質シリカフィルム、並びにそれからなる半導体装置
JP4050631B2 (ja) 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
US7176144B1 (en) * 2003-03-31 2007-02-13 Novellus Systems, Inc. Plasma detemplating and silanol capping of porous dielectric films
US7009280B2 (en) * 2004-04-28 2006-03-07 International Business Machines Corporation Low-k interlevel dielectric layer (ILD)
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2001118842A (ja) * 1999-10-15 2001-04-27 Nec Corp 半導体装置とその製造方法
JP2004511896A (ja) * 2000-06-23 2004-04-15 ハネウェル・インターナショナル・インコーポレーテッド 誘電フィルム及び材料における疎水性を回復する方法
WO2003028097A1 (fr) * 2001-09-25 2003-04-03 Rohm Co., Ltd. Procede de production de dispositif semiconducteur
WO2003077032A1 (en) * 2002-03-04 2003-09-18 Supercritical Systems Inc. Method of passivating of low dielectric materials in wafer processing
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
WO2004026765A1 (ja) * 2002-09-09 2004-04-01 Mitsui Chemicals, Inc. 多孔質フィルムの改質方法及び改質された多孔質フィルム並びにその用途

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008029800A1 (ja) 2006-09-07 2010-01-21 東京エレクトロン株式会社 基板処理方法および記憶媒体
JP2009021429A (ja) * 2007-07-12 2009-01-29 Ulvac Japan Ltd 表面処理装置及びこの表面処理装置を備えた半導体製造装置
KR100981820B1 (ko) 2008-09-08 2010-09-13 경희대학교 산학협력단 트리메틸클로로실란 증기를 이용한 기판 표면 처리 장치 및방법
WO2010064306A1 (ja) * 2008-12-03 2010-06-10 富士通株式会社 半導体装置の製造方法
JPWO2010064306A1 (ja) * 2008-12-03 2012-05-10 富士通株式会社 半導体装置の製造方法
US8404584B2 (en) 2008-12-03 2013-03-26 Fujitsu Limited Method of manufacturing semiconductor device
JP2010186858A (ja) * 2009-02-12 2010-08-26 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2010278392A (ja) * 2009-06-01 2010-12-09 Tokyo Electron Ltd 処理方法および記憶媒体
JP2012138609A (ja) * 2012-03-16 2012-07-19 Ulvac Japan Ltd 表面処理装置及びこの表面処理装置を備えた半導体製造装置
JP2013145925A (ja) * 2013-04-26 2013-07-25 Tokyo Electron Ltd 処理装置

Also Published As

Publication number Publication date
KR100971566B1 (ko) 2010-07-20
CN101015050A (zh) 2007-08-08
KR20070052776A (ko) 2007-05-22
JP4903374B2 (ja) 2012-03-28
TW200614331A (en) 2006-05-01
US7727907B2 (en) 2010-06-01
CN101015050B (zh) 2010-10-06
US8212338B2 (en) 2012-07-03
WO2006025501A1 (ja) 2006-03-09
US20070228568A1 (en) 2007-10-04
TWI359443B (en) 2012-03-01
US20100200990A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
KR100971566B1 (ko) 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치
KR101018926B1 (ko) 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치
JP5592327B2 (ja) 誘電体膜の材料特性を高めるための活性化学的方法
JP5030478B2 (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
US8283260B2 (en) Process for restoring dielectric properties
JP5161571B2 (ja) 処理剤物質
CN101312129A (zh) 提高介电膜的材料性能的活化化学方法
JP2006265350A (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
KR101137756B1 (ko) 로우-ｋ 막을 제조하는 방법, 반도체 소자 및 그 제조 방법
WO2005057646A1 (ja) 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP4422643B2 (ja) 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置
JP4261297B2 (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
JP2007073914A (ja) 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120105

R150 Certificate of patent or registration of utility model

Ref document number: 4903374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees