KR20070052776A - 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치 Download PDF

Info

Publication number
KR20070052776A
KR20070052776A KR1020077005103A KR20077005103A KR20070052776A KR 20070052776 A KR20070052776 A KR 20070052776A KR 1020077005103 A KR1020077005103 A KR 1020077005103A KR 20077005103 A KR20077005103 A KR 20077005103A KR 20070052776 A KR20070052776 A KR 20070052776A
Authority
KR
South Korea
Prior art keywords
thin film
dielectric thin
semiconductor device
film
manufacturing
Prior art date
Application number
KR1020077005103A
Other languages
English (en)
Other versions
KR100971566B1 (ko
Inventor
요시아끼 오꾸
노부또시 후지이
가즈오 고무라
Original Assignee
로무 가부시키가이샤
가부시키가이샤 아루박
미쯔이가가꾸가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤, 가부시키가이샤 아루박, 미쯔이가가꾸가부시끼가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20070052776A publication Critical patent/KR20070052776A/ko
Application granted granted Critical
Publication of KR100971566B1 publication Critical patent/KR100971566B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 유전율이 충분히 낮고, 기계적 강도가 높은(층간 절연막을 구비한) 반도체 장치를 제공한다.
구체적으로, 소자 영역이 형성된 반도체 기판 표면에, 주로 Si-0 결합으로 이루어진 골격의 주위에 다수의 세공(pore)이 배열된 유전체 박막을 성막하는 단계; 마스크를 통해 상기 유전체 박막 표면에 패터닝하는 단계; 및 패터닝이 이루어진 상기 유전체 박막 표면에 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMDS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 포함하는, 반도체 장치의 제조 방법이 개시되어 있다.
반도체 장치, 층간 절연막, 유전체 박막, 리커버리 처리

Description

반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된 반도체 장치{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURED BY SUCH METHOD}
본 발명은 반도체 장치의 제조 방법 및 이것을 이용하여 형성된 반도체 장치에 관한 것이며, 특히 유전체 박막에서의 공정 손상의 리커버리(recovery) 기술에 관한 것이다.
반도체 장치의 고속화ㆍ저소비 전력화를 위해서, 층간 절연막의 저유전율화는 매우 중요한 과제이다. 그리고 저유전율화를 목적으로 다양한 장치의 고안이 이루어지고 있으며, 발명자들은 세공(pore)이 규칙적으로 배열된 유전체 박막을 제안하였다(특허 문헌 1 참조).
또한, 유전체 박막의 개질 방법으로서, Si-0 결합으로 이루어진 유전체 박막에 유기 규소 화합물을 접촉시키고, 금속 촉매를 사용하지 않고 열 처리함으로써 소수성과 기계 강도의 향상을 도모하는 방법도 제안되어 있다(특허 문헌 2).
그러나, 이러한 유전체 박막은 세공률이 높고, 저유전율화를 도모할 수 있지만, 실제 반도체 장치에 사용하는 경우, 다양한 처리 공정을 거치게 된다. 이 때문에, 세공률이 높고, 저유전율의 유전체 박막을 형성할 수 있었다 하여도, 세공률 이 높기 때문에, 패터닝 단계를 비롯하여 후속 각 공정에서, 세공 내에 에칭 잔사 등이 부착되어 비유전율의 상승을 초래하거나, 기계적 강도의 저하를 초래하는 경우가 다수 있었다.
예를 들면, 반도체 기판 표면에 배선 구조를 형성하는 기술의 일례로서, 다마신 공정(Damascene Process)이라고 불리는 기술이 있다.
이 다마신 공정의 일례에 대하여 설명한다.
우선, 도 27(a)에 도시된 바와 같이, 소자 영역이 형성된 실리콘 기판 (101)의 표면에 도 27(b)에 도시된 바와 같이 에칭 스토퍼 (102)로서 막 두께 50 ㎚ 정도의 질화 실리콘(SiN)막을 형성하고, 이 상층에 도 27(c)에 도시된 바와 같이, 저유전율의 유전체 박막 (103)으로서 다공성 실리카막을 형성한다.
성막시에는, 우선 계면활성제로서 양이온형의 세틸트리메틸암모늄브로마이드(CTAB: C16H33N+(CH3)3Br-)와, 실리카 유도체로서 테트라에톡시실란(TEOS)과, 산 촉매로서의 염산(HCl)을 H2O/알코올 혼합 용매에 용해시켜 형성한 전구체 용액에, 제1 배선층(도시하지 않음)이 형성된 기판을 침지시키고, 30 내지 150 ℃에서 1 시간 내지 120 시간 동안 유지함으로써 실리카 유도체를 가수분해 중축합 반응으로 중합시켜(예비 가교 단계), 계면활성제의 주기적인 자기 응집체를 형성한다. 그리고 기판을 인상하여 수세 및 건조를 행한 후, 400 ℃의 대기 중 또는 질소 분위기 중에서 3 시간 동안 가열ㆍ소성하고, 주형의 계면활성제를 완전히 열 분해 제거하여 순수한 메소다공성(mesoporous) 실리카 박막을 형성한다.
이와 같이 하여 얻어진 유전체 박막 (103)에 패터닝하여 접촉 세공을 형성하지만, 도 28(d)에 도시된 바와 같이, 반사 방지층 (104)로서 유기 수지막을 형성한 후, 포토레지스트 (R1)을 도포한다.
그리고, 도 28(e)에 도시된 바와 같이 포토리소그래피에 의해 패턴 노광 및 현상 공정을 거쳐 레지스트 패턴 (R1)을 형성한다.
이후, 도 29(f)에 도시된 바와 같이, 레지스트 패턴 (R1)을 마스크로서 유전체 박막 (103)을 에칭하여, 배선홈을 형성한다.
그리고, 이후 도 29(g)에 도시된 바와 같이, 레지스트 패턴 (R1) 및 반사 방지막 (104)를 애싱(ashing)에 의해 제거한다.
이어서 도 30(h)에 도시된 바와 같이, 에칭 가공에 의한 배선홈 측벽의 CF계 퇴적막을 제거함과 동시에, 손상을 방지하기 위해 유기 용매를 사용한 세정을 실시하여, 표면을 청정화한다.
그리고 청정화된 표면에 PVD(물리적 증착), CVD(화학적 증착) 또는 ALD(원자층 증착)법 등에 의해 확산 방지 배리어막 (105)로서의 질화탄탈(TaN), TaN/Ta 적층막, Ta막 또는 WN막 등을 형성한 후, 구리 도금용 시드막 (106)으로서의 구리 박막을 형성한다(도 30(i)).
이후, 도 31(j)에 도시된 바와 같이, 전해 도금법에 의해 구리 시드막 (106) 위에 배선층 (107)로서의 구리 도금층을 형성한다.
그리고 마지막으로, 도 31(k)에 도시된 바와 같이, CMP에 의해 표면의 평탄화를 행하여 여분의 구리 도금층 및 시드막 (105)를 연마 제거하고, 배선홈 내로 배선층의 형성을 행하며, 마지막으로 도 31(l)에 도시된 바와 같이, 캡막으로서의 SiN막 (108)을 형성한다.
또한, 여기서 시드막 (105)의 형성에 앞서서 배리어층을 형성하는 경우에는, 구리 도금층 (107) 및 시드막 (106)을 연마 제거한 영역의 배리어층 (105)도 제거한다.
이와 같이 하여 평탄한 표면을 갖는 배선 구조를 얻을 수 있다.
그러나, 실제로는 설계값과 같은 유전율을 얻을 수 없으며, 누설 전류가 발생하거나, 기계적 강도가 저하되어 CMP에 의한 충분한 평탄화를 행할 수 없는 경우가 있었다.
다양한 실험 결과로부터, 본 발명자들은 이하의 것을 발견하였다.
즉, 이러한 메소다공성 박막이 성막 직후에 기계적 강도가 충분히 높고, 저유전율의 유전체 박막으로서 유효한 특성을 갖도록 형성할 수 있었다 하여도, 실제 반도체 장치의 제조시에는, 패터닝을 위한 에칭 공정이나 레지스트의 박리 공정 등, 다양한 공정이 필요로 된다. 이들 유전체 박막의 에칭 공정 및 레지스트의 제거 공정 둘다에서, 유전체 박막은 에칭 가스를 비롯한 반응성 분위기에 노출되게 된다.
이 때문에, 어렵게 형성한 세공률이 높은 다공성 박막의 세공률이 저하되거나, 표면에 수분 등이 부착되기 쉽기 때문에, 반도체 장치의 층간 절연막으로서 충분한 특성을 얻을 수 없다고 생각된다.
이와 같이, 유전체 박막 (103)의 에칭 공정(도 29(f))에서의 손상, 레지스트 패턴의 박리 공정(도 29(g)에서 애싱 공정)에서의 손상에 의해 유전체 박막이 열화되기 때문에, 본래의 특성을 발휘할 수 없었다.
또한, 에칭 잔사 제거를 위한 유기 세정(도 30(h))에서의 손상, CMP 공정 후의 손상(도 31(k)) 등, 유전체 박막은 성막 후의 다양한 공정에서 손상되는 경우가 많고, 기계적 강도의 저하, 박리 및 나아가서는 누설 전류의 발생 등의 문제점이 있었다.
이와 같이 메소다공성 박막은 세공률이 높고, 저유전율을 갖는 반면, 세공 내에 물 등의 침입이 발생하기 쉬우며, 기체상으로부터의 오염도 발생하기 쉽고, 실제로 반도체 장치의 제조에 층간 절연막으로서 사용하는 경우에는, 유전율이나 기계적 강도에서 설계한 대로의 값을 얻는 것이 매우 곤란하였다.
특허 문헌 1: 일본 특허 공개 제2003-17482호 공보
특허 문헌 2: 일본 특허 공개 제2004-210579호 공보
이와 같이 종래의 반도체 제조 공정에서는, 층간 절연막의 유전율을 충분히 낮출 수 없으며, 기계적 강도도 충분하지 않다는 문제점이 있었다.
또한, 반도체 장치의 미세화에 따라 상술한 바와 같은 다마신 구조로 한정되지 않고, 표면의 평탄화가 계속 진행되고 있기 때문에, 층간 절연막 등의 절연막의 CMP 내성은 이미 필수적인 요건이 되어 있는 경우가 많았다. CMP 내성을 충분히 발휘시키기 위해서는, 원하는 탄성률과 경도를 구비할 필요가 있었다.
본 발명은 상기 실정에 감안하여 이루어진 것이며, 충분히 유전율이 낮고, 기계적 강도가 높은(층간 절연막을 구비한) 반도체 장치를 제공하는 것을 목적으로 한다.
따라서 본 발명의 반도체 장치의 제조 방법에서는,
원하는 소자 영역이 형성된 반도체 기판 표면에, 주로 Si-0 결합으로 이루어진 골격의 주위에 다수의 세공이 배열된 유전체 박막을 성막하는 단계;
마스크를 통해 상기 유전체 박막 표면에 패터닝하는 단계; 및
패터닝이 이루어진 상기 유전체 박막 표면에, 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란 (TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 포함한다.
이러한 방법에 따르면, 주로 Si-0 결합으로 이루어진 골격의 주위에 다수의 세공이 배열된 유전체 박막으로 절연막을 구성할 수 있기 때문에, 공기의 유전율이 낮아져 유전율을 대폭 저하시킬 수 있으며, 이 세공에 기인하여 발생하는 공정 손상에 대해서는, TMCTS, HMDS 및 TMCS 분자 중 1종 이상을 포함하는 가스를 접촉시킴으로써, 공정 손상을 받은 경우에도 양호한 회복 상태(리커버리)를 얻음으로써, 성막 직후의 절연막의 극한적인 저유전율을 유지하는 것이 가능해져, 기계적 강도가 높고, 신뢰성이 높은 절연막을 얻는 것이 가능해진다.
또한, 레지스트 애싱 등의 공정에서 손상을 받은 경우에도 회복 가능하기 때문에, 하드 마스크를 사용하지 않고 레지스트 마스크를 사용하여 패터닝가 가능하여, 저비용화 및 패턴 정밀도의 향상을 도모할 수 있다.
여기서 손상을 받는다는 것은, Si-CH3 결합→Si-OH 결합, Si-H 결합→Si-OH 결합, Si-O-Si 결합→2Si-OH 결합과 같이 결합이 변화되거나, 또는 일단 라디칼이 형성된 후 Si-OH 결합으로 변화되거나, 또는 배선 형성 공정에 의해 H2O가 흡착되는 부위가 새롭게 형성되는 것을 나타낸다.
이에 따라, 전기 특성이나 시간 경과에 따른 안정성 등이 열화되는 것으로 생각된다.
따라서, 이 회복을 위한 처리 공정, 즉 리커버리 공정은, 리커버리 공정에서 사용한 챔버 내에서 가스를 치환함으로써 용이하게 실현할 수 있기 때문에, 작업성도 양호하다. 즉, 이것은, 손상을 받아 형성된 Si-OH 결합이 리커버리 공정에 의해 Si-CH3 결합, Si-O-Si 결합 또는 Si-H 결합과 같이 결합이 변화되는 것을 나타낸다. 또한, Si-H 결합 또는 Si-OH 결합을 통해 새롭게 Si-CH3 결합이나 Si-0-Si 결합이 부여됨으로써, 전기 특성이나 시간 경과에 따른 안정성을 개선할 수 있다.
여기서 적용 가능한 유전체 박막으로서는, 다공성 실리카막, 제올라이트막, HSQ막 및 MSQ막 등이며, 성막 방법으로서 도포ㆍ소성법으로 한정되지 않으며, CVD법 등의 기상 성장법을 이용할 수 있다. 예를 들면 SiOC, SiOCH, SiCN, SiCO막, 또한 필요에 따라 TMCTS, HMDS 또는 TMCS 등의 실리카 유도체로 소수화한 막이다.
여기서 리커버리 처리에 사용되는 실리카 유도체는 단독으로 사용할 수도 있고, 연속, 동시, 교대 등 복수종의 실리카 유도체의 조합도 적용 가능하다.
또한, TMCTS를 사용한 리커버리 처리에 의해, 소수성 및 전기 특성 뿐만 아니라, 기계 강도 및 계면 밀착성도 향상된다.
또한, 리커버리 공정은 고농도 특히 초임계 TMCTS 리커버리 처리인 것이 바람직하다. 이것은 HMDS 및 TMCS 등의 실리카 유도체의 경우도 마찬가지이다.
또한, TMCTS 리커버리 처리는 배선 형성 공정시의 보호에도 적용 가능하다.
또한, 이 리커버리 처리 방법은, 열 어닐링 이외에 플라즈마 CVD 처리일 수도 있다. 또한 광 조사를 부가함으로써, 보다 반응성이 향상되어 리커버리 효과가 높아질 수 있다.
또한, 저온하에서의 형성이 가능하기 때문에, 집적 회로의 층간 절연막으로서 사용하는 경우에도 바탕에 영향을 주지 않고 신뢰성이 높은 절연막을 형성하는 것이 가능해진다. 500 ℃ 이상의 가열 단계를 거치지 않고 형성할 수 있기 때문에, 알루미늄 배선을 이용하는 경우에도 적용 가능하다.
또한, 이 유전체 박막은 전구체 용액의 공급 및 소성에 의해 형성할 수 있기 때문에, 미세한 영역에도 고정밀도의 패턴 형성을 행하는 것이 가능해져, 신뢰성의 향상을 도모하는 것이 가능해진다.
또한, 전구체 용액의 농도를 조정함으로써 세공률을 적절하게 변경할 수 있기 때문에, 매우 작업성 양호하게 원하는 유전율의 절연체 박막을 형성하는 것이 가능해진다.
따라서, 저용량 절연막을 용이하게 형성할 수 있으며, 기생 용량의 감소를 도모할 수 있고, 반도체 장치의 고속화를 도모하는 것이 가능해진다.
여기서 TMCTS(1,3,5,7-테트라메틸시클로테트라실록산((SiH(CH3))4O4))의 분자식은, 다음의 화학식 1로 표시되는 바와 같다.
Figure 112007017744925-PCT00001
또한 HMDS(헥사메틸디실라잔((CH3)3SiNHSi(CH3)3))의 분자식은, 다음식의 화학식 2로 표시되는 바와 같다.
Figure 112007017744925-PCT00002
그리고 TMCS(트리메틸클로로실란((CH3)3SiCl)의 분자식은, 다음의 화학식 3으로 표시되는 바와 같다.
Figure 112007017744925-PCT00003
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 패터닝 단계가 상기 성막 단계에서 얻어진 상기 유전체 박막 표면에 레지스트 마스크를 형성하는 단계; 및 상기 레지스트 마스크를 통해 상기 유전체 박막을 에칭하는 단계를 포함한다.
이 방법에 따르면, 레지스트 애싱 등의 손상이 발생하는 단계를 포함하면서, 리커버리 처리를 행하도록 하고 있기 때문에, 하드 마스크를 형성하지 않고 레지스트 마스크에 의해 패터닝할 수 있으며, 패턴의 전사 정밀도가 높은 고정밀도의 패턴 형성이 가능할 뿐만 아니라, 단계수가 적고 제조가 용이하다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 패터닝 단계가 상기 성막 단계에서 얻어진 상기 유전체 박막 표면에 하드 마스크를 형성하는 단계; 및 상기 하드 마스크를 통해 상기 유전체 박막을 에칭하는 단계를 포함하고, 상기 유전체 박막의 에칭 단계에 앞서서, 하드 마스크의 패터닝용 레지스트를 박리 제거하는 단계를 포함한다.
이 방법에 따르면 단계수가 증대되지만, 유전체 박막에 직접 레지스트가 접촉하는 것이 방지되어, 애싱에 의한 유전체 박막의 열화를 방지할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 박리 제거 단계 후, 상기 유전체 박막의 에칭 단계에 앞서서, 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 더 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 에칭 단계 후, 상기 유전체 박막 표면에, 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 더 포함한다.
또한, 상기 하드 마스크는 그대로 장치의 절연막으로서 사용하도록 할 수도 있지만, 제거할 수도 있다. 하드 마스크를 제거하는 경우에는 제거 후에도 하드 마스크가 제거된 유전체 박막 표면에 상기 가스를 접촉시키도록 하면 리커버리성이 보다 향상된다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 하드 마스크가 2층막이고, 상기 방법은 하층측의 하드 마스크를 남긴 상태로 레지스트를 애싱시키는 단계, 및 상층측의 하드 마스크를 마스크로서 사용하여 하층측의 하드 마스크를 에칭하는 단계를 포함한다.
이 방법에 따르면 단계수가 증대되지만, 유전체 박막에 직접 레지스트가 접촉하는 것을 확실하게 방지하여, 애싱에 의한 유전체 박막의 열화를 방지할 수 있다. 또한, 이 하드 마스크를 유전체 박막으로 구성함으로써, 하드 마스크를 제거하지 않고 그대로 절연막으로서 사용하는 것도 가능하다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 패터닝 단계가 배선 형성용 홈을 형성하는 단계이고,
상기 패터닝 단계가 상기 홈 내에 도전체층을 형성하는 단계를 포함하며, 상기 도전체층의 형성 단계에 앞서서, 상기 배선 형성용 홈이 형성된 상기 유전체 박막 표면을 세정하는 단계; 및 상기 세정된 유전체 박막 표면에 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 포함한다.
상기 세정 단계는 CF4 등의 에칭 잔사를 제거하지 않는 것이 목적이다. 유기 세정 이외에 플라즈마를 사용한 건식 공정에 의한 세정도 적용 가능하다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 도전체층의 형성 단계가 상기 배선 형성용 홈에 도금용 시드층을 형성하는 단계: 상기 시드층 위에 전해 도금을 행하여 도금층을 형성하는 단계; 및 CMP 단계에 의해, 상기 유전체 박막 위의 도금층 및 시드층을 제거하는 단계를 포함한다.
이 방법에 따르면 신뢰성이 높은 다마신 배선 구조를 형성할 수 있다. 또한, 시드층의 형성에 앞서서 확산 배리어층을 형성할 수도 있다. 이 방법은 구리 도금층을 사용하는 경우에 보다 효과적이다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 제거 단계 후, 상기 유전체 박막 표면에 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 더 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 패터닝 단계가 접촉 형성용 관통구멍을 형성하는 단계이고, 상기 패터닝 단계가 상기 관통구멍 내에 도전체층을 형성하는 단계를 포함하며, 상기 도전체층의 형성 단계에 앞서서, 상기 관통구멍이 형성된 상기 유전체 박막 표면을 유기 세정하는 단계; 및 상기 유기 세정된 유전체 박막 표면에 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 마스크의 형성에 앞서서, 상기 성막된 유전체 박막 표면에 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 더 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 유전체 박막의 성막 단계가 실리카 유도체와 계면활성제를 포함하며, 원하는 세공이 배열되도록 하는 조성비를 갖는 전구체 용액을 생성하는 단계; 상기 전구체 용액을 승온시켜 가교 반응을 개시하는 예비 가교 단계; 상기 예비 가교 단계에서 가교 반응이 개시된 상기 전구체 용액을 상기 반도체 기판 표면에 공급하는 단계; 및 상기 전구체 용액이 접촉된 상기 반도체 기판을 소성하여, 상기 계면활성제를 분해 제거하는 단계를 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 실리카 유도체와 계면활성제를 포함하며, 원하는 세공이 배열되도록 하는 조성비를 갖는 전구체 용액을 생성하는 단계; 상기 전구체 용액을 상기 반도체 기판 표면에 공급하는 단계; 상기 전 구체 용액이 접촉된 상기 반도체 기판을 가열하여, 가교 반응을 개시하는 예비 가교 단계; 및 상기 반도체 기판을 소성하여, 상기 계면활성제를 분해 제거하는 단계를 더 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 공급 단계가 상기 반도체 기판을 전구체 용액에 침지시키는 단계를 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 공급 단계가 상기 반도체 기판을 상기 전구체 용액에 침지하고, 원하는 속도로 인상하는 단계를 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 공급 단계가 상기 전구체 용액을 상기 반도체 기판 위에 도포하는 단계를 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 공급 단계가 상기 전구체 용액을 상기 반도체 기판 위에 적하하고, 상기 기판을 회전시키는 회전 도포 단계를 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 전구체 용액이 세공이 주기적으로 배열되도록 제조되는 것을 포함한다. 별법으로, 비주기적으로 세공이 배열되도록 할 수도 있다.
또한 본 발명의 반도체 장치는, 상기 방법을 이용하여 형성된 접촉 세공을 갖는 유전체 박막, 및 상기 접촉 세공에 충전된 도전성 막을 포함한다.
또한 본 발명의 반도체 장치는, 반도체 기판 표면에 형성된 상기 유전체 박막의 접촉 세공에 충전된 상기 도전성 막이 상기 반도체 기판에 접촉하도록 형성된 다.
또한 본 발명의 반도체 장치는, 상기 유전체 박막이 다공성 실리카 박막이고, 상기 접촉 세공 내에 형성된 구리 박막이 배선층을 구성한다.
또한 본 발명의 반도체 장치는, 상기 다공성 실리카 박막의 두께가 0.05 내지 2 ㎛이다.
또한 본 발명의 반도체 장치는, 상기 다공성 실리카 박막이 큐빅 구조의 세공을 가지며, 상기 세공의 적어도 일부가 폐색되어 있다.
또한 본 발명의 반도체 장치는, 상기 세공이 0.2 내지 2.5 ㎚의 벽 간격을 갖도록 형성되어 있다.
<발명의 효과>
본 발명의 방법에 따르면, 리커버리 처리에 의해 고품질의 절연막을 제공할 수 있다.
도 1은 본 발명의 실시 형태 1의 공정을 나타낸 플로우차트이다.
도 2는 본 발명의 실시 형태 1의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 3은 본 발명의 실시 형태 1의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 4는 본 발명의 실시 형태 1의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 5는 본 발명의 실시 형태 1의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 6은 본 발명의 실시 형태 1의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 7은 본 발명의 실시 형태에서 사용되는 리커버리 처리 단계를 나타낸 설명도이다.
도 8은 본 발명의 실시 형태에서 사용되는 공정 종별을 나타낸 도면이다.
도 9는 본 발명의 실시 형태 1에서 사용되는 리커버리 처리에 의한 효과의 설명도이다.
도 10은 본 발명의 실시 형태 1에서 사용되는 리커버리 처리에 의한 효과의 설명도이다.
도 11은 본 발명의 실시 형태 1에서 사용되는 리커버리 처리에 의한 효과의 설명도이다.
도 12는 본 발명의 실시 형태 1에서 사용되는 리커버리 처리에 의한 효과의 설명도이다.
도 13은 본 발명의 실시 형태 1에서 사용되는 리커버리 처리에 의한 효과의 설명도이다.
도 14는 본 발명의 실시 형태 1에서 사용되는 리커버리 처리에 의한 효과의 설명도이다.
도 15는 본 발명의 실시 형태 1에서 사용되는 리커버리 처리에 의한 효과의 설명도이다.
도 16은 본 발명의 실시 형태 1에서 사용되는 리커버리 처리에 의한 효과의 설명도이다.
도 17은 본 발명의 실시 형태 2의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 18은 본 발명의 실시 형태 2의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 19는 본 발명의 실시 형태 2의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 20은 본 발명의 실시 형태 2의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 21은 본 발명의 실시 형태 2의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 22는 본 발명의 실시 형태 3의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 23은 본 발명의 실시 형태 3의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 24는 본 발명의 실시 형태 3의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 25는 본 발명의 실시 형태 3의 반도체 장치의 제조 방법을 나타낸 도면이 다.
도 26은 본 발명의 실시 형태 3의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 27은 종래예의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 28은 종래예의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 29는 종래예의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 30은 종래예의 반도체 장치의 제조 방법을 나타낸 도면이다.
도 31은 종래예의 반도체 장치의 제조 방법을 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
101: 실리콘 기판
102: 에칭 스토퍼층
103: 유전체 박막
104: 반사 방지막
105: 확산 배리어막
106: 시드막
107: 구리 도금막
108: 캡막
201: 산화 실리콘막
202: 질화 실리콘막
301: 탄화 실리콘막
<발명을 실시하기 위한 최선의 형태>
본 발명에 따른 반도체 장치의 제조 방법의 한 실시 형태를 도면을 참조하면서 상세히 설명한다(실시 형태 1).
본 발명의 실시 형태 1로서, 유전체 박막을 반도체 장치의 층간 절연막으로서 사용한 단일 다마신 배선 구조의 제조 방법에 대하여 설명한다.
이 방법은 도 1에 플로우차트, 도 2(a) 내지 도 6(i)에 도시된 제조 공정도에 나타낸 바와 같이, 단일 다마신 배선 구조의 층간 절연막을 메소다공성 실리카 박막으로 이루어진 유전체 박막으로부터 형성하고, 모든 공정마다 공정 손상을 회복하기 위해 TMCTS 분자에 접촉시키는 리커버리 처리 단계(단계 T106, T108, T110 및 Tl14)를 포함하는 것을 특징으로 한다.
공정으로서는 상술한 종래의 공정에서 모든 공정마다 공정 손상을 회복하기 위한 리커버리 처리 단계를 부가한 점이 상이할 뿐, 이외에는 도 27 내지 도 31에 나타낸 단일 다마신 배선 구조의 제조 공정과 마찬가지이다.
도 7은 여기서 사용하는 리커버리 공정의 타임 차트이다. 이 타임 차트에 따라, 질소 N2를 공급하면서 15분간 실온으로부터 400 ℃까지 승온시키고, 이어서 400 ℃에서 질소를 흘리면서 30분간 유지한 후, 질소의 공급을 중단하고 진공 흡인을 행하여 0.4 Pa 이하로 하여 20분간 유지한 후, TMCTS/N2의 혼합 가스를 공급한다. 최초 30분간은 0.7 g/분, 이후의 60분간은 1.4 g/분으로 혼합 가스를 공급한다. 이때 압력은 24 kPa로 하였다.
여기서 최초의 질소 가스 공급 단계에서, 챔버 내의 잔류 가스를 질소 치환하며, 이후 진공으로 하여 TMCTS/N2의 혼합 가스를 공급하고, TMCTS/N2의 혼합 가스를 흘리면서 리커버리 처리를 행한다.
이하, 도 1의 플로우차트, 도 2(a) 내지 도 6(i)를 참조하면서 실제의 단일 다마신 배선 구조의 형성 방법에 대하여 설명한다.
우선, 도 2(a)에 도시된 바와 같이, 소자 영역이 형성된 실리콘 기판 (101)의 표면에 도 20(b)에 도시된 바와 같이 에칭 스토퍼 (102)로서 막 두께 50 ㎚ 정도의 질화 실리콘(SiN)막을 형성하고, 이의 상층에 도 2(c)에 도시된 바와 같이, 저유전율의 유전체 박막 (103)으로서 다공성 실리카막을 형성한다(도 1: S101, S102).
성막시에는, 종래와 마찬가지로 계면활성제로서 양이온형의 세틸트리메틸암모늄브로마이드(CTAB: C16H33N+(CH3)3Br-)와, 실리카 유도체로서 테트라에톡시실란(TEOS)과, 산 촉매로서의 염산(HCl)을 H2O/알코올 혼합 용매에 용해시켜 형성한 전구체 용액에, 배선층(도시하지 않음)이 제공된 기판을 침지시키고, 30 내지 150 ℃에서 1 시간 내지 120 시간 동안 유지함으로써 실리카 유도체를 가수분해 중축합 반응으로 중합시켜(예비 가교 단계), 계면활성제의 주기적인 자기 응집체를 형성한다. 그리고 기판을 인상하여 수세 및 건조를 행한 후, 400 ℃의 대기 중(질소:산소=4:1)에서 3 시간 동안 가열ㆍ소성하고, 주형의 계면활성제를 완전히 열 분해 제거하여 유전체 박막 (103)으로서 순수한 메소다공성 실리카 박막을 형성한다.
이 시점에서, 상기 도 7에서 설명한 TMCTS 처리를 행하여, 막의 내성을 높인다(도 1: S103).
이와 같이 하여, 얻어진 유전체 박막 (103)을 패터닝하여 접촉 세공이 형성된다. 도 3(d)에 도시된 바와 같이 반사 방지층 (104)로서 유기 수지막을 형성한 후, 포토레지스트 (R1)을 도포한다(도 1: S104).
그리고, 도 3(e)에 도시된 바와 같이 포토리소그래피에 의해 패턴 노광 및 현상 공정을 거쳐 레지스트 패턴 (R1)을 형성한다(도 1: S105).
이후, 마스크로서 레지스트 패턴 (R1)로 유전체 박막 (103)을 에칭하여, 배선홈 (T)를 형성한다(도 1: S106).
그리고, 도 7에 도시한 처리 단계를 실시하고, 유전체 박막의 에칭에 의한 손상을 포함하는 표면에 TMCTS 분자를 포함하는 처리 가스를 공급함으로써 리커버리 처리를 행하여, 홈 측벽의 리커버리를 행한다(도 4(f), 도 1: T107).
그리고, 레지스트 패턴 (R1)을 애싱에 의해 제거함과 동시에 반사 방지막 (104)를 에칭에 의해 제거한다(도 1: S108).
재차 도 7에 도시한 처리 단계를 실시하고, 레지스트 패턴 (R1)의 애싱에 의한 손상을 포함하는 표면에 TMCTS 분자를 포함하는 처리 가스를 공급함으로써, 리커버리 처리를 행한다(도 4(g), 도 1: T109).
이어서, 에칭 가공에 의한 배선 홈 측벽의 CF계 퇴적막을 제거함과 동시에, 손상을 방지하기 위해 유기 용매를 사용한 세정을 실시하여, 표면을 청정화한다 (도 1: S110).
그리고, 도 7에 도시한 처리 단계를 실시하여, 유기 용매에 의한 세정에 기인하는 손상을 포함하는 표면에 TMCTS 분자를 포함하는 처리 가스를 공급함으로써, 리커버리 처리를 행한다(도 5(h), 도 1: T111).
그리고 청정화된 표면에 PVD법 또는 CVD법 등에 의해 확산 방지 배리어막 (105)로서의 질화탄탈(TaN), 구리 도금용 시드막 (106)으로서의 구리 박막을 형성한다(도 5(i), 도 1: S112).
이후 도 6(j)에 도시된 바와 같이, 전해 도금법에 의해 구리 시드막 위에 배선층 (107)로서의 구리 도금층을 형성한다(도 1: S113).
그리고 마지막으로 CMP에 의해 표면의 평탄화를 행하여, 여분의 구리 도금층 및 시드막 (105)를 연마 제거한다(도 1: S114).
그리고, 도 7에 도시한 처리 단계를 실시하여, CMP에 기인하는 손상을 포함하는 표면에 TMCTS 분자를 포함하는 처리 가스를 공급함으로써, 리커버리 처리를 행한다(도 6(k), 도 1: T115).
마지막으로, 배선 홈 내로 배선층의 형성을 행하고, 도 6(l)에 도시된 바와 같이 캡막으로서의 SiN막을 형성하여, 특성 평가를 행한다(도 1: S116).
이와 같이 하여 거의 설계값과 같은 유전율을 얻을 수 있기 때문에, 기생 용량도 충분히 작고, 누설 전류도 없을 뿐만 아니라, 신뢰성이 높고, 평탄한 표면을 갖는 배선 구조를 얻을 수 있다.
또한, 리커버리 처리에 의해 각 공정에 의한 손상을 회복함으로써, 하드 마스크를 사용하지 않고 직접 레지스트 패턴을 사용하여 패터닝함으로써 충분한 특성 을 유지할 수 있다. 따라서, 보다 고도의 패턴 정밀도를 얻을 수 있다.
또한, 충분히 기계적 강도가 높은 유전체 박막을 얻을 수 있기 때문에, CMP에 의해 충분한 평탄화가 가능해진다.
이어서 이 리커버리 처리의 효과를 검증하기 위한 실험을 행한 결과를 나타낸다.
도 8은, 각 처리 단계를 나타내는 부호와 처리의 대응표이다.
우선 각 처리 단계 후의 막 두께 변화에 대하여 측정한 결과를 설명한다.
(막 두께의 변화에 대하여)
도 9에 도시된 바와 같이 대조물(Ref)로서 성막 직후에 TMCTS 처리를 행한 도 2(c)의 단계 후의 유전체 박막 (103)의 막 두께의 평균값은 327 ㎚였다.
애싱 공정은 도 8에 (A1)로 나타낸 바와 같이 CF4/O2 애싱 처리 후, O2 애싱을 행하는 공정, (A2)로 나타낸 바와 같이 CF4/O2 애싱을 행하는 공정, (A3)으로 나타낸 바와 같이 O2 애싱을 행하는 공정의 3 종류에 대하여 행하였다. 그리고 각 애싱 공정 후에, 도 7에 도시한 바와 같은 TMCTS 분자를 사용한 리커버리 처리 (T)를 행한 결과를, (A1+T), (A2+T) 및 (A3+T)로 나타내었다.
그 결과, CF4/O2 애싱(A1 및 A2)에 의해 막 두께가 10 ％ 정도 저하되었는데, (A1+T) 및 (A2+T)로 나타낸 리커버리 처리 후인 것은 약간이기는 하지만 막 두께가 감소되었다는 것을 알 수 있었다.
또한, O2 애싱 (A3)에서는 막 두께에 대하여 거의 손상이 없고, 변화도 없었지만, (A3+T)로 나타낸 리커버리 처리 후인 것은 약간이기는 하지만 막 두께가 감소되었다는 것을 알 수 있었다.
또한, 유기 세정 처리 (WC)에 의한 막 두께의 영향에 대해서도 측정하였다.
그 결과, 유기 세정 처리에 의한 막 두께의 변화는 거의 없었지만, (WC+T)로 나타낸 리커버리 처리 후인 것에 대해서는, 막 두께가 약간 감소되었다는 것을 알 수 있었다.
또한, Ar/C5F8/O2를 사용한 반-에칭(half-etching) 단계에서의 처리 후의 상태를 (HE)로 나타낸 것은 막 두께가 감소되었으며, (HE+T)로 나타낸 리커버리 처리 후인 것에 대해서도 막 두께가 약간 감소되었다는 것을 알 수 있었다.
(굴절률의 변화에 대하여)
이어서 굴절률에 대하여 측정한 결과를 도 10에 나타낸다.
도 10에 도시된 바와 같이 대조물로서 성막 직후에 TMCTS 처리를 행한 도 2(c) 단계 후의 유전체 박막 (103)의 굴절률은 1.202였다.
애싱 공정은 마찬가지로, 도 8에 (A1)로 나타낸 바와 같이 CF4/O2 애싱 처리 후, O2 애싱을 행하는 공정, (A2)로 나타낸 바와 같이 CF4/O2 애싱을 행하는 공정, (A3)으로 나타낸 바와 같이 O2 애싱을 행하는 공정의 3 종류에 대하여 행하였다. 그리고 각 애싱 단계 후에, 도 7에 나타낸 바와 같은 TMCTS 분자를 사용한 리커버 리 처리 (T)를 행한 결과를, (A1+T), (A2+T) 및 (A3+T)로 나타내었다.
그 결과, CF4/O2 애싱(A1 및 A2)에 의해 굴절률은 감소되었지만, (A1+T) 및 (A2+T)로 나타낸 리커버리 처리 후인 것은 굴절률이 증대되었으며, TMCTS의 취입에 의해 막 밀도가 증대되었다는 것을 알 수 있었다.
또한, O2 애싱 (A3)에서는 막 두께에 대하여 굴절률이 증대되었으며, 이것은 소수성의 열화에 기인하는 것이라고 생각된다. 그리고, (A3+T)로 나타낸 리커버리 처리 후인 것은 더욱 굴절률이 증대되었다.
또한, 유기 세정 처리 (WC)에 의한 굴절률의 영향에 대해서도 측정하였다.
그 결과, 유기 세정 처리에 의한 굴절률의 변화는 거의 없었으며, (WC+T)로 나타낸 리커버리 처리 후인 것에 대해서도 거의 변화가 없었다.
또한, Ar/C5F8/O2를 사용한 반-에칭 단계에서의 처리 후의 상태를 (HE)로 나타낸 것은 굴절률의 변화가 거의 없었으며, (HE+T)로 나타낸 리커버리 처리 후인 것에 대해서도 굴절률의 변화는 거의 없었다.
(비유전율(k값)의 변화에 대하여)
이어서, 비유전율에 대하여 측정한 결과를 도 11에 도시한다.
도 11에 도시된 바와 같이 대조물로서 성막 직후에 TMCTS 처리를 행한 도 2(c) 단계 후의 유전체 박막 (103)의 비유전율은, 공기 중에서 2.35, 질소 분위기 중에서는 2.19였다. 도 11 중 좌측은 공기 중, 우측은 질소 분위기 중에서의 측정값을 나타낸다.
애싱 공정은 마찬가지로, 도 8에 (A1)로 나타낸 바와 같이 CF4/O2 애싱 처리 후, O2 애싱을 행하는 공정, (A2)로 나타낸 바와 같이 CF4/O2 애싱을 행하는 공정, (A3)으로 나타낸 바와 같이 O2 애싱을 행하는 공정의 3 종류에 대하여 행하였다. 그리고 각 애싱 공정 후에, 도 7에 도시한 바와 같은 TMCTS 분자를 사용한 리커버리 처리 (T)를 행한 결과를, (A1+T), (A2+T) 및 (A3+T)로 나타내었다.
각 공정에서 k값은 열화되었지만, 리커버리 처리에 의해 대폭 회복되어, 유기 세정과 반-에칭에서는 리커버리 처리에 의해 초기값 이하로 회복되었다.
즉, 도 12에 비유전율의 변화율을 나타낸 바와 같이, 각 애싱 단계 (A1, A2 및 A3)에 의해 비유전율은 9 내지 28 ％ 증대되었으며, 유기 세정 (WC)에서는 9 ％ 증대, (HE)에서는 4 ％ 증대되었지만, (A1+T), (A2+T) 및 (A3+T)로 나타낸 리커버리 처리 후의 것의 비유전율은 23 내지 68 ％ 회복되었다는 것을 알 수 있었다.
(면내 분포)
이어서, 각 유전체 박막의 비유전율의 면내 분포에 대하여 측정한 결과를 도 13(a) 및 (b)에 도시한다. 도 13(a)는 각 처리 후, 도 13(b)는 리커버리 처리 후의 비유전율(k값)을 나타내고, 횡축은 웨이퍼 중심으로부터의 거리(㎜)를 나타낸다.
각 공정 후의 k값의 열화에 현저한 축 방향 의존성(면내 분포)은 관찰되지 않았으며, O2 애싱을 포함하는 애싱 처리 (A1) 및 (A3)에서는 웨이퍼 단부에서의 열화가 작다는 것을 알 수 있었다.
(누설 전류)
이어서, 각 유전체 박막의 누설 전류를 측정한 결과를 도 14(a) 및 (b)에 도시한다. 도 14(a)는 각 처리 후, 도 14(b)는 리커버리 처리 후의 누설 전류를 나타내고, 횡축은 전계의 크기(MV/㎝)를 나타낸다.
유기 세정 (WC)에서는 누설 전류가 거의 변화되지 않았고, 열화가 관찰되지 않았지만, 애싱 공정 (A1, A2 및 A3)과 (HE) 공정에서 누설 전류가 증대된다. 이에 대하여 리커버리 처리 (T)를 행한 결과, (A1+T), (A2+T), 및 (A3+T)로 나타낸 바와 같이, 대폭 회복되었다는 것을 알 수 있었다.
(탄성률 및 경도)
이어서, 각 유전체 박막의 탄성률 및 경도를 측정한 결과를 도 15(a) 및 (b)에 도시한다.
도 15(a) 및 도 15(b)는 각 처리 후 및 리커버리 처리 후의 탄성률(E값) 및 경도(H값)의 변화율을 측정한 결과를 나타낸다. 도 15(c)는 각 측정 데이터를 나타낸다.
(경도 및 탄성률과 비유전율의 관계)
이어서, 경도 및 탄성률과 비유전율의 관계를 나타내기 위해, 유전체 박막의 경도 및 탄성률과 비유전율의 관계를 측정한 결과를 도 16(a) 및 (b)에 도시한다.
도 16(b)에서, 성막 직후의 유전체 박막의 탄성률과 k값에 대응하는 Ew=17.5 GPa의 직선보다 k값이 작은 것, 즉 좌측에 있는 것이 개선된 막이지만, 이 도면으로부터 분명한 바와 같이, 리커버리 처리 후인 것은 전부 좌측에 존재하며, 양호한 특성을 발휘하고 있다는 것을 알 수 있었다.
(실시 형태 2)
상기 실시 형태 1에서는 마스크로서 레지스트 패턴으로 층간 절연막에 홈을 형성하는 단계를 포함하는 반도체 장치의 제조 방법에 대하여 설명했지만, 본 실시 형태에서는, 2층 구조의 하드 마스크를 사용한 홈의 형성에 대하여 설명한다. 본 실시 형태에서도 마찬가지로 단일 다마신 배선 구조의 제조 방법에 대하여 설명한다.
이 방법은, 도 17(a) 내지 도 21(n)에 제조 공정도를 도시된 바와 같이, 하드 마스크로서 산화 실리콘막 (201)과 질화 실리콘막 (202)의 2층 구조 마스크를 사용한 점이 상이할 뿐, 이외에는 상기 실시 형태 1에서 설명한 것과 마찬가지며, 단일 다마신 배선 구조의 층간 절연막을 메소다공성 실리카 박막으로 이루어진 유전체 박막으로 형성하고, 공정마다 공정 손상을 회복하기 위해 TMCTS 분자에 접촉시키는 리커버리 처리 단계를 포함하는 것을 특징으로 한다.
본 실시 형태에서는, 2층 구조의 하드 마스크를 사용하고 있기 때문에, 유전체 박막이 노출되어 손상을 받는 단계는, 유전체 박막 자체의 에칭 단계(도 20(i))와, 에칭 후의 유기 세정 단계(도 20(j))이며, 이 2 단계 후에 리커버리 처리 단계를 실행하도록 한 것을 특징으로 한다. 또한, 리커버리 공정에 대해서는 도 7에 도시한 타임 차트에 따라 실행하는 것으로 한다.
이하, 도 17(a) 내지 도 21(n)을 참조하면서 2층 구조의 하드 마스크를 사용한 단일 다마신 배선 구조의 형성 방법에 대하여 설명한다.
우선, 도 17(a) 내지 (c)에 도시된 바와 같이, 상기 실시 형태 1과 마찬가지로 소자 영역이 형성된 실리콘 기판 (101)의 표면에, 에칭 스토퍼 (102)로서 막 두께 50 ㎚ 정도의 질화 실리콘(SiN)막을 형성하고, 이 상층에 저유전율의 유전체 박막 (103)으로서 다공성 실리카막을 형성한다.
그리고 도 17(d)에 도시된 바와 같이, CVD법에 의해 산화 실리콘막 (201) 및 질화 실리콘막 (202)를 형성하여 2층 구조의 하드 마스크를 형성한다.
이후 동일하게 하여 도 18(e)에 도시된 바와 같이, 반사 방지막 (104)로서 유기 수지막을 형성한 후, 포토레지스트 (R1)을 도포한다.
그리고, 도 18(f)에 도시된 바와 같이, 상기 실시 형태 1과 마찬가지로 포토리소그래피에 의해 패턴 노광 및 현상 공정을 거쳐 레지스트 패턴 (R1)을 형성한다.
이후, 도 19(g)에 도시된 바와 같이, 제1층째의 하드 마스크인 산화 실리콘막 (201)을 남기고 반사 방지막 (104)와 질화 실리콘막 (202)만을 패터닝한다.
그리고, 도 19(h)에 도시된 바와 같이, 상기 산화 실리콘막 (201)을 남긴 상태로 레지스트 패턴 (R1)을 O2 애싱에 의해 제거한다. 이때, 유전체 박막 (103)은 O2 플라즈마에 접촉하지 않기 때문에 손상은 거의 없지만, 산화 실리콘막 (201)을 통해 약간 손상을 받는 경우가 있기 때문에, 바람직하게는 애싱 후에 도 7에 도시한 리커버리 처리를 행하는 것이 바람직하다.
이후, 하층측의 하드 마스크인 산화 실리콘막 (201)과 유전체 박막 (103)을 연속하여 에칭한다. 그리고, 도 7에 도시한 처리 단계를 실시하고, 유전체 박막의 에칭에 의한 손상을 포함하는 표면에 TMCTS 분자를 포함하는 처리 가스를 공급함으로써 리커버리 처리를 행하여, 홈 측벽의 리커버리를 행한다(도 20(i)).
이어서, 에칭 가공에 의한 배선 홈 측벽의 CF계 퇴적막을 제거함과 동시에, 손상을 방지하기 위해 유기 용매를 사용한 세정을 실시하여, 표면을 청정화하고, 도 7에 도시한 처리 단계를 실시하여, 유기 용매에 의한 세정에 기인하는 손상을 포함하는 표면에 TMCTS 분자를 포함하는 처리 가스를 공급함으로써, 리커버리 처리 단계를 행한다(20(j)).
그리고, 청정화된 표면에 PVD법 또는 CVD법 등에 의해 확산 방지 배리어막 (105)로서의 질화탄탈(TaN)을 형성한 후, 구리 도금용 시드막 (106)으로서의 구리 박막을 형성한다(도 20(k)).
이후의 공정은, 유전체 박막 (103)의 상층에 하드 마스크로서 사용한 산화 실리콘막 (201)과 질화 실리콘막 (202)가 적층된 상태로 남아 있는 것 이외에는, 상기 실시 형태 1과 마찬가지이다.
이와 같이 하여 각 처리 단계를 실행한 후, 도 21(l) 내지 (n)의 단계를 거쳐, 배선홈 내로 배선층의 형성을 행하고, 마지막으로 캡막으로서의 SiN막을 형성하여 특성 평가를 행한다.
이와 같이 하여 거의 설계값과 같은 유전율을 얻을 수 있으며, 기생 용량도 충분히 작고, 누설 전류도 없을 뿐만 아니라, 신뢰성이 높고, 평탄한 표면을 갖는 배선 구조를 얻을 수 있다.
본 실시 형태에서는 2층 구조의 하드 마스크를 사용하고 있기 때문에, 공정 손상이 작다.
(실시 형태 3)
상기 실시 형태 2에서는 2층 구조의 하드 마스크를 마스크로서 사용하여 층간 절연막에 홈을 형성하는 단계를 포함하는 반도체 장치의 제조 단계에 대하여 설명했지만, 본 실시 형태에서는, 단층 구조의 하드 마스크를 사용한 홈의 형성에 대하여 설명한다. 본 실시 형태에서도 마찬가지로 단일 다마신 배선 구조의 제조 방법에 대하여 설명한다.
이 방법은, 도 22(a) 내지 도 26(n)에 제조 공정도를 도시된 바와 같이, 하드 마스크로서 탄화 실리콘막 (301)을 사용한 점이 상이할 뿐, 이외에는 상기 실시 형태 2에서 설명한 것과 마찬가지이며, 단일 다마신 배선 구조의 층간 절연막을 메소다공성 실리카 박막으로 이루어진 유전체 박막으로 형성하고, 공정마다 공정 손상을 회복하기 위해 TMCTS 분자에 접촉시키는 리커버리 처리 단계를 포함하는 것을 특징으로 한다.
본 실시 형태에서는, 1층 구조의 하드 마스크를 사용하고 있기 때문에, 2층 구조의 하드 마스크를 사용한 경우에 비해, 레지스트 패턴의 애싱 단계(도 24(h))에서 유전체 박막이 노출된다는 점에서, 손상을 받는 단계가 증가되어, 레지스트 패턴의 애싱 단계 후에 대해서도 리커버리 처리 단계가 필수가 된다. 또한, 이후에 실시 형태 2와 마찬가지로, 유전체 박막이 노출되어 손상을 받는 공정은, 유전체 박막 자체의 에칭 단계(도 25(j))와, 에칭 후의 유기 세정 단계(도 25(k))이며, 이 2 단계 후에 리커버리 처리 단계를 실행한다. 또한, 리커버리 단계에 대해서는 도 7에 도시한 타임 차트에 따라 실행하는 것으로 한다.
이하, 도 22(a) 내지 도 26(n)을 참조하면서 단층 구조의 하드 마스크를 사용한 단일 다마신 배선 구조의 형성 방법에 대하여 설명한다.
우선, 도 22(a) 내지 (c)에 도시된 바와 같이, 상기 실시 형태 1 및 2와 마찬가지로 소자 영역이 형성된 실리콘 기판 (101)의 표면에, 에칭 스토퍼 (102)로서 막 두께 40 ㎚ 정도의 질화 실리콘(SiN)막을 형성하고, 이 상층에 저유전율의 유전체 박막 (103)으로서 다공성 실리카막을 형성한다.
그리고 도 22(d)에 도시된 바와 같이, CVD법에 의해 탄화 실리콘막(SiC) (301)을 형성하여 단층 구조의 하드 마스크를 형성한다. 이 하드 마스크의 재료로서는 SiC 이외에 SiOC 및 Si0 등을 적용할 수 있다.
이후 동일하게 하여 도 23(e)에 도시된 바와 같이, 반사 방지층 (104)로서 유기 수지막을 형성한 후, 포토레지스트 (R1)을 도포한다.
그리고, 도 23(f)에 도시된 바와 같이 상기 실시 형태 1 및 2와 마찬가지로, 포토리소그래피에 의해 패턴 노광 및 현상 공정을 거쳐 레지스트 패턴 (R1)을 형성한다.
이후, 도 24(g)에 도시된 바와 같이, 반사 방지막 (104)와 하드 마스크인 탄화 실리콘막 (301)을 패터닝한다.
그리고, 레지스트 패턴 (R1)을 O2 애싱에 의해 제거한다. 이때 O2 플라즈마 에 의해 유전체 박막 표면이 손상을 받기 때문에, 애싱 후에 도 7에 도시한 리커버리 처리를 행한다(도 24(h)).
이후, 하층측의 하드 마스크인 탄화 실리콘막 (301)과 유전체 박막 (103)을 연속하여 에칭한다. 그리고, 도 7에 도시한 처리 단계를 실시하고, 유전체 박막의 에칭에 의한 손상을 포함하는 표면에 TMCTS 분자를 포함하는 처리 가스를 공급함으로써 리커버리 처리를 행하여, 홈 측벽의 리커버리를 행한다(도 25(i)).
이어서, 에칭 가공에 의한 배선 홈 측벽의 CF계 퇴적막을 제거함과 동시에, 손상을 방지하기 위해 유기 용매를 사용한 세정을 실시하여, 표면을 청정화하고, 도 7에 도시한 처리 단계를 실시하여, 유기 용매에 의한 세정에 기인하는 손상을 포함하는 표면에 TMCTS 분자를 포함하는 처리 가스를 공급함으로써, 리커버리 처리를 행한다(25 (j)).
그리고, 청정화된 표면에 PVD법 또는 CVD법 등에 의해 확산 방지 배리어막 (105)로서의 질화탄탈(TaN)을 형성하고, 구리 도금용 시드막 (106)으로서의 구리 박막을 형성한다(도 25(k)).
이후의 공정은, (도 26(l) 내지 (n)에 도시된 바와 같이) 유전체 박막 (103)의 상층에 하드 마스크로서 사용한 탄화 실리콘막 (301)이 적층된 상태로 남아 있는 것 이외에는, 상기 실시 형태 1 및 2와 마찬가지이다.
이와 같이 하여 각 처리 단계를 실행한 후, 배선 홈 내로 배선층의 형성을 행하고, 마지막으로 캡막으로서의 SiN막을 형성하여 특성 평가를 행한다.
이와 같이 하여 거의 설계값과 같은 유전율을 얻을 수 있으며, 기생 용량도 충분히 작고, 누설 전류도 없을 뿐만 아니라, 신뢰성이 높고, 평탄한 표면을 갖는 배선 구조를 얻을 수 있다.
본 실시 형태에서는 단층 구조의 하드 마스크를 사용하고 있기 때문에, 공정 손상은 2층 구조의 하드 마스크보다는 크지만, 리커버리 처리에 의해 회복 가능하다.
또한, 전구체 용액의 조성에 대해서는, 상기 실시 형태의 조성으로 한정되지 않으며, 용매 100에 대하여, 계면활성제를 0.01 내지 0.1, 실리카 유도체를 0.01 내지 0.5, 산 촉매를 0 내지 5로 하는 것이 바람직하다. 이러한 조성의 전구체 용액을 사용함으로써, 원주상의 세공을 갖는 저유전율 절연막을 형성하는 것이 가능해진다.
또한, 상기 실시 형태에서는, 계면활성제로서 양이온형의 세틸트리메틸암모늄브로마이드(CTAB: C16H33N+(CH3)3Br-)를 사용했지만, 이것으로 한정되지 않으며, 다른 계면활성제도 물론 사용할 수 있다.
단, 촉매로서 Na 이온 등의 알칼리 이온을 사용하면 반도체 재료의 열화의 원인이 되기 때문에, 반도체 재료로서는 양이온형의 계면활성제를 사용하고, 촉매로서는 산 촉매를 사용하는 것이 바람직하다. 산 촉매로서는, HCl 이외에, 질산(HNO3), 황산(H2SO4), 인산(H3PO4) 및 H4SO4 등을 사용할 수 있다. 또는 비이온형의 계면활성제를 사용할 수도 있다.
또한 실리카 유도체로서는 TEOS로 한정되지 않으며, 테트라메톡시실란(TMOS) 등의 실리콘 알콕시드 재료를 사용하는 것이 바람직하다.
또한 용매로서는 물/알코올 혼합 용매를 사용했지만, 물만 사용할 수도 있다.
또한, 소성 분위기로서는 대기 분위기를 이용했지만, 감압하일 수도 있고, 질소 분위기 중일 수도 있다. 바람직하게는 질소와 수소의 혼합 가스를 포함하는 형성 가스를 사용함으로써, 내습성이 향상되거나 또는 막의 미세한 전기적 결함이 보수됨으로써, 누설 전류의 감소를 도모하는 것이 가능해진다.
또한, 계면활성제, 실리카 유도체, 산 촉매 및 용매의 혼합비에 대해서는 적절하게 변경 가능하다.
또한, 예비 중합 단계는 30 내지 150 ℃에서 1 시간 내지 120 시간 동안 유지하도록 하였지만, 바람직하게는 60 내지 120 ℃, 더욱 바람직하게는 90 ℃로 한다.
또한, 소성 단계는 400 ℃에서 1 시간으로 하였지만, 300 ℃ 내지 500 ℃에서 1 내지 5 시간 정도로 할 수도 있다. 바람직하게는 350 ℃ 내지 450 ℃로 한다.
또한, 상기 실시 형태에서는, 스피너를 사용한 도포 방법에 대하여 설명했지만, 쇄모(刷毛)로 도포하는 소위 쇄모 도포법도 적용 가능하다.
또한, 리커버리 대상이 되는 막으로서는 다공성 실리카막 이외에 제올라이트막, HSQ막, MSQ막, 또는 필요에 따라 TMCTS, HMDS 또는 TMCS 등의 실리카 유도체로 소수화 처리를 행한 것에 대해서도 적용 가능하다.
또한 리커버리 처리는 산계, 유기산계, 염소계, 습식계 및 건식계 등의 에칭 공정에 적용 가능하다.
또한, 상기 실시 형태에서는, 단일 다마신 배선 구조에 사용되는 층간 절연막에 대하여 설명했지만, 알루미늄 배선을 사용한 다층 배선 구조에도 물론 적용 가능하다.
또한, 본 발명에서 사용되는 유전체 박막은, 주로 Si-0 결합으로 이루어진 유전체 박막이며, 부분적으로 유기 원소가 포함될 수 있다. Si-0 결합으로 이루어진다는 것은, 1개의 Si 원자에 2개 이상의 O 원자가 결합되며, 이 O 원자를 통해 다른 Si 원자가 결합되어 있는 구조로 이루어지는 것을 말하고, 그 이외에는 특별히 한정되지 않는다. 예를 들면, 부분적으로 규소에 수소, 할로겐, 알킬기나 페닐기, 또는 이들을 포함하는 관능기가 결합될 수 있다.
유전체 박막 중의 Si와 0의 비율은 XPS에 의한 원소 분석으로 확인되며, 0.5≤Si/0(원자비)≤1.0의 범위에 있고, Si의 중량 분율이 40 중량％ 이상인 것이 바람직하다. 또한, Si-O의 결합은 IR에 의해 확인할 수 있다. 일반적인 것으로서는, 실리카, 수소화실세스퀴옥산, 메틸실세스퀴옥산, 수소화메틸실세스퀴옥산 및 디메틸실록산 등으로 이루어진 박막을 들 수 있다.
또한, 본 발명의 유전체 박막은, 그의 표면을 메틸기 및 수소기 등을 갖는 일반적으로 알려진 표면 처리제로 미리 처리한 것일 수 있다. 예를 들면, 헥사메틸디실라잔(HMDS) 및 트리메틸실릴클로라이드(TMSC) 또는 모노실란 등으로 처리된 유전체 박막도 사용할 수 있다.
본 발명에서 사용되는 유전체 박막은, 메소 세공을 갖는 것이 바람직하다. 또한, 평균 세공 직경은 0.5 ㎚ 내지 10 ㎚의 범위에 있는 것이 바람직하다. 이 범위이면, 후술하는 처리에 의해 충분한 기계 강도와 저유전율을 양립시켜 달성할 수 있다.
일반적으로, 박막의 평균 세공 직경은 3 검체 전자동 가스 흡착량 측정 장치 오토 소르브-3B형(칸타크롬사 제조)을 사용하여 측정할 수 있다. 이 경우의 측정은, 액체 질소 온도하(77 K)에서의 질소 흡착법으로 실시되며, 비표면적은 BET법, 세공 분포는 BJH법에 의해 구할 수 있다.
본 발명에서 사용되는 유전체 박막은, 상기한 것이면 특별히 한정되지 않지만, 그의 제조 방법에 따라 분류하면, (1) 알콕시실란을 졸겔법에 의해 성막하여 다공질화한 박막, (2) 실리카졸과 유기 화합물을 자기 조직화시키고, 성막 후 유기 화합물을 제거함으로써 다공질화한 박막, (3) 기판 표면에 제올라이트를 결정 성장시킴으로써 다공질화한 박막 등을 들 수 있다.
이들 제조 방법에 사용되는 유전체 박막에 대하여 이하에 설명한다.
(1) 알콕시실란을 졸겔법에 의해 성막하여 다공질화한 박막
이 방법에서는, 다공질화한 박막을 얻기 위해 제조 방법이 특별히 한정되지 않지만, 구체적으로는 이하의 예와 같이 하여 제조할 수 있다.
우선, 성막하기 위한 도포액을 제조한다. 도포액은, 각각 후술하는 바와 같은 성분인 알콕시실란, 촉매 및 물, 추가로 필요에 따라 용매를 첨가하고, 0 ℃ 내지 70 ℃, 바람직하게는 30 내지 50 ℃에서, 수분 내지 5 시간, 바람직하게는 1 내 지 3 시간 동안 교반하여 얻을 수 있다. 우선, 상기 각 성분에 대하여 설명한다.
(알콕시실란)
유전체 박막의 제조에 사용되는 알콕시실란은 특별히 한정되지 않지만, 구체예로서 테트라메톡시실란, 테트라에톡시실란, 테트라이소프로폭시실란 및 테트라부틸실란 등의 4급 알콕시실란; 트리메톡시플루오로실란, 트리에톡시플루오로실란, 트리이소프로폭시플루오로실란 및 트리부톡시플루오로실란 등의 3급 알콕시플루오로실란; CF3(CF2)3CH2CH2Si(OCH3)3, CF3(CF2)5CH2CH2Si(OCH3)3, CF3(CF2)7CH2CH2Si(OCH3)3, CF3(CF2)9CH2CH2Si(OCH3)3, (CF3)2CF(CF2)4CH2CH2Si(OCH3)3, (CF3)2CF(CF2)6CH2CH2Si(OCH3)3, (CF3)2CF(CF2)8CH2CH2Si(OCH3)3, CF3(C6H4)CH2CH2Si(OCH3)3, CF3(CF2)3(C6H4)CH2CH2Si(OCH3)3, CF3(CF2)5(C6H4)CH2CH2Si(OCH3)3, CF3(CF2)7(C6H4)CH2CH2Si(OCH3)3, CF3(CF2)3CH2CH2SiCH3(OCH3)2, CF3(CF2)5CH2CH2SiCH3(OCH3)2, CF3(CF2)7CH2CH2SiCH3(OCH3)2, CF3(CF2)9CH2CH2SiCH3(OCH3)2, (CF3)2CF(CF2)4CH2CH2SiCH3(OCH3)2, (CF3)2CF(CF2)6CH2CH2SiCH3(OCH3)2, (CF3)2CF(CF2)8CH2CH2SiCH3(OCH3)2, CF3(C6H4)CH2CH2SiCH3(OCH3)2, CF3(CF2)3(C6H4)CH2CH2SiCH3(OCH3)2, CF3(CF2)5(C6H4)CH2CH2SiCH3(OCH3)2, CF3(CF2)7(C6H4)CH2CH2SiCH3(OCH3)2, CF3(CF2)3CH2CH2Si(OCH2CH3)3, CF3(CF2)5CH2CH2Si(OCH2CH3)3, CF3(CF2)7CH2CH2Si(OCH2CH3)3 및 CF3(CF2)9CH2CH2Si(OCH2CH3)3 등의 불소 함유 알콕시실란; 트리메톡시메틸실란, 트리에톡시메틸실란, 트리메톡시에틸실란, 트리에톡시에틸실란, 트리메톡시프로필실란 및 트리에톡시프로필실란 등의 3급 알콕시알킬실란; 트리메톡시페닐실란, 트리에톡시페닐실란, 트리메톡시클로로페닐실란 및 트리에톡시클로로페닐실란 등의 3급 알콕시아릴실란; 트리메톡시페네틸실란 및 트리에톡시페네틸실란 등의 3급 알콕시페네틸실란; 디메톡시디메틸실란 및 디에톡시디메틸실란 등의 2급 알콕시알킬실란 등을 들 수 있다. 이들 중에서, 테트라에톡시실란을 사용하는 것이 바람직하다.
이들 알콕시실란은 1종을 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다.
(촉매)
도포액의 제조에 사용되는 촉매로서는, 산 촉매 또는 알칼리 촉매로부터 선택되는 1종 이상을 사용할 수 있다.
산 촉매로서는 무기산 및 유기산을 들 수 있고, 무기산으로서는, 예를 들면 염산, 질산, 황산, 불산, 인산, 붕산 및 브롬화수소산 등을 들 수 있다. 또한, 유기산으로서는, 예를 들면 아세트산, 프로피온산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 노난산, 데칸산, 옥살산, 말레산, 메틸말론산, 아디프산, 세바크산, 갈산, 부티르산, 멜리트산, 아라키돈산, 시킴산, 2-에틸헥산산, 올레산, 스테아르산, 리놀레산, 리놀렌산, 살리실산, 벤조산, p-아미노벤조산, p-톨루엔술폰산, 벤젠술폰산, 모노클로로아세트산, 디클로로아세트산, 트리클로로아세트산, 트리플루오로아 세트산, 포름산, 말론산, 술폰산, 프탈산, 푸마르산, 시트르산, 타르타르산, 숙신산, 푸마르산, 이타콘산, 메사콘산, 시트라콘산 및 말산 등을 예로 들 수 있다.
알칼리 촉매로서는, 암모늄염 및 질소 함유 화합물을 들 수 있고, 암모늄염으로서는, 예를 들면 수산화테트라메틸암모늄, 수산화테트라에틸암모늄, 수산화테트라프로필암모늄 및 수산화테트라부틸암모늄 등을 들 수 있다. 질소 함유 화합물로서는, 예를 들면 피리딘, 피롤, 피페리딘, 1-메틸피페리딘, 2-메틸피페리딘, 3-메틸피페리딘, 4-메틸피페리딘, 피페라진, 1-메틸피페라진, 2-메틸피페라진, 1,4-디메틸피페라진, 피롤리딘, 1-메틸피롤리딘, 피콜린, 모노에탄올아민, 디에탄올아민, 디메틸모노에탄올아민, 모노메틸디에탄올아민, 트리에탄올아민, 디아자비시클로옥탄, 디아자비시클로노난, 디아자비시클로운데센, 2-피라졸린, 3-피롤린, 퀴누클리딘, 암모니아, 메틸아민, 에틸아민, 프로필아민, 부틸아민, N,N-디메틸아민, N,N-디에틸아민, N,N-디프로필아민, N,N-디부틸아민, 트리메틸아민, 트리에틸아민, 트리프로필아민 및 트리부틸아민 등을 들 수 있다.
(용매)
도포액 제조에 사용할 수 있는 용제로서는, 예를 들면 메탄올, 에탄올, n-프로판올, i-프로판올, n-부탄올, i-부탄올, sec-부탄올, t-부탄올, n-펜탄올, i-펜탄올, 2-메틸부탄올, sec-펜탄올, t-펜탄올, 3-메톡시부탄올, n-헥산올, 2-메틸펜탄올, sec-헥산올, 2-에틸부탄올, sec-헵탄올, 헵탄올-3, n-옥탄올, 2-에틸헥산올, sec-옥탄올, n-노닐알코올, 2,6-디메틸헵탄올-4, n-데카놀, sec-운데실알코올, 트리메틸노닐알코올, sec-테트라데실알코올, sec-헵타데실알코올, 페놀, 시클로헥산 올, 메틸시클로헥산올, 3,3,5-트리메틸시클로헥산올, 벤질알코올, 페닐메틸카르비놀, 디아세톤알코올 및 크레졸 등의 모노알코올계 용매; 에틸렌글리콜, 1,2-프로필렌글리콜, 1,3-부틸렌글리콜, 펜탄디올-2,4, 2-메틸펜탄디올-2,4, 헥산디올-2,5, 헵탄디올-2,4, 2-에틸헥산디올-1,3, 디에틸렌글리콜, 디프로필렌글리콜, 트리에틸렌글리콜, 트리프로필렌글리콜 및 글리세린 등의 다가 알코올계 용매; 아세톤, 메틸에틸케톤, 메틸-n-프로필케톤, 메틸-n-부틸케톤, 디에틸케톤, 메틸-i-부틸케톤, 메틸-n-펜틸케톤, 에틸-n-부틸케톤, 메틸-n-헥실케톤, 디-i-부틸케톤, 트리메틸노나논, 시클로헥사논, 2-헥사논, 메틸시클로헥사논, 2,4-펜탄디온, 아세토닐아세톤, 디아세톤알코올, 아세토페논 및 펜티온 등의 케톤계 용매; 에틸에테르, i-프로필에테르, n-부틸에테르, n-헥실에테르, 2-에틸헥실에테르, 에틸렌옥시드, 1,2-프로필렌옥시드, 디옥솔란, 4-메틸디옥솔란, 디옥산, 디메틸디옥산, 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜모노-n-부틸에테르, 에틸렌글리콜모노-n-헥실에테르, 에틸렌글리콜모노페닐에테르, 에틸렌글리콜모노-2-에틸부틸에테르, 에틸렌글리콜디부틸에테르, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노에틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜모노-n-부틸에테르, 디에틸렌글리콜디-n-부틸에테르, 디에틸렌글리콜모노-n-헥실에테르, 에톡시트리글리콜, 테트라에틸렌글리콜디-n-부틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 프로필렌글리콜모노부틸에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노에틸에테르, 트리프로필렌글리콜모노메틸에테르, 테트라히드로푸 란 및 2-메틸테트라히드로푸란 등의 에테르계 용매; 디에틸카르보네이트, 아세트산메틸, 아세트산에틸, γ-부티로락톤, γ-발레로락톤, 아세트산 n-프로필, 아세트산 i-프로필, 아세트산 n-부틸, 아세트산 i-부틸, 아세트산 sec-부틸, 아세트산 n-펜틸, 아세트산 sec-펜틸, 아세트산 3-메톡시부틸, 아세트산메틸펜틸, 아세트산 2-에틸부틸, 아세트산 2-에틸헥실, 아세트산벤질, 아세트산시클로헥실, 아세트산메틸시클로헥실, 아세트산 n-노닐, 아세토아세트산메틸, 아세토아세트산에틸, 아세트산에틸렌글리콜모노메틸에테르, 아세트산에틸렌글리콜모노에틸에테르, 아세트산디에틸렌글리콜모노메틸에테르, 아세트산디에틸렌글리콜모노에틸에테르, 아세트산디에틸렌글리콜모노-n-부틸에테르, 아세트산프로필렌글리콜모노메틸에테르, 아세트산프로필렌글리콜모노에틸에테르, 아세트산프로필렌글리콜모노프로필에테르, 아세트산프로필렌글리콜모노부틸에테르, 아세트산디프로필렌글리콜모노메틸에테르, 아세트산디프로필렌글리콜모노에틸에테르, 디아세트산글리콜, 아세트산메톡시트리글리콜, 프로피온산에틸, 프로피온산 n-부틸, 프로피온산 i-아밀, 옥살산디에틸, 옥살산디-n-부틸, 락트산메틸, 락트산에틸, 락트산 n-부틸, 락트산 n-아밀, 말론산디에틸, 프탈산디메틸 및 프탈산디에틸 등의 에스테르계 용매; N-메틸포름아미드, N,N-디메틸포름아미드, N,N-디에틸포름아미드, 아세트아미드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N-메틸프로피온아미드 및 N-메틸피롤리돈 등의 질소 함유계 용매 등을 들 수 있다.
용매는, 이들로부터 선택되는 1종을 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다.
이들 각 성분의 첨가 방법은 임의적이며, 첨가 순서도 특별히 제한되지 않지만, 바람직하게는 알콕시실란에 대한 물의 첨가는, 알콕시실란의 가수분해, 탈수 축합을 제어하기 위해 2회로 나누어 행한다. 1회째의 물의 첨가에서는 가수분해, 탈수 축합을 완료시키지 않기 위해, 물/알콕시실란의 알콕시기(몰비)=0.1 내지 0.3, 바람직하게는 0.2 내지 0.25로 첨가한다. 2회째의 물의 첨가는 임의로 할 수 있만, 바람직하게는 물/알콕시실란의 알콕시기(몰비)=1 내지 10으로 첨가한다. 1회째와 2회째의 물의 첨가간의 시간은 특별히 제한되지 않고, 임의로 설정할 수 있다. 첨가하는 촉매량은 반응을 촉진시킬 수 있는 정도인 것이 바람직하며, 더욱 바람직하게는 알콕시실란:촉매=1:0.1 내지 0.001의 몰비로 첨가한다. 용매로 희석하는 경우는 대략 1 내지 100배, 바람직하게는 3 내지 20배로 희석하여 사용한다.
이들 알콕시실란, 촉매 및 물, 추가로 필요에 따라 용매를 첨가하여 수분 내지 5 시간 정도 교반하여 얻어진 도포액을 기판에 도포하여, 유전체 박막의 전구체를 얻는다. 박막의 다공질화의 조건은, 사용하는 용매나 알콕시실란의 종류를 변경함으로써 제어할 수 있으며, 건조 및 소성에 의한 용매의 증발, 또는 가수분해에서 발생하는 알코올 성분의 제거에 의해 세공이 형성되어, 유전체 박막이 얻어진다.
기판에 도포하는 방법으로서는, 예를 들면 스핀 코팅법, 캐스팅법, 딥코팅법 등의 일반적인 방법을 들 수 있다. 스핀 코팅법의 경우, 스피너 위에 기판을 놓고, 상기 기판 위에 시료를 적하하여 500 내지 10000 rpm으로 회전시킴으로써, 박막 표면의 평활성이 우수한 균일한 막 두께의 유전체 박막이 얻어진다.
용매나 알콕시실란의 가수분해에서 발생하는 알코올 성분의 제거를 위해 행하는 건조 및 소성에서, 건조 조건은 특별히 한정되지 않으며, 용매나 알코올 성분이 증발될 수 있는 것이 바람직하다. 소성 조건도 특별히 한정되지 않으며, 소성에 의해 박막 중의 실라놀기의 축합이 더욱 촉진되는 것이 바람직하다. 따라서, 소성 분위기도 대기 중, 불활성 가스 중, 진공 중 모두에서 행할 수 있다. 단, 박막 중에 H나 메틸기 등이 존재하는 경우에는, 이들이 분해되지 않는 온도에서 소성하는 것이 바람직하다. 구체적으로는 250 내지 450 ℃의 범위에서, 질소 중에서의 소성이 바람직하다.
또한, 표면 장력이 작은 유기 용매나 초임계 유체에 의해, 용매, 또는 알콕시실란의 가수분해에서 발생하는 알코올 성분을 제거할 수 있다. 특히, 압력과 온도를 조절하여 표면 장력이 없는 초임계 유체에 의한 제거는, 박막의 세공이 없어지지 않고, 매우 다공질인 것이 얻어지기 때문에 바람직하다.
이러한 제조 방법에서 유전체 박막은, 자립한 상태 또는 기판에 고착된 상태로 얻어진다. 얻어진 박막의 세공은, 박막의 단면 TEM 관찰이나 세공 분포 측정에 의해, 평균 세공 직경 0.5 ㎚ 내지 10 ㎚를 갖는다는 것을 확인할 수 있다. 또한, 박막의 두께는 제조 조건에 따라서도 상이하지만, 대략 0.05 내지 2 ㎛의 범위이다.
(2) 알콕시실란을 졸겔법에 의해 성막할 때 실리카졸과 유기 화합물을 자기 응집화시키고, 성막 후 유기 화합물을 제거함으로써 다공질화한 박막
알콕시실란을 졸겔법에 의해 성막할 때 실리카졸과 유기 화합물을 자기 응집 화시키고, 성막 후 유기 화합물을 제거함으로써 다공질화한 박막은, 상술한 (1)의 박막의 제조에서, 알콕시실란을 사용하여 도포액을 제조하는 과정에서, 추가로 세공 형성제(주형)로서, 예를 들면 계면활성제와 같은 유기 화합물을 첨가한 도포액으로부터 얻어진다.
상기 계면활성제로서는, 통상적으로 장쇄 알킬기 및 친수성기를 갖는 화합물을 사용할 수 있다. 장쇄 알킬기로서는, 바람직하게는 탄소 원자수 8 내지 24인 것, 더욱 바람직하게는 탄소 원자수 12 내지 18인 것이며, 친수성기로서는 예를 들면, 4급 암모늄염의 기, 아미노기, 니트로소기, 히드록실기 및 카르복실기 등을 들 수 있고, 이 중에서도 4급 암모늄염의 기 또는 히드록실기인 것이 바람직하다.
이와 같은 계면활성제로서 구체적으로는, 화학식
CnH2n +1(N(CH3)2(CH2)m)a(CH2)bN(CH3)2CLH2L +1X1 +a (식 중, a는 0 내지 2의 정수, b는 0 내지 4의 정수, n은 8 내지 24의 정수, m은 0 내지 12의 정수, L은 1 내지 24의 정수이고, X는 할로겐화물 이온, HSO4- 또는 1가의 유기 음이온임)로 표시되는 알킬암모늄염의 사용이 바람직하다.
상기 화학식으로 표시되는 계면활성제는, 도포액 중에서 미셀(micelle)을 형성하여 규칙적으로 배열된다. 본 발명에서는, 이 미셀이 주형이 되어, 알콕시실란의 가수분해, 탈수 축합에서 얻어지는 실리카와 계면활성제가 복합체를 형성한다. 이어서, 주형의 계면활성제를 제거함으로써 균일하고 규칙적인 배열의 세공을 갖는 유전체 박막을 제조할 수 있다.
또한, 계면활성제로서는, 폴리알킬렌옥시드 구조를 갖는 화합물도 사용할 수 있다. 폴리알킬렌옥시드 구조로서는 폴리에틸렌옥시드 구조, 폴리프로필렌옥시드 구조, 폴리테트라메틸렌옥시드 구조 및 폴리부틸렌옥시드 구조 등을 들 수 있다.
이러한 폴리알킬렌옥시드 구조를 갖는 화합물로서 구체적으로는, 폴리옥시에틸렌폴리옥시프로필렌 블록 공중합체, 폴리옥시에틸렌폴리옥시부틸렌 블록 공중합체, 폴리옥시에틸렌폴리옥시프로필렌알킬에테르, 폴리에틸렌알킬에테르 및 폴리옥시에틸렌알킬페닐에테르 등의 에테르형 화합물; 폴리옥시에틸렌글리세린 지방산에스테르, 폴리옥시에틸렌소르비탄 지방산에스테르, 폴리에틸렌소르비톨 지방산에스테르, 소르비탄 지방산에스테르, 프로필렌글리콜 지방산에스테르 및 수크로스 지방산에스테르 등의 에테르에스테르형 화합물 등을 들 수 있다.
본 발명에서, 계면활성제는 이상으로부터 선택되는 1종을 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다.
알콕시실란과 촉매 및 물의 첨가 비율은 상술한 (1)의 방법의 경우와 마찬가지이지만, 계면활성제의 첨가량은 알콕시실란에 대한 몰비로 0.002 내지 0.6배인 것이 바람직하며, 더욱 바람직하게는 0.005 내지 0.15배이다. 상기 계면활성제가 첨가될 때의 형태는 한정되지 않으며, 고체 상태, 액체 상태 및 용매에 용해한 상태 중 어떠한 형태여도 상관없다.
상기 계면활성제와 알콕시실란의 조합 및 몰비 등을 변경함으로써, 상기 (2)의 방법에 따라 2D-헥사고날 구조, 3D-헥사고날 구조 및 큐빅 구조 등의 주기적인 세공 구조를 갖는 유전체 박막을 제조할 수 있다.
이러한 유전체 박막을 얻기 위해서는, 상기한 바와 같이 하여 제조된 도포액을 상술한 (1)의 방법과 마찬가지로, 기판에 도포하여 건조시킨 후, 소성 또는 유기 용매에 의한 추출에 의해 계면활성제를 제거할 수 있다. 얻어진 유전체 박막의 세공은, 박막의 단면 TEM 관찰이나 세공 분포 측정에 의해, 평균 세공 직경 1 ㎚ 내지 10 ㎚를 갖는다는 것을 확인할 수 있다. 또한, 2D-헥사고날 구조, 3D-헥사고날 구조 및 큐빅 구조 등의 주기적인 세공 구조를 갖는 경우에는, X선 회절(CuKα)에 의해, 면 간격이 1.3 ㎚ 내지 13 ㎚의 범위인 회절 피크를 확인할 수 있다.
얻어진 유전체 박막이 큐빅 구조의 세공을 가지며, 특히 세공 내에 세공벽의 이격 거리가 1 내지 40 Å, 바람직하게는 2 내지 25 Å의 범위인 세공 협부(狹部)를 갖는 경우에는, 후술하는 처리에 의해 상기 협부를 용이하게 폐색할 수 있으며, 세공 협부의 적어도 일부가 폐색된 유전체 박막을 얻을 수 있다. 이러한 세공 협부의 크기의 측정은, 전자선 구조 해석법으로 확인된다. 이와 같이 하여 얻어지는 유전체 박막은 소수성이 우수하며, 반도체 재료에 사용할 경우에는, 배리어 금속의 확산을 방지할 수 있는 유전체 박막으로 할 수 있다.
이러한 세공 협부를 갖는 유전체 박막은, 큐빅 구조를 갖는 유전체 박막 이외에, 세공 내에 협부가 형성된 2D-헥사고날 구조나 3D-헥사고날 구조를 갖는 유전체 박막으로도 얻어진다.
예를 들면, 계면활성제와 실리콘 오일의 존재하에, 알콕시실란을 부분적으로 가수분해 및 탈수 축합함으로써 도포액을 제조한다. 이 경우, 계면활성제와 실리콘 오일을 미리 혼합하여 혼합 용액을 제조하고, 이것을 부분적으로 가수분해 및 탈수 축합되어 있는 알콕시실란에 첨가하는 것이 바람직하다. 여기서 "부분적으로 가수분해 및 탈수 축합되어 있다"는 것은, 혼합 용액이 겔화되지 않고 유동화되는 상태를 말한다. 일반적으로는 점도가 105 푸아즈를 초과하면 겔화되었다고 간주할 수 있기 때문에 상기 용액의 점도는 그 이하의 상태이다.
이와 같이 도포액을 제조함으로써, 실리콘 오일을 중심으로서 계면활성제가 배열되어 미셀을 형성한다고 생각된다. 그 후, 도포액을 기판에 도포하여 건조시킨 후, 소성에 의해 계면활성제를 제거하면, 미셀의 중심부에 취입된 실리콘 오일이 유전체 박막의 세공 내 표면에 부착된 상태로 잔류하기 때문에, 상술한 협부를 형성한다고 생각된다.
상기 실리콘 오일로서는 특별히 한정되지 않지만, 폴리디메틸실록산을 주성분으로 하는 유기 규소 화합물을 들 수 있다. 이와 같은 것으로서, 트리메틸실록시-말단 폴리디메틸실록산, 폴리페닐실록산과 폴리디메틸실록산의 공중합체, 폴리페닐메틸실록산과 폴리디메틸실록산의 공중합체, 폴리-3,3,3-트리플루오로프로필메틸실록산과 폴리디메틸실록산의 공중합체, 폴리에틸렌옥시드와 폴리디메틸실록산의 공중합체, 폴리프로필렌옥시드와 폴리디메틸실록산의 공중합체, 폴리에틸렌옥시드와 폴리프로필렌옥시드와 폴리디메틸실록산의 공중합체, 히드리드-말단 폴리디메틸실록산, 폴리메틸히드리드실록산과 폴리디메틸실록산의 공중합체 및 실라놀-말단 폴리디메틸실록산 등을 들 수 있다.
본 발명에서 사용되는 실리콘 오일은, 이들 중에서 선택되는 1종을 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다.
실리콘 오일의 첨가량은, 알콕시실란의 100 중량부에 대하여 바람직하게는 1 내지 100 중량부, 더욱 바람직하게는 5 내지 50 중량부의 범위이다. 실리콘 오일의 첨가량을 상기 범위로 함으로써, 세공 내에 협부가 형성된 유전체 박막을 용이하게 제조할 수 있다.
세공 협부의 적어도 일부가 폐색된 유전체 박막에서, 세공 협부의 폐색 및 소수성의 향상은, 후술하는 비유전율 측정과 박막 단면의 TEM 관찰을 행함으로써 확인된다.
(3) 기판 표면에 제올라이트를 결정 성장시킴으로써 다공질화한 박막
기판 표면에 제올라이트를 결정 성장시킴으로써 다공질화한 박막이 얻어진다. 그의 제조법은 특별히 한정되지 않지만, 구체적으로는 예를 들면 이하와 같이 제조할 수 있다.
(A) 알콕시실란이나 콜로이달 실리카 등을 실리카원으로 하고, 유기 아민을 주형으로 하여 수열 합성함으로써 얻어지는 제올라이트의 미결정을 함유하는 도포액을 기판에 도포하고, 건조 및 소성하여 제조한다.
(B) 알콕시실란이나 콜로이달 실리카 등을 실리카원으로 하고, 유기 아민을 주형으로 하여 수열 합성함으로써 얻어지는 제올라이트의 미결정을 함유하는 도포액에 계면활성제를 첨가한 후, 기판에 도포하고, 건조 및 소성하여 제조한다.
(C) 알콕시실란이나 콜로이달 실리카 등을 실리카원으로 하고, 유기 아민을 주형으로 하여 수열 합성할 때, 기판을 삽입하여 기판 표면에 제올라이트를 결정 성장시킨 후, 건조 및 소성하여 제조한다.
(D) 실리카겔이 도포된 기판을, 유기 아민을 포함하는 수증기 중에서 제올라이트 결정화시킨 후, 건조 및 소성하여 제조한다(드라이 겔 변환).
상기한 제조에 사용할 수 있는 유기 아민으로서는, 수산화테트라프로필암모늄, 수산화테트라에틸암모늄, 수산화테트라부틸암모늄, 수산화테트라펜틸암모늄, 트리프로필아민, 트리에틸아민, 트리에탄올아민, 피페리딘, 시클로헥실아민, 네오펜틸아민, 이소프로필아민, t-부틸아민, 2-메틸피리딘, N,N'-디메틸벤질아민, N,N-디에틸에탄올아민, 디(n-부틸)아민, 디(n-펜틸)아민, 디시클로헥실아민, N,N-디메틸에탄올아민, 콜린, N,N-디메틸피페라진, 1,4-디아자비시클로(2,2,2)옥탄, N-메틸디에탄올아민, N-메틸에탄올아민, N-메틸피페리딘, 퀴누크리딘, N,N'-디메틸-1,4-디아자비시클로(2,2,2)옥탄디히드록시드, 에틸렌디아민 및 2-이미다졸리돈 등을 들 수 있다.
얻어진 유전체 박막은, X선 회절(CuKα)에 의해 얻어지는 회절 피크로부터, 제올라이트 구조를 갖는다는 것이 확인된다.
이상 설명한 바와 같이 본 발명에 따르면, 제어성이 양호하며, 기계적 강도가 높은 저유전율의 절연막을 양호하게 얻는 것이 가능해지며, 상기 저유전율 절연막은 실리콘을 사용한 다양한 반도체 장치, HEMT 등 화합물 반도체를 사용한 장치를 비롯한 고속 장치, 마이크로파 IC 등의 고주파 장치, MFMIS형의 고집적 강유전체 메모리, 필름 캐리어 등을 사용한 마이크로파 전송 선로 또는 다층 배선 기판 등에도 적용 가능하다.

Claims (24)

  1. 원하는 소자 영역이 형성된 반도체 기판의 표면에, 주로 Si-0 결합으로 이루어진 골격의 주위에 다수의 세공(pore)이 배열된 유전체 박막을 성막하는 단계;
    마스크를 통해 상기 유전체 박막 표면에 패턴닝하는 단계; 및
    패터닝이 이루어진 상기 유전체 박막 표면에, 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 패터닝하는 단계가
    상기 성막 단계에서 얻어진 상기 유전체 박막 표면에 레지스트 마스크를 형성하는 단계; 및
    상기 레지스트 마스크를 통해 상기 유전체 박막을 에칭하는 단계를 포함하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 패터닝하는 단계가
    상기 성막 단계에서 얻어진 상기 유전체 박막 표면에 하드 마스크를 형성하는 단계; 및
    상기 하드 마스크를 통해 상기 유전체 박막을 에칭하는 단계를 포함하고,
    상기 유전체 박막의 에칭 단계에 앞서서, 하드 마스크의 패터닝용 레지스트 를 박리 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 박리 제거 단계 후, 상기 유전체 박막의 에칭 단계에 앞서서, 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 에칭 단계 후, 상기 유전체 박막 표면에 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 하드 마스크가 2층막이고,
    하층측의 하드 마스크를 남긴 상태로 레지스트를 애싱(ashing)시키는 단계; 및
    상층측의 하드 마스크를 마스크로서 사용하여 하층측의 하드 마스크를 에칭하는 단계를 포함하는 반도체 장치의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 패터닝하는 단계가 배선 형성용 홈을 형성하는 단계이고,
    상기 홈 내에 도전체층을 형성하는 단계를 포함하며,
    상기 도전체층의 형성 단계에 앞서서,
    상기 배선 형성용 홈이 형성된 상기 유전체 박막 표면을 세정하는 단계; 및
    상기 세정된 유전체 박막 표면에 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 포함하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 도전체층의 형성 단계가
    상기 배선 형성용 홈에 도금용 시드층을 형성하는 단계;
    상기 시드층 위에 전해 도금을 행하여 도금층을 형성하는 단계; 및
    CMP 단계에 의해, 상기 유전체막 위의 상기 도금층 및 상기 시드층을 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 제거 단계 후, 상기 유전체 박막 표면에 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 패터닝하는 단계가 접촉 형성용 관통구멍을 형성하는 단계이고,
    상기 패터닝하는 단계가 상기 관통구멍 내에 도전체층을 형성하는 단계를 포함하며, 상기 도전체층의 형성 단계에 앞서서,
    상기 관통구멍이 형성된 상기 유전체 박막 표면을 유기 세정하는 단계; 및
    상기 유기 세정된 상기 유전체 박막 표면에 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 포함하는 반도체 장치의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 마스크의 형성에 앞서서, 상기 성막된 유전체 박막 표면에 테트라메틸시클로테트라실록산(TMCTS), 헥사메틸실라잔(HMDS) 및 트리메틸클로로실란(TMCS) 분자 중 1종 이상을 포함하는 가스를 접촉시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 유전체 박막의 성막 단계가
    실리카 유도체와 계면활성제를 포함하며 원하는 세공이 배열되도록 하는 조성비를 갖는 전구체 용액을 생성하는 단계;
    상기 전구체 용액을 승온시켜 가교 반응을 개시하는 예비 가교 단계;
    상기 예비 가교 단계에서 가교 반응이 개시된 상기 전구체 용액을 상기 반도체 기판 표면에 공급하는 단계; 및
    상기 전구체 용액이 접촉된 상기 반도체 기판을 소성하여, 상기 계면활성제 를 분해 제거하는 단계를 포함하는 반도체 장치의 제조 방법.
  13. 제1항 내지 제11항 중 어느 한 항에 있어서,
    실리카 유도체와 계면활성제를 포함하며 원하는 세공이 배열되도록 하는 조성비를 갖는 전구체 용액을 생성하는 단계;
    상기 전구체 용액을 상기 반도체 기판 표면에 공급하는 단계;
    상기 전구체 용액이 접촉된 상기 반도체 기판을 가열하여 가교 반응을 개시하는 예비 가교 단계; 및
    상기 반도체 기판을 소성하여 상기 계면활성제를 분해 제거하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  14. 제12항 또는 제13항에 있어서, 상기 공급 단계가 상기 반도체 기판을 전구체 용액에 침지시키는 단계인 반도체 장치의 제조 방법.
  15. 제12항 또는 제13항에 있어서, 상기 공급 단계가 상기 반도체 기판을 상기 전구체 용액에 침지하고, 원하는 속도로 인상하는 단계를 포함하는 반도체 장치의 제조 방법.
  16. 제12항 또는 제13항에 있어서, 상기 공급 단계가 상기 전구체 용액을 상기 반도체 기판 위에 도포하는 단계인 반도체 장치의 제조 방법.
  17. 제12항 또는 제13항에 있어서, 상기 공급 단계가 상기 전구체 용액을 상기 반도체 기판 위에 적하하고, 상기 기판을 회전시키는 회전 도포 단계인 반도체 장치의 제조 방법.
  18. 제11항 내지 제17항 중 어느 한 항에 있어서, 상기 전구체 용액이, 상기 세공이 주기적으로 배열되게 하는 것인 반도체 장치의 제조 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 기재된 방법을 이용하여 형성된 접촉(contact) 세공을 갖는 유전체 박막, 및 상기 접촉 세공에 충전된 도전성 막을 포함하는 반도체 장치.
  20. 제19항에 있어서, 반도체 기판 표면에 형성된 상기 유전체 박막의 접촉 세공에 충전된 상기 도전성 막이 상기 반도체 기판에 접촉하도록 형성된 반도체 장치.
  21. 제20항에 있어서, 상기 유전체 박막이 다공성 실리카 박막이고, 상기 접촉 세공 내에 형성된 구리 박막이 배선층을 구성하는 반도체 장치.
  22. 제21항에 있어서, 상기 다공성 실리카 박막의 두께가 0.05 내지 2 ㎛인 반도체 장치.
  23. 제21항에 있어서, 상기 다공성 실리카 박막이 큐빅 구조의 세공을 가지며, 상기 세공의 적어도 일부가 폐색되어 있는 반도체 장치.
  24. 제23항에 있어서, 상기 세공이 0.2 내지 2.5 ㎚의 벽 간격을 갖도록 형성되어 있는 반도체 장치.
KR1020077005103A 2004-09-02 2005-09-01 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치 KR100971566B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00255463 2004-09-02
JP2004255463A JP4903374B2 (ja) 2004-09-02 2004-09-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20070052776A true KR20070052776A (ko) 2007-05-22
KR100971566B1 KR100971566B1 (ko) 2010-07-20

Family

ID=36000150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005103A KR100971566B1 (ko) 2004-09-02 2005-09-01 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치

Country Status (6)

Country Link
US (2) US7727907B2 (ko)
JP (1) JP4903374B2 (ko)
KR (1) KR100971566B1 (ko)
CN (1) CN101015050B (ko)
TW (1) TWI359443B (ko)
WO (1) WO2006025501A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
US20090286399A1 (en) 2006-09-07 2009-11-19 Yasushi Fujii Substrate Processing Method and Storage Medium
JP4578507B2 (ja) * 2007-07-02 2010-11-10 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5090091B2 (ja) * 2007-07-12 2012-12-05 株式会社アルバック 表面処理装置及びこの表面処理装置を備えた半導体製造装置
US20090061633A1 (en) * 2007-08-31 2009-03-05 Fujitsu Limited Method of manufacturing semiconductor device
KR100981820B1 (ko) 2008-09-08 2010-09-13 경희대학교 산학협력단 트리메틸클로로실란 증기를 이용한 기판 표면 처리 장치 및방법
JPWO2010064306A1 (ja) * 2008-12-03 2012-05-10 富士通株式会社 半導体装置の製造方法
JP5423029B2 (ja) * 2009-02-12 2014-02-19 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102009010844B4 (de) * 2009-02-27 2018-10-11 Advanced Micro Devices, Inc. Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
US20100249445A1 (en) * 2009-03-24 2010-09-30 The Regents Of The University Of California Post-spin-on silylation method for hydrophobic and hydrofluoric acid-resistant porous silica films
WO2010137711A1 (ja) 2009-05-29 2010-12-02 三井化学株式会社 半導体用シール組成物、半導体装置および半導体装置の製造方法
JP5261291B2 (ja) * 2009-06-01 2013-08-14 東京エレクトロン株式会社 処理方法および記憶媒体
KR101067091B1 (ko) * 2010-03-31 2011-09-22 삼성전기주식회사 방열기판 및 그 제조방법
WO2013108791A1 (ja) 2012-01-17 2013-07-25 三井化学株式会社 半導体用シール組成物、半導体装置及びその製造方法、並びに、ポリマー及びその製造方法
JP2012138609A (ja) * 2012-03-16 2012-07-19 Ulvac Japan Ltd 表面処理装置及びこの表面処理装置を備えた半導体製造装置
WO2014013956A1 (ja) 2012-07-17 2014-01-23 三井化学株式会社 半導体装置及びその製造方法並びにリンス液
JP5535368B2 (ja) * 2013-04-26 2014-07-02 東京エレクトロン株式会社 処理装置
JP6419762B2 (ja) * 2016-09-06 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077792A (en) * 1997-07-14 2000-06-20 Micron Technology, Inc. Method of forming foamed polymeric material for an integrated circuit
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP3479023B2 (ja) * 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
JP2001118842A (ja) * 1999-10-15 2001-04-27 Nec Corp 半導体装置とその製造方法
JP3419745B2 (ja) 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
US6329062B1 (en) * 2000-02-29 2001-12-11 Novellus Systems, Inc. Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
US6709806B2 (en) * 2000-03-31 2004-03-23 Kabushiki Kaisha Toshiba Method of forming composite member
US6559070B1 (en) 2000-04-11 2003-05-06 Applied Materials, Inc. Mesoporous silica films with mobile ion gettering and accelerated processing
US6720249B1 (en) 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
JP3532830B2 (ja) 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法
JP5307963B2 (ja) * 2000-06-23 2013-10-02 ハネウェル・インターナショナル・インコーポレーテッド 誘電フィルム及び材料における疎水性を回復する方法
US6475929B1 (en) * 2001-02-01 2002-11-05 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant
US6533855B1 (en) * 2001-02-13 2003-03-18 Novellus Systems, Inc. Dispersions of silicalite and zeolite nanoparticles in nonpolar solvents
JP4169950B2 (ja) 2001-05-18 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4540885B2 (ja) 2001-06-29 2010-09-08 ローム株式会社 半導体装置の製造方法
US6541842B2 (en) 2001-07-02 2003-04-01 Dow Corning Corporation Metal barrier behavior by SiC:H deposition on porous materials
TW561634B (en) * 2001-09-25 2003-11-11 Rohm Co Ltd Method for producing semiconductor device
AU2003220039A1 (en) * 2002-03-04 2003-09-22 Supercritical Systems Inc. Method of passivating of low dielectric materials in wafer processing
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
TWI273090B (en) * 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
JP2004210579A (ja) 2002-12-27 2004-07-29 Mitsui Chemicals Inc 多孔質シリカフィルムの製造方法、該方法により得られた多孔質シリカフィルム、並びにそれからなる半導体装置
JP4050631B2 (ja) 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
US7176144B1 (en) * 2003-03-31 2007-02-13 Novellus Systems, Inc. Plasma detemplating and silanol capping of porous dielectric films
US7009280B2 (en) * 2004-04-28 2006-03-07 International Business Machines Corporation Low-k interlevel dielectric layer (ILD)
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100971566B1 (ko) 2010-07-20
CN101015050A (zh) 2007-08-08
JP4903374B2 (ja) 2012-03-28
JP2006073800A (ja) 2006-03-16
TW200614331A (en) 2006-05-01
US7727907B2 (en) 2010-06-01
CN101015050B (zh) 2010-10-06
US8212338B2 (en) 2012-07-03
WO2006025501A1 (ja) 2006-03-09
US20070228568A1 (en) 2007-10-04
TWI359443B (en) 2012-03-01
US20100200990A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
KR100971566B1 (ko) 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치
KR101018926B1 (ko) 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치
JP5592327B2 (ja) 誘電体膜の材料特性を高めるための活性化学的方法
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
KR101105622B1 (ko) 다공질막의 전구체 조성물 및 그 조제 방법, 다공질막 및 그 제조 방법, 그리고 반도체 장치
US8283260B2 (en) Process for restoring dielectric properties
JP2008117903A (ja) 半導体装置の製造方法
JP4894153B2 (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
CN101312129A (zh) 提高介电膜的材料性能的活化化学方法
KR101137756B1 (ko) 로우-ｋ 막을 제조하는 방법, 반도체 소자 및 그 제조 방법
JP4422643B2 (ja) 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置
JP4261297B2 (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
JP4657859B2 (ja) 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 10