TWI228792B - Process for producing semiconductor device and semiconductor device - Google Patents

Process for producing semiconductor device and semiconductor device Download PDF

Info

Publication number
TWI228792B
TWI228792B TW092106339A TW92106339A TWI228792B TW I228792 B TWI228792 B TW I228792B TW 092106339 A TW092106339 A TW 092106339A TW 92106339 A TW92106339 A TW 92106339A TW I228792 B TWI228792 B TW I228792B
Authority
TW
Taiwan
Prior art keywords
film
organic
interlayer insulating
semiconductor device
layer
Prior art date
Application number
TW092106339A
Other languages
English (en)
Other versions
TW200402835A (en
Inventor
Koichi Takeuchi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200402835A publication Critical patent/TW200402835A/zh
Application granted granted Critical
Publication of TWI228792B publication Critical patent/TWI228792B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Description

1228792 玫、發明說明： 【發明所屬之技術領域】 系絕緣材 體裝置之 構造之半 本發明係關於包含可在_介電f數低於無機 ^有機層間絕緣膜形相口部之玉序之半導 製&万法、及具有所謂雙道金屬鑲I構造之配線 【先前技術】 基於半導體電路之高速化、低耗電力化之要求，配線材 料已逐漸進人使用銅之階段。由於銅難以#刻，故多半採 用在層間絕緣膜形成配線溝及通路孔後，在該處同時埋入 銅<雙運金屬㈣法。雙道金屬鑲嵌法大致分為先刻入通 路插塞之先通路型與先刻入配線溝之先溝型兩種。 以下，說明先通路型之雙道金屬鑲嵌構造之形成方法。 圖1〜圖8係表示以往之先通路型之雙道金屬鑲嵌構造之 形成方法 < 剖面圖。又，在此等圖中，係列舉在配線層上 更進一步總括形成通路孔及配線層之情形為例加以說明， 但在半導體基板上總括形成通路孔及配線層之情形，其基 本之製程也相同。 如圖1所示，在已形成配線層102之第一層間絕緣膜J i 上依次疊層蝕刻阻擋膜1〇3、第二層間絕緣膜104、疊層姓 刻阻擋膜105、第三層間絕緣膜106、硬光罩膜107。 如圖2所示，利用微影技術及蝕刻技術，將最下層之钱刻 阻擋膜103之上之硬光罩膜107、第三層間絕緣膜1〇6、疊層 蝕刻阻擋膜105、第二層間絕緣膜104局部蝕刻，直到蝕刻
82823.DOC 1228792 阻擋膜103露出為止，以形成通路孔vh。 如圖3所示，全面塗敷樹脂1 〇8而埋入通路孔vh，以作為 蝕刻阻擋層之用。此時，通路孔VH之側壁完全被樹脂 所覆蓋。 如圖4所示，塗敷光阻材料尺，利用微影技術，將溝狀之 配線圖案RP轉印於此。 如圖5所示，以光阻材料尺作為光罩，將附在通路 之上面及側壁之薄的樹脂丨〇8、硬光罩膜丨〇7、第三層間絕 緣膜106乾式蝕刻，以雕塑配線圖案之溝cg。 此時，在通路孔VH之底部殘留樹脂1 〇8b，以此達成作為 蝕刻硬光罩膜107、第三層間絕緣膜106之阻擂層之作用， 並防止其下方之蝕刻阻擋膜103受到挖掘而傷及通路孔vh 下方之配線層（或基板）。通常，蝕刻阻擋膜1〇3之厚度較薄 ，故蝕刻阻擋膜103不足以作為硬光罩膜1〇7、第三層間絕 緣膜106之姓刻時之阻擋膜，因此，需要樹脂1〇8|)構成之姓 刻阻擋膜。 其次，如圖6所示，利用氧灰粉拋光法除去光阻材料汉及 樹脂 108a、108b。 如圖7所示，利用全面蝕刻法除去蝕刻阻擋膜丨〇3、i 〇5 之露出部分。此時，上面之硬光罩膜1〇7之一部分會被削掉 而剩下更薄之硬光罩膜107,。 在通路孔VH及配線溝CG之内壁薄薄地形成阻障金屬層 109、鍍銅籽晶層，利用電鍍法埋入銅丨丨〇。然後，利用 CMP(Chemical Mechanical Polishing ;化學機械研磨）法除
82823.DOC 1228792 去上面多餘之銅。此時，硬光罩膜107,具有作為在銅之CMP 工序之研磨阻擋層之機能。硬光罩膜107,最後被有別於銅 之情形之條件之CMP工序所除去。 以上，如圖8所示，阻障金屬層1〇9與銅1丨〇所構成之銅配 線之雙道金屬鑲嵌構造即告完成。 而，為了降低配線延遲，有人提議在層間絕緣膜使用有 機系之低相對介電常數膜。 仁’在第一及第三層間絕緣膜1 〇4及1 〇6使用有機系膜時 ，由於埋入樹脂108及光阻材料R也為有機系膜，故在剝離 埋入樹脂108及光阻材料R之圖5〜圖6之工序等中，有機系 义第二及第三層間絕緣膜104及106之通路孔内壁部分會變 質，或被削掉，因此，在圖8之工序無法良好地形成阻障金 屬層109 ’其結果，埋入銅110時，銅110會擴散至第二及第 二層間絕緣膜104及1〇6，或在埋入通路孔VH之銅丨1〇中產 生芝隙’此等現象會降低裝置之電特性。 又’此層間絕緣膜1〇4及1〇6之削除量大時，在微影工序 中可此發生造成線寬錯誤、無法確保該配線與其他配線之 距離或該等位置之對準誤差等種種問題。 【發明内容】 本發明之目的在於提供包含可保護已形成之有機系層間 絕緣膜之開口部之工序之半導體裝置之製造方法及半導體 裝置。 本發明之第一觀點之半導體裝置之製造方法係為了達成 前述目的而研發，包含沉積有機系層間絕緣膜之工序、在
82823.DOC 1228792 =機系層間絕緣膜形成開口部之工序、及將在前述開口 :露出之前述有機系層間絕緣膜之壁面部霞基化而 改質之工序。 辟：、〈製造万法係進_步包含在甲矽烷基化之前述開口 壁面邵之表面形成包含無機系絕緣材料之保護層之工序。 、里μ之製k方法係進一步包含在甲矽烷基化後，在 形成前述開口部之狀態下形成有機系物質’並至少由開口 部内除去該有機系物質之工序。 二另外’理想之製造方法係形成多孔質之有機絕緣膜 則述有機系層間絕緣膜。 … 寸本發明之第二觀點之半導體裝置之製造方法係為了達成 月J <目的而包含在有機系層間絕緣膜形成開口部之 =;置？製造方法，且包含沉積含有”垸基化劑之 口、、、日間，％緣叙工序、在該有機系層間絕緣膜形成開 、义工序、及在含有甲矽烷基化劑之前述開口部之内壁 、表面开y成播機系絕緣材料構成之保護層之工序。 依據此等第—及第二觀點之半導體裝置之製造方法，g 層間絕緣膜形成開口部後，有其他有機系材;; 口邵而有將其除去之工序之情形，施行由有機手 ㈣《也刻至在靖垸基化改質之開口部内壁部分之钱 也不會進行有機系層間絕緣膜之_。例m 後《微影工序中，除去甲㈣基化之光阻材料時，由、/、 矽烷基化之部分可保護開口部，故形狀不會走樣。'甲 作為有機系層間絕緣膜，使用多孔質有機絕緣膜時，甲
82823.D〇C 1228792 石夕^基化劑容易擴散，且由最初開始就使層間絕緣膜含有 甲石夕燒基化劑時，就不需要甲矽烷基化工序。 依據本發明之製造方法，僅追加甲矽烷基化這種簡單之 工序，即可如上所述，將一旦形成於有機系層間絕緣膜之 開口 #在其後之有機系材料之除去工序中加以保護。因此 可將相對介電常數低於無機系絕緣材料之有機系層間絕 、’彖膜之加工時之精確度維持於較高水準。且在將導電材料 埋入此開口部時，可良好地埋入該導電材料，其結果，可 使有機系層間絕緣膜容易導入，與具有無機系層間絕緣膜 之半導體裝置相比，容易實現耗電量較低而高速之半導體 裝置。 本發明之第三觀點之半導體裝置係為了達成前述目的而 包含配線構造，其係包含重疊之2個有機系層間絕緣膜，在 孩2個有機系層間絕緣膜中之下層層間絕緣膜開設通路孔 ，在上層層間絕緣膜開設連通於前述通路孔之配線溝，在 該配線溝與前述通路孔埋入導電材料者，·且在前述2個有機 系二層間絕緣膜中之下層層間絕緣膜之前述通路孔之内壁部 刀包含含有甲硬燒基化分子之層、與形成於該含有甲^完 基化分子〈層之通路孔内壁表面部分，且包含無機系絕 物質之保護層者。 ' 在此半導體裝置巾，由於在錢下層相絕緣膜之通路 孔内壁部分形成有含有甲石夕烷基化分子之層與保護 其形狀不會走樣。其結果，彳良好地埋人導電材料，不合 產生空轉，且有多數此種配線構造時，可將配線間或二
82823.DOC 1228792 線與通路孔部分之相互距離保持一定。 【實施方式】 【第一實施形態】 圖9係本發明之實施形態之半導體裝置之配線構造之剖 面圖。在此，係列舉在配線層上更進一步形成有通路孔與 配線層構成一體之雙道金屬鑲嵌構造之配線圖案之情形為 例加以說明。 在第一層間絕緣膜1中埋入導電材料而形成下層配線層2 。在第一層間絕緣膜丨上依次疊層蝕刻阻擋膜3、第二層間 絕緣膜4、蝕刻阻擋膜5、第三層間絕緣膜6、硬光罩膜;。 在蝕刻阻擋膜3與第二層間絕緣膜4形成有通路孔，通路 孔具有孤立之略呈圓形或短溝狀之俯視圖案，對長的下層 配線層2，被適當地設置於必要之處。 印 在I虫刻阻擋膜5與第三層間絕緣膜6形成有寬度比通路孔 大一圈之配線溝’配線溝係利用通過通路孔上之特定圖案 所形成。 在此等配線溝與通路孔之内壁形成有阻障金屬層9,經由 阻障金騎9轴聰人配料與料以，藉雙 金屬鑲嵌構造。 在本實施形態之雙道金屬鑲嵌構造中，尤其，第二声間 絕緣膜4與第三層間絕緣膜 由相對介電常數低於二氧化梦等p、/間絕緣材料，最好 料之有《絕緣材料所構成。 無機#'層間絕緣材 而’本實施形態之特徵點特別係在下層之第二層間絕緣
82823.DOC -10- 1228792 膜4之通路孔側面部分形成甲碎燒基化層或甲石夕说基化劑 擴散層4a、與使甲碎燒基化層之表面起反應所形成之無機 系絕緣材料構成之保護層4b。保護層4b材料可列舉使氧與 甲矽烷基化層或甲矽烷基化劑擴散層4a起反應所形成之氧 化石夕為例加以說明。 又，依據後述之製造方法之例，形成於第三層間絕緣膜6 之通路孔形成時之孔也於其内壁同樣形成曱矽烷基化層或 甲石夕垸基化劑擴散層與保護層，但因此等擴散層與保護層 在形成配線溝時會被除去，故不會顯現於完成之雙道金屬 鑲嵌構造中。 設置保護層4b之理由將在後述之製造方法加以敘述。 其次’參照圖式說明有關此雙道金屬鑲嵌構造之形成方 法。 圖10〜18係本實施形態之半導體裝置之製造途中之剖面 圖。 在形成元件之半導體基板（未圖示）上，依照需要形成埋 入第層間絕緣膜1之下層配線層2。此下層配線層2也可利 用即將說明〈雙返金屬鑲嵌製程加以形成，但在此先在形 成於其上之配線層說明本發明之實施形態。 在第層間絕緣膜1上，利用cVD(Chemical Vapor p on ’化子氣相沉積）法或旋轉塗敷法依次形成蝕刻 阻擔膜3 '第二層間續絡替 、、邑、，彖膜4、蝕刻阻擋膜5、第三層間絕緣 膜6、硬光罩膜7。 作為第二及第三層間絕緣膜4、6,最好使用低相對介電
82823.DOC 1228792 常數之有機系層間絕緣膜。 作為低相對介電常數之有機系層間絕緣膜，使用含有τ 基之s1〇2膜、聚醯亞胺系高分子膜、對二甲苯樹脂系高分 子膜、Teflon(註冊商標，鐵弗龍）系高分子膜、聚烯丙基醚 系高分子膜、摻雜氟之無定形碳膜中之一種。具體上，作 為含有甲基之si〇2膜，可使用JSR公司製之「lkd_t4〇〇⑺品 名稱）」。作為聚缔丙基I系高分子材料，例如可使用— Dow Chemicai公司製之「SiLK(商標名稱）」或H〇neyweii
EleCtr〇nic Matenal公司製之「flare(商標名稱）」。 姓刻阻擒膜3、5及硬光罩膜7之材料使用對層間絕緣膜材 枓具有向姓刻選擇比之材料。尤其，硬光罩膜7具有作為銅 (CMP(Chemical Mechanical p〇lisMng;化學機械研磨）法 (阻擋層之作用，將此觀點也列入考慮而選擇其材料。 例如’作為有機'系之低相對介電常數絕緣材料，選擇聚 烯丙基醚系樹脂時’適合核用氮切作為㈣阻擔膜3 、5及硬光罩膜7之材料。 此疊層模形成之具體例如下： 首先、’ t為姓刻阻擋膜3，利用CVD法形成約5G nm之SlN 二Γ :罘—層間絕緣膜4，旋轉塗敷相對介電常數2 ·6之 永締丙基趟罕妓匕 溶劑而使^ 代、9〇秒之基板加熱，蒸發掉 取，、膜厚成為350 nm。又，將基板以300。<：加教約 .卜 不成約50nmtSiN膜。作為第三層間絕緣膜 6，旋轉塗敷加姐人 θ间、.巴、，豕胰 相對介電常數2.6之聚烯丙基醚系樹脂，利用
82823.DOC •12- 1228792 130°C、9G秒之基板加熱，蒸發掉溶劑而使最終膜厚成為25〇 譲。又，將基板以30(rc加熱約j小時，使第三層間絕緣膜 4固化。最後，作為硬光罩膜7,利用CVD法形成約12〇_ 之SlN膜。在本例中，由於硬光罩膜?與蝕刻阻擋膜5使用 相同材料（SlN膜），故將硬光罩膜7之厚度設定為：即使扣 除I虫刻阻擔膜厚度，作為通路孔形成時之光罩或銅之㈣ 時之硬光罩仍具有充分之膜厚之厚度。蝕刻阻擋膜5之膜厚 為5〇nm，作為硬光罩膜7,只要有12〇nm程度即已充分。 如圖11所示，利用极影技術及蝕刻技術在此疊層之膜3 〜7中形成通路孔γΉ。 通路孔形成之具體例如下： 在硬光罩膜7上形成有機系反射防止膜，於其上塗敷縮酸 系之化學放大型光阻材料。例如，使用Μ準分子雷射曝 光機，將通路孔轉印於光阻膜上，經顯影而形成圖案。使 用W準分子雷射曝光時，可利用最小間距360 nm形成例 如1 80 nm之孔。 其後，利用以此光_圖案作為光罩之反應性離子蚀刻 法（ = E)，一面依次切換蝕刻氣體，一面連續蝕刻硬光罩膜 7、第三層間絕緣膜6、钱刻阻擋膜5、及第二層間絕緣膜* 例如在硬光罩膜7〈名虫刻時，可使用⑶^與&與〇2之 混合氣體’第三層間絕緣膜6之普虫刻時，可使用腿3與仏 之混合氣體，蝕刻阻擋膜5之蝕刻時，可使用c5F8、cH2F2 、ΑΓ與02之混合氣體’第二層間絕緣膜4之蚀刻日寺，可使 用龍3與仏之混合氣體。雖需視光阻材料及塗敷條件而定
82823.DOC -13 - 1228792 ，但在㈤逑直徑及間距之微細孔之蝕刻中，施行在第三層 間絕緣膜6之蚀刻時，連光阻膜及有機系反射防止膜也需予 以蝕去在光阻膜被蝕去後之蝕刻中，最上層之硬光罩膜7 具有作為蝕刻光罩之機能。 藉此形成通路孔VH。 在圖12所示之工序中，在第二及第三層間絕緣膜4、6之 露出面形成甲矽烷基化層或甲矽烷基化劑擴散層乜。 甲核基化之方法有將有機系層間絕緣膜4、6形成有通 路孔VH之基板暴露於甲錢基化劑之蒸氣中之汽相甲石夕 燒基化光阻膜處理法、及浸泡在含甲錢基化劑之溶液之 方法。 在汽相甲我基化光阻膜處理法中，可使用六甲基二石夕 氨垸（HMDS)、二甲基甲石夕燒基二曱基胺（dmsdma)、三甲 基二梦氨燒（TMDS)、三甲基二甲基胺（TMSDMA)、二甲基 氨基三甲基錢（TMSDEA)、庚甲基二珍氨垸⑽叫刪） 烯丙基—甲基珍反（ATMS)、六甲基二碎垸（hmd Hane) 、雙[二甲基胺]甲基矽烷（B[DMA]MS)、雙[二甲基胺]二甲 基石夕垸（B_A]DS)、六甲基環三石夕氨垸（HMCTS)1二氨基 石夕氧烷等之甲矽烷基化劑之蒸氣。 又，作為含甲矽烷基化劑之溶液，例如，可使用使上述 中之-種甲㈣基化劑溶解在二甲苯，再添加2_甲基1各 燒嗣作為反應催化劑之溶液。 而’有機系層間絕緣膜4、6通常需要利用高溫加熱，使 其不會吸濕，且施以盡可能除去卿之處理。但由於有耐
82823.DOC -14- 1228792 熱性之問題，無法施行高溫而長時間之處理，故一般而言 ，無法完全除去0H基。又，形成通路孔VH後之内壁會^ 露於蝕刻後之洗淨液或大氣中，〇H基大多會結合於高 化合物之末端。在前述甲矽烷基化處理法中，使此〇η基與 甲矽烷基化劑起反應，在孔内壁形成甲矽烷基化層。又， 除了 0Η基以外，也有與表面之氧之未結合鏈_〇_起反應而 形成甲石夕燒基化層之情形。 在此意義上，為了促進甲矽烷基化，也可在不使性能太 過劣化之程度内，以低於通常之溫度或以短於通常之時間 加熱有機系層間絕緣膜4、6，以便增加殘留之〇Η基。 除了如此所形成之甲矽烷基化層外，有時產生由甲矽烷 基化層使甲矽烷基化劑擴散所形成之甲矽烷基化劑之擴散 層、或產生同時混合甲矽烷基化之高分子與擴散之甲矽垸 基化劑之層。此時，圖12之符號4a、6a所示之層係概括地 表示此等之層中之一種，或不同情形之層。 甲石夕垸基化之具體例如下： 在甲矽烷基化處理之處理室内，將基板置於電熱板上， 一面以25〇°C加熱，一面使其暴露於導入處理室内之75 丁 〇rr 义甲矽烷基化劑，例如DMSDMA之蒸氣中12〇秒鐘。在此 條件下，如圖12所示，在有機系之第二及第三層間絕緣膜# 6之孔路出内壁分別形成厚約3〇 nm之甲矽烷基化高分子 與擴散之甲矽烷基化劑之混合層4a、6a。
在使基板暴露於甲矽烷基化劑之蒸氣之方法中，只要使 用相同於利用於提高光阻材料塗敷前之密接性用之HMDS
82823.DOC -15- 1228792 處理之處理室即可。因此，可照舊利用以往之塗敷機顯影 機等裝置構成，或使用再追加一部分單元部之裝置構成， 容易地實現τ矽烷基化。 又，在使基板浸泡於甲矽烷基化溶液之方法中，可使用 一般使用之整批式或逐片式之藥液處理裝置，因此，可沿 用以往之裝置，容易地實現τ矽烷基化。 在圖13所示之工序中，使甲矽烷基化層或擴散甲矽烷基 化Μ之層4a、6a之表面邵變化成例如氧化碎，而形成保護 層4b、6b。保護層4b、6b由氧化矽所形成時，只要使基板 暴露於氧等離子fi中即可，可使用通常之乾式灰粉掘光裝 置、乾式蝕刻裝置。使基板暴露於氧等離子體中時，最好 將氧等離子體之能量設定於某種低值而加以處理，以便不 姓刻到甲矽烷基化層或擴散甲矽烷基化劑之層“、以。 形成保護層之具體例如下： 作為乾式蝕刻裝置，使用Transfer c〇upled plasma(轉移 辛禹&等離子)姓刻裝置對基板施以氧等離子體處理。此時 之I件為·使基板在例如〇2氣流量3〇 sccrn、壓力5m T〇rr 、上部RF功率20W、下部RF功率5W所產生之氧等離子體 中，以基板溫度一 10°C暴露20秒鐘。藉以使氧與甲矽烷基 化呵刀子或甲矽燒基化劑起反應，而如圖13所示，在第二 及罘三層間絕緣膜4、6之孔内壁表面分別形成厚約8 nm之 氧化珍層4b、6b。 在圖14所示之工序中，首先，形成有機膜8作為通路孔底 邵之蝕刻保護用。
82823.DOC -16- 1228792 作為有《8,可使时機&射防賴。料，旋轉塗 敷有機系反射防止膜8時之通路孔底部之埋入高度只要低 於中間之蚀刻阻擋膜5高度即可，只*以有冑系反方止膜 8薄薄地覆蓋其上方之通路孔側面即可。 接著，形成配線溝用之光阻膜圖案R。 光阻膜形成之具體例如下： 將化學放大型負光阻膜R以約530 nm之厚度塗敷在有機 系反射防止膜8上，以KrF準分子雷射曝光機將配線溝之圖 案轉印、顯影，藉以在硬光罩膜7之上方部分形成寬度相同 或比通路孔直徑大一圈之配線溝圖案之光阻膜R。在此， 配線溝圖案之最小寬係相同於通路孔直徑之丨8〇 nm，其最 小間距為360 nm。 在配線溝之微影工序中，不合線寬規格、位置對準規格 時，將有機系反射防止膜8及光阻膜r剝離後，再度塗敷有 機系反射防止膜及光阻膜。在施行有機系反射防止膜8及光 阻膜R之剝離時，於氧等離子體灰粉拋光後，需利用洗淨 液加以洗淨。 在施行氧等離子體灰粉拋光時，例如，使用下流式灰粉 拋光機，以1.5 Ton*氣壓將〇2(流量：1700 sccm)及作為緩衝 氣體之H2與N2之混合氣體（流量·· 4〇〇 sccm)通至處理室内 ’以RF功率i700w、基板溫度2〇〇它處理9〇秒鐘。此時， 第二及第三層間絕緣膜4、6之孔内壁面受保護層4b、讣所 保護。 在其後之洗淨中，利用一般所使用之RC A洗淨法，例如
82823.DOC -17- 1228792 使用 SC-1 洗淨液（]SfH/lOT\T、U ΓΛ fc ττ _ 從UNH4UN Η2〇2與Η20之混合液）&SC%2洗 淨液（NC卜H2〇2與HA之混合液）。 在圖1 5所7F <工序中，以形成之光阻膜尺作為光罩，蝕
刻有機系反射防止膜8。此時，薄薄地覆蓋在由通路孔VH 〈内壁中腹至上邪之有機系反射防止膜部分會被除去，使 有機系反射防止膜8被分離成為光阻膜R正下方之部分8a 與通路孔底部之部分8b。 、在後續之圖16所示之工序中’利用以光阻膜R作為光罩 之乾式蝕刻’除去露出配線溝圖案内之硬光罩膜7之部分。 硬光罩膜7使用氮切時，在此乾式㈣巾，使用CHF3、 Ar與〇2之混合氣體。 在此狀心下切換姓刻氣體而施行形成配線溝用之乾式 I虫刻。 此蝕刻之具體例如下： 、=先，利用使用C5F8、Ar與〇2之混合氣體之触刻法，姓 罘二層間絕緣膜6之孔内壁部分之保護層(氧化矽層)讣 與甲石夕:k基化南分子及擴散之甲$垸基化劑之混合層^ 。接者’切換成有機系絕緣材料之㈣氣體而施行以光阻 膜作為光罩之I虫刻，將配線溝圖案轉印於第三層間絕緣 膜6。由於光阻膜R及有機系反射防止膜_利用相同於第 三層間絕緣膜6之有機系材料所構成，故雖也受到光阻膜之 膜厚及配線溝深之影響，但通常此等膜R、8a可在第三層 間乡巴緣月旲6《蝕刻時被除去。光阻膜R除去後，中間之蝕刻 阻擒膜5具有作為通路孔VH之保護層之機能。此触刻後之
82823.DOC -18- 1228792 剖面圖如圖1 7所示。 又，在此第三層間絕緣膜6之触刻時光阻 情形，或在該蚀刻及其前面之保編等之姓刻時，通路 孔之形狀愈不走樣，触刻終點之控制性愈高之情形時， 就不需要中間（触刻阻擋膜5，在圖10之工序中，可省略並 形成步驟。又，在圖17所示之㈣結束時點，只要有微量 之通路孔底部之有機系反射防止膜部分8b殘留時，最下層 之蝕刻阻擋膜3也可省略。又，4 ^ , 又相反地，最下層之蝕刻阻擋 膜3厚度不充分時，可省略無 μ 、 射防止膜等有機物質埋入通 路孔之工序。 在具有此等姓刻阻擋膜3、5之圖示例之情形中，必須執 行下列圖18所示之工序。也就是說，必_用全面触刻法 除去通路孔底面之蝕刻阻擋膜3部分及配線溝底面之蝕刻 阻擋膜5部分。 此全面蝕刻法之具體例如了·· 此等触刻阻擋膜3、5由氮化石夕所構成時，施行使用Μ 、CH2F2、㈣〇2之混合氣體之全面_法（㈣），在通路 孔内及配線溝内除去此等蚀刻阻擔膜3、卜此時，同樣材 料構成之硬光罩膜7會減少，變成比初期厚度薄之膜7，。 其後，在洗淨基板後，在通路孔及配線溝之内壁形成阻 障金屬層、㈣籽晶層，利$電鍍技術將銅整個埋入通路 孔及配線溝。而後’利用CMp技術，除去上面之多餘之銅 此時，硬光罩膜7,具有作為CPM之終點阻擔層之機能。 其後’若除去硬光罩膜7|，則圖9所示之雙道金屬鑲嵌構造
82823.DOC -19- 1228792 之銅配線構造即告完成。 又，即使無硬光罩膜7,，在鋼之CpM之終點控制性較高 乃至於圖11所示之通路孔之蝕刻及圖17所示之配線溝之 虫』時光阻膜未被#去之情形時，此硬光罩訂從最初就 可予以省略。 、在本實施形態、巾，由於將第二及第三層間絕緣膜4、6之 通路孔内壁邵甲矽烷基化而形成保護層仆、讣，故即使第 一及罘三層間絕緣膜4、6由低相對介電常數之有機系絕緣 材料所構成時，在光阻膜等有機系材料之㈣王序及其他 有機系絕緣材料之㈣時，通路孔内壁也不會受輕勉， 故具有可維持良好之孔形狀至最後之優點。因此，可妥善 地形成阻障金屬層9,在埋入銅1〇時，銅1〇不會擴散至層^ 絕緣膜4、6内，且在通路孔部分不會產生鋼1〇之空隙y配 線間或配線與通路孔部分之相互距離保持一处 、…禾可 使使用該多層配線構造之半導體裝置獲得良好之電特性。 石夕垸基化工序由於只要將基板暴露於甲錢:化劑之 蒸氣或溶液中即可，故可照舊使用以往之處理裝置或僅傲 更其一邵分，不會造成製程上成本大幅增加之要因。 透過雙道金屬鑲嵌法之銅配線構造與低相對介電常數之 有機系層間絕緣膜之組合，f容易、低廉地製造：：積： 化、耗電量低且可施行高速動作之半導體裝置。 把 【第二實施形態】 絕緣材料構成 作為第一實施形態之變更例，可由無機系 形成通路孔之第二層間絕緣膜4。
82823.DOC -20- 1228792 在圖ίο所示之工序中，利 W通路孔之第二層間絕緣膜，:二=:手例如氧化 構成之第二層間絕緣膜4。此無機系絕緣材料：絕 緣膜在後面之說明及圖式中，以符號4〇表亍。—巴 -面由有機系之强刻條件切換為無機系之 :=同樣地施行通路孔-之形成，利用後續之圖ή 與=::™機系層間絕緣膜之甲鳩化 圖19係第二實施形態之此保護層形成後之剖面圖。 第二層間絕緣膜侧係無機系，不會被甲錢基化，也 不會形成保護層。第二層間絕緣膜4G之材料本身由於屬於 在有機系材料之蝕刻時幾乎不會被削掉之無機系材料，故 無形成保護層之必要。另—方面，在有機系之第三層間絕 緣膜6之通路孔内壁與第一實施形態同樣地，形成有甲矽烷 基化層或甲矽烷基化劑之擴散層以與保護層“。 以下，與第一實施形態同樣地，施行有機物（例如，有機 系反射防止膜）之通路孔埋入工序、配線溝之形成工序，利 用銅整個埋入通路孔與配線溝而完成該銅配線構造。 圖20係配線溝形成後之剖面圖。又，圖21係完成之銅配 線構造之剖面圖。 在第一貫施形態中，雖僅在上層之第三層間絕緣膜6側形 成甲碎fe基化層或甲石夕燒基化劑之擴散層6 a與保護層6 b， 但此等層在配線溝之蝕刻時會被除去（圖20)，不會顯現於 完成後之銅配線構造（圖2 1)。 82823.DOC -21 - 1228792 但，在本實施形態中，上層之第三層間絕緣膜6側之孔側 =在中途以前都會受到保護，不管施行多少次配線溝之微 w處理時之光阻膜之形成及重新形成，都具有孔上部之形 狀不a走樣之優點。尤其，在採用配線溝之圖案與其下之 匕路孔直徑大致相等之無邊界接觸構造時，在因光阻膜剥 Z等使孔上部之形狀變形時，此現象會直接導致配線之圖 案走樣，但在本實施形態中，在必要之時點以前第三層間 絕緣膜6之孔内壁都受到保護層讣保護，故可有效避免此種 圖案走樣之問題。 尤其，通路孔部分之圖案走樣之防止可有效抑制最終之 配線間或配線與通路孔間之相互距離之變動，又銅埋入時 之孔隙在直徑小之通路孔部分會造成問題，因此，如本實 施形態所示，即使僅保護下層之第二層間絕緣膜4之通路孔 内壁’也可獲得與第一實施形態同樣之效果。 另一方面，在配線間電容之降低方面，在本實施形態中 由方；第二層間絕緣膜6係利用低相對介電常數之有機系絕 、、彖材料所構成，故至少可降低配線間之摘合電容，與使用 無機系層間絕緣膜之情形相比，具有可妥善地製造高速而 低耗電之半導體裝置之優點。 【第三實施形態】 在上述第一及第二實施形態中，有機系層間絕緣膜由多 孔貝（porous)的膜所構成時，可較容易地進行甲碎燒基化劑 <擴散’形成甲矽烷基化層或T矽烷基化劑之擴散層。 此多孔膜形成之具體例如下··
82823.DOC -22- 1228792 作為圖10所示之第三層間絕緣膜6(及篦_ V夂罘一層間絕緣膜4) ’使用多孔質型之聚烯丙基醚系樹脂。由於空孔較多，在 圖12所示之甲石夕燒基化工序中，容易進行〒石夕燒基化劑之 擴散’可在孔内壁形成更穩定之甲錢基化劑之擴散層、 甲矽垸基化層及氧化矽（保護層）。 多孔質型之聚烯丙基醚系樹脂之層間絕緣膜係將聚烯丙 基醚系高分子、有機低聚合物溶解於溶劑中之液體材料， 旋轉塗敷於基板上，利用13(TC加熱基板90秒，以蒸發掉溶 劑，其後，將基板以300t加熱約1小時，使其固化。施行 固化之加熱時，有機低聚合物會熱分解而產生多數微細之 空孔。 在後續之甲矽烷基化處理中，將基板置於處理室内之電 熱板上，一面以250°C加熱，一面使基板暴露於以5〇 T〇rr 流量流入處理室内之甲矽烷基化劑DMSDMA之蒸氣中9〇 秒鐘。藉以在有機系層間絕緣膜之孔内壁部形成比第一督 施形態 < 情形更厚，例如厚約3〇 nm之甲矽烷基化加工分子 與擴散之甲石夕燒基化劑之混合層。 其後’與第一實施形態同樣地，利用氧等離子體處理， 形成氧化珍構成之保護層。 【第四實施形態】 在上述第 或弟—貫施形態中，可使用由最初就添加甲 矽烷基化劑至整體有機系層間絕緣膜之絕緣膜。因此，不 需要圖12所示之甲石夕垸基化工序。 含有此甲石夕燒基化劑之有機系層間絕緣膜形成之具體例
82823.DOC -23- 1228792 如下： 在形成圖10所示之第三層間絕緣膜6(及第二層間絕緣膜 4)時’在欲沉積有機系絕緣膜之面上，在聚晞丙基醚系高 分子之外，旋轉塗敷甲矽烷基化劑之DMSDMA約10質量％ 溶解於溶劑中之液體材料，利用13(rc加熱基板9〇秒，以蒗 發掉溶劑，其後，將基板以30(TC加熱約〗小時，使其固化 。故各易形成含有甲矽烷基化劑之有機系層間絕緣膜。甲 矽烷基化劑之含有率係以不使該有機系絕緣材料之相對介 電常數變得太大之方式加以決定。 此有機系層間絕緣膜由於含有甲矽烷基化劑，或使其一 部分甲矽烷基化，故可省略甲矽烷基化處理。其後，與第 一實施形態同樣地，僅使基板暴露於氧等離子體中，即可 容易地在孔内壁形成氧化矽構成之保護層。 又，在上述第一至第四實施形態中，係以在配線層上進 一步形成雙道金屬鑲嵌構造之配線層之情形為例加以圖示 ’但也可適用於在基板上形成該雙道金屬鑲歲構造之配線 層之情形。 …又，前述之蝕刻阻擋膜3、5及硬光罩膜7、7ι有時可予以 省各仁中間之蝕刻阻撐膜5在使乾式蝕刻之控制更容易 控制之意義上，最好儘可能地設置。 另外’埋入通路孔底面之有機物並不限定於反射防止膜 材料。例如m㈣成時之微影工序中，採用使用下 層膜與含Sl之光阻膜’或下層膜、s〇G(Spin 0n Glass :自 旋式玻璃塗膜）與上層光_之多層光阻膜製程時，也可使
82823.DOC -24- 1228792 麵刻時 以此作為乾式 其下層膜殘留於通路孔底部。即，在下層膜' ，也可使其下層膜之一部分殘留於孔底：广乾式 蝕刻阻擋層。 又’在上述4個實施形能中伤 、他々心T，係利用在甲矽烷基化工序中 暴露於氧等離子體而形成氧切構成之保護層，但此方法 僅係一個例子，例如也可暴露於氮等離子體或氮自由基而 形成氮化矽構成之保護層。 此外，在不脫離本發明之趣旨之範圍内，可施行種種之 變形。 【圖式之簡單說明】 圖1係在以往 < 先通路型之雙道金屬鑲嵌構造之形成中 ’硬光罩膜形成後之剖面圖。 圖2係在以往之先通路型之雙道金屬鑲嵌構造之形成中 ’通路孔形成後之剖面圖。 圖係在以往之先通路型之雙道金屬鑲歲構造之形成中 ，有機系物質埋入後之剖面圖。 圖4係在以往之先通路型之雙道金屬鑲嵌構造之形成中 ，具有配線溝圖案之光阻膜形成後之剖面圖。 圖5係在以往之先通路型之雙道金屬鑲嵌構造之形成中 ，配線溝形成後之剖面圖。 圖6係在以往之先通路型之雙道金屬鑲嵌構造之形成中 光阻膜及樹脂除去後之剖面圖。 圖7係在以往之先通路型之雙道金屬鑲嵌構造之形成中 蝕刻阻擋膜之一部分除去後之剖面圖。
82823.DOC -25- 1228792 圖8係在以往之先通路型之雙道金屬鑲嵌構造之形成中 ，銅之CMP後之剖面圖。 圖9係本發明之實施形態之半導體裝置之配線構造之剖 面圖。 圖10係本發明之第一實施形態之半導體裝置之製造中， 硬光罩膜形成後之剖面圖。 圖11係本發明之第一實施形態之半導體裝置之製造中， 通路孔形成後之剖面圖。 圖12係本發明之第一實施形態之半導體裝置之製造中， 甲矽烷基化後之剖面圖。 圖1 3係本發明之第一實施形態之半導體裝置之製造中， 保護層形成後之剖面圖。 圖14係本發明之第一實施形態之半導體裝置之製造中， 具有配線溝圖案之光阻膜形成後之剖面圖。 圖15係本發明之第一實施形態之半導體裝置之製造中， 有機系反射防止膜之一部分除去後之剖面圖。 圖16係本發明之第一實施形態之半導體裝置之製造中， 硬光罩膜之一部分形成後之剖面圖。 圖17係本發明之第一實施形態之半導體裝置之製造中， 配線溝形成後之剖面圖。 圖18係本發明之第一實施形態之半導體裝置之製造中， 蚀刻阻擋膜之一部分除去後之剖面圖。 圖1 9係本發明之第二實施形態之半導體裝置之製造中， 保護層形成後之剖面圖。 82823.DOC -26- 1228792 圖20係本發明之第二實施形態之半導體裝置之製造中 配線溝形成後之剖面圖。 圖2 1係本發明之第二實施形態之半導體裝置之製造中 銅之CMP後之剖面圖。 【圖式代表符號說明】 1 · · ·第一層間絕緣膜 2 · · ·下層配線層 3、5 ' · •蝕刻阻擋膜 4 · · ·第二層間絕緣膜 4a· ••甲矽烷基化層、甲矽烷基化擴散層或混合層 4b · · ·氧化矽層（保護層） 6 · · ·第三層間絕緣膜 6a· ··甲矽烷基化層、甲矽烷基化擴散層或混合層 6b ···氧化矽層（保護層） 7、 7’ · · ·硬光罩膜 8、 8 a、8 b · · ·有機系反射防止膜（有機膜） 9 · · ·阻障金屬層 10 · · ·銅 4〇 ···第二層間絕緣膜 R···光阻膜 VH · · ·通路孔 82823.DOC -27-

Claims (1)

1228792 拾、申請專利範圍·· L —種半導體裝置之製造方法，其係包含： 沉積有機系層間絕緣膜之工序、 在該有機系層間絕緣膜形成開口部之工序 '及 將在前述開口部内露出之前述有機系層間絕緣膜之壁 面部予以甲矽烷基化而改質之工序者。 2·如申請專利範圍第i項之半導體裝置之製造方法，其中進 一步包含 在甲石夕燒基化之前述開口壁面部之表面形成包含無機 系絕緣材料之保護層之工序者。 3.如申請專利範圍第2項之半導體裝置之製造方法，其中 在則迷保護層之形成工序中，使因甲碎燒基化而含有 甲石夕燒基化分子之前述開π部之内壁面暴露於氧等離子 體而形成保護該開口部之内壁面之氧化矽膜者。 4·如申請專·圍第丨項之半導體裝置之製造方法，其中進 一步包含 、在前述甲料基化後，在形成前述開口部之狀態下形 成有機系物質，並至少由前述開口部内除去該有機系物 質之工序者。 5.如匕請專利範圍第4項之半導體裝置之製造方法，其中 前述開口部係貫通雙道金屬料法之配線製程之2個 層間絕緣膜而形成之通路孔，且進一步包各 在形成有該通路孔之狀態下，塗敷光阻材料，經曝光 、顯影之工序而在前述2個層間絕緣膜中之上層層間絕緣 82823.DOC 1228792 膜形成連通於前述通路孔之配線溝之工序者 6.如申請專利I請第5裂半導體以之製造方法， 一步包含 /、Y 之彡成用之料時，在前物層_膜 _之=財述2個相崎财之下層層間絕 、·豕胺足通路孔之蝕刻阻擋膜之工序者。 7·如1請專利範園第6项之半導體裝置之製造方法，立中 則逑蝕刻阻擋膜係氮化矽膜者。 δ·如^青專利範圍第5项之半導體裝置之製造方法’立中 個層間絕緣膜中’形成有前述配線溝之至少前述 層層間絕緣膜係包含有機系絕緣材料者。 •如1請專利範圍第8項之半導體裝置之製造方法，並中 手：=系絕緣材料係含”基之叫膜、聚酿亞胺 標，鐵弗幻系高分子膜 氣之無定形碳膜中之任_種者布丙基_分子膜、捧雜 10’nr=園第1项之半導體裝置之製造方法，其中 者。7夕孔貝《有機絕緣膜作為前述有機系層間絕緣膜 11 緣裝置之製造方法，其係包含在有機系層間絕 顧开:成開口部之工序者，且包含： 二^甲^基化劑之有機'手、層間絕緣膜之工序、 ，：有機系層間絕緣膜形成開口部之工序、及 甲矽从基化劑之前述開口部之内壁面之表面形 82823.DOC 1228792 12成包含無機系絕緣材料之保護層之工序者。 •如：請專利範圍第u項之半導體裝置之製造方法，其中 則述保護膜係包含氧化矽者。 13·如申^利範圍別項之半導體裝置之製造方法，其中 在可述保護層之形成工序， 、^ ^ 前 τ仗口哥甲矽烷基化劑之 口=口鄙之内壁面暴露於氧等離子體而形成保護該開 4 <内壁面之氧化矽膜者。 導體裝置，其係包含配線構造，其係包含重疊之2 有機系層間絕緣膜，在該2個有/機系層間絕緣膜中之下 =間絕緣膜開設通路孔，在上層層間絕緣膜開設連通 遒^路孔之配線溝’在該配線溝與前述通路孔埋入 導電材科者；且 此在可述2個有機系層間絕緣膜中之下層層間絕緣膜之 j k通路孔 < 内㈣分，具備含有甲我基化分子之層 ^與形成於該含有甲我基化分子之層之通路孔内壁表 15刀且包含無機系絕緣物質之保護層者。 15.如：請專利範圍第14項之半導體裝置：其中 可述保護膜係包含氧化矽者。 16’如申請專利範圍第⑷頁之半導體裝置，其中 前述開口部係貫通雙道金屬鑲嵌法之配線製程之2個 層間絕緣膜而形成之通路孔者。 17·如申請專利範圍第14項之半導體裝置，其中 * W逑2個層間絕緣膜之間，形成保護前述2個層間絕 表振中〈下層層間絕緣膜之通路孔之㈣阻擋膜者。 S2823.DOC 1228792 18. 19. 20. 如申請專利範圍第14項之半導體裝置， 前述蝕刻阻擂膜係氮化矽膜者。 如申請專利範圍第14項之半導體裝置，其 構成前述2個層間絕緣膜之有機系絶緣材 八 基之Si〇2膜、聚醯亞胺系高分子膜、 係含有甲 —'甲苯才封月匕手二' 分子膜、Teflon(註冊商標，鐵弗龍^合 曰’、同 ^ ^丄 说）系巧分子膜、聚烯丙 基醚系南分子膜、摻雜氟之無定形碳膜中之一種 如申請專利範圍第14項之半導體裝置，其中 前述2個有機系層間絕緣膜係包本多、 ^ 0夕孔^ <有機絕緣 膜者。 82823.DOC
TW092106339A 2002-03-22 2003-03-21 Process for producing semiconductor device and semiconductor device TWI228792B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002080056A JP2003282698A (ja) 2002-03-22 2002-03-22 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
TW200402835A TW200402835A (en) 2004-02-16
TWI228792B true TWI228792B (en) 2005-03-01

Family

ID=28449084

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106339A TWI228792B (en) 2002-03-22 2003-03-21 Process for producing semiconductor device and semiconductor device

Country Status (6)

Country Link
US (1) US20050079705A1 (zh)
JP (1) JP2003282698A (zh)
KR (1) KR20040093742A (zh)
DE (1) DE10392412T5 (zh)
TW (1) TWI228792B (zh)
WO (1) WO2003081665A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797202B1 (ko) * 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
US7387868B2 (en) * 2002-03-04 2008-06-17 Tokyo Electron Limited Treatment of a dielectric layer using supercritical CO2
US8475666B2 (en) * 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
KR101036159B1 (ko) * 2003-11-20 2011-05-23 매그나칩 반도체 유한회사 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
JP2005167081A (ja) 2003-12-04 2005-06-23 Renesas Technology Corp 半導体装置およびその製造方法
JP2005294525A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
EP1803149A2 (en) * 2004-09-15 2007-07-04 Honeywell International, Inc. Treating agent materials
KR101063591B1 (ko) * 2004-10-27 2011-09-07 인터내셔널 비지네스 머신즈 코포레이션 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의 오가노실리케이트 필름의 소수성을 복원하는 방법 및 이로부터 제조된 물품
JP5247999B2 (ja) * 2005-09-29 2013-07-24 東京エレクトロン株式会社 基板処理方法およびコンピュータ読取可能な記憶媒体
US7528069B2 (en) * 2005-11-07 2009-05-05 Freescale Semiconductor, Inc. Fine pitch interconnect and method of making
US20070202689A1 (en) * 2006-02-27 2007-08-30 Samsung Electronics Co., Ltd. Methods of forming copper vias with argon sputtering etching in dual damascene processes
JP4797821B2 (ja) * 2006-06-15 2011-10-19 ソニー株式会社 半導体装置の製造方法
CN101484984B (zh) 2006-07-05 2010-12-15 东京毅力科创株式会社 无定形碳膜的后处理方法
JP5138291B2 (ja) * 2006-07-05 2013-02-06 東京エレクトロン株式会社 アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法
KR100822581B1 (ko) * 2006-09-08 2008-04-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
JP4999419B2 (ja) 2006-10-12 2012-08-15 東京エレクトロン株式会社 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
KR100829603B1 (ko) * 2006-11-23 2008-05-14 삼성전자주식회사 에어 갭을 갖는 반도체 소자의 제조 방법
US7906426B2 (en) * 2007-04-23 2011-03-15 Globalfoundries Singapore Pte. Ltd. Method of controlled low-k via etch for Cu interconnections
US8481423B2 (en) * 2007-09-19 2013-07-09 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
US8772933B2 (en) 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
US8361152B2 (en) * 2008-06-06 2013-01-29 Providence Medical Technology, Inc. Facet joint implants and delivery tools
US20100285667A1 (en) * 2009-05-06 2010-11-11 International Business Machines Corporation Method to preserve the critical dimension (cd) of an interconnect structure
JP5662081B2 (ja) * 2010-08-20 2015-01-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
KR101266620B1 (ko) 2010-08-20 2013-05-22 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리방법 및 기판처리장치
JP2012222329A (ja) * 2011-04-14 2012-11-12 Tokyo Electron Ltd 液処理方法及び液処理装置
US9171793B2 (en) * 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
JP5674851B2 (ja) * 2013-04-09 2015-02-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6206096B2 (ja) * 2013-10-31 2017-10-04 富士通株式会社 半導体装置の製造方法
JP6237429B2 (ja) * 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6118309B2 (ja) * 2014-12-22 2017-04-19 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
CN108012561B (zh) * 2015-06-22 2022-03-04 英特尔公司 用于后端工艺(beol)互连件的借助使用自底向上交联的电介质的图像色调反转
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3060913D1 (en) * 1979-05-12 1982-11-11 Fujitsu Ltd Improvement in method of manufacturing electronic device having multilayer wiring structure
US4394211A (en) * 1982-09-08 1983-07-19 Fujitsu Limited Method of manufacturing a semiconductor device having a layer of polymide resin
US4715941A (en) * 1986-04-14 1987-12-29 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US5299875A (en) * 1992-05-19 1994-04-05 Hewlett-Packard Company Method and apparatus for separating sheets emerging from a printer
JPH07321091A (ja) * 1994-05-19 1995-12-08 Sanyo Electric Co Ltd エッチング方法及び配線形成方法
JPH08335634A (ja) * 1995-06-08 1996-12-17 Toshiba Corp 半導体装置の製造方法
JPH1050632A (ja) * 1996-07-30 1998-02-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH10209273A (ja) * 1997-01-16 1998-08-07 Fujitsu Ltd 半導体装置の製造方法
US6037249A (en) * 1997-12-31 2000-03-14 Intel Corporation Method for forming air gaps for advanced interconnect systems
JP3585384B2 (ja) * 1998-12-22 2004-11-04 松下電器産業株式会社 半導体装置の製造方法
JP3084367B1 (ja) * 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
US6348407B1 (en) * 2001-03-15 2002-02-19 Chartered Semiconductor Manufacturing Inc. Method to improve adhesion of organic dielectrics in dual damascene interconnects

Also Published As

Publication number Publication date
KR20040093742A (ko) 2004-11-08
WO2003081665A1 (fr) 2003-10-02
DE10392412T5 (de) 2005-06-30
US20050079705A1 (en) 2005-04-14
JP2003282698A (ja) 2003-10-03
TW200402835A (en) 2004-02-16

Similar Documents

Publication Publication Date Title
TWI228792B (en) Process for producing semiconductor device and semiconductor device
US8202803B2 (en) Method to remove capping layer of insulation dielectric in interconnect structures
US7005390B2 (en) Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
TWI236051B (en) A novel method of trimming technology
US7723237B2 (en) Method for selective removal of damaged multi-stack bilayer films
US8637395B2 (en) Methods for photo-patternable low-k (PPLK) integration with curing after pattern transfer
US7544623B2 (en) Method for fabricating a contact hole
US9196523B2 (en) Self-aligned permanent on-chip interconnect structures
JP2004006627A (ja) 多孔質低ｋ誘電体膜を分離する構造および方法
EP1623273B1 (en) Use of spin-on, photopatternable, interplayer dielectric materials and intermediate semiconductor device structure utilizing the same
JP2000068267A (ja) 半導体デバイス、半導体基板上にパタ―ン化された導電性層を作成する方法、半導体製造におけるウェハ―基板の処理方法及び処理された製品
JP2004503088A (ja) 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法
KR20040099390A (ko) 이중 다마신 상호접속물의 패턴 형성을 위한 3층 마스킹구조
CN102478763A (zh) 光刻方法
TWI743199B (zh) 半導體裝置的形成方法
TW200414425A (en) Manufacturing method of semiconductor device
KR20080027200A (ko) 부분 에칭에 의한 반-반사성 코팅의 패터닝 방법
JP4002704B2 (ja) 半導体装置の製造方法
JP2001345380A (ja) 半導体装置の製造方法および半導体装置
US10998192B2 (en) Sequential infiltration synthesis extreme ultraviolet single expose patterning
JPH08222550A (ja) 塗布絶縁膜の平坦化方法
JP2003133412A (ja) 銅に対する誘電体層の接着改良方法
CN109427659A (zh) 半导体器件和制造方法
TW556312B (en) Process for producing semiconductor device
TWI234230B (en) Manufacturing method of via

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees