JPH0734509B2 - 高密度集積回路のための接続板の多層配線網の導体層上に絶縁層を堆積させる方法及びそれによって得られる接続板 - Google Patents

高密度集積回路のための接続板の多層配線網の導体層上に絶縁層を堆積させる方法及びそれによって得られる接続板

Info

Publication number
JPH0734509B2
JPH0734509B2 JP2201017A JP20101790A JPH0734509B2 JP H0734509 B2 JPH0734509 B2 JP H0734509B2 JP 2201017 A JP2201017 A JP 2201017A JP 20101790 A JP20101790 A JP 20101790A JP H0734509 B2 JPH0734509 B2 JP H0734509B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
pillar
conductor
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2201017A
Other languages
English (en)
Other versions
JPH0364993A (ja
Inventor
シャントレーヌ フィリップ
ゾリッラ マルタ
Original Assignee
ビュル エス.アー.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビュル エス.アー. filed Critical ビュル エス.アー.
Publication of JPH0364993A publication Critical patent/JPH0364993A/ja
Publication of JPH0734509B2 publication Critical patent/JPH0734509B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、VLSI回路(大規模集積回路)と呼ばれる、少
なくとも1つの集積回路を有する接続板の多層配線網の
形成方法に関するものである。この接続板は、パッケー
ジ内に配置される集積回路の支持部材の表面に装着され
た複数の集積回路の相互接続に使用されたり、もしく
は、例えば、一般に「チップキャリヤ」と呼ばれる従来
の支持部材の代用として、単に支持部材として使用する
ことができる。
従来の技術 そのような接続板では、多層配線網は、通常、1つまた
は複数の集積回路の給電電位を分配する導体面を備える
絶縁プレートによって構成されている基板によって支持
されている。基板は、焼結セラミックプレートか、また
は、有機材料製、例えば、プラスチック製のプレートで
あることがある。しかし、また、このような接続板を、
柔軟性のある接続板の形をとる多層配線網だけで形成す
ることもできる。さらに、接続板は、複数の集積回路を
備え、いわゆるウエハ技術によってこれらの集積回路の
相互接続するための多層配線網によって被覆された半導
体材料製のプレートであることもある。これらのどの接
続板の場合も、多層配線網は、導体層と絶縁層を交互に
積層させることによって構成される。この積層では、絶
縁層を貫通する孔を形成して、隣接する導体層との電気
接続を形成する。導体層は、通常、アルミニウムまたは
銅製であり、絶縁層は、現在は、ポリイミド等の重合材
料によって形成されるのが好ましい。
多層配線網の製造における問題は、比較的平坦な層を得
ることにある。従来の製造方法は、導電材料層で導体を
形成し、通常、“ペースト”と呼ばれる粘性のある液体
状の重合可能な材料の絶縁層でその導体層を被覆する。
このペーストを使用すると、絶縁層の表面の段差や凹凸
を下層の導体層の対応する部分の段差や凹凸よりも小さ
くすることができる。この方法では、少量の重合可能な
材料を遠心力を利用して塗布するか、ペーストをスパッ
タリングするか、または、例えば、シルクスクリーン印
刷によってペーストをコーティングする。次に、このペ
ーストを重合する。当然、この方法の実施条件では、こ
の重合層は、重ねられた2つの導体層間を確実に絶縁す
るのに必要な厚さを備えることになる。
更に、絶縁層は、形成すべきスルーホール(ビアホール
(Via-holes))の位置を決定するマスクによって被覆
される。従来では、これらのスルーホールの口を広げ
て、らっぱ形にして、上部の導体層の導体は、絶縁層
上、形成したばかりのスルーホールの壁及びスルーホー
ルの底部に形成する導体領域上に延在している。その結
果、スルーホールの位置に多数の凹部を備える上部導体
層が形成される。多数の層を積層させることによって、
くぼみの深さはより深くなり、その結果、積層された導
体層に不連続が生じる恐れがあることが分かる。また、
スルーホールの形成及びその口の拡大は、この方法の困
難な段階である。
この方法の改良は、スルーホールを垂直線を中心にらせ
ん状にずらして、スルーホールが重なることを避けるこ
とにある。しかし、第1の欠点は、同一の絶縁層内での
スルーホールの密度が小さくなり、従って、多層配線網
内での導体の全体的な密度が小さくなることである。第
2の欠点は、スルーホールがずらされて配置されている
ことによって、多層配線網中で信頼性の高い導体層の数
を極めて急激に減らすことである。例えば、互いに90°
ずつずらして、らせん状に配置することによって、第5
番目の層のスルーホールは、第1番目の層のスルーホー
ルと重なり、場合によってはその間にある4つのスルー
ホールが歪む。実際、この方法は、通常、約5つの導体
層を重ねる積層に限定される。
この問題点の最近の解決法は、導体層の導体ににピラー
を形成し、全体をペーストで被覆して、このペーストを
重合させ、絶縁層を形成する。絶縁層は、重ねられる2
つの導体層間に所望な絶縁を確保するのに十分な相当な
厚さとなり、一方、ピラーの部分は薄い絶縁材料が被覆
する。絶縁層は、スルーホールの形態を有するマスクに
よって被覆される。次に、絶縁層を選択的にエッチング
して、ピラーの上部面を露出させ、スルーホールの口を
広げる。ピラーを使用することによって、これらのスル
ーホールは、前述した従来の方法によって得られたスル
ーホールより明らかに浅い。
従って、上層の導体層は、かなり平らになる。
この解決法が示す問題点は、ピラーを備える導体層上で
重合された絶縁層の従来の形成方法の以下に述べる例か
ら明らかである。導体層は、基準表面上に形成され、こ
の基準表面に対して高さHのピラーを備える、高さを有
する導体によって構成されているとする。この導体層上
に、少量のポリアミン酸の粘度の高いペーストを堆積さ
せる。回転させて、少量のペーストを導体層全体に塗布
するが、その厚さT0は、ペーストの粘度、回転速度及び
導体層の形状によって決まる。炉内で、ペーストをプリ
ベークする。プリベークの温度は、ペーストの重合が始
まるイミド化の温度(約220℃)より低くなければなら
ない。このプリベークによって、ポリアミン酸を硬化さ
せ、ペーストに混入されていた溶媒の一部分を除去す
る。この除去される溶媒部分は、実際には約130〜200℃
の範囲にあるプリベークの温度による。プリベークされ
た層の厚さT1は、層内に残留する溶媒の量、従って、プ
リベーク温度とペーストの種類によって決定される。イ
ミド化温度の近傍でプリベークされた標準的なペースト
の厚さT1は、ペーストの初めの厚さT0の約40%まで減少
される。次に、通常、約400℃の温度で、プリベークし
た層を重合させる。その結果生じたポリイミド層の厚さ
T2は、ペーストの種類やプリベーク温度により程度は異
なるが、厚さT1より小さい。結局、通常のペーストで
は、厚さT2は、ペースト層の初期の厚さT0の約50%であ
る。ポリイミドの表面は、全体的に平坦であるが、導体
の縁部及びピラーの位置に段部がある。
ここで、導体の高さhに対する段部の高さをsとし、下
側に接する絶縁層の表面のピラーの高さHに対する段部
の高さをSとする。絶縁層の平坦化率は、一般にDOP率
と呼ばれる値1−s/hによって決定される。この式は、
数値hが何であっても、最初に導体層に塗布されたペー
ストの高さが値hにほぼ等しいか、それ以上であって
も、この式は有効である。従って、同じ条件で、また、
DOP率=1−S/Hが得られる。現在の標準的な層のDOP率
は、約0.4である。これは、h=5μmの時はs=3μ
m、H=20μmの時はS=12μmであることを意味す
る。ピラーによる段部Sの大きさを小さくするために
は、ピラーの高さHを低くしなければならない。
しかし、絶縁層の最小の厚さは、重ねられた導体層間の
良好な電気絶縁を確保するために、比較的大きくなけれ
ばならない。従って、ピラーの高さを小さくすると、絶
縁層の中に比較的深いスルーホールを形成することが必
要になる。その結果、現在の標準的な製品では、導体層
中にピラーを設ける解決法によっては、絶縁層の平坦性
を向上させる観点では上記の従来の方法をさほど改善し
ない。段部の高さを小さくするために、製造者は、現
在、より高いDOP率を有する製品を研究している。しか
し、従来の技術では、段部が残り、この段部を開いて、
ピラーの上面を露出させるスルーホールを形成しなけれ
ばならない。このスルーホールの形成は、困難な作業で
あることが分かった。実際、この作業は、マスクの積層
とピラー上のスルーホールの配置を決定する正確な位置
決定を必要とする。また、エッチング時間は、従来、ピ
ラーの金属の出現を検出する光学的手段によって決定さ
れる。この場合、これらの光学的手段は、金属の検出を
困難にするスルーホール中で作動しなければならない。
検出が早すぎると、ポリイミドの残留した膜の存在によ
って、ピラーと上部導体層との電気コンタクトの品質が
影響を受ける。
本発明が解決しようとする課題 従って、現在の課題は、普通の、高価でなく、信頼性の
あるペーストを使用して、下側に接する導体層のピラー
の高さとは無関係にほぼ平坦な表面を得ることができる
一方、ほぼ平坦な絶縁層にスルーホールを形成しないこ
とである。従って、このような方法によれば、ほぼ平坦
な絶縁層によって正確に且つ信頼性の高い方法で分離さ
れた、多数の信頼性の高い導体層を堆積させることがで
きる。本発明は、そのような方法を提供することを目的
とする。
課題を解決するための手段 本発明によるならば、少なくとも1つの高密度集積回路
を接続する多層配線網(12)の形成方法であって、導体
層上に絶縁層を形成し、該絶縁層をエッチングして上記
導体層の所定の部分を露出させる工程を含み、上記絶縁
層は、段部の最大の高さ(S)が所望の数値(V)にほ
ぼ等しいかまたはそれより小さい表面を得ることのでき
る平坦化率(DOP)を有する材料から形成されており、
エッチングを上記絶縁層の表面全体に対して均一に行う
ことを特徴とする方法が提供される。
その結果、交互に堆積された導体層と絶縁層とによって
構成された多層配線網を備え、各導体層はピラーを備え
る導体を含む、少なくとも1つの高密度集積回路の接続
板であって、上記絶縁層は下側に接する導体層のピラー
の上面とほぼ平らであることを特徴とする接続板が形成
される。
本発明の特徴及び利点は、添付図面を参照して説明する
以下の実施例によって明らかとなろう。
実施例 第1図は、本発明による方法によって形成された接続板
10の部分的な断面図である。接続板10は、その表面に少
なくとも1つの集積回路(図示せず)と接続する多層配
線網12を備える基板11によって構成されている。この基
板11は、通常、例えば、1枚のセラミックプレートであ
り、各々、この接続板に装着される集積回路の給電電位
Ua、Ubを分配する導体面13a、13bを備える。多数の導体
ピラー14a、14bは基板11を貫通して、各々、電位面13
a、13bと接触しており、基板11の同一面上に露出してい
る。
多層配線網12は、基板11のこの面上に形成されており、
交互に重ねられた導体層と絶縁層の積層体によって構成
されている。この多層配線網12は、第1の絶縁層15、第
1の導体層16、第2の絶縁層17、第2の導体層18及び集
積回路を支持するための第3の絶縁層19を備える。これ
らの絶縁層15、17、19は、導体面14及び導体層16及び18
を図示していない集積回路に電気接続するためのスルー
ホール20を備える。スルーホール20は、各々、このスル
ーホールの高さの導体ピラー21を備える。図示した実施
例では、導体ピラー21は、均一な横断面を備える。ピラ
ー21の横断面は、円筒形または角柱形であることがあ
る。
第2図Aから第2図Hは、絶縁層のいずれか1つの形成
のための本発明による第1の方法の連続的な段階を図示
したものである。ここで、実施例としては選択したの
は、第1図に図示した多層配線網12の導体層16上の第2
の絶縁層17である。第2図Aは、この方法の第1段階を
図示したものである。導体層16は、本発明によって形成
された絶縁層15上に積層された2つの導体16a、16bによ
って構成されている。本発明の特徴をはっきりするため
に、絶縁層15は、図示したように、平坦な上部表面15a
を備えており、この面を、形成される様々な高さと厚さ
の基準とすることにする。図示した実施例では、導体16
a及び16bの高さhは、他の層の全部の導体16及び18と同
様に、h=5μmである。図示した導体16aは、高さH
=17μmのピラーを構成する。図示した導体16bは、下
側に接する絶縁層15のピラー14aと接触している。形成
した多層配線網12では、導体層の導体の広い底部上にピ
ラーを形成し、最終的な高さH=15μmにする。第2図
Aから第2図Hに図示した方法の実施例の特徴は、最初
に、所望の最終的な高さよりeの分(例えば2μm)だ
け高さが僅かに大きいピラーを形成することにある。そ
の理由は、後で説明する。
第2図B及び第2図Cは、各々、導体層上に重合可能な
材料からなる絶縁層を形成する従来の方法の段階を図示
したものである。第2図Aに図示した導体層16上に、現
在広く使用されているポリアミン酸ペーストを少量堆積
させる。このペーストは、例えば、平坦化率DOPが0.4で
ある、商品名ピーアイ25-25(PI25-25)で、デュポン
ドゥ ヌムール(Dupont de Nemours)社によって製造
されているペースト等である。この状態の接続板10を回
転させて、遠心力によって導体層16の全体に均一にペー
ストを塗布し、基準面15aに厚さT″1のペースト層2
2″を得ることができる。ペーストのDOP率を考慮する
と、層22″の上部面22″aには、導体16b等の導体だけ
の部分において、その側面の位置に位置に段部s″1
と、導体16a等の結合された導体によって支持されたピ
ラー21の側面の位置に高さS″1の段部とができる。次
に、接続板10を炉内に入れて、ペースト層22″のプリベ
ークを実施する。このプリベークは、ペーストのイミド
化温度(220℃)より低い温度で行われる。温度に応じ
て、層22″のペーストはその溶媒の一部分を放出し、ポ
リアミン酸の凝固した塊の形となる。このようにして、
凝固したポリアミン酸層22″が得られる(第2図C)。
その層の厚さT′1は、層22″の厚さT″1(第2図
B)よりかなり薄い。対応する段部s′1及びS′1の
高さは、同じ割合で小さくなる。
従来の多層配線網12中の絶縁層の形成方法は、次に、層
22″をイミド化することからなる。その結果、厚さT1
で、同じ割合で小さくなった段部s1及びS1を備える層22
(第2図F)が得られる。この方法では、次に、層22の
選択的エッチングを行い、ピラー21の上面を露出させ
る。
本発明による方法は、最大の高さが所望の値Vにほぼ等
しいかそれ以下の段s4、S4を備える上部面25aが得られ
るまで、複数の単位層23、24、25を順次形成する(第2
図F)。選択した実施例では、所望の値Vは、約2μm
である。第1の単位層となる層22の厚さは、ピラー21の
高さH=17μmとほぼ等しい。DOP率=0.4を考慮する
と、層22の表面22aは、段S1=10.2μm及びs1=3μm
を備える。ペースト22″の層(第2図B)の厚さは、こ
れらの条件では、大体T″1=30μmであり、段はS″
1=18μm及びs″1=5μmである。プリベークは、
約200℃で、1時間かけて実施し、単位層22′(第2図
C)の厚さが大体T′1=19μmになり、段がS′1=
11μm及びs′1=3μmになるようにする。
第1の単位層22の段部S1及びs1を第2図Aに図示した導
体層16の高さH及びhと等しいとみなして、第2図B及
び第2図cと同様な方法で、第2のポリイミド単位層23
(第2図F)を形成した。すなわち、第2の単位層23の
段部S2及びs2は、以下の平坦化率DOPの式;0.4=1−S2/
S1=1−s2/s1によって決定される。ポリイミド層の厚
さが段部の最大の高さとほぼ等しくなるようにペースト
を塗布することを規則とすると、第2の単位層23の厚さ
はT2=S1=10μmとなり、その表面23aの段部はS2=6
μm、s2=2μmとなる。第2のポリイミド単位層23
は、第2図Cの単位層22′と同じ条件でプリベークした
ポリアミン酸単位層23′(第2図D)から形成される。
単位層23′はまだイミド化されていないので、その単位
層23′の総量はより多い。
また、第3の単位層24′を堆積させ、プリベークさせる
(第2図E)。この層をイミド化して、単位層24を得る
(第2図F)。この単位層24の厚さはT3=S2=6μmで
あり、段部の高さは、S3=3.6μm及びs3=1μmであ
る。段部S3は明らかに所望の最大値V=2μmより大き
いので、第4の単位層25′(第2図E)は、イミド化の
後、この第4のポリイミド単位層(第2図F)の厚さが
T4=S3=3.6μmとなり、段部の高さがS4=2μm及びs
4=0.7μmとなるように形成される。最大の高さS4の段
は所望の値Vにほぼ等しいので、この第4の単位層が最
後の単位層である。このようにして、層状になった層2
6′が得られる。
実際、プリベークによって、単位層22″〜25′(第2図
E)を形成し、層26′のプリベークされたポリアミン酸
の塊全部をイミド化する。選択した実施例では、接続板
10を約11時間かけて400℃でベークして、層26′のイミ
ド化を実施する。その結果、第2図Fの多層ポリイミド
層26が形成される。次に、この層を均一に上方からのみ
エッチング(異方性エッチング)して、ピラー21の上面
を露出させる。この状態で、最終的な絶縁層17が得られ
る(第2図G)。エッチングによって、最後の単位層25
の面25aの状態が変わることはないので、層17は、第4
の単位層25の高さS4及びs4の段部を有している。エッチ
ングは、フルオロ化成分と結合させた酸素下での反応性
イオンのプラズマによる従来の方法、すなわち、プラズ
マ反応性イオンエッチングという名で周知の方法によっ
て実施される。この方法は、エッチング速度が1分につ
き0.7μm、すなわち、最も普及している純粋な酸素下
でのプラズマによるエッチングの速度の3〜4倍である
という利点がある。
本発明の特徴によると、ポリイミド層26のエッチング
は、第2図Gに図示したピラー21の上面の位置で終わら
ず、第2図Aに示した大きさe(本実施例では2μm)
の分だけ僅かであるがより下に位置までになる。ピラー
21の上から2μmを除去して、このピラーを層17の周囲
のポリイミドと同じ高さにする(第2図H)。この除去
によって、従来の技術の問題が解決される。この従来技
術によると、第2図Cの層22′をイミド化して、次に、
エッチングして、ピラー21の上面を露出させていた。し
かし、ピラー21の金属表面の微小な欠陥によって、ポリ
イミドの部分が残り、ピラーと上の層の導体との間のコ
ンタクトの機械的及び電気的品質を損なうことがあっ
た。本発明によって、各ピラー21において、ポリイミド
が除去された金属表面を得ることができる。このエッチ
ングは、イオンによる方法によって実施されたが、機械
的に擦ったり、または、特に、化学的エッチングによっ
ても実施することができる。
本発明は、多数の利点を備えるが、主に、下側に接する
導体層のピラーの高さと無関係にほぼ平坦な絶縁層を形
成する方法を提供する。また、多層絶縁層の均一なエッ
チングによって、最終的にピラーを合わせて平坦な絶縁
層が得られ、この層は重ねられた2つの導体層間の所望
の電気絶縁を確実に実施する。また、均一なエッチング
によって、マスクの積層とスルーホール形成のためのそ
の位置決定工程を省略することができ、エッチングの終
わりの決定に関する感度が明らかに向上する。実際、金
属とポリイミドの表面との間の対比が多層絶縁層のほぼ
平らな表面全体で明らかになり、エッチング方法を良好
に制御できる。ピラー21の高さが僅かに(約2μm)高
い時、この利点を利用して、金属表面が確実に信頼でき
る機械的及び電気的接続を実施するように、このピラー
の高さを低くすることができる。また、多層の絶縁層の
形成方法は、ポリイミドの層の形成で周知であり、且
つ、制御しやすい段階によって実施される。また、本発
明による方法は、以下に示すように、様々に変更するこ
とができる。
第3図Aから第3図Eは、導体層16のピラー上に装着さ
れた導体の位置での詳細な拡大図であり、各々、本発明
による第1図に図示した多層配線網12の第2の絶縁層17
の第2の形成方法の連続した段階を図示したものであ
る。第3図A及び第3図Bは、各々、第2図A及び第2
図Eに対応する。第3図Aでは、本発明の方法によって
形成され、平坦であるとした基準平面15aを備える絶縁
層15は、高さh=5μmの導体16aを支持しており、こ
の導体16a上には高さH=17μmのピラー21が装着され
ている。上記の第1の方法と同様に、目的は、その高さ
Sが大体V=2μm以下である段を備える最終絶縁層17
を得ることである。使用したペーストはジェネラルエレ
クトリック(General Electric)社によって製造され、
平坦化率DOP=0.5である、ポリイミドシロキサンであ
る。ペーストのスパッタリング、それに続くプリベーク
によって得られた、重ねられた層を第3図Bに図示し
た。図示した実施例では、各層の厚さは、上記の方法と
同様に、およそ、下側に接する層の段の高さに対応す
る。イミド化された層について有効な平坦化率DOPの式
を使用して、段部S1を計算すると、8.5μmである。200
℃でプリベークしたペーストの層22′では、約10μmの
僅かに高い段部がこの数値に対応する。予備焼成したペ
ーストの第2の層23′を堆積させて、第2のポリイミド
層を得る。この層の段部S2を計算すると、4.25μmにな
る。層23′の表面23′aでは、5μmより僅かに低い段
部S′2がこの数値に対応する。第3の層24′を形成す
ると、段部S3が得られる。この段部の数値を計算する
と、2.12μmである。このように、プリベークしたペー
ストの第3の層24′の表面24′aは、約2.5μmの段部
を示す。第3の層24の段部の最大高さS3は、第3図Bの
層全体のイミド化によって形成され、その高さは最終絶
縁層17の所定の目標値である2μmにほぼ等しいことに
注目することが重要である。従って、図示した実施例で
は、この数値は、3つの層を堆積させるだけで得られ
た。
第2の方法によると、3つの単位層22′、23′及び24′
によって形成された層26′のイミド化の前に、エッチン
グを実施した。実際、純粋なヒドラジン水化物溶液中
で、1分につき約0.4μmの速度で、エッチングを行っ
た。ピラー21の上面が現れた瞬間に、エッチングを停止
した。このようにして得られたエッチングされた層27′
を第3図Cに図示した。次に、接続板10を約11時間の周
期の間400℃でベークして、層27′のイミド化を実施し
た。このようにして、ポリイミドの最終絶縁層17を形成
した(第3図D)。この層は、第3図Bの表面24′aの
段を再現する。イミド化を考慮すると、これらの段の最
大値は、所望な約2μmになる。イミド化して、プリベ
ークしたペーストの層27′(第3図C)が含む溶媒を除
去すると、層17は僅かに収縮し、ピラー21の上面の高さ
より僅かに低くなる。このピラーを絶縁層17の高さと等
しくするためにピラーの金属を対応するように除去する
(第3図E)と、上記の方法と同様に、ポリイミドが除
去された金属表面を得ることができ、上の導体層18との
良好な接触を確実にすることができる。
別の実施例は、高さH=17.3μmのピラーを支持する接
続板に関するものであり、アメリカ合衆国に本拠のある
ナショナル スターチ アンド ケミカル コーポレー
ション(National Starch and Chemical Corporation)
社によって製造されている商品名テルミッド(THERMI
D)EL-5512のポリイミドペーストを使用した。最終的な
層な厚さが各々約10μmであることを除いて、第2図を
参照した説明した第1の方法と同様にして、3つの層を
順次堆積させた。段S3=1.7μmを得るためには、3つ
の層で十分である。酸素とフルオロ化された気体を主成
分とする反応性イオンプラズマによってエッチングを実
施した。エッチング速度は、1分につき約0.6μmであ
る。
本発明による方法の一般化は、平坦化率DOPを参照して
行われる。第1の層22では、DOP=1−S1/Hであり、従
って、S1=H(1−DOP)である。第2の層23では、DOP
=1−S2/S1であり、従って、S2=S1(1−DOP)=H(1-
DOP)2である。その結果、本発明の原理は、多層の層を
構成する時、重合可能の材料のDOP率を人為的に大きく
することである。本発明の極端な事例は、その平坦化率
DOPが、その層の厚さが接して重ねられた導体層間の所
望な絶縁を確保するのに必要な厚さである1つの層だけ
で所望の数値Vにほぼ等しいかそれより小さい最大の段
部Sを得るのに十分である材料を使用する場合である。
この時、この層の均一なエッチングを実施するだけで、
例えば、第1図に図示したような所望の最終層を得るこ
とができる。
この方法は、ポリイミドに限定されず、重合可能なペー
スト、ポリマー、または、所定の平坦化率DOPによって
塗布されるその他の絶縁材料ならばいずれにも適用でき
る。
【図面の簡単な説明】
第1図は、本発明による方法によって得られた多層配線
網を備える、少なくとも1つの高密度集積回路の接続板
の一部分の横断面図であり、 第2図A〜第2図Hは、第1図に図示した多層配線網の
部分図であり、各々、本発明による多層配線網の第2の
絶縁層の形成方法の連続した段階を図示したものであ
り、 第3図A〜第3図Eは、第1図に図示した多層配線網の
詳細な拡大図であり、各々、本発明による第1図の多層
配線網の第2の絶縁層の形成方法の別の実施態様の連続
した段階を図示したものである。 (主な参照番号) 10……接続板、11……基板 12……多層配線網、14、16、18……導体層 15、17、19……絶縁層 21……ピラー 22、23、24、25……単位層 26……絶縁層

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】高密度集積回路を接続する多層配線網(1
    2)の形成方法であって、 −絶縁性の表面(15a)上に、上面を有するピラー(2
    1)を備える導体層(16)を形成し、 −上記導体層(16)をピラー(21)も含めて所定の平坦
    化率(DOP)を有する材料の絶縁層(17)で被覆し、 −上記絶縁層(17)を上記ピラーの上面が露出するよう
    エッチングし、 −絶縁層(17)上に第2の導体層(18)をピラーの上面
    に接するように形成する工程を含み、 −絶縁層(17)を複数の層で構成して絶縁層の上記平坦
    化率DOPを人為的に増加させ、段部の最大の高さ(Sn)
    が、平坦であること示す所望の値(V)以下である実質
    的に平坦な表面を有するようにするか、 または 平坦化率DOPが、1層で段部の最大の高さを所望の値
    (V)以下とすることが可能な値である場合は、絶縁層
    (17)を1層で構成し、 −上記エッチングを上記絶縁層の表面全体に対して均一
    に行うことを特徴とする方法。
  2. 【請求項2】絶縁層を構成するのに必要な層数を、絶縁
    性の表面(15a)に対するピラーの高さHおよび平坦化
    率DOPから、H(1-DOP)nが段部の最大の高さ(Sn)に対応
    している関係を利用して求めることを特徴とする請求項
    1に記載の方法。
  3. 【請求項3】上記絶縁層を、重合可能な材料から形成す
    ることを特徴とする請求項1または2に記載の方法。
  4. 【請求項4】上記複数の層は、各々、重合温度より低い
    温度でプリベークしたペーストの層によって形成するこ
    とを特徴とする請求項3に記載の方法。
  5. 【請求項5】上記エッチングを、上記複数の層からなる
    絶縁層の重合前に実施することを特徴とする請求項3ま
    たは4に記載の方法。
  6. 【請求項6】上記エッチングを、上記複数の層からなる
    絶縁層の重合後に実施することを特徴とする請求項3ま
    たは4に記載の方法。
  7. 【請求項7】上記導体層上に上記ピラー(21)を最初に
    上記導体層から厚さeだけ高く形成し、上記絶縁層をエ
    ッチングして、上記ピラーの上面から上記厚さeだけ低
    い層を得て、上記ピラーの突出部分eを除去して、上記
    のエッチングされた絶縁層の表面を平坦にすることを特
    徴とする請求項1〜6のいずれか1項に記載の方法。
  8. 【請求項8】少なくとも1つの高密度集積回路の接続の
    ための接続板(10)であって、交互に堆積された導体層
    及び絶縁層で構成された多層配線網(12)を備え、上記
    導体層が各々ピラー(21)が装着された導体を含み、上
    記絶縁層が、下側に接する導体層のピラー(21)の上面
    とほぼ平坦であり、段部の最大の高さ(Sn)を所望の値
    (V)以下にする平坦化率DOPを有する材料の1層また
    は複数の連続した層で構成され、表面全体に対して均一
    に実施されたエッチングにより平坦になされていること
    を特徴とする接続板。
  9. 【請求項9】上記絶縁層は、重合した材料によって形成
    されていることを特徴とする請求項8に記載の接続板。
JP2201017A 1989-07-27 1990-07-27 高密度集積回路のための接続板の多層配線網の導体層上に絶縁層を堆積させる方法及びそれによって得られる接続板 Expired - Lifetime JPH0734509B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8910158 1989-07-27
FR8910158A FR2650472A1 (fr) 1989-07-27 1989-07-27 Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant

Publications (2)

Publication Number Publication Date
JPH0364993A JPH0364993A (ja) 1991-03-20
JPH0734509B2 true JPH0734509B2 (ja) 1995-04-12

Family

ID=9384214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2201017A Expired - Lifetime JPH0734509B2 (ja) 1989-07-27 1990-07-27 高密度集積回路のための接続板の多層配線網の導体層上に絶縁層を堆積させる方法及びそれによって得られる接続板

Country Status (6)

Country Link
US (1) US5082718A (ja)
EP (1) EP0415806B1 (ja)
JP (1) JPH0734509B2 (ja)
DE (1) DE69001733T2 (ja)
ES (1) ES2042242T3 (ja)
FR (1) FR2650472A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135634A (ja) * 1990-03-19 1998-05-22 Hitachi Ltd 多層配線基板及びその製造方法
JP2503725B2 (ja) * 1990-05-18 1996-06-05 日本電気株式会社 多層配線基板
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
KR20210133524A (ko) * 2020-04-29 2021-11-08 삼성전자주식회사 배선 구조체 및 이를 포함하는 반도체 패키지

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1006498A (en) * 1963-08-26 1965-10-06 Marconi Co Ltd Improvements in or relating to circuit connector assemblies
FR2133156A5 (ja) * 1971-04-09 1972-11-24 Cii
US4218283A (en) * 1974-08-23 1980-08-19 Hitachi, Ltd. Method for fabricating semiconductor device and etchant for polymer resin
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
JPS5982746A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体装置の電極配線方法
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4622058A (en) * 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US4670091A (en) * 1984-08-23 1987-06-02 Fairchild Semiconductor Corporation Process for forming vias on integrated circuits
US4605470A (en) * 1985-06-10 1986-08-12 Advanced Micro Devices, Inc. Method for interconnecting conducting layers of an integrated circuit device
JPS61296800A (ja) * 1985-06-25 1986-12-27 日本電気株式会社 設計変更用電極
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
EP0247575B1 (en) * 1986-05-30 1993-07-21 Furukawa Denki Kogyo Kabushiki Kaisha Multilayer printed wiring board and method for producing the same
EP0256778A3 (en) * 1986-08-08 1989-03-08 Ronald Krajewski Multi-layer printed circuit structure
JPS63244797A (ja) * 1987-03-31 1988-10-12 日立化成工業株式会社 配線板の製造方法
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
GB2216336A (en) * 1988-03-30 1989-10-04 Philips Nv Forming insulating layers on substrates
JPH0247892A (ja) * 1988-08-10 1990-02-16 Hitachi Ltd セラミック多層配線基板

Also Published As

Publication number Publication date
FR2650472A1 (fr) 1991-02-01
ES2042242T3 (es) 1993-12-01
EP0415806A1 (fr) 1991-03-06
EP0415806B1 (fr) 1993-05-26
DE69001733T2 (de) 1993-09-02
JPH0364993A (ja) 1991-03-20
US5082718A (en) 1992-01-21
DE69001733D1 (de) 1993-07-01

Similar Documents

Publication Publication Date Title
JP3014310B2 (ja) 積層配線基板の構造と製作方法
US5116463A (en) Detecting completion of electroless via fill
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
JPH0360188A (ja) 高密度集積回路を有する接続板の多層配線網の形成方法
JPH0734509B2 (ja) 高密度集積回路のための接続板の多層配線網の導体層上に絶縁層を堆積させる方法及びそれによって得られる接続板
JP2777020B2 (ja) 配線層の平坦化方法
US6711813B1 (en) Method for fabricating a thin film build-up structure on a sequentially laminated printed circuit board base
EP0713358A2 (en) Circuit board
JPS63104398A (ja) 多層配線基板の製造方法
US7076868B2 (en) Wiring circuit board having bumps and method of producing same
JPH0746755B2 (ja) 多層薄膜構造の製造方法
US6074728A (en) Multi-layered circuit substrate
JPH0496254A (ja) 薄膜多層回路基板とその製造方法
EP1226743B1 (en) Method of fabricating a laminated printed circuit board
JPH03181195A (ja) 配線基板の製造方法
JPH02210893A (ja) 回路基板の製造方法
JP2565362B2 (ja) 多層配線基板の製造方法
JPH07307566A (ja) 多層配線基板の製造方法
JPH06283863A (ja) 多層配線基板の製造方法
JPH0778819A (ja) 集積回路装置の製造方法
JPH03104190A (ja) 多層配線板およびその製造方法
JPH03142896A (ja) 多層回路基板
JPH036893A (ja) 多層薄膜配線基板
JPH0481878B2 (ja)
JPH03203289A (ja) 多層回路基板の製造方法