DE69001733D1 - Verfahren zur ablagerung einer isolierenden schicht auf einer leitenden schicht des mehrschichtigen netzes einer gedruckten schaltung mit leiterbahnen hoher dichte und eine dadurch erhaltene leiterplatte. - Google Patents

Verfahren zur ablagerung einer isolierenden schicht auf einer leitenden schicht des mehrschichtigen netzes einer gedruckten schaltung mit leiterbahnen hoher dichte und eine dadurch erhaltene leiterplatte.

Info

Publication number
DE69001733D1
DE69001733D1 DE9090402105T DE69001733T DE69001733D1 DE 69001733 D1 DE69001733 D1 DE 69001733D1 DE 9090402105 T DE9090402105 T DE 9090402105T DE 69001733 T DE69001733 T DE 69001733T DE 69001733 D1 DE69001733 D1 DE 69001733D1
Authority
DE
Germany
Prior art keywords
depositing
guides
high density
insulating layer
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE9090402105T
Other languages
English (en)
Other versions
DE69001733T2 (de
Inventor
Philippe Chantraine
Marta Zorrilla
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SA
Original Assignee
Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SA filed Critical Bull SA
Application granted granted Critical
Publication of DE69001733D1 publication Critical patent/DE69001733D1/de
Publication of DE69001733T2 publication Critical patent/DE69001733T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
DE9090402105T 1989-07-27 1990-07-23 Verfahren zur ablagerung einer isolierenden schicht auf einer leitenden schicht des mehrschichtigen netzes einer gedruckten schaltung mit leiterbahnen hoher dichte und eine dadurch erhaltene leiterplatte. Expired - Fee Related DE69001733T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8910158A FR2650472A1 (fr) 1989-07-27 1989-07-27 Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant

Publications (2)

Publication Number Publication Date
DE69001733D1 true DE69001733D1 (de) 1993-07-01
DE69001733T2 DE69001733T2 (de) 1993-09-02

Family

ID=9384214

Family Applications (1)

Application Number Title Priority Date Filing Date
DE9090402105T Expired - Fee Related DE69001733T2 (de) 1989-07-27 1990-07-23 Verfahren zur ablagerung einer isolierenden schicht auf einer leitenden schicht des mehrschichtigen netzes einer gedruckten schaltung mit leiterbahnen hoher dichte und eine dadurch erhaltene leiterplatte.

Country Status (6)

Country Link
US (1) US5082718A (de)
EP (1) EP0415806B1 (de)
JP (1) JPH0734509B2 (de)
DE (1) DE69001733T2 (de)
ES (1) ES2042242T3 (de)
FR (1) FR2650472A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135634A (ja) * 1990-03-19 1998-05-22 Hitachi Ltd 多層配線基板及びその製造方法
JP2503725B2 (ja) * 1990-05-18 1996-06-05 日本電気株式会社 多層配線基板
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
KR20210133524A (ko) * 2020-04-29 2021-11-08 삼성전자주식회사 배선 구조체 및 이를 포함하는 반도체 패키지

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1006498A (en) * 1963-08-26 1965-10-06 Marconi Co Ltd Improvements in or relating to circuit connector assemblies
FR2133156A5 (de) * 1971-04-09 1972-11-24 Cii
US4218283A (en) * 1974-08-23 1980-08-19 Hitachi, Ltd. Method for fabricating semiconductor device and etchant for polymer resin
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
JPS5982746A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体装置の電極配線方法
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4622058A (en) * 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US4670091A (en) * 1984-08-23 1987-06-02 Fairchild Semiconductor Corporation Process for forming vias on integrated circuits
US4605470A (en) * 1985-06-10 1986-08-12 Advanced Micro Devices, Inc. Method for interconnecting conducting layers of an integrated circuit device
JPS61296800A (ja) * 1985-06-25 1986-12-27 日本電気株式会社 設計変更用電極
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
EP0256778A3 (de) * 1986-08-08 1989-03-08 Ronald Krajewski Struktur von mehrlagigen gedruckten Schaltungen
JPS63244797A (ja) * 1987-03-31 1988-10-12 日立化成工業株式会社 配線板の製造方法
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
GB2216336A (en) * 1988-03-30 1989-10-04 Philips Nv Forming insulating layers on substrates
JPH0247892A (ja) * 1988-08-10 1990-02-16 Hitachi Ltd セラミック多層配線基板

Also Published As

Publication number Publication date
ES2042242T3 (es) 1993-12-01
US5082718A (en) 1992-01-21
JPH0734509B2 (ja) 1995-04-12
DE69001733T2 (de) 1993-09-02
EP0415806A1 (de) 1991-03-06
EP0415806B1 (de) 1993-05-26
FR2650472A1 (fr) 1991-02-01
JPH0364993A (ja) 1991-03-20

Similar Documents

Publication Publication Date Title
DE3587041D1 (de) Verfahren zur herstellung von isolatorschichten aus silylierten polysilsesquioxanen auf elektronischen gedruckten schaltung.
DE69528409D1 (de) Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung
DE68923904D1 (de) Verfahren zur Herstellung eines mit einer dünnen Kupferfolie kaschierten Substrats für Schaltungsplatten.
DE3788678D1 (de) Vorrichtung und Verfahren zur Herstellung einer Schicht auf einem Substrat.
DE69204516T2 (de) Leiterplatte mit Lötüberzug und Verfahren zu ihrer Herstellung.
ATE303712T1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte
DE3483003D1 (de) Verfahren zur herstellung einer gedruckten leiterplatte.
DE69027171T2 (de) Elektrische Inspektionseinheit mit einer anisotropischen elektrisch leitenden Schicht und Verfahren zur Herstellung der anisotropischen elektrisch leitenden Schicht
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69122568D1 (de) Hitzebeständiger flammfester leitender Film mit einer elektrischen Isolierschicht und Verfahren zu seiner Herstellung
KR910009129A (ko) 도체패턴형성용 감광성수지조성물과 다층프린트회로기판 및 그의 제조방법
DE3485704D1 (de) Verfahren zur herstellung von leitfaehigen, durchgehenden loechern durch eine dielektrische schicht.
DE3686576D1 (de) Verfahren zur herstellung einer elektronischen vorrichtung mit mehrschichtstruktur.
DE3585729D1 (de) Verfahren zur herstellung einer keramischen mehrschichtleiterplatte mit kupfermetallisierung.
DE69220588D1 (de) Verfahren zur Herstellung eines mit einer dünnen Kupferfolie kaschierten Substrats für Leiterplatten
DE69224423T2 (de) Leitfähige Muster-Schichtstruktur und Verfahren zur Herstellung der leitfähigen Muster-Schichtstruktur
DE69001733T2 (de) Verfahren zur ablagerung einer isolierenden schicht auf einer leitenden schicht des mehrschichtigen netzes einer gedruckten schaltung mit leiterbahnen hoher dichte und eine dadurch erhaltene leiterplatte.
DE3887989T2 (de) Verfahren zur herstellung von gedruckten schaltungen mit durchgehenden löchern für metallisierung.
DE68920383T2 (de) Verfahren zur Herstellung einer gedruckten Mehrschichtleiterplatte.
DE69031103T2 (de) Verfahren zur Herstellung einer Ohmschen Elektrode auf einer GaAlAs Schicht
DE69005225D1 (de) Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung.
DE68908222T2 (de) Vorrichtung für die selektive Verzinnungen der Leiterbahnen eines Trägers einer integrierten Schaltung mit hoher Dichte und ein eine derartige Vorrichtung verwendendes Verzinnungsverfahren.
DE316886T1 (de) Verfahren zur herstellung einer gedruckten schaltungsplatte.
DE69730288D1 (de) Verfahren zur Herstellung gedruckter Leiterplatten mit plattierten Widerständen
DE3867342D1 (de) Verbindungsverfahren zwischen einer gedruckten schaltung und einem metallischen substrat.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee